DE102013223887B4 - Halbleitereinrichtung - Google Patents
Halbleitereinrichtung Download PDFInfo
- Publication number
- DE102013223887B4 DE102013223887B4 DE102013223887.8A DE102013223887A DE102013223887B4 DE 102013223887 B4 DE102013223887 B4 DE 102013223887B4 DE 102013223887 A DE102013223887 A DE 102013223887A DE 102013223887 B4 DE102013223887 B4 DE 102013223887B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- trench
- semiconductor
- semiconductor layers
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Halbleitereinrichtung mit:einem Halbleitersubstrat (100) mit einer Driftschicht (102) eines ersten Leitfähigkeitstyps, eine Körperschicht (103) eines zweiten Leitfähigkeitstyps, die auf einer Oberfläche der Driftschicht (102) gebildet ist, und eine Sourceschicht (104), die auf einem Abschnitt einer Oberfläche der Körperschicht (103) gebildet ist;einer Gateisolationsschicht (121), die auf einer inneren Wand eines Grabens (120) gebildet ist, der sich von der Oberfläche des Halbleitersubstrats (100) durch die Sourceschicht (104) und die Körperschicht (103) zu der Driftschicht (102) erstreckt; undeiner Gateelektrode, die in dem Graben (120) untergebracht ist und mit der Gateisolationsschicht (121) bedeckt ist, wobeidie Gateelektrode in einem Bereich, der auf einer Seite der Driftschicht (102) einer Grenze zwischen der Körperschicht (103) und der Driftschicht (102) lokalisiert ist, erste Halbleiterschichten (132, 134) des ersten Leitfähigkeitstyps und zweite Halbleiterschichten (131, 133, 135) des zweiten Leitfähigkeitstyps enthält, die alternierend angeordnet sind,die ersten Halbleiterschichten (132, 134) und die zweiten Halbleiterschichten (131, 133, 135) miteinander verbunden sind,dadurch gekennzeichnet, dassin einem Bereich der Gateelektrode, der sich von der Vorderseite des Halbleitersubstrats (100) bis zu der Grenze zwischen der Körperschicht (103) und der Driftschicht (102) erstreckt, eine Halbleiterschicht (123) des ersten Leitfähigkeitstyps angeordnet ist, die mit zumindest einer der zweiten Halbleiterschichten (131, 133, 135) verbunden ist.
Description
- HINTERGRUND DER ERFINDUNG
- 1. Gebiet der Erfindung
- Die Erfindung bezieht sich auf eine Halbleitereinrichtung.
- 2. Beschreibung des Standes der Technik
- Um eine Halbleitereinrichtung eines Grabengatetyps in die Lage zu versetzen, einer hohen Spannung zu widerstehen, wird eine dicke Isolationsschicht in einem unteren Abschnitt eines Grabens gemäß der japanischen offengelegten Patentanmeldung Nr.
2009-94484 JP 2009-94484 A - In
JP-2009-94484 A - Weitere Halbleitereinrichtungen offenbaren
DE 10 2005 041 358 A1 ,DE 10 2009 044 474 A1 undDE 601 27 166 T2 undUS 2006 / 0 258 081 A1 - ZUSAMMENFASSUNG DER ERFINDUNG
- Eine Halbleitereinrichtung gemäß einem Aspekt der Erfindung wird durch Patentanspruch 1 definiert.
- Weitere Aspekte sind mit den abhängigen Ansprüchen angegeben.
Gemäß der vorhergehenden Halbleitereinrichtung dehnen sich Verarmungsschichten von Übergangsflächen zwischen den ersten Halbleiterschichten des ersten Leitfähigkeitstyps und den zweiten Halbleiterschichten des zweiten Leitfähigkeitstyps in dem Bereich in der Gateelektrode aus, der auf der Seite der Driftschicht der Grenze zwischen der Körperschicht und der Driftschicht angeordnet ist, wenn die Gateelektrode eingeschaltet ist. Deswegen gibt es kein Bedürfnis, eine dicke Isolationsschicht in einem unteren Abschnitt des Grabens zu bilden, sodass eine nicht perfekte Bildung einer Isolationsschicht unterdrückt wird. Als Konsequenz wird ein Leckstrom unterdrückt, und eine Durchbruchsspannung wird sichergestellt. Außerdem kann ein Wachsen einer Gatekapazität in dem unteren Abschnitt des Grabengates unterdrückt werden und ein Wachsen in einem Schaltverlust kann vermieden werden. - Figurenliste
- Merkmale, Vorteile und technische und industrielle Signifikanz der beispielhaften Ausführungsbeispiele der Erfindung werden unten mit Bezug auf die begleitenden Zeichnungen beschrieben, in denen ähnliche Ziffern ähnliche Elemente bezeichnen, und wobei:
-
1 eine Querschnittsansicht einer Halbleitereinrichtung gemäß einem ersten Ausführungsbeispiel der Erfindung ist; -
2 eine Querschnittsansicht einer Halbleitereinrichtung gemäß einer Modifikation der Erfindung ist; -
3 eine Querschnittsansicht einer Halbleitereinrichtung gemäß einer Modifikation der Erfindung ist; -
4 eine Querschnittsansicht einer Halbleitereinrichtung gemäß einer Modifikation der Erfindung ist; -
5 eine Querschnittsansicht einer Halbleitereinrichtung gemäß einer Modifikation der Erfindung ist; -
6 eine Querschnittsansicht einer Halbleitereinrichtung gemäß einer Modifikation der Erfindung ist; -
7 eine Querschnittsansicht einer Halbleitereinrichtung gemäß einer Modifikation der Erfindung ist; -
8 eine Querschnittsansicht einer Halbleitereinrichtung gemäß einer Modifikation der Erfindung ist; und -
9 eine Querschnittsansicht einer Halbleitereinrichtung gemäß einer Modifikation der Erfindung ist. - DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
- ERSTES AUSFÜHRUNGSBEISPIEL
- Eine Halbleitereinrichtung 10 gemäß diesem Ausführungsbeispiel enthält, wie in
1 gezeigt, ein Halbleitersubstrat 100, ein Grabengate 12 und eine Oberflächenisolationsschicht 125. - Das Halbleitersubstrat 100 enthält eine p-Typ-Kollektorschicht 101, eine n-Typ-Driftschicht 102, eine p-Typ-Körperschicht 103, und eine n-Typ-Emitterschicht (Sourceschicht) 104. Die Körperschicht 103 ist in Kontakt mit einer Vorderseite der Driftschicht 102. Die Emitterschicht 104 ist auf einem Abschnitt einer Vorderseite der Körperschicht 103 bereitgestellt, und liegt auf einer Vorderseite des Halbleitersubstrats 100 außen, und ist von der Driftschicht 102 durch die Körperschicht 103 getrennt. Die Kollektorschicht 101 ist in Kontakt mit einer Rückseite der Driftschicht 102 und liegt auf einer Rückseite des Halbleitersubstrats 100 außen.
- Das Grabengate 12 enthält einen Graben 120, der sich von der Vorderseite des Halbleitersubstrats 100 durch die Körperschicht 103 in die Driftschicht 102 erstreckt, eine Gateisolationsschicht 121, die auf einer inneren Wandfläche des Grabens 120 gebildet ist, und eine Elektrode 122, die in dem Graben 120 untergebracht und mit der Gateisolationsschicht 121 bedeckt ist. Die Gateelektrode 122 enthält p-Schichten 131, 133 und 135, deren Material ein Polysilizium des p-Typs ist, und n-Schichten 123, 132 und 134, deren Material ein Polysilizium des n-Typs ist. Die p-Schicht 131, die n-Schicht 132, die p-Schicht 133, die n-Schicht 134, die p-Schicht 135 und die n-Schicht 123 sind in dieser Reihenfolge von der Seite der Driftschicht 102 hin zu der Seite der Emitterschicht 104 in dem Halbleitersubstrat 100 geschichtet. Die n-Schicht 123 ist in einem Bereich bereitgestellt, der sich von der Vorderseite des Halbleitersubstrats 100 bis zu einer Grenze zwischen der Körperschicht 103 und der Driftschicht 102 erstreckt. Die p-Schichten 131, 133 und 135 und die n-Schichten 132 und 134 sind in einem Bereich auf der Seite der Driftschicht 102 der Grenze zwischen der Körperschicht 103 und der Driftschicht 102 lokalisiert. Die p-Schichten 131, 133 und 135 und die n-Schichten 132 und 134 haben eine geringere Verunreinigungskonzentration als die n-Schicht 123.
- Wenn die Gatespannung ausgeschaltet ist, dehnen sich Verarmungsschichten von den pn-Übergangsflächen zwischen der p-Schicht 131 und der n-Schicht 132, zwischen der n-Schicht 132 und der p-Schicht 133, zwischen der p-Schicht 133 und der n-Schicht 134, zwischen der n-Schicht 134 und der p-Schicht 135 und zwischen der p-Schicht 135 und der n-Schicht 123 aus. Die Breite xp einer Verarmungsschicht in einer Halbleiterschicht des p-Typs und die Breite xn der Verarmungsschicht in einer Halbleiterschicht des n-Typs kann durch die folgenden Ausdrücke (1) und (2) ausgedrückt werden.
- In den vorherigen Ausdrücken ist Na die p-Typ-Verunreinigungskonzentration in der Halbleiterschicht des p-Typs, Nd die n-Typ-Verunreinigungskonzentration in der Halbleiterschicht des n-Typs, und ΦB ist das eingebaute elektrische Potential. Auf der Basis der Ausdrücke (1) und (2) werden die Verunreinigungskonzentrationen in den p-Schichten 131, 133 und 135 und den n-Schichten 132 und 134 so eingestellt, dass ein Abschnitt der Gateelektrode 122, der sich von der p-Schicht 135, einschließlich der p-Schicht 135, zu der Seite der Driftschicht 102 erstreckt, vollständig von Ladungsträgern verarmt wird, wenn die Gatespannung eingeschaltet ist. Weil die Verarmungsschicht als eine Isolationsschicht wirkt, hat die Halbleitereinrichtung 10 einen geringen Leckstrom und eine hohe Durchbruchsspannung. Ferner wird, anders als in dem Stand der Technik, in dem eine dicke Isolationsschicht in einem unteren Abschnitt des Grabens gebildet ist, die Gateisolationsschicht 121 nicht in einem Eckabschnitt an dem unteren Ende der Gateelektrode 122 dünn, sodass ein elektrischer Durchbruch in den Eckabschnitten der Gateisolationsschicht 121 verhindert werden kann und ein Leckstrom unterdrückt werden kann. Ferner werden die p-Schichten 131, 133 und 135 und die n-Schichten 132 und 134 verarmt an Ladungsträgern, wenn die Gatespannung eingeschaltet ist, und deswegen tragen sie nicht zu der Gatekapazität bei, sodass ein Wachsen in dem Schaltverlust vermieden werden kann.
- Wie oben beschrieben, hat die Halbleitereinrichtung 10 das Halbleitersubstrat 100, das die n-Typ-Driftschicht 102 und die p-Typ-Körperschicht 103 enthält, die auf einer Vorderseite der Driftschicht 102 gebildet ist, und das Grabengate 12, das sich von der Vorderseite des Halbleitersubstrats 100 durch die Sourceschicht (Emitterschicht) 104 und die Körperschicht 103 in die Driftschicht 102 erstreckt. Das Grabengate 12 enthält den Graben 120, der in dem Halbleitersubstrat 100 gebildet ist, die Gateisolationsschicht 121, die auf einer inneren Wandflächen des Grabens 120 gebildet ist, und die Gateelektrode 122, die in dem Graben 120 untergebracht ist und mit der Gateisolationsschicht 121 bedeckt ist. Der Bereich in der Gateelektrode 122, der auf der Seite der Driftschicht 102 der Grenze zwischen der Körperschicht 103 und der Driftschicht 102 lokalisiert ist, enthält die n-Typ-Halbleiterschichten und die p-Typ-Halbleiterschichten, die alternierend angeordnet und miteinander verbunden sind. Gemäß der Halbleitereinrichtung 10 dehnen sich Verarmungsschichten von den Übergangsflächen zwischen den n-Typ-Halbleiterschichten und den p-Typ-Halbleiterschichten in dem Bereich in der Gateelektrode 122 aus, der auf der Seite der Driftschicht 102 der Grenze zwischen der Körperschicht 103 und der Driftschicht 102 lokalisiert ist, wenn die Gateelektrode 122 eingeschaltet ist. Deswegen ist die Gatekapazität an einer unteren Fläche des Grabengates 12 beschränkt, und ein erhöhter Schaltverlust kann vermieden werden. Ferner kann gemäß der Halbleitereinrichtung 10 eine nicht perfekte Bildung der Gateisolationsschicht 121 in einem Eckabschnitt in dem unteren Abschnitt des Grabens 120 unterdrückt werden. Als Konsequenz wird ein Leckstrom unterdrückt, und eine Durchbruchsspannung sichergestellt.
- (MODIFIKATIONEN)
- Die Konfiguration des Bereichs in der Gateelektrode, der auf der Seite der Driftschicht der Grenze zwischen der Driftschicht und der Körperschicht lokalisiert ist, ist nicht auf die Konfiguration beschränkt, die in
1 gezeigt ist. Zum Beispiel ist es, wie in einem Grabengate 12a einer Halbleitereinrichtung 10a, die in2 gezeigt ist, zulässig, dass in einem Bereich, der auf der Seite der Driftschicht 102 der Grenze zwischen der Körperschicht 103 und der Driftschicht 102 in einem Halbleitersubstrat 100a lokalisiert ist, eine Gateelektrode 122a bereitgestellt ist, in der p-Schichten 131a, 133a, 135a, 137a und 139a, die höher in einer p-Typ-Verunreinigungskonzentration als die Körperschicht 103 sind, und n-Schichten 132a, 134a, 136a und 138a, die höher in einer n-Typ-Verunreinigungskonzentration als die n-Schicht 123 sind, alternierend geschichtet sind. - Ferner ist es wie in einem Grabengate 12b einer Halbleitereinrichtung 10b, die in
3 gezeigt ist, auch zulässig, dass in einem Bereich, der auf der Seite der Driftschicht 102 der Grenze zwischen der Körperschicht 103 und der Driftschicht 102 in einem Halbleitersubstrat 100b lokalisiert ist, eine Gateelektrode 122b bereitgestellt ist, in der p-Schichten 131b, 133b und 135b, die eine niedrigere Verunreinigungskonzentration als die n-Schicht 123 haben, und n-Schichten 132b und 134b, die eine höhere Verunreinigungskonzentration als die n-Schicht 123 haben, alternierend geschichtet sind. In diesem Fall ist es bevorzugt, dass die n-Schichten 132b und 134b mit hoher Verunreinigungskonzentration kleiner in ihrer Dicke als die p-Schichten 131b, 133b und 135b mit niedriger Verunreinigungskonzentration sind. - Ferner ist es, wie in einem Grabengate 12c einer Halbleitereinrichtung 10c, die in
4 und5 gezeigt ist, zulässig, dass in einer Gateelektrode 122c, in der p-Schichten 131c, 133c und 135c und n-Schichten 132c, 134b und 123 alternierend geschichtet sind, eine Vorspannung zwischen der n-Schicht 123 und der p-Schicht 131c angelegt wird. Die p-Schicht 131c ist entlang eines unteren Teils des Grabens 120 gebildet und erstreckt sich an einem Endabschnitt des Grabens 120 in der Tiefenrichtung des Halbleitersubstrats 100c entlang einer Wandfläche des Grabens 120 und erreicht eine Vorderseite des Halbleitersubstrats 100c. Die p-Schicht 131c ist mit einer Verdrahtung an einem Abschnitt der p-Schicht 131c verbunden, der auf der Vorderseite des Halbleitersubstrats 100c außen liegt, und wird mit einem negativen elektrischen Potential versehen. Dadurch kann eine umgekehrte Vorspannung zwischen oberen und unteren Enden der Gateelektrode 122c angelegt werden. Übrigens wird in dem Fall, in dem eine n-Schicht in einem untersten Abschnitt des Grabens 120 angeordnet ist, eine umgekehrte Vorspannung an die n-Schicht dadurch angelegt, dass ein positives elektrisches Potential daran angelegt wird. - Die Breite xp der Verarmungsschicht in einer Halbleiterschicht des p-Typs und die Breite xn der Verarmungsschicht in einer Halbleiterschicht des n-Typs kann durch die folgenden Ausdrücke (3) und (4) ausgedrückt werden, wenn Vb die umgekehrte Vorspannung ist, die an die Gateelektrode 122c angelegt wird.
- Das heißt, wenn der Absolutwert der umgekehrten Vorspannung, die an die Gateelektrode 122c angelegt wird, größer ist, werden die Breiten xp und xn der Verarmungsschicht größer und deswegen kann die Anzahl der zu schichtenden p-Schichten und n-Schichten weiter reduziert werden.
- Ferner muss die Stapelrichtung der p-Schichten und der n-Schichten nicht die Tiefenrichtung des Halbleitersubstrats sein. Zum Beispiel ist es, wie in dem Grabengate 22 einer Halbleitereinrichtung 20, die in
6 gezeigt ist, zulässig, dass in einem Bereich, der auf der Seite der Driftschicht 102 der Grenze zwischen der Körperschicht 103 und der Driftschicht 102 des Halbleitersubstrats 200 lokalisiert ist, eine Gateelektrode 222 bereitgestellt ist, die p-Schichten 231, 233 und 235 und n-Schichten 232 und 234 enthält, die in einer Richtung senkrecht zu einer Längsrichtung (die Längsrichtung des Grabens 120 ist eine Richtung senkrecht zu dem Blatt von6 ) des Grabens 120 gestapelt oder geschichtet sind. Ferner kann sich zum Beispiel zumindest ein Abschnitt der p-Schicht 231 ähnlich wie in dem oben mit Bezug auf4 und5 beschriebenen Beispiel so erstrecken, dass er auf der Vorderseite des Halbleitersubstrats 200 außen liegt, und mit einer Verdrahtung zum Anlegen eines negativen Potentials an die p-Schicht 231 verbunden werden kann, um es zu ermöglichen, dass eine umgekehrte Vorspannung an die Gateelektrode 222 in einer Richtung senkrecht zu der Längsrichtung des Grabens 120 angelegt wird. - Ferner ist es, wie in dem Grabengate 32 einer Halbleitereinrichtung 30, die in
7 gezeigt ist, zulässig, dass in einem Bereich, der auf der Seite der Driftschicht 102 der Grenze zwischen der Körperschicht 103 und der Driftschicht 102 eines Halbleitersubstrats 300 lokalisiert ist, eine Gateelektrode 322 bereitgestellt ist, in der eine p-Schicht 331, eine n-Schicht 332 und eine p-Schicht 333, die quadratische U-Formen in einer Richtung senkrecht zu der Längsrichtung des Grabens 120 haben, in dieser Reihenfolge von der Wandseite des Grabens 120 hin zu einem Zentrum geschichtet sind, und in dem ein Raum auf der inneren Seite der p-Schicht 333 mit der n-Schicht 334 gefüllt ist. - Ferner ist es, wie in einem Grabengate 42 einer Halbleitereinrichtung 40, die in
8 und9 gezeigt ist, zulässig, dass in einem Bereich, der auf der Seite der Driftschicht 102 der Grenze zwischen der Körperschicht 103 und der Driftschicht 102 eines Halbleitersubstrats 400 lokalisiert ist, eine Gateelektrode 422 bereitgestellt ist, in der p-Schichten 431, 433 und 435 und n-Schichten 432 und 434 alternierend in der Längsrichtung des Grabens 120 geschichtet sind. Ferner kann sich, ähnlich wie in dem oben mit Bezug auf4 und5 beschriebenen Beispiel, zum Beispiel zumindest ein Abschnitt der p-Schicht 431 so erstrecken, dass er auf der Vorderseite des Halbleitersubstrats 400 außen liegt und mit einer Verdrahtung zum Anlegen eines negativen Potentials an die p-Schicht 431 verbunden werden kann, um es zu ermöglichen, dass eine umgekehrte Vorspannung an die Gateelektrode 422 in der Längsrichtung des Grabens 120 angelegt wird. - Ferner, obwohl in den vorhergehenden Ausführungsbeispielen der Bereich in der Gateelektrode, der auf der Seite der Driftschicht der Grenze zwischen der Körperschicht und der Driftschicht lokalisiert ist, nur die ersten Halbleiterschichten und die zweiten Halbleiterschichten enthält, die alternierend angeordnet und miteinander verbunden sind, ist dies nicht beschränkend. Zum Beispiel kann sich ein unteres Ende der n-Schicht 123, wie in
1 bis9 gezeigt, zu der Seite der Driftschicht 102 jenseits der Grenze zwischen der Körperschicht 103 und der Driftschicht 102 erstrecken. - Während die Ausführungsbeispiele der Erfindung im Detail oben beschrieben wurden, sind diese Ausführungsbeispiele im Wesentlichen illustrativ und beschränken nicht die Schutzbereiche der Patentansprüche. Die in den Patentansprüchen beschriebenen Technologien enthalten verschiedenen Modifikationen und Änderungen der oben illustrierten konkreten Beispiele. In der Erfindung enthält ein Ausdruck, in dem „erste Halbleiterschicht(en) und zweite Halbleiterschicht(en) abwechselnd angeordnet und miteinander verbunden sind“ eine Schichtung einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht.
- Die technischen Elemente, die in dieser Beschreibung oder den begleitenden Zeichnungen beschrieben sind, zeigen die technische Nützlichkeit entweder in sich selbst oder in verschiedenen Kombinationen. Ferner sind die in der Spezifikation oder den Zeichnungen illustrierten Technologien in der Lage, gleichzeitig eine Vielzahl von Aufgaben zu erfüllen, und haben eine technische Nützlichkeit im Wesentlichen durch Lösen von einer von diesen Aufgaben.
Claims (4)
- Halbleitereinrichtung mit: einem Halbleitersubstrat (100) mit einer Driftschicht (102) eines ersten Leitfähigkeitstyps, eine Körperschicht (103) eines zweiten Leitfähigkeitstyps, die auf einer Oberfläche der Driftschicht (102) gebildet ist, und eine Sourceschicht (104), die auf einem Abschnitt einer Oberfläche der Körperschicht (103) gebildet ist; einer Gateisolationsschicht (121), die auf einer inneren Wand eines Grabens (120) gebildet ist, der sich von der Oberfläche des Halbleitersubstrats (100) durch die Sourceschicht (104) und die Körperschicht (103) zu der Driftschicht (102) erstreckt; und einer Gateelektrode, die in dem Graben (120) untergebracht ist und mit der Gateisolationsschicht (121) bedeckt ist, wobei die Gateelektrode in einem Bereich, der auf einer Seite der Driftschicht (102) einer Grenze zwischen der Körperschicht (103) und der Driftschicht (102) lokalisiert ist, erste Halbleiterschichten (132, 134) des ersten Leitfähigkeitstyps und zweite Halbleiterschichten (131, 133, 135) des zweiten Leitfähigkeitstyps enthält, die alternierend angeordnet sind, die ersten Halbleiterschichten (132, 134) und die zweiten Halbleiterschichten (131, 133, 135) miteinander verbunden sind, dadurch gekennzeichnet, dass in einem Bereich der Gateelektrode, der sich von der Vorderseite des Halbleitersubstrats (100) bis zu der Grenze zwischen der Körperschicht (103) und der Driftschicht (102) erstreckt, eine Halbleiterschicht (123) des ersten Leitfähigkeitstyps angeordnet ist, die mit zumindest einer der zweiten Halbleiterschichten (131, 133, 135) verbunden ist.
- Halbleitereinrichtung nach
Anspruch 1 , ferner mit einer Verdrahtung zum Anlegen einer Vorspannung, wobei die ersten Halbleiterschichten (132, 134) und die zweiten Halbleiterschichten (131, 133, 135) alternierend in einer Tiefenrichtung des Grabens (120) angeordnet sind, und eine der ersten Halbleiterschichten (132, 134) oder eine der zweiten Halbleiterschichten (131, 133, 135), die in dem Graben (120) zuunterst angeordnet ist, elektrisch mit der Verdrahtung verbunden ist. - Halbleitereinrichtung nach
Anspruch 1 , ferner mit einer Verdrahtung zum Anlegen einer Vorspannung, wobei die ersten Halbleiterschichten (132, 134) und die zweiten Halbleiterschichten (131, 133, 135) alternierend in einer Längsrichtung des Grabens (120) angeordnet sind, und eine der ersten Halbleiterschichten (132, 134) oder eine der zweiten Halbleiterschichten (131, 133, 135), die an einem Ende in der Längsrichtung des Grabens (120) angeordnet ist, elektrisch mit der Verdrahtung verbunden ist. - Halbleitereinrichtung nach
Anspruch 1 , ferner mit einer Verdrahtung zum Anlegen einer Vorspannung, wobei die ersten Halbleiterschichten (132, 134) und die zweiten Halbleiterschichten (131, 133, 135) alternierend in einer Richtung senkrecht zu einer Längsrichtung des Grabens (120) angeordnet sind, und eine der ersten Halbleiterschichten (132, 134) oder eine der zweiten Halbleiterschichten (131, 133, 135), die an einem Ende in der Richtung senkrecht zu der Längsrichtung des Grabens (120) angeordnet ist, elektrisch mit der Verdrahtung verbunden ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-268293 | 2012-12-07 | ||
JP2012268293A JP5700027B2 (ja) | 2012-12-07 | 2012-12-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102013223887A1 DE102013223887A1 (de) | 2014-06-12 |
DE102013223887B4 true DE102013223887B4 (de) | 2022-01-13 |
Family
ID=50778366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102013223887.8A Active DE102013223887B4 (de) | 2012-12-07 | 2013-11-22 | Halbleitereinrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US9245999B2 (de) |
JP (1) | JP5700027B2 (de) |
DE (1) | DE102013223887B4 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106449744B (zh) * | 2016-12-02 | 2019-09-24 | 株洲中车时代电气股份有限公司 | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 |
KR102518586B1 (ko) * | 2018-10-05 | 2023-04-05 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
CN109309008A (zh) * | 2018-10-26 | 2019-02-05 | 深圳市鹏朗贸易有限责任公司 | 一种功率器件及其制作方法 |
CN112201687A (zh) * | 2020-10-30 | 2021-01-08 | 深圳市威兆半导体有限公司 | 一种npn三明治栅结构的沟槽mosfet器件 |
CN113140636B (zh) * | 2021-04-20 | 2023-02-28 | 重庆邮电大学 | 一种沟槽门型叠栅SiC MOSFET器件 |
CN113437141A (zh) * | 2021-06-24 | 2021-09-24 | 电子科技大学 | 一种具有多晶硅二极管栅极结构的浮空p区cstbt器件 |
CN116314341B (zh) * | 2023-05-25 | 2023-08-08 | 江苏应能微电子股份有限公司 | 内置esd保护二极管的sgt器件及其制作方法 |
CN116779649B (zh) * | 2023-08-18 | 2023-12-01 | 深圳市锐骏半导体股份有限公司 | 半导体功率器件版图 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060258081A1 (en) | 2002-11-05 | 2006-11-16 | Kocon Christopher B | Method of forming a trench structure having one or more diodes embedded therein adjacent a PN junction |
DE102005041358A1 (de) | 2005-08-31 | 2007-03-15 | Infineon Technologies Austria Ag | Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung |
DE60127166T2 (de) | 2000-11-17 | 2008-01-10 | Koninklijke Philips Electronics N.V. | Graben-gate-feldeffekttransistoren und ihre herstellung |
JP2009094484A (ja) | 2007-09-20 | 2009-04-30 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
DE102009044474A1 (de) | 2008-11-10 | 2010-05-20 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03160761A (ja) * | 1989-11-17 | 1991-07-10 | Fujitsu Ltd | 半導体装置 |
JP2000138370A (ja) * | 1998-10-30 | 2000-05-16 | Matsushita Electric Works Ltd | Mosfet |
JP4635286B2 (ja) | 1999-11-25 | 2011-02-23 | トヨタ自動車株式会社 | 半導体装置 |
GB0107408D0 (en) * | 2001-03-23 | 2001-05-16 | Koninkl Philips Electronics Nv | Field effect transistor structure and method of manufacture |
JP2008060416A (ja) * | 2006-08-31 | 2008-03-13 | Toshiba Corp | 半導体装置 |
US8362550B2 (en) * | 2011-01-20 | 2013-01-29 | Fairchild Semiconductor Corporation | Trench power MOSFET with reduced on-resistance |
-
2012
- 2012-12-07 JP JP2012268293A patent/JP5700027B2/ja active Active
-
2013
- 2013-11-20 US US14/085,259 patent/US9245999B2/en active Active
- 2013-11-22 DE DE102013223887.8A patent/DE102013223887B4/de active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60127166T2 (de) | 2000-11-17 | 2008-01-10 | Koninklijke Philips Electronics N.V. | Graben-gate-feldeffekttransistoren und ihre herstellung |
US20060258081A1 (en) | 2002-11-05 | 2006-11-16 | Kocon Christopher B | Method of forming a trench structure having one or more diodes embedded therein adjacent a PN junction |
DE102005041358A1 (de) | 2005-08-31 | 2007-03-15 | Infineon Technologies Austria Ag | Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung |
JP2009094484A (ja) | 2007-09-20 | 2009-04-30 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
DE102009044474A1 (de) | 2008-11-10 | 2010-05-20 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
Also Published As
Publication number | Publication date |
---|---|
JP5700027B2 (ja) | 2015-04-15 |
DE102013223887A1 (de) | 2014-06-12 |
US20140159147A1 (en) | 2014-06-12 |
US9245999B2 (en) | 2016-01-26 |
JP2014116399A (ja) | 2014-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013223887B4 (de) | Halbleitereinrichtung | |
DE102011050958B4 (de) | Hochspannungshalbleiterbauelemente | |
DE112013007363B4 (de) | Halbleitervorrichtung | |
DE102005059534B4 (de) | Halbleitervorrichtung und Herstellungsverfahren der gleichen | |
DE19848828C2 (de) | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit | |
DE112009003514B4 (de) | Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung | |
DE102004052678B3 (de) | Leistungs- Trenchtransistor | |
DE102013204252B4 (de) | Halbleiterbauelement | |
DE102004051348B4 (de) | Superjunction Vorrichtung mit verbesserter Robustheit | |
DE112013005788B4 (de) | Halbleitervorrichtung und Verfahren zu deren Fertigung | |
DE3131727A1 (de) | "mos-feldeffekttransistor und verfahren zu seiner hestellung" | |
DE19535140A1 (de) | Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung | |
DE112011103230B4 (de) | Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements | |
DE102014112811B4 (de) | Super-Junction-Halbleiterbauelement | |
DE112017001821T5 (de) | Super-Junction-Leistungstransistor und Herstellungsverfahren von diesem | |
AT505809A2 (de) | Peripherieentwurf fur ladungsgleichgewichts-leistungsvorrichtungen | |
DE10322594A1 (de) | MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE102016103243A1 (de) | Halbleitereinrichtung und verfahren zum herstellten derselben | |
DE102013107758B4 (de) | Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench | |
EP0037115B1 (de) | Planare Halbleiteranordnung mit erhöhter Durchbruchsspannung | |
DE102020116653B4 (de) | Siliziumcarbid-halbleiterbauelement | |
DE112018007354T5 (de) | Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe | |
DE102004054286B4 (de) | Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung | |
DE102013113540A1 (de) | Transistorzellenanordnung mit halbleiterdiode | |
DE2504088A1 (de) | Ladungsgekoppelte anordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R082 | Change of representative |
Representative=s name: TBK, DE |
|
R081 | Change of applicant/patentee |
Owner name: DENSO CORPORATION, KARIYA-CITY, JP Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP |
|
R082 | Change of representative |
Representative=s name: TBK, DE |
|
R016 | Response to examination communication | ||
R084 | Declaration of willingness to licence | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |