DE102006062011B4 - Feldeffekttransistor und ein Verfahren zur Herstellung eines Feldeffekttransistors - Google Patents

Feldeffekttransistor und ein Verfahren zur Herstellung eines Feldeffekttransistors Download PDF

Info

Publication number
DE102006062011B4
DE102006062011B4 DE102006062011A DE102006062011A DE102006062011B4 DE 102006062011 B4 DE102006062011 B4 DE 102006062011B4 DE 102006062011 A DE102006062011 A DE 102006062011A DE 102006062011 A DE102006062011 A DE 102006062011A DE 102006062011 B4 DE102006062011 B4 DE 102006062011B4
Authority
DE
Germany
Prior art keywords
trench
gate electrode
effect transistor
substrate
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006062011A
Other languages
English (en)
Other versions
DE102006062011A1 (de
Inventor
Rudolf Zelsacher
Dietmar Kotz
Martin Pölzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006062011A priority Critical patent/DE102006062011B4/de
Priority to US11/964,202 priority patent/US8030703B2/en
Publication of DE102006062011A1 publication Critical patent/DE102006062011A1/de
Application granted granted Critical
Publication of DE102006062011B4 publication Critical patent/DE102006062011B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Feldeffekttransistor mit:
einem Substrat (110) mit einer Oberfläche (112) entlang derer ein Graben (114) ausgebildet ist, wobei der Graben (114) einen Grabenboden (116) und einen Grabenrand aufweist;
einem Source-Bereich (118), der an dem Grabenrand ausgebildet ist;
einer Gate-Elektrode (120), die zumindest teilweise in dem Graben (114) ausgebildet ist und von dem Substrat (110) durch eine Isolierschicht (122) getrennt ist;
einer Drain-Elektrode (124) an einer der Oberfläche (112) abgewandten Seite des Substrats (110);
einer Zusatz-Elektrode (126), die zwischen der Gate-Elektrode (120) und dem Grabenboden (116) ausgebildet ist, wobei die Zusatz-Elektrode (126) von dem Substrat (110) elektrisch isoliert ist und innerhalb des Grabens (114) von der Gate-Elektrode (120) durch die Isolierschicht (122) elektrisch getrennt ist; und
einer elektrischen Verbindung (128), die die Zusatz-Elektrode (126) und die Gate-Elektrode (120) verbindet und einen Widerstand mit einem vorbestimmten ohmschen Widerstandswert aufweist.

Description

  • Die vorliegende Erfindung bezieht sich auf einen Feldeffekttransistor und ein Verfahren zur Herstellung eines Feldeffekttransistors und insbesondere auf einen ohmschen Source-Poly-Kontakt für einen poly-poly-MOS-Schalter.
  • Zunehmende Integrationsdichten von Halbleitern bringen es mit sich, dass eine Begrenzung von Verlustleistungen eine immer größer Bedeutung gewinnt. Verlustleistungen können an verschiedenen Stellen entstehen. In modernen integrierten Schaltungen werden Schalter meist durch Transistoren realisiert und für eine verlustarme Arbeitsweise ist es wichtig, dass in einem eingeschalteten Zustand der Schalter möglichst verlustfrei arbeitet, was einem möglichst kleinen Widerstandswert entspricht. Dies bedeutet, dass ein Eingangswiderstand Ron des Schalters möglichst gering gehalten werden soll. Mögliche Transistoren, die sich als Schalter eignen sind beispielsweise MOS-Leistungstransistoren, die eine hohe Schaltgeschwindigkeit aufweisen. Dabei ist es nun wichtig, dass für längere Betriebsphasen von beispielsweise mehr als einer Nanosekunde, der Eingangswiderstand Ron des MOS-Leistungstransistors deutlich verringert werden kann. Es ist ohnehin wünschenswert, wenn der Eingangswiderstandwert Ron möglichst klein ist, aber dies bedeutet insbesondere, dass Ron nochmals um einige Prozent fällt, wenn der Transistor länger als beispielsweise eine Nanosekunde in einem eingeschalteten Zustand verweilt und sich dadurch die Verlustleistung nochmals verringert.
  • Diese Verbesserung des Einschaltwiderstandes Ron ist abhängig beispielsweise von der Chip-Größe, da nur jener Anteil des Eingangswiderstandes Ron verbessert werden kann, der in dem Kanalbereich des Leistungstransistors entsteht. Weitere Einflussfaktoren, die den Eingangswiderstand Ron beeinflussen sind z. B. die gewählte Kontaktierung des Leistungstransistors. Für einen durch einen Leistungstransistor realisierten Schalter ist deshalb neben einer Optimierung der Anschlusskontakte eine Optimierung des Kanalanteils an dem Eingangswiderstand Ron wünschenswert.
  • Ein konventioneller Feldeffekttransistor mit einer strukturierten Gateelektrode ist in US 5637898 A beschrieben. US 20030173619 A1 offenbart einen Feldeffekttransistor, bei dem im Graben zwei getrennte Gateelektroden ausgebildet sind, von denen sich eine entlang der Kanalregion und die Andere sich zentral über die gesamte Grabentiefe erstreckt. In EP 1170803 A2 ist ebenfalls ein Feldeffekttransistor, der in den Gräben eine Gateelektrode und eine Zusatzelektrode aufweist, beschrieben, wobei jedoch die Zusatzelektrode mit dem Source-Anschluss verbunden wird.
  • Zusammenfassung
  • Ausführungsbeispiele der Erfindung umfassen einen Feldeffekttransistor mit einem Substrat mit einer Oberfläche entlang derer ein Graben ausgebildet ist, wobei der Graben einen Grabenboden und einen Grabenrand aufweist. Ferner weist der Feldeffekttransistor einen Source-Bereich, der an dem Grabenrand ausgebildet ist, eine Gate-Elektrode, die zumindest teilweise in dem Graben ausgebildet ist und von dem Substrat durch eine Isolierschicht getrennt ist, eine Drain-Elektrode an einer der Oberfläche abgewandten Seite des Substrats auf. Außerdem weist der Feldeffekttransistor eine Zusatz-Elektrode, die zwischen der Gate-Elektrode und dem Grabenboden ausgebildet ist und von dem Substrat elektrisch isoliert ist und eine elektrische Verbindung zwischen der Zusatz-Elektrode und der Gate-Elektrode auf, wobei die elektrische Verbindung einen vorbestimmten ohmschen Widerstandswert aufweist.
  • Kurze Beschreibung der Figuren
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 eine dreidimensionale Raumansicht eines Leistungstransistors;
  • 2 eine Querschnittsansicht eines Leistungstransistors mit einem zusätzlichen Graben in einem Source-Bereich gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 eine weiter Querschnittsansicht entlang eines Grabens eines Leistungstransistors gemäß einem Ausführungsbeispiel;
  • 4 eine Elektronenmikroskopaufnahme von einem Querschnitt senkrecht zu dem Graben des Leistungstransistors; und
  • 5 eine graphische Darstellung der Veränderung des Eingangswiderstandes Ron gemäß einem Ausführungsbeispiel.
  • Bevor im Folgenden Ausführungsbeispiele der vorliegenden Erfindung anhand der Zeichnungen näher erläutert werden, wird darauf hingewiesen, dass gleiche oder gleich wirkende Elemente in den Figuren mit gleichen oder ähnlichen Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird.
  • Detaillierte Beschreibung
  • Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf einen Leistungstransistor oder einen Feldeffekttransistor mit einer Gate-Elektrode, die zumindest teilweise in einem Graben mit einem Grabenboden in einem Substrat ausgebildet ist und eine zusätzliche Elektrode aufweist, wobei die zusätzliche Elektrode zwischen der Gate-Elektrode und dem Grabenboden ausgebildet ist. Sowohl die Gate-Elektrode als auch die zusätzliche Elektrode sind bei Ausführungsbeispielen durch eine Isolierschicht von dem Substrat elektrisch getrennt und können sich beispielsweise entlang des Grabens erstrecken. Der Feldeffekttransistor weist eine Source-Bereich in einem Randbereich des Grabens und darüber hinaus eine Drain-Elektrode auf einer dem Graben abgewandten Seite des Substrats auf. Entlang einer Grabenwand, die sich zwischen dem Grabenboden und dem Grabenrand erstreckt, kann sich ein Kanalbereich des Leistungstransistors herausbilden. Gemäß Ausführungsbeispielen wird die Zusatz-Elektrode und die Gate-Elektrode elektrisch mit einem ohmschen Kontakt verbunden, wobei der ohmsche Kontakt einen ohmschen Widerstandswert aufweist, so dass ein Potentialausgleich zwischen der Gate-Elektrode und der Zusatz-Elektrode nicht unmittelbar stattfindet, sondern mit einer gewissen zeitlichen Verzögerung.
  • Die Zusatz-Elektrode wird auch als so genannte Source-Poly bezeichnet, welche bei den oben beschriebenen so genannten poly-poly-MOS-Grabenleistungstransistoren unterhalb der Gate-Poly (Gate-Elektrode) bzw. wie gesagt zwischen Gate-Elektrode und Grabenboden angeordnet ist. Die Bezeichnung Source-Poly und Gate-Poly bezieht sich dabei sich auf eine Verwendung von beispielsweise poly-kristallinem Silizium bei der Ausgestaltung der Elektroden. Bei konventionellen poly-poly-MOS Grabenleistungstransistoren wird die Zusatz-Elektrode (die Source-Poly) auf das Sourcepotential geladen. Wie oben beschrieben weisen Ausführungsbeispiele der vorliegenden Erfindung einen Ohm'schen Kontakt zwischen der Source-Poly und der Gate-Poly bzw. zwischen der Source-Poly und einer Gatespannungsquelle auf. Die Bezeichnung ohmscher Kontakt wurde so allgemein gewählt, da eine wesentliche Eigenschaft, die dieser ohmsche Kontakt erfüllen soll, darin besteht, dass ein Potentialausgleich zwischen der Gate-Elektrode und der Zusatz-Elektrode nicht unmittelbar, sondern erst wie oben beschrieben mit einer gewissen zeitlichen Verzögerung geschieht. Der Widerstandswert ist dabei derart gewählt, dass sich eine gewünschte zeitliche Verzögerung einstellt. Beispielsweise kann der Widerstandwert derart gewählt werden, dass nach 1 ns Einschaltphase, eine Absenkung des Einschaltwiderstandwertes Ron von mindestens 5% erfolgt.
  • Der Widerstand (Widerstandswert des ohmschen Kontakts) bestimmt die zeitliche Verzögerung mit der die Zusatz- Elektrode (das zweite Source-Poly und ggf. auch noch weitere Source-Polys) auf das Gate-Potential geschalten wird. Die Reduktion im Ron ist dann ausschließlich abhängig von diesem Potential (und nicht vom Widerstand). Für den Widerstand gibt es eine Formel die die Chipfläche, die Kapazität und die Verzögerung (Δt) als Parameter enthält. Somit hinkt die Spannung am Source-Poly der Spannung am Gate-Poly also immer hinterher, erreicht aber wenn der Transistor lange in einem Zustand (ein oder aus) ist, immer den Wert der Gate-Spannung. Dieses zeitliche Nachhinken wird über den Widerstand kontrolliert. Die Verbesserung des Ron ist dann nur von dem Source-Potential abhängig nicht aber von dem Widerstand.
  • Ein bevorzugtes Material für die Elektroden ist momentan dotiertes poly Silizium (wobei auch andere Metalle möglich sind z. B. Silizide oder Salizide bzw. Kombinationen aus poly Silizium und anderen Metallen). Ein bevorzugtes Material für die Widerstände ist dotiertes poly Silizium (wobei auch andere Metalle möglich sind z. B. Silizide oder Salizide bzw. Kombinationen aus poly Silizium und anderen Metallen), sowie dotiertes mono Silizium sowie alle bei der Herstellung des MOS verwendeten Leiter z. B. auch Aluminium oder Kupfer.
  • Der ohmsche Kontakt stellt gleichzeitig sicher, dass der Leistungstransistor nach wie vor schnell geschaltet werden kann, so dass bei schneller Schaltung ein Potentialausgleich kaum stattfinden kann. Nur für den Fall, dass der Leistungstransistor längere Zeit eingeschaltet bleibt, wird das Source-Poly auf das Gate-Potential geladen. Das hat zur Folge, dass sich der Eingangswiderstandswert Ron insbesondere bei längeren Einschaltphasen nochmals wesentlich senken kann.
  • Neben der wesentlichen Senkung des Eingangswiderstandswertes Ron und der damit verbundenen Verringerung der Verlustleistung während des eingeschalteten Zustandes sind Ausführungsbeispiele dahingehend vorteilhaft, dass für Zeiträume, in welchen die Gate-Spannung konstant bleibt, keine Spannungen zwischen der Gate-Elektrode und der Zusatz-Elektrode, d. h. zwischen den beiden Polys (der Gate- und der Source-Poly) vorhanden sind. Somit wird der Druck auf die Isolation zwischen den beiden Polys abgebaut und gleichzeitig die Zuverlässigkeit und Haltbarkeit verbessert. An dieser Stelle sei darauf verwiesen, dass eine Verringerung des Eingangswidestandswertes Ron zum einen eine Verringerung des Stromverbrauchs und zum anderen eine geringere Wärmeerzeugung einer entsprechenden Schaltung bewirkt. Im Hinblick auf die zunehmenden Integrationsdichten von Halbleitern sind dies entscheidende Vorteile im Vergleich zu konventionellen Lösungen.
  • Ein weiterer Vorteil der Erfindung ist darin zu sehen, dass die Zuverlässigkeit der Struktur, z. B. des Transistors, verbessert wird. Ist der Transistor länger in einem Zustand (eingeschaltet oder ausgeschaltet) dann sind Gate-Poly und Source-Poly (oder auch die oben bereits erwähnten weiteren polys) auf gleichem Potential, so dass das Dielektrikum zwischen Gate-Poly und Source-Poly keiner Spannungsbelastung ausgesetzt ist. Hierdurch wird die Lebensdauer der Transistoren verbessert.
  • Bevor im Folgenden die Figuren einzeln beschrieben werden, sei an dieser Stelle darauf hingewiesen, dass es sich bei diesen Darstellungen nicht um maßstabsgetreue Darstellungen handelt. So lassen insbesondere die Zeichnungen keine Rückschlüsse im Hinblick auf vertikale Abmessungen bezogen auf eine Hauptoberfläche bzw. Oberfläche eines Substrats des gezeigten elektronischen Bauelements mit den Ausführungsbeispielen der Anschlussstrukturen, noch im Hinblick auf laterale Abmessungen der entsprechenden Strukturen Rückschlüsse auf konkrete Dimensionierungen von Implementierungen der Ausführungsbeispiele zu. Die in den Figuren gewählten Abbildungsverhältnisse sind vielmehr im Hinblick auf eine klare Darstellung und Erläuterung der Ausführungsbeispiele festgelegt. So erlauben insbesondere die Figuren keine Rückschlüsse hinsichtlich von Dickenverhältnissen von Schichten zueinan der. Ebenso wenig erlauben die Figuren Rückschlüsse hinsichtlich charakteristischer Längen von lateralen Strukturen und gerade kleine Strukturen sind oft deutlich größer gezeigt, um die Ausführungsbeispiele der vorliegenden Erfindung zu beschreiben.
  • Die 1 zeigt eine dreidimensionale Raumansicht eines konventionellen Leistungstransistors der aus mehreren identischen Funktionselementen besteht, die in einem Halbleitersubstrat angeordnet sind.
  • Der konventionelle Leistungstransistor weist einen Source-Bereich 2 im Halbleitersubstrat, einen Body-Bereich 4, einen Driftbereich 6 und Gate-Elektroden 8a und 8b auf. Der Transistortyp, also die Dotierung der einzelnen Bereiche, sind für das prinzipielle Verständnis nicht erforderlich, sie werden daher ebenso wie die an die Anschlüsse gelegten Potentiale im Folgenden nicht beschrieben. Im eingeschalteten Zustand, bilden sich in dem unmittelbar an die Gate-Elektroden 8a und 8b angrenzenden Body-Bereich 4 leitfähige Kanäle, deren räumliche Ausdehnung durch den Bereich 10 angedeutet ist. Dabei erfolgt der Stromfluss durch den Transistor senkrecht durch das Halbleitersubstrat, weswegen dieses an seiner Oberseite mit einem Sourceanschluss 12 und an seiner Unterseite mit einem Drainanschluss 14 zu versehen ist. Durch die vertikale Ausrichtung des Transistors lässt sich die zu schaltende Gesamtstromstärke vorteilhaft dadurch erhöhen, dass die einzelnen identischen Transistorzellen, in deren Zentren sich die in Gräben (Trenches) 16a und 16b angeordneten Gate-Elektroden befinden, in größerer räumlicher Nähe zueinander angeordnet werden, so dass sich pro Chipfläche mehr leitendes Kanalgebiet ergibt. Um ein Driften der Ladungsträger in dem Driftbereich 6 positiv zu beeinflussen sind in jenem Bereich der Gräben 16a und 16b, die sich in dem Driftbereich 6 erstrecken, Zusatz-Elektroden 9a und 9b derart angeordnet, dass sie sich zwischen den Gate-Elektroden und einem Grabenboden befinden und elektrisch vom Substrat isoliert sind.
  • Ein Problem besteht dabei bei der erforderlichen elektrischen Kontaktierung des Source-Bereichs 2 und des Body-Bereichs 4. Dazu ist zunächst zu bemerken, dass für das wunschgemäße Erzeugen eines elektrischen Kontakts mit geringem Kontaktwiderstand zwischen einer Metallisierung und einem Halbleiter ein den Kontakt bildender Halbleiterbereich erforderlich ist, der eine hohe Ladungsträgerkonzentration aufweist, der also hoch dotiert ist. Ein Kontaktierendes Source-Bereichs in 1 ist von oben prinzipiell möglich, jedoch muss der Body-Bereich 4 aus geometrischen Gründen mit einer zusätzlichen Struktur kontaktiert werden, die das Kontaktieren innerhalb des Halbleitersubstrats ermöglicht.
  • Bei Leistungstransistoren wird der Source- und Body-Kontakt häufig durch einen Grabenkontakt realisiert, wie er in der Querschnittsdarstellung des Leistungstransistors in 2 zusätzlich dargestellt ist.
  • 2 zeigt eine Querschnittsansicht entlang der zx-Ebene eines Ausführungsbeispiels der vorliegenden Erfindung. Ein Substrat 110 weist entlang einer Oberfläche 112 einen Graben 114 mit einem Grabenboden 116 und einen Grabenrand auf. Ein Source-Bereich 118 ist an dem Grabenrand und eine Gate-Elektrode 120 ist zumindest teilweise in dem Graben 114 ausgebildet. Die Gate-Elektrode 120 ist von dem Substrat 110 durch eine Isolierschicht 122 getrennt. Auf einer der Oberfläche 112 abgewandten Seite des Substrats 110 ist eine Drain-Elektrode 124 ausgebildet. Zwischen der Gate-Elektrode 120 und dem Grabenboden 116 befindet sich eine Zusatz-Elektrode 126, die von dem Substrat 110 elektrisch isoliert ist. Die Zusatz-Elektrode 126 und die Gate-Elektrode 120 sind über eine elektrische Verbindung 128 miteinander verbunden, wobei die elektrische Verbindung 128 einen vorbestimmten ohmschen Widerstand aufweist. Die ge strichelte Linie 140 zeichnet eine Querschnittslinie, entlang derer eine Querschnittsansicht später in 3 gezeigt wird.
  • Außerdem zeigt das Ausführungsbeispiel von 2 einen Kontaktgraben 130, der im Vergleich zu dem in 1 gezeigten konventionellen Leistungstransistors eine wesentliche Verbesserung hinsichtlich einer Kontaktierung darstellt. Der Kontaktgraben 130, der von der Oberfläche 112 bis in den Body-Bereich 4 des Halbleitersubstrats 110 reicht, macht prinzipiell ein Kontaktieren des Body-Bereichs 4 möglich. Die hochdotierten Kontaktbereiche sind in 2 durch die dunkel hervorgehobenen Bereiche dargestellt, dabei wird der Body-Bereich 4 über ein im Grabenboden implantiertes, hochdotiertes Gebiet 132 kontaktiert, während die Source-Bereiche über hochdotierte Gebiete 134a und 134b im oberen Bereich des Grabens 130 kontaktiert werden können.
  • Prinzipiell sind Kontaktierungen des Source-Bereichs 118 auch von der Oberfläche 112 des Halbleitersubstrats 110 aus möglich, in der Praxis sind die Integrationsdichten jedoch so hoch, dass zwischen Kontaktgraben 130 und des Grabens 114 an der Oberfläche 112 kein Platz mehr zur Verfügung steht, da der Graben 114 räumlich in unmittelbarer Nähe zum Kontaktgraben 130 angeordnet sind. Eine Kontaktierung des Source-Bereichs 118 über die Innenseiten des Kontaktgrabens 130 löst dieses Problem, wie es die hochdotierten Sourcegebiete 134a und 134b zeigen. Beim Leistungstransistor wird der Source- und Body-Kontakt also häufig durch einen Grabenkontakt realisiert, bei dem der Source-Kontakt 134 an der Seitenwand und der Body-Kontakt am Grabenboden 132 ausgebildet wird. Dabei wird der Kontaktwiderstand des Source-Seitenwandanschlusskontakts durch die Dotierung der Source-Schicht bestimmt, wobei der Kontaktwiderstand umso niederohmiger ist, je höher die Schicht dotiert ist.
  • Aufgrund der hohen Integrationsdichte müssen die für einen guten Kontaktwiderstand nötigen hohen Dotierkonzentrationen extreme Gradienten innerhalb des Halbleitersubstrats aufweisen, da die hohen Dotierkonzentrationen sonst die in nur minimalem räumlichen Abstand befindlichen anderen Transistorbereiche negativ beeinflussen können. Bei der Herstellung der Source muss also ein Kompromiss bezüglich der Transistoreigenschaften (Lage des Kanals oder p-n-Übergangs, welcher die Durchbruchseigenschaften definiert, Eigenschaften der Body-Diode, Source-Schichtwiderstand, Bipolar-Verstärkung, Avalanche-Robustheit, Seitenwand-Implantation) und den optimalen Voraussetzungen für einen guten n-Kontakt gefunden werden.
  • 3 zeigt eine Querschnittsansicht eines Ausführungsbeispieles entlang der gestrichelten Linie 140 aus 2, d. h. parallel zur zy-Ebene. Es ist wiederum ein Substrat 110 mit einer Oberfläche 112 gezeigt, in welchen der Graben 114 ausgebildet ist und der Graben 114 einen Grabenboden 116 aufweist. Somit ist die gezeigte Querschnittsansicht entlang einer Längsausdehnung (in y-Richtung) des Grabens 114 ausgeführt und aus diesem Ausführungsbeispiel ist ersichtlich wie die einzelnen Elektroden seitlich in y-Richtung aus dem Graben 114 herausgeführt werden können. Als unterste Isolierschicht auf dem Substrat 110 ist dabei eine erste Isolierschicht 122a ausgebildet, auf welcher die Zusatz-Elektrode 126 ausgebildet ist, an der sich wiederum eine zweite Isolationsschicht 122b anschließt. Darauf ist die Gate-Elektrode 120 ausgebildet und als letzte Schicht ist eine dritte Isolierschicht 122c auf die Struktur aufgebracht worden.
  • In der gewählten Querschnittsansicht sind die erste und zweite Isolierschicht 122a und 122b als auch die Zusatz-Elektrode 126 vollständig aus dem Graben in y-Richtung herausgeführt worden, wobei die Gate-Elektrode 120 auf der einen Seite des Grabens (in der gewählten Darstellungsweise auf der rechten Seite) nur teilweise aus den Graben herausgeführt worden ist oder genauer gesagt nur bis zu dem Punkt 205 entlang der y-Richtung. Es sei betont, dass sich das Herausführen der Schichten hier auf die y-Richtung bezieht, nicht jedoch auf die x-Richtung (siehe 2). Das Herausführen der Schichten ermöglicht eine Durchkontaktierung der Gate-Elektrode 120 als auch der Zusatz-Elektrode 126 mittels der elektrischen Verbindung 128, welcher die dritte Isolationsschicht 122c überbrückt. Die elektrische Verbindung 128 weist dabei einen vorbestimmten elektrischen Widerstandswert auf, so dass ein Potentialausgleich zwischen der Gate-Elektrode 120 und der Zusatz-Elektrode 126 erst nach einer gewissen zeitlichen Verzögerung erfolgt. Eine elektrische Kontaktierung der Gate-Elektrode 120 kann beispielsweise auf der der elektrischen Verbindung 128 in y-Richtung gegenüber liegenden Seite des Grabens 114 erfolgen. Dies kann wiederum durch eine Durchkontaktierung der dritten Isolierschicht 122c hin zu einem Kontaktanschluss 210, der beispielsweise ein Metall aufweisen kann, erfolgen.
  • 3 zeigt nur ein Beispiel für eine mögliche Ausbildung des ohmchen Kontaktes bzw. der elektrischen Verbindung 128, wobei mögliche Materialen für das Substrat 110 ein Siliziumhalbleitermaterial ist, welches beispielsweise geeignet dotiert ist und die Zusatz-Elektrode 126 und die Gate-Elektrode 120 beispielsweise polykristallines Silizium aufweisen können, weswegen beide Elektroden auch als Poly-Elektroden, Poly-Schichten oder einfach Polys bezeichnet werden. Die zweite Isolierschicht 122b ist beispielsweise eine sogenannte Polox-Schicht, d. h. eine Isolierschicht, die zwischen Polys angeordnet ist. Die erste Isolierschicht 122a bildet eine zu einer so genannten Feld-Platte ausgebildete Schicht, so dass diese Schicht beispielsweise einen starken Feldstärkegradienten ohne Beschädigung standhalten kann. Die dritte Isolierschicht 122c kann beispielsweise ein so genanntes Inter-Level-Dielektrikum (der MOS-Struktur) sein, welche insbesondere als äußere Schutzschicht wirken kann. Die gestrichelte Linie 220 deutet wie gesagt die Querschnittsebene parallel zum Graben 114 an, und ist durch die Mitte der Ausdehnung in x-Richtung (siehe 2) des Grabens gelegt. Die hier gezeigte MOS-Struktur wird auch als Poly-(Double-) Poly-Graben-MOS mit einem ohmschen Source-Poly-Gate-Poly Kontakt bezeichnet.
  • 4 zeigt eine Elektronenmikroskopaufnahme einer Querschnittsansicht, die der Darstellung aus 2 entspricht. Das heißt die Querschnittsansicht ist wiederum in der zx-Ebene ausgeführt, wobei der Graben 114 sich vom Grabenboden zum Grabenrand entlang der z-Richtung erstreckt. Es ist dabei schematisch der ohmsche Kontakt bzw. die elektrische Verbindung 128 gezeigt, welche die Gate-Elektrode 120 und die Zusatz-Elektrode 126 elektrisch verbindet. Die elektrische Verbindung 128 weist eine vorbestimmten ohmschen Widerstandswert auf und kann alternativ auch eine elektrische Verbindung zwischen der Zusatz-Elektrode 126 und einer Spannungsquelle (nicht gezeigt) für die Gate-Elektrode 120 herstellen. Außerdem ist eine Kontaktschicht 230, welche einen Anschluss für den Source-Bereich 118 liefert, und schließlich ist eine Abdeckschicht 240 aufgebracht. Die Abdeckschicht 240 dient beispielsweise als Schutz- und Isolationsschicht, und die Kontaktschicht 230 weist beispielsweise ein elektrisch leitfähiges Material auf.
  • Nach einem Potentialausgleich zwischen der Gate-Elektrode 120 und der Zusatz-Elektrode 126 ist das Dielektrikum zwischen der Gate-Elektrode 120 und der Zusatz-Elektrode 126 (siehe Pfeil 250) keinem Druck in Folge eines Spannungsunterschiedes mehr ausgesetzt. Für den, Fall, dass an der Zusatz-Elektrode 126 ein positiver Spannungswert bzw. eine Spannung mit gleichem Vorzeichen wie die Gate-Spannung anliegt, erfolgt eine Verringerung des Eingangswiderstandswertes Ro (siehe Pfeil 260).
  • Die in 4 gezeigte Form für einen ohmschen Kontakt zwischen der Gate-Elektrode 120 und der Zusatz-Elektrode 126 für einen poly-poly-MOS ist jedoch nur schematisch zu verstehen. Der ohmsche Kontakt 128 kann wie in dem Ausführungsbeispiel von 3 gezeigt an einem anderen Ort des Bauelemen tes realisiert werden. Weiterhin veranschaulicht der gezeigte Maßstab von 2 μm, dass eine mögliche Tiefe des Grabens in einem Bereich von beispielsweise 1 bis 4 μm liegen kann und der Graben eine Breite in der x-Richtung von beispielsweise 0,2 bis 1,5 μm aufweisen kann. Des Weiteren kann die Zusatz-Elektrode 126 eine Dicke in x-Richtung von beispielsweise 0,1 bis 1 μm aufweisen und die Gate-Elektrode eine Schichtdicke in x-Richtung von beispielsweise 0,3 bis 1,2 μm aufweisen.
  • In 5 sind Graphen zur Veranschaulichung einer Absenkung des Einschaltwiderstandes Ron des Leistungstransistors (z. B. des poly-poly-MOS-Grabentransistors) gezeigt. Diese Graphen wurden für einen PCM-Transistor SFET4MV mit einem separaten Source-Poly-Kontakt erhalten. Gewählte Parameter für diese Graphen sind eine Gate-Spannung von 10 Volt, eine variable Drain-Spannung im Bereich zwischen 0 und 0,5 Volt, ein Source-Potential von 0 Volt und einem Source-Poly-Potential für die Werte –10, 0 oder +10 Volt.
  • Die Graphen 510, 512 und 514 stellen den funktionellen Zusammenhang zwischen den Einschaltwiderstand Ron in Abhängigkeit der Drainspannung VD dar. Andererseits stellen die Graphen 520, 522, 524 den Zusammenhang der Drainstromstärke in Ampere in Abhängigkeit der Drainspannung VD dar. Der Graph 510 bezieht sich dabei auf eine Spannung –10 Volt, die an der Source-Poly (Zusatz-Elektrode 126) anliegt und liefert wie gezeigt einen Eingangswiderstandswert von ungefähr Ron = 6,3 Ohm. Der Graph 512 bezieht sich dabei auf eine Spannung von 0 Volt an der Source-Poly 126 und liefert einen Eingangswiderstandswert von ungefähr Ron = 3,5 Ohm, und der Graph 524 bezieht sich auf eine Spannung von +10 Volt an der Source-Poly 126 und liefert einen Eingangswiderstandwert von ungefähr Rin = 2,9 Ohm. Die entsprechenden Strom-Spannungs-Charakteristiken sind durch die Graphen 520, 522 und 524 gezeigt. Genauer gesagt, zeigt der Graph 520 die Strom-Spannungs-Charakteristik, der den Graphen 510 liefert, der Graph 522 zeigt die Strom-Spannungs-Charakteristik für den Graphen 512 und schließlich der Graph 524 zeigt die Strom-Spannungs-Charakteristik für den Graphen 514.
  • Durch einen Vergleich der Graphen 510 und 512 zeigt sich somit, dass der Eingangswiderstandswert Ron bereits deutlich abgesenkt wird, wenn die Gate-Spannung und die Spannung an der Zusatz-Elektrode 126 ein gleiches Vorzeichen aufweisen (bzw. bereits wenn die Spannung an der Zusatz-Elektrode 126 verschwindet, wie für den Graphen 512). Der Eingangswiderstandwert Ron senkt sich jedoch nochmals deutlich ab, wenn die Spannung der Source-Poly 126 mit der Gate-Spannung angeglichen ist, wie es im Graph 514 gezeigt ist, wo beide einen Wert von +10 Volt aufweisen. Im vorliegenden Beispiel beträgt dieser Effekt eine beispielhafte weitere Absenkung um ungefähr 15%, d. h. von rund 3,5 Ohm (im Graphen 512) zu ungefähr 2,9 Ohm (im Graphen 514). Die angegebenen Werte sind jedoch nur Beispiele und können für andere gewählte Parameter abweichen.
  • Ausführungsbeispiele der vorliegenden Erfindung sind somit insbesondere dahin gehend vorteilhaft, dass nach einem Potentialausgleich zwischen der Gate-Elektrode 120 und der Zusatz-Elektrode 126 eine deutliche Absenkung des Eingangswiderstandswertes Ron erzielt wird und somit die Verlustleistung deutlich gesenkt werden kann. Ein weiterer Vorteil der Ausführungsbeispiele der vorliegenden Erfindung besteht darin, dass die Zuverlässigkeit des Feldeffekttransistors (z. B. ein poly-poly-Graben-MOS-Transistors) verbessert wird. Die Erhöhung der Zuverlässigkeit wird insbesondere dadurch erreicht, dass es zu einem Spannungsabbau zwischen der Gate-Elektrode 120 und der Zusatz-Elektrode 126 kommt und somit die entsprechende dielektrische Schicht, welche die Gate-Elektrode 120 und die Zusatz-Elektrode 126 in dem Grabenbereich trennt, keinem Druck mehr ausgesetzt ist. Außerdem erfolgt bereits eine deutliche Absenkung des Eingangswiderstandswertes Ron für den Fall, dass die Spannung der Source-Poly (d. h. der Zusatz-Elektrode 126) einem Wert von beispielsweise größer Null aufweist (bzw. ein gleiches Vorzeichen wie die Gate-Spannung aufweist). Dies ist aus 5 ersichtlich, wenn man den Graphen 510, welcher eine negative Spannung der Source-Poly 126 entspricht mit dem Graphen 512 vergleicht, wobei der Graph 512 den Fall einer verschwindenden Spannung an der Source-Poly entspricht, wenn die Spannung der Source-Poly in dem gewählten Ausführungsbeispiel weiter erhöht wird, d. h. wenn sie positive Werte annimmt, kommt es zu einer weiteren Absenkung des Eingangswiderstandswerts Ron.
  • Obwohl Ausführungsbeispiele der vorliegenden Erfindung anhand von Feldeffekttransistoren beschrieben sind, sei darauf verwiesen, dass die Erfindung nicht auf Feldeffekttransistoren beschränkt ist. Ausführungsbeispiele der Erfindung betreffen allgemein Halbleiterstrukturen mit einem Substrat 110, in dem in einem Graben 114 eine erste Elektrode 120 und die Zusatz-Elektrode 126 gebildet sind, wobei auf dem Substrat 110 eine weitere Elektrode 12 vorgesehen ist. Auch hier ist eine leitfähige Verbindung 128 mit vorbestimmtem ohmschen Widerstandswert zwischen der ersten Elektrode 120 und der Zusatz-Elektrode 126 gebildet.
    • 2
    Source-Bereich
    4
    Body-Bereich
    6
    Drift-Bereich
    8a, b
    Gate-Elektrode
    10
    Kanal-Bereich
    12, 14
    Sourceanschluss, Drainanschluss
    16a, b
    Graben
    110
    Substrat
    112
    Oberfläche
    114
    Graben
    116
    Grabenboden
    118
    Source-Bereich
    120
    Gate-Bereich
    122
    Isolierschicht
    124
    Drain-Elektrode
    126
    Zusatz-Elektrode
    128
    elektrische Verbindung
    130
    Kontaktgraben
    132
    Kontaktgrabenboden
    134a, b
    Kontaktgrabenrand
    136
    Kanalbereiche
    140
    Querschnittslinie
    205
    Endpunkt einer seitlichen Schichtausdehnung
    210
    Kontaktanschluss
    220
    Grabenbereich
    230
    Kontaktschicht
    240
    Abdeckschicht
    250
    erster Isolierbereich
    260
    zweiter Isolierbereich
    510
    erster Widerstandsgraph
    512
    zweiter Widerstandsgraph
    514
    dritter Widerstandsgraph
    520
    erste Strom-Spannungs-Charakteristik
    522
    zweite Strom-Spannungs-Charakteristik
    524
    dritte Strom-Spannungs-Charakteristik

Claims (17)

  1. Feldeffekttransistor mit: einem Substrat (110) mit einer Oberfläche (112) entlang derer ein Graben (114) ausgebildet ist, wobei der Graben (114) einen Grabenboden (116) und einen Grabenrand aufweist; einem Source-Bereich (118), der an dem Grabenrand ausgebildet ist; einer Gate-Elektrode (120), die zumindest teilweise in dem Graben (114) ausgebildet ist und von dem Substrat (110) durch eine Isolierschicht (122) getrennt ist; einer Drain-Elektrode (124) an einer der Oberfläche (112) abgewandten Seite des Substrats (110); einer Zusatz-Elektrode (126), die zwischen der Gate-Elektrode (120) und dem Grabenboden (116) ausgebildet ist, wobei die Zusatz-Elektrode (126) von dem Substrat (110) elektrisch isoliert ist und innerhalb des Grabens (114) von der Gate-Elektrode (120) durch die Isolierschicht (122) elektrisch getrennt ist; und einer elektrischen Verbindung (128), die die Zusatz-Elektrode (126) und die Gate-Elektrode (120) verbindet und einen Widerstand mit einem vorbestimmten ohmschen Widerstandswert aufweist.
  2. Feldeffekttransistor gemäß Anspruch 1, bei dem die elektrische Verbindung (128) ein dotiertes polykristallines Material aufweist.
  3. Feldeffekttransistor gemäß einem der vorhergehenden Ansprüche, bei dem die Gate-Elektrode (120) und die Zusatz-Elektrode (126) aus dem Graben (114) herausgeführt sind und die elektrische Verbindung (128) die Gate-Elektrode (120) und die Zusatz-Elektrode (126) außerhalb des Grabens (114) kontaktiert.
  4. Feldeffekttransistor gemäß einem der vorhergehenden Ansprüche, bei dem die Gate-Elektrode (120) polykristallines Silizium aufweist.
  5. Feldeffekttransistor gemäß einem der vorhergehenden Ansprüche, bei dem die Zusatz-Elektrode (126) polykristallines Silizium aufweist.
  6. Feldeffekttransistor gemäß einem der vorhergehenden Ansprüche, bei dem der Source-Bereich (118) durch einen dotierten Bereich des Substrats (110) gebildet ist.
  7. Feldeffekttransistor gemäß einem der vorhergehenden Ansprüche, bei dem ein Substratbereich zwischen dem Grabenboden (116) und der Oberfläche (112) einen Kanalbereich (136) des Feldeffekttransistors bildet.
  8. Feldeffekttransistor gemäß einem der vorhergehenden Ansprüche, bei dem die Gate-Elektrode (120) und die Zusatz-Elektrode (126) durch Schichten gebildet sind, die sich entlang des Grabens (114) erstrecken und über einen Grabenrandbereich parallel zur Oberfläche (112) verlaufen und innerhalb des Grabens (114) durch die Isolierschicht (122) elektrisch getrennt sind.
  9. Feldeffekttransistor mit einer in einem Oberflächenbereich (112) eines Halbleitersubstrats (110) gebildeten Ausnehmung (114), die einem Boden (116) und einen Rand aufweist, mit: einer ersten Einrichtung (118), um einen ersten elektrischen Kontakt bereitzustellen, wobei die erste Einrichtung (118) an dem Rand ausgebildet ist; einer zweiten Einrichtung (120), um einen elektrischen Steuerkontakt bereitzustellen, wobei die zweite Einrichtung (120) zumindest teilweise in dem Graben (114) ausgebildet ist und von dem Halbleitersubstrat (110) durch eine Isolierschicht (122) getrennt ist; einer dritten Einrichtung (126), die zwischen der zweiten Einrichtung (120) und dem Boden (116) ausgebildet ist, wobei die dritte Einrichtung (126) von dem Halbleitersubstrat (110) elektrisch isoliert ist und innerhalb des Grabens (114) von der zweiten Einrichtung (120) durch die Isolierschicht (122) getrennt ist; und einer vierten Einrichtung (128), die die dritte Einrichtung (126) mit der zweiten Einrichtung (120) verbindet, um einen Einschaltwiderstand des Feldeffekttransistors abzusenken, wobei die vierte Einrichtung (128) einen Widerstand mit einem vorbestimmten ohmschen Widerstandwert aufweist.
  10. Feldeffekttransistor gemäß Anspruch 9, mit einer fünften Einrichtung (124), um einen zweiten elektrischen Kontakt bereitzustellen, wobei die fünfte Einrichtung (124) an einer dem Oberflächenbereich (112) abgewandten Seite des Halbleitersubstrats (110) ausgebildet ist, wobei die dritte Einrichtung (126) einen Stromfluss zwischen der ersten Einrichtung (118) und der fünften Einrichtung (124) beeinflusst.
  11. Feldeffekttransistor gemäß Anspruch 9 oder Anspruch 10, bei der die vierte Einrichtung (128) ein dotiertes Halbleitermaterial aufweist und der vorbestimmte ohmsche Widerstandswert durch eine gewählte Dotierung bestimmt ist.
  12. Feldeffekttransistor gemäß einem der Ansprüche 9 bis 11, bei der der vorbestimmte ohmsche Widerstand der vierten Einrichtung (128) durch eine Geometrie der vierten Einrichtung (128) eingestellt ist.
  13. Verfahren zur Herstellung eines Feldeffekttransistors, mit Bereitstellen eines Substrats (110) mit einer Oberfläche (112), Bilden eines Grabens (114) entlang der Oberfläche (112) des Substrats (110), wobei der Graben (114) einen Grabenboden (116) und einen Grabenrand aufweist; Bilden eines Source-Bereichs (118); Bilden einer Gate-Elektrode (120), die zumindest teilweise in dem Graben (114) ausgebildet wird; Bilden einer Drain-Elektrode (124) an einer der Oberfläche (112) abgewandten Seite des Substrats (110); Bilden einer Zusatz-Elektrode (126) zwischen der Gate-Elektrode (120) und dem Grabenboden (116); Bilden einer Isolierschicht (122) zwischen der Gate-Elektrode (120) und dem Substrat (110) und zwischen dem Substrat (110) und der Zusatz-Elektrode (126), so dass innerhalb des Grabens (114) die Zusatz-Elektrode (126), von der Gate-Elektrode (120) durch die Isolierschicht (122) getrennt wird; und Bilden einer elektrischen Verbindung (128) zwischen der Zusatz-Elektrode (126) und der Gate-Elektrode (120), wobei die elektrische Verbindung (128) einen Widerstand mit vorbestimmtem ohmschen Widerstandswert aufweist.
  14. Verfahren gemäß Anspruch 13, bei dem der Schritt des Bildens einer elektrischen Verbindung (128) ein Herausführen der Gate-Elektrode (120) und der Zusatz-Elektrode (126) aus dem Graben (114) umfasst und ferner ein Bilden eines ohmschen Kontaktes außerhalb des Grabens (114) umfasst.
  15. Verfahren gemäß Anspruch 13 oder Anspruch 14, bei dem der Schritt des Bildens der Gate-Elektrode (120) und/oder der Schritt des Bildens der Zusatz-Elektrode (126) eine Verwendung eines polykristallinen Halbleitermaterial umfasst.
  16. Verfahren gemäß einem der Ansprüche 13 bis 15, bei dem die Zusatz-Elektrode (126) ein Halbleitermaterial aufweist und der vorbestimmte ohmsche Widerstand durch eine Dotierung des Halbleitermaterials eingestellt wird.
  17. Verfahren gemäß einem der Ansprüche 13 bis 16, welches ferner einen Schritt des Bildens eines Kanalbereiches (136) in einem Bereich des Substrats (110) zwischen dem Grabenboden (116) und der Oberfläche (112) umfasst.
DE102006062011A 2006-12-29 2006-12-29 Feldeffekttransistor und ein Verfahren zur Herstellung eines Feldeffekttransistors Expired - Fee Related DE102006062011B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006062011A DE102006062011B4 (de) 2006-12-29 2006-12-29 Feldeffekttransistor und ein Verfahren zur Herstellung eines Feldeffekttransistors
US11/964,202 US8030703B2 (en) 2006-12-29 2007-12-26 Field-effect transistor and method for manufacturing a field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006062011A DE102006062011B4 (de) 2006-12-29 2006-12-29 Feldeffekttransistor und ein Verfahren zur Herstellung eines Feldeffekttransistors

Publications (2)

Publication Number Publication Date
DE102006062011A1 DE102006062011A1 (de) 2008-07-03
DE102006062011B4 true DE102006062011B4 (de) 2008-12-18

Family

ID=39465735

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006062011A Expired - Fee Related DE102006062011B4 (de) 2006-12-29 2006-12-29 Feldeffekttransistor und ein Verfahren zur Herstellung eines Feldeffekttransistors

Country Status (2)

Country Link
US (1) US8030703B2 (de)
DE (1) DE102006062011B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796761B2 (en) 2012-03-15 2014-08-05 Infineon Technologies Austria Ag Semiconductor device including charged structure and methods for manufacturing a semiconductor device
US8823087B2 (en) 2012-03-15 2014-09-02 Infineon Technologies Austria Ag Semiconductor device including auxiliary structure and methods for manufacturing a semiconductor device
US9099419B2 (en) 2012-10-09 2015-08-04 Infineon Technologies Ag Test method and test arrangement
US9184284B2 (en) 2012-12-31 2015-11-10 Infineon Technologies Ag Method for operating field-effect transistor, field-effect transistor and circuit configuration

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202910B2 (en) 2013-04-30 2015-12-01 Infineon Technologies Austria Ag Lateral power semiconductor device and method for manufacturing a lateral power semiconductor device
US9431394B2 (en) 2013-08-29 2016-08-30 Infineon Technologies Ag Power semiconductor package with gate and field electrode leads
CN110875396B (zh) * 2018-08-31 2023-08-15 力智电子股份有限公司 沟槽式栅极金氧半场效晶体管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
EP1170803A2 (de) * 2000-06-08 2002-01-09 Siliconix Incorporated MOSFET mit Graben-Gateelektrode und Verfahren zu dessen Herstellung
US20030173619A1 (en) * 2002-03-15 2003-09-18 Martin Feldtkeller Circuit configuration and method for the switch-on/off control of a field-effect transistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041257B4 (de) * 2005-08-31 2009-06-25 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
EP1170803A2 (de) * 2000-06-08 2002-01-09 Siliconix Incorporated MOSFET mit Graben-Gateelektrode und Verfahren zu dessen Herstellung
US20030173619A1 (en) * 2002-03-15 2003-09-18 Martin Feldtkeller Circuit configuration and method for the switch-on/off control of a field-effect transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796761B2 (en) 2012-03-15 2014-08-05 Infineon Technologies Austria Ag Semiconductor device including charged structure and methods for manufacturing a semiconductor device
US8823087B2 (en) 2012-03-15 2014-09-02 Infineon Technologies Austria Ag Semiconductor device including auxiliary structure and methods for manufacturing a semiconductor device
US9099419B2 (en) 2012-10-09 2015-08-04 Infineon Technologies Ag Test method and test arrangement
US9184284B2 (en) 2012-12-31 2015-11-10 Infineon Technologies Ag Method for operating field-effect transistor, field-effect transistor and circuit configuration

Also Published As

Publication number Publication date
US8030703B2 (en) 2011-10-04
DE102006062011A1 (de) 2008-07-03
US20080211019A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE10212149B4 (de) Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE10212144B4 (de) Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE102005041358B4 (de) Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013000784B4 (de) Halbleiteranordnung mit aktikver Driftzone
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102006062011B4 (de) Feldeffekttransistor und ein Verfahren zur Herstellung eines Feldeffekttransistors
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102015108440B3 (de) Streifenförmige elektrodenstruktur einschliesslich eines hauptteiles mit einer feldelektrode und eines die elektrodenstruktur abschliessenden endteiles
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102004036330A1 (de) Integriertes Fet- und Schottky-Bauelement
DE102004041622A1 (de) Halbleiterbauteil
DE102007024112B4 (de) Halbleitervorrichtung mit isoliertem Gate
DE102011081589A1 (de) Depletion-transistor und ladeanordnung
DE102008056574A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE10026740C2 (de) Halbleiterschaltelement mit integrierter Schottky-Diode und Verfahren zu dessen Herstellung
DE102014103561A1 (de) Einstellbares transistorbauelement
DE102014111279A1 (de) Halbleiterchip mit integrierten Serienwiderständen
DE102007055290B4 (de) Halbleitervorrichtung
DE10224201A1 (de) Halbleiterbauelement mit Durchbruchstrompfad
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE102005041257B4 (de) Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee