DE102016120772B4 - Halbleitervorrichtung mit Gatepad, Gateelektrode und Integrationsschicht - Google Patents

Halbleitervorrichtung mit Gatepad, Gateelektrode und Integrationsschicht Download PDF

Info

Publication number
DE102016120772B4
DE102016120772B4 DE102016120772.1A DE102016120772A DE102016120772B4 DE 102016120772 B4 DE102016120772 B4 DE 102016120772B4 DE 102016120772 A DE102016120772 A DE 102016120772A DE 102016120772 B4 DE102016120772 B4 DE 102016120772B4
Authority
DE
Germany
Prior art keywords
gate
layer
semiconductor device
region
gate pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016120772.1A
Other languages
English (en)
Other versions
DE102016120772A1 (de
Inventor
Stefan Tegen
Armin Tilke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden & Co Kg De GmbH
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Priority to DE102016120772.1A priority Critical patent/DE102016120772B4/de
Publication of DE102016120772A1 publication Critical patent/DE102016120772A1/de
Application granted granted Critical
Publication of DE102016120772B4 publication Critical patent/DE102016120772B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung, aufweisend:eine Vielzahl von Transistorzellen (TC) mit einer Gateelektrode (155) in einem Transistorzellengebiet (610) eines Halbleiterbereichs (100);eine Drainstruktur (130) mit einem dotierten Kondensatorelektrodengebiet (137), das in einem inaktiven Gebiet (690) außerhalb des Transistorzellengebiets (610) direkt an eine erste Oberfläche (101) des Halbleiterbereichs (100) grenzt, frei von funktionalen Transistorzellen ist und elektrisch an ein Drainpotential angeschlossen ist;ein Gatepad (330) und eine Gateverbindung (331), die das Gatepad (330) und die Gateelektrode (155) direkt verbindet;eine Integrationsschicht (250) zwischen dem Gatepad (330) und dem Halbleiterbereich (100), wobei die Integrationsschicht (250) mit dem Gatepad (330) elektrisch verbunden ist und einen Bereich aufweist, der eine Kondensatorelektrodenschicht (253) bildet;ein peripheres Dielektrikum (210) direkt zwischen der Kondensatorelektrodenschicht (253) und der ersten Oberfläche (101); undeinen Gatewiderstand (280), der elektrisch zwischen das Gatepad (330) und die Gateelektrode (155) geschaltet ist, in einer vertikalen Projektion des Gatepads (330) zwischen dem Gatepad (330) und der Integrationsschicht (250) angeordnet ist, in einem Zwischenschicht-Dielektrikum (220) eingebettet ist und durch einen ersten Bereich des Zwischenschicht-Dielektrikums (220) von der Integrationsschicht (250) elektrisch getrennt ist und durch einen zweiten Bereich des Zwischenschicht-Dielektrikums (220) vom Gatepad (330) getrennt ist.

Description

  • HINTERGRUND
  • Für Leistungshalbleitervorrichtungen führt der Bedarf an einem niedrigeren Einschaltwiderstand und höheren Schaltfrequenzen zu kleineren Vorrichtungen mit feineren Transistorstrukturen, die anfälliger sind für Spannungsspitzen, die ein unerwünschtes Einschalten auslösen und EMI-(elektromagnetische Interferenz-)Aspekte in einer Anwendung verschärfen können. Gatewiderstände können in Leistungshalbleitervorrichtungen integriert werden, um die Transistorgates für unerwünschtes Einschalten weniger anfällig zu machen. Integrierte Zener-Dioden können ein Gatedielektrikum der Transistorgates gegen Überspannung schützen.
  • Die US 2015 / 0 333 169 A1 beschreibt ein Leistungshalbleiterbauelement mit einer Kompensationsstruktur, die p-dotierte Säulen und n-dotierte Säulen umfasst. In einem Randabschlussbereich ist entlang der Halbleiteroberfläche ein nichtausräumbares p-Gebiet ausgebildet, das die p-dotierten Säulen der Kompensationsstruktur miteinander und mit einer p-dotierten Wanne in einem Transistorzellenbereich verbindet. Oberhalb der p-dotierten Erweiterungszone ist ein metallisches Gatepad und zwischen dem metallischen Gatepad und der Halbleiteroberfläche eine leitfähige Struktur ausgebildet, die das Gatepad mit Grabengateelektroden verbindet und Teil eines Gatewiderstands sein kann. Die US 2010 / 0 044 788 A1 zeigt eine Polysiliziumschicht unterhalb eines Gatepads. Die Polysiliziumschicht ist mit dem Gatepad elektrisch verbunden. Unterhalb der Polysiliziumschicht ist im Halbleiterkörper eine n+-dotierte Zone zur Erhöhung der Gate/Drain Kapazität ausgebildet. In DE 10 2015 107 456 A1 verbindet eine leitende Struktur aus polykristallinem Silizium Grabengateelektroden mit einem Gatepad. Die leitende Struktur kann Teil eines integrierten Gatewiderstands oder einer polykristallinen Siliziumdiode sein. Die US 2009 / 0 114 986 A1 beschreibt ein Leistungshalbleiterbauelement mit Feldplattengrabentransistor. Der Feldplattengrabentransistor weist einen Spannungsteiler auf, wobei die Feldelektrodenstruktur auf ein Potential gelegt wird, das zwischen den Potentialen von Source und Drain liegt. Die US 2002 / 0 088 991 A1 beschreibt ein Leistungshalbleiterbauelement mit einer Zenerdiode, die in einem Randabschlussbereich ausgebildet ist und einen Transistorzellenbereich allseitig einschließt. Die Zenerdiode erhöht die ESD-Sicherheit des Bauteils. Die US 6 455 378 B1 beschreibt ein Leistungshalbleiterbauelement mit einem Gatepad und einem zwischen dem Halbleiterkörper und dem Gatepad ausgebildeten Gateleiter. Unterhalb des Gateleiters stösst die Driftzone an die erste Oberfläche an. Die Gate/Drain Kapazität wird reduziert, um höhere Schaltgeschwindigkeiten zu erzielen.
  • Es besteht ein stetiger Bedarf daran, Leistungshalbleitervorrichtungen im Hinblick auf eine Anfälligkeit gegen Spannungsstörimpulse und bezüglich Aspekten einer elektromagnetischen Interferenz zu verbessern.
  • ZUSAMMENFASSUNG
  • Dieser Bedarf wird erfüllt, Beschränkungen des Stands der Technik werden überwunden und andere Vorteile durch einen Gegenstand des unabhängigen Anspruchs realisiert. Die abhängigen Ansprüche beziehen sich auf Ausführungsformen.
  • Gemäß einer Ausführungsform umfasst eine Halbleitervorrichtung eine Vielzahl von Transistorzellen mit einer Gateelektrode in einem Transistorzellengebiet eines Halbleiterbereichs. Eine Drainstruktur umfasst ein dotiertes Kondensatorelektrodengebiet, das in einem inaktiven Gebiet außerhalb des Transistorzellengebiets direkt an eine erste Oberfläche des Halbleiterbereichs grenzt, das und elektrisch an ein Drainpotential angeschlossen ist, wobei das inaktive Gebiet frei von funktionalen Transistorzellen ist. Eine Gateverbindung verbindet die Gateelektrode direkt mit einem Gatepad. Eine Integrationsschicht zwischen dem Gatepad und dem Halbleiterbereich ist mit dem Gatepad elektrisch verbunden und umfasst einen Bereich, der eine Kondensatorelektrodenschicht bildet. Ein peripheres Dielektrikum ist direkt zwischen der Kondensatorelektrodenschicht und der ersten Oberfläche angeordnet. Ein Gatewiderstand ist elektrisch zwischen das Gatepad und die Gateelektrode geschaltet, ist in einer vertikalen Projektion des Gatepads zwischen dem Gatepad und der Integrationsschicht angeordnet, in einem Zwischenschicht-Dielektrikum eingebettet und durch einen ersten Bereich des Zwischenschicht-Dielektrikums von der Integrationsschicht elektrisch getrennt und durch einen zweiten Bereich des Zwischenschicht-Dielektrikums vom Gatepad getrennt.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden Detailbeschreibung und beim Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Erfindung. Andere Ausführungsformen der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1A ist eine schematische Draufsicht in drei Ebenen eines Bereichs einer Halbleitervorrichtung, die einen integrierten Gate-Drain-Kondensator enthält, wobei eine erste Kondensatorelektrode von einem Stichleitungsbereich mit offenem Ende einer Integrationsschicht zwischen einem Gatepad und einem Halbleiterbereich gebildet wird, gemäß einer Ausführungsform.
    • 1B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 1A entlang Linie B-B.
    • 2A ist eine schematische Draufsicht in drei Ebenen eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, wobei die Integrationsschicht und die Gateelektrode eine durchgehende Schicht mit einem schräg verlaufenden Bereich bilden.
    • 2B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 2A entlang Linie B-B.
    • 3A ist eine schematische Draufsicht in drei Ebenen eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, betreffend eine Verbindung eines Gatepads mit der Integrationsschicht und mit der Gateelektrode über Kontaktlöcher.
    • 3B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 3A entlang Linie B-B.
    • 4A ist eine schematische Draufsicht in drei Ebenen eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, betreffend Halbleitervorrichtungen mit Graben-Gateelektroden.
    • 4B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 4A entlang Linie B-B.
    • 5A ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform mit einer Abstandshalterschicht, die eine zweite Kondensatorelektrode bildet, und mit einer Integrationsschicht und einer Gateelektrode, die eine durchgehende Schicht bilden.
    • 5B ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform mit einer Abstandshalterschicht, die eine zweite Kondensatorelektrode bildet, und mit einem Gatepad, das mit einer Integrationsschicht und mit einer Gateelektrode über Kontaktlöcher elektrisch verbunden ist.
    • 5C ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform mit einem Gatepad, das mit einem Gatering in einem Randbereich elektrisch verbunden ist.
    • 6A ist eine schematische Draufsicht einer Halbleitervorrichtung, die ein Gatepad und einen integrierten Gate-Drain-Kondensator enthält, der in der vertikalen Projektion des Gatepads ausgebildet ist, gemäß einer Ausführungsform, wobei das Gatepad in einer Ecke der Halbleitervorrichtung ausgebildet ist.
    • 6B ist eine schematische Draufsicht einer Halbleitervorrichtung, die ein Gatepad, einen Gatering und einen integrierten Gate-Drain-Kondensator enthält, der in der vertikalen Projektion des Gatepads ausgebildet ist, gemäß einer anderen Ausführungsform.
    • 7A ist eine schematische Draufsicht in vier Ebenen eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, wobei die Integrationsschicht eine Diodenschicht einer Zener-Diodenstruktur umfasst.
    • 7B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 7A entlang Linie B-B.
    • 8A ist eine schematische Draufsicht in vier Ebenen eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, wobei die Integrationsschicht eine von einer Kondensatorelektrodenschicht getrennte Diodenschicht umfasst.
    • 8B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 8A entlang Linie B-B.
    • 9A ist eine schematische Draufsicht eines Bereichs einer Halbleitervorrichtung einschließlich eines Gatepads und eines integrierten Gate-Drain-Kondensators mit einem Stichleitungsbereich einer Integrationsschicht, die eine erste Kondensatorelektrode eines integrierten Gate-Drain-Kondensators bildet, wobei die erste Kondensatorelektrode von einer Diodenschicht einer Zener-Diodenstruktur getrennt ist.
    • 9B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 9A entlang Linie B-B.
    • 9C ist ein schematisches Diagramm, das eine Spannungsabhängigkeit einer Kapazität integrierter Gate-Drain-Kondensatoren veranschaulicht, um Effekte der Ausführungsformen zu diskutieren.
    • 10A ist eine schematische Draufsicht eines Bereichs einer Halbleitervorrichtung, die ein Gatepad in einem Eckbereich enthält, wobei eine Diodenschicht einer Zener-Diodenstruktur und eine Kondensatorelektrode von verschiedenen Bereichen einer durchgehenden Integrationsschicht gebildet werden.
    • 10B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 10A entlang Linie B-B.
    • 11A ist eine vertikale Querschnittsansicht eines Bereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform mit einer ersten Kondensatorelektrode und einer Diodenschicht, die in getrennten Bereichen einer Integrationsschicht ausgebildet sind.
    • 11B ist eine vertikale Querschnittsansicht eines Bereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, wobei die Diodenschicht einer Zener-Diodenstruktur und eine erste Kondensatorelektrode eines integrierten Gate-Drain-Kondensators eine durchgehende Integrationsschicht bilden.
    • 12A ist eine schematische Draufsicht eines Bereichs einer anspruchsgemäßen Halbleitervorrichtung, die ein Gatepad, eine integrierte Zener-Diodenstruktur, einen integrierten Gatewiderstand und einen integrierten Gate-Drain-Kondensator enthält, gemäß einer Ausführungsform, betreffend einen vergrabenen Gatering.
    • 12B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 12A entlang Linie B-B.
    • 12C ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 12A entlang einer Linie C-C.
    • 13A ist eine schematische Draufsicht eines Bereichs einer die ein Gatepad, eine integrierte Zener-Diodenstruktur, einen integrierten Gatewiderstand und einen integrierten Gate-Drain-Kondensator enthält, gemäß einer Ausführungsform, betreffend eine Metall-Gateleitung.
    • 13B ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 13A entlang Linie B-B.
    • 13C ist eine schematische vertikale Querschnittsansicht des Halbleitervorrichtungsbereichs von 13A entlang einer Linie C-C.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Der Klarheit halber sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n- “ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+ “-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A und 1B betreffen eine Halbleitervorrichtung 500, die Transistorzellen TC enthält. Die Halbleitervorrichtung 500 kann ein IGFET (Feldeffekttransistor mit isoliertem Gate), beispielsweise ein MOSFET (Metall-Oxid-Halbleiter-FET) in der gewöhnlichen Bedeutung einschließlich FETs mit Metallgates sowie FETs mit Gates aus Polysilizium (polykristallinem Silizium) oder MCDs (MOS-gesteuerte Dioden) sein oder solche umfassen.
  • Die Halbleitervorrichtung 500 basiert auf einem Halbleiterbereich 100 aus einem einkristallinen Halbleitermaterial wie etwa Silizium (Si), Germanium (Ge) Siliziumgermanium (SiGe), Siliziumcarbid (SiC) oder einem AIIIBV-Halbleiter.
  • Eine erste Oberfläche 101 an einer Vorderseite des Halbleiterbereichs 100 ist annähernd planar oder kann durch koplanare Oberflächenabschnitte definiert sein. Auf der Rückseite ist eine planare zweite Oberfläche 102 parallel zur ersten Oberfläche 101. Eine Distanz zwischen den ersten und zweiten Oberflächen 101, 102 kann in einem Bereich von 50 µm bis 300 µm liegen. In der Ebene von 1A kann der Halbleiterbereich 100 eine rechtwinklige Form mit einer Kantenlänge in einem Bereich von mehreren hundert Mikrometern bis mehrere Millimeter aufweisen. Eine Normale zur ersten Oberfläche 101 definiert eine vertikale Richtung, und Richtungen orthogonal zur vertikalen Richtung sind horizontale Richtungen.
  • Der Halbleiterbereich 100 enthält eine Drainstruktur 130 eines ersten Leitfähigkeitstyps. Die Drainstruktur 130 umfasst eine schwachdotierte Driftzone 131 und eine hochdotierte Kontaktstruktur 139 zwischen der schwachdotierten Driftzone 131 und der zweiten Oberfläche 102.
  • Eine Dotierstoffkonzentration in der Kontaktstruktur 139 entlang der zweiten Oberfläche 102 ist ausreichend hoch, um einen ohmschen Kontakt mit einem direkt an die zweite Oberfläche 102 grenzenden Metall zu bilden.
  • Eine Dotierstoffkonzentration in der Driftzone 131 kann mit zunehmender Distanz zur ersten Oberfläche 101 zumindest in Bereichen ihrer vertikalen Ausdehnung allmählich oder in Stufen zunehmen oder abnehmen, oder die Dotierstoffkonzentration in der Driftzone 131 kann annähernd einheitlich sein. Eine mittlere Dotierstoffkonzentration in der Driftzone 131 kann zwischen 1E12 cm-3 und 1E15 cm-3, zum Beispiel in einem Bereich von 5E13 cm-3 und 5E14 cm-3, liegen. Eine vertikale Ausdehnung der Driftzone 131 wird ausgewählt, um ein spezifiziertes Spannungssperrvermögen der Halbleitervorrichtung 500 zu erzielen.
  • Die Drainstruktur 130 kann weitere dotierte Gebiete enthalten, z.B. eine Kompensationsstruktur wie etwa eine Superjunction-Struktur, die Säulen komplementärer Leitfähigkeitstypen umfasst, die sich entlang zumindest einer horizontalen Richtung abwechseln.
  • Die Transistorzellen TC in einem Transistorzellengebiet 610 umfassen Bodygebiete 120, die erste pn-Übergänge pn1 mit der Drainstruktur 130 und zweite pn-Übergänge pn2 mit Sourcezonen 110 bilden, die zwischen der ersten Oberfläche 101 und den Bodygebieten 120 angeordnet sind. Die Transistorzellen TC enthalten ferner eine Gatestruktur 150, die eine leitfähige Gateelektrode 155 einschließt, welche eine hochdotierte polykristalline Siliziumschicht oder eine metallhaltige Schicht enthalten oder daraus bestehen kann. Die Gatestruktur 150 umfasst ferner ein Gatedielektrikum 159, das die Gateelektrode 155 von dem Halbleiterbereich 100 trennt, wobei das Gatedielektrikum 159 die Gateelektrode 155 mit Kanalbereichen der Bodygebiete 120 kapazitiv koppelt.
  • Das Gatedielektrikum 159 kann ein Halbleiteroxid, zum Beispiel thermisch gewachsenes oder abgeschiedenes Siliziumoxid, ein Halbleiternitrid, zum Beispiel abgeschiedenes oder thermisch gewachsenes Siliziumnitrid, ein Halbleiteroxinitrid, zum Beispiel Siliziumoxinitrid, oder eine Kombination davon enthalten oder daraus bestehen. Eine Dicke oder vertikale Ausdehnung v1 des Gatedielektrikums 159 kann in einem Bereich von 5 nm bis 200 nm, z.B. von 50 nm bis 150 nm, liegen.
  • Die in 1A und 1B veranschaulichte Gatestruktur 150 ist ein laterales Gate, das außerhalb des Halbleiterbereichs 100 entlang der ersten Oberfläche 101 ausgebildet ist, wobei die Gatestruktur 150 eine Vielzahl von Gatestreifen umfassen kann oder eine Gateschicht bilden kann, die durch isolierte, sich durch die Gateschicht erstreckende Kontaktstrukturen perforiert ist. Gemäß anderen Ausführungsformen umfasst die Gatestruktur 150 streifenförmige Graben-Gatestrukturen, die sich von der ersten Oberfläche 101 in den Halbleiterbereich 100 erstrecken.
  • In den veranschaulichten Ausführungsformen und für die folgende Beschreibung sind die Drainstruktur 130 und die Sourcezonen 110 ein n-Typ, und die Bodygebiete 120 sind ein p-Typ. Ähnliche Betrachtungen, wie sie im Folgenden für n-Kanal-IGFETs skizziert werden, gelten für p-Kanal-IGFETs mit Bodygebieten 120 vom n-Typ, einer Drainstruktur 130 vom p-Typ und einer Sourcezone 110 vom p-Typ.
  • Wenn eine an die Gateelektrode 155 angelegte Spannung eine voreingestellte Schwellenspannung übersteigt, akkumulieren sich Elektronen in den Kanalbereichen der Bodygebiete 120 und bilden Inversionskanäle entlang dem Gatedielektrikum 159. Die Inversionskanäle schließen die ersten pn-Übergänge pn1 für Elektronen kurz, und ein unipolarer Laststrom fließt zwischen den Sourcezonen 110 und der Kontaktstruktur 139.
  • Das Vorhandensein funktionaler Transistorzellen TC, die den Laststrom zwischen den Sourcezonen 110 und der Kontaktstruktur 139 steuern können, definiert das Transistorzellengebiet 610. Ein inaktives Gebiet 690 außerhalb des Transistorzellengebiets 610 ist frei von funktionalen Transistorzellen TC. In der Drainstruktur 130 kann sich der Laststrom in einem gewissen Maße in das inaktive Gebiet 690 ausbreiten, so dass ein Bereich des Laststroms einen Abschnitt der zweiten Oberfläche 102 außerhalb des Transistorzellengebiets 610 kreuzt. Kein Teil des Laststroms passiert einen Abschnitt der ersten Oberfläche 101 im inaktiven Gebiet 690. Das inaktive Gebiet 690 kann einen Randbereich entlang einer lateralen äußeren Oberfläche des Halbleiterbereichs 100 und ein Gategebiet umfassen, das durch eine Metall-Gate-Konstruktion definiert ist, die zumindest ein Metall-Gatepad 330 an der Vorderseite des Halbleiterbereichs 100 einschließt.
  • Die Drainstruktur 130 kann sich lateral in das inaktive Gebiet 690 erstrecken, und ein Drainabschnitt, der mit der Drainstruktur 130 oder einem Teil davon elektrisch verbunden ist, bildet ein dotiertes Kondensatorelektrodengebiet 137, das in zumindest einem Bereich des inaktiven Gebiets 690 direkt an die erste Oberfläche 101 grenzt. Eine Netto-Dotierstoffkonzentration in dem Kondensatorelektrodengebiet 137 kann in einem Bereich von 1E17 cm-3 bis 1E21 cm-3, z.B. in einem Bereich von 1E19 cm-3 bis 1E21 cm-3, liegen. Eine vertikale Ausdehnung des Kondensatorelektrodengebiets 137 kann in einem Bereich von 50 nm bis 1000 nm, z.B. von 100 nm bis 500 nm, liegen.
  • In einem Bereich des inaktiven Gebiets 690 trennt ein peripheres Dielektrikum 210, z.B. ein Feldoxid, eine Integrationsschicht 250 von dem Halbleiterbereich 100 mit dem Kondensatorelektrodengebiet 137.
  • Die Integrationsschicht 250 kann eine hochdotierte polykristalline Siliziumschicht oder eine metallhaltige Schicht enthalten oder daraus bestehen. Die Integrationsschicht 250 kann in Material, Struktur und vertikaler Ausdehnung der Gateelektrode 155 entsprechen. Gemäß einer Ausführungsform bilden die Integrationsschicht 250 und die Gateelektrode 155 verschiedene Abschnitte einer durchgehenden Schicht, wobei eine Distanz zwischen der Integrationsschicht 250 und der ersten Oberfläche 101 größer als die Distanz zwischen der Gateelektrode 150 und dem Halbleiterbereich 100 sein kann.
  • Gemäß einer anderen Ausführungsform kann die Integrationsschicht 250 von der Gateelektrode 155 räumlich getrennt sein, wobei die Integrationsschicht 250 unabhängig von der Gateelektrode 155 ausgebildet ist und sich von der letztgenannten in Material, Ausgestaltung und/oder Dicke unterscheiden kann. Beispielsweise sind die Gateelektrode 155 und die Integrationsschicht 250 beide aus Polysilizium, unterscheiden sich aber voneinander in einem Dotierungstyp, einer Dotierungskonzentration, Dicke und/oder Korngröße.
  • Das periphere Dielektrikum 210 kann eine Siliziumoxidschicht sein, zum Beispiel eine thermisch gewachsene Siliziumoxidschicht oder eine abgeschiedene Siliziumoxidschicht, oder kann ein Schichtstapel sein, der zwei oder mehr Schichten aus thermisch gewachsenem Siliziumoxid, abgeschiedenem Siliziumoxid, Siliziumnitrid und Siliziumoxinitrid umfasst. Eine vertikale Ausdehnung v2 des peripheren Dielektrikums 210 kann in einem Bereich von 500 nm bis 5 µm, zum Beispiel von 600 nm bis 2 µm, liegen.
  • Ein Zwischenschicht-Dielektrikum 220 kann eine erste Lastelektrode 310 aus Metall und ein Metall-Gatepad 330 von der Integrationsschicht 250 und von der Gateelektrode 155 trennen. Das Zwischenschicht-Dielektrikum 220 kann eine oder mehrere Schichten aus Siliziumoxid, USG (undotiertem Silikatglas), BSG (Borsilikatglas), PSG (Phosphorsilikatglas), BPSG (Bor-Phosphorsilikatglas) oder FSG (Fluorsilikatglas) enthalten, Eine Dicke des Zwischenschicht-Dielektrikums 220 kann in einem Bereich von 1 µm bis 10 µm, z.B. von 1,5 µm bis 5 µm, liegen.
  • In dem Transistorzellengebiet 610 verbinden Lastkontaktstrukturen 315, die sich durch Öffnungen in dem Zwischenschicht-Dielektrikum 220 erstrecken, die erste Lastelektrode 310 elektrisch mit den Sourcezonen 110 und mit den Bodygebieten 120 in dem Halbleiterbereich 100. Die Lastkontaktstrukturen 315 sowie weitere Kontaktstrukturen, die im Folgenden beschrieben werden, können aus hochdotiertem polykristallinem Silizium oder einer Wolframfüllung bestehen oder diese enthalten, kombiniert mit zumindest einer metallhaltigen Kontaktschicht, die ein Silizid bilden kann. Die erste Lastelektrode 310 kann einen Sourceanschluss S, z.B. eine Metallzuleitung, bilden oder mit einem solchen elektrisch verbunden sein.
  • Eine zweite Lastelektrode 320 aus Metall, die direkt an die zweite Oberfläche 102 und die Kontaktstruktur 139 grenzt, bildet einen ohmschen Kontakt. Die zweite Lastelektrode 320 kann einen Drainanschluss D, z.B. eine weitere Metallzuleitung, bilden oder mit einem solchen elektrisch verbunden sein. Das Gatepad 330 kann einen Gateanschluss G, z.B. eine weitere Metallzuleitung, bilden oder mit einem solchen elektrisch verbunden sein.
  • In dem inaktiven Gebiet 690 verbindet eine Gateverbindung 331 das Gatepad 330 direkt mit der Gateelektrode 155, wobei die Gateverbindung 331 ein oder mehrere Kontaktlöcher und/oder eine Schichtstruktur sein kann oder solche enthalten kann. Eine oder mehrere erste Gate-Kontaktstrukturen 335, die sich durch das Zwischenschicht-Dielektrikum 220 erstrecken, verbinden das Gatepad 330 elektrisch mit der Integrationsschicht 250, welche einen Bereich umfasst, der eine Kondensatorelektrodenschicht 253 bildet. Gemäß einer Ausführungsform kann der die Kondensatorelektrodenschicht 253 bildende Bereich ein Stichleitungsbereich mit offenem Ende (engl. open-ended stub portion) außerhalb einer direkten Verbindung zwischen dem Gatepad 330 und der Gateelektrode 155 sein oder einen solchen enthalten. Mit anderen Worten liegt die Kondensatorelektrodenschicht 253 der Integrationsschicht 250 außerhalb eines Stromwegs, der die Gateelektrode 155 lädt und entlädt. Gemäß anderen Ausführungsformen kann zumindest ein Bereich der Kondensatorelektrodenschicht 253 Teil einer direkten Verbindung zwischen dem Gatepad 330 und der Gateelektrode 155 sein.
  • Eine vertikale Projektion der Kondensatorelektrodenschicht 253 überlappt mit dem Kondensatorelektrodengebiet 137 in einem hohen Maße, z.B. zumindest 90 % oder die gesamte Kondensatorelektrodenschicht 253 liegt in der vertikalen Projektion des Kondensatorelektrodengebiets 137.
  • Die Kondensatorelektrodenschicht 253 bildet eine erste Kondensatorelektrode, das Kondensatorelektrodengebiet 137 bildet eine zweite Kondensatorelektrode, und ein Bereich des peripheren Dielektrikums 210, der zwischen der Kondensatorelektrodenschicht 253 und dem Kondensatorelektrodengebiet 137 angeordnet ist, bildet ein Kondensator-Dielektrikum eines integrierten Cgd-Kondensators (Gate-Drain-Kondensator), dessen Kapazität sich zu einer intrinsischen Gate-Drain-Kapazität der Transistorzellen TC addiert. Da die vertikale Ausdehnung v2 des peripheren Dielektrikums 210 signifikant kleiner als die vertikale Ausdehnung des Zwischenschicht-Dielektrikums 220 ist, ist die Kapazität des integrierten Cgd-Kondensators signifikant höher, als eine intrinsische Kapazität eines Gatepads 330 ohne Integrationsschicht wäre. Die Kapazität des zusätzlichen integrierten Cgd-Kondensators hängt nicht von der Drain-Source-Spannung VDS ab und kann das Schaltverhalten glätten und kann eine EMI-Einhaltung bzw. -Compliance verbessern.
  • Für horizontale Abmessungen der Kondensatorelektrodenschicht 253 in einem Bereich von 200 µm bis 500 µm kann die Kapazität des integrierten Cgd-Kondensators unter dem Gatepad 330 in einem Bereich von 3,5 pF bis 7,0 pF liegen, was einer relativen Erhöhung der gesamten effektiven Cgd von zumindest 230 % bis 450 % entsprechen kann. Der integrierte Cgd-Kondensator verzögert das Einschalten und Ausschalten der Transistorzellen TC. Bei moderaten Schaltfrequenzen profitieren die Halbleitervorrichtung 500 enthaltende Anwendungen von der erhöhten Unempfindlichkeit der Halbleitervorrichtung 500 gegen schnelle Spannungsübergänge, die andernfalls ein unerwünschtes Einschalten der Halbleitervorrichtung 500 auslösen können. Die reduzierte Schaltgeschwindigkeit und die sanfteren Einschalt- und Ausschaltsteigungen entspannen EMI-Probleme.
  • In 2A und 2B bilden die Integrationsschicht 250 und die Gateelektrode 155 zwei verschiedene Bereiche einer durchgehenden Gate-Leiterschicht. Ein Verbindungsbereich 254 der Gate-Leiterschicht bildet die Gateverbindung 331 und bedeckt einen schräg verlaufenden Bereich des peripheren Dielektrikums 210, der die Distanz zwischen dem Halbleiterbereich 100 und der Gate-Leiterschicht von der Dicke v1 des Gatedielektrikums 159 auf die Dicke v2 des peripheren Dielektrikums 210 erhöht und welcher sich zwischen der Gateelektrode 155 und einer nächstgelegenen ersten Gate-Kontaktstruktur 335 erstreckt, die sich vom Gatepad 330 durch das Zwischenschicht-Dielektrikum 220 zur Integrationsschicht 250 erstreckt.
  • Ein weiterer Abschnitt der Gate-Leiterschicht, der sich von der Gateverbindung 331 weg und über die nächstgelegene erste Gate-Kontaktstruktur 335 hinaus erstreckt, ist ein Stichleitungsbereich mit offenem Ende, der die Kondensatorelektrodenschicht 253 bildet. Der Ausdruck „offenes Ende“ umfasst, dass die Kondensatorelektrodenschicht 253 mit keiner weiteren leitenden Struktur, die vom Gatepad 330 verschieden ist, verbunden ist und dass eine oder mehrere erste Gate-Kontaktstrukturen 335 das Gatepad 330 mit der Kondensatorelektrodenschicht 253 verbinden können.
  • Das Kondensatorelektrodengebiet 137 kann eine höhere Dotierstoffkonzentration als die Driftzone 131 aufweisen. Zum Beispiel kann eine mittlere Dotierstoffkonzentration in dem Kondensatorelektrodengebiet 137 in einem Bereich von 1E17 cm-3 bis 1E21 cm-3 liegen.
  • In 3A und 3B umfasst die Gateverbindung 331 eine zweite Gate-Kontaktstruktur 336, die sich von dem Gatepad 330 durch das Zwischenschicht-Dielektrikum 220 zur Gateelektrode 155 erstreckt. Die zweite Gate-Kontaktstruktur 336 kann wie veranschaulicht lateral zwischen der Integrationsschicht 250 und dem Transistorzellengebiet 610 liegen. Gemäß einer anderen Ausführungsform umgibt ein mit der Gateelektrode 155 verbundener Gatering das Gatepad 330 und die erste Lastelektrode 310, und die zweite Gate-Kontaktstruktur 336 kann lateral zwischen der Integrationsschicht 250 und einer äußeren lateralen Oberfläche des Halbleiterbereichs 100 liegen.
  • Die Driftzone 131 kann eine Superjunction-Struktur enthalten, die eine Kompensationsstruktur 180 mit ersten Bereichen 181 des Leitfähigkeitstyps der Sourcezonen 110 und zweiten Bereichen 182 mit dem Leitfähigkeitstyp der Bodygebiete 120 bildet. Die ersten Bereiche 181 und die zweiten Bereiche 182 wechseln sich zumindest entlang einer horizontalen Richtung ab. Die zweiten Bereiche 182 bilden unipolare Übergänge mit den Bodygebieten 120. Die ersten und zweiten Bereiche 181, 182 können säulenförmige Strukturen sein, die durch eine Abfolge von epitaktischen Abscheidungs- und Implantationsprozessen gebildet wurden. Gemäß anderen Ausführungsformen kann zumindest einer der ersten und zweiten Bereiche 181, 182 gebildet werden, indem Material, das Dotierstoffe enthält, in Gräben abgeschieden wird, die vorübergehend in dem Halbleiterbereich 100 gebildet wurden, oder indem Dotierstoffe durch Seitenwände von Gräben eingeführt werden, die sich vorübergehend von der ersten Oberfläche 101 in die Driftzone 131 erstrecken.
  • Horizontale Querschnittsflächen der zweiten Bereiche 182 können Kreise, Ovale, Ellipsen oder Rechtecke mit oder ohne gerundeten Ecken sein, wobei die ersten Bereiche 181 ein Gitter mit den in den Maschen angeordneten zweiten Bereichen 182 bilden. Gemäß einer anderen Ausführungsform sind horizontale Querschnittsflächen der ersten Bereiche 181 Kreise, Ellipsen, Ovale oder Rechtecke mit oder ohne gerundeten Ecken, und die zweiten Bereiche 182 bilden ein Gitter mit den in den Maschen angeordneten ersten Bereichen 181. Gemäß einer weiteren Ausführungsform bilden die ersten und zweiten Bereiche 181, 182 ein regelmäßiges Streifenmuster, wobei die Streifen sich durch das komplette Transistorzellengebiet 610 erstrecken können oder das Transistorzellengebiet 610 kreuzen und sich in den Randbereich und/oder in das Gategebiet erstrecken können.
  • Die Dotierstoffkonzentrationen in den ersten und zweiten Bereichen 181, 182 können zueinander so eingestellt werden, dass der Bereich der Driftzone 131, der die Kompensationsstruktur 180 enthält, in einem Sperrmodus der Halbleitervorrichtung 500 vollständig verarmt.
  • Die ersten und zweiten Bereiche 181, 182 können ausschließlich innerhalb des Transistorzellengebiets 610 liegen, wobei das inaktive Gebiet 690 frei von zweiten Bereichen 182 ist. Beispielsweise kann die Halbleitervorrichtung 500 eine Superjunction-Struktur enthalten, die eine Kompensationsstruktur 180 mit ersten und zweiten Bereichen 181, 182 in dem Transistorzellengebiet 610 und nur intrinsischen oder schwachdotierten Gebieten des ersten Leitfähigkeitstyps mit einer niedrigeren Netto-Verunreinigungskonzentration als die ersten Bereiche 181 in dem inaktiven Gebiet 690 bildet. Alternativ dazu können die ersten und zweiten Bereiche 181, 182 im inaktiven Gebiet 690 überlappen, um Gebiete einer niedrigen Netto-Dotierstoffkonzentration zu bilden. Das inaktive Gebiet kann ein oder mehrere getrennte gegendotierte Gebiete mit einer größeren Distanz zur ersten Oberfläche 101 als zur zweiten Oberfläche 102 enthalten.
  • Für Superjunction-Vorrichtungen ist der Effekt der erhöhten Cgd wirksamer, da in Superjunction-Vorrichtungen die Driftzone 131 bei niedrigeren Sperrspannungen als in Vorrichtungen ohne Superjunction-Struktur komplett verarmt. Noch bei einer niedrigen Sperrspannung entspricht die effektive Breite der intrinsischen Gate-Drain-Kapazität der Transistorzellen nahezu der kompletten vertikalen Ausdehnung der Driftzone, so dass eine hohe intrinsische Cgd selbst bei einer niedrigen Sperrspannung wirksam wird.
  • Die Gatestruktur 150 der Halbleitervorrichtung 500 in 4A und 4B umfasst Graben-Gatestrukturen 150, die sich von der ersten Oberfläche 101 in die Driftzone 131 erstrecken. Inversionskanäle, die sich im Ein-Zustand der Transistorzellen TC bilden, sind vertikal entlang Seitenwänden der Graben-Gatestrukturen 150 orientiert. Die Graben-Gatestrukturen 150 können eine Kompensationsstruktur 180 umfassen, die eine leitfähige Feldplattenelektrode 185 in einem Bereich zwischen der Gateelektrode 155 und der zweiten Oberfläche 102 umfasst. Ein Felddielektrikum 189 trennt die Feldplattenelektrode 185 von der Driftzone 131, und ein Trenndielektrikum 158 trennt die Feldplattenelektrode 185 von der Gateelektrode 155. Die Feldplattenelektrode 185 kann mit der ersten Lastelektrode 310 elektrisch verbunden sein.
  • Zweite Gate-Kontaktstrukturen 336 können sich von dem Gatepad 330 durch das Zwischenschicht-Dielektrikum 220 zu einem Bereich der Gateelektrode 155 in den Graben-Gatestrukturen 150 oder zu einem Bereich der Gateelektrode 155 erstrecken, die über der ersten Oberfläche 101 abgeschieden wurde.
  • Die Kompensationsstrukturen 180 der 3A bis 4B sind ausschließlich in dem Transistorzellengebiet 610 ausgebildet. Gemäß den Ausführungsformen der 5A bis 5C ist die Kompensationsstruktur 180 eine Superjunction-Struktur, die sich in ein Gategebiet 695 zwischen dem Transistorzellengebiet 610 und einem Randbereich 699 erstreckt, der entlang einer lateralen äußeren Oberfläche 103 des Halbleiterbereichs 100 verläuft.
  • Die ersten und zweiten Bereiche 181, 182 eines Teils der Superjunction-Struktur im Gategebiet 695 können die gleichen lateralen und vertikalen Abmessungen und die gleichen Dotierstoffkonzentrationen und Dotierstoffgradienten wie die ersten und zweiten Bereiche 181, 182 im Transistorzellengebiet 610 aufweisen. Gemäß anderen Ausführungsformen kann sich zumindest eine der lateralen Abmessung, der vertikalen Abmessung, der Dotierstoffkonzentration oder des Dotierstoffgradienten im inaktiven Gebiet 690 mit abnehmender Distanz zur lateralen äußeren Oberfläche 103 ändern. Eine Feldstoppschicht 138 kann zwischen der Driftzone 131 und der Kontaktstruktur 139 ausgebildet sein.
  • In dem Randbereich 699 verläuft eine Randabschlusskonstruktion 195 an der Vorderseite entlang der lateralen äußeren Oberfläche 103. Die Randabschlusskonstruktion 195 kann eine Drainkonstruktion 325 umfassen, die mit dem Potential der Kontaktstruktur 139 und einer Abschlussfeldplatte 260 aus dem Material der Gate-Leiterschicht elektrisch verbunden ist. Die Gate-Leiterschicht umfasst einen Verbindungsbereich 254, der die Gateelektrode 155 mit der Kondensatorelektrodenschicht 253 elektrisch verbindet, wie unter Bezugnahme auf 2A und 2B beschrieben wurde.
  • In einer vertikalen Projektion des Verbindungsbereichs 254 kann der Halbleiterbereich 100 eine nicht verarmbare Ausdehnungszone 184 des Leitfähigkeitstyps der Bodygebiete 120 enthalten. Die nicht verarmbare Ausdehnungszone 184 kann direkt an ein Äußerstes der Bodygebiete 120 grenzen oder damit überlappen. Eine Netto-Dotierstoffkonzentration in der nicht verarmbaren Ausdehnungszone 184 ist ausreichend hoch, so dass die nicht verarmbare Ausdehnungszone 184 nicht vollständig verarmt, wenn die jeweilige Halbleitervorrichtung 500 innerhalb ihrer maximalen Sperr-Nennwerte bzw. -Klassifizierung betrieben wird. Beispielsweise ist die Netto-Dotierstoffkonzentration in der nicht verarmbaren Ausdehnungszone 184 ausreichend hoch, so dass, wenn eine maximale Spannung zwischen den ersten und zweiten Lastelektroden 310, 320 angelegt wird, die nicht verarmbare Ausdehnungszone 184 ungeachtet einer an das Gatepad 330 angelegten Gatespannung nicht verarmt wird, vorausgesetzt dass die angelegte Gatespannung innerhalb der maximalen Nennwerte für die Gatespannung liegt. Eine vertikale Ausdehnung der nicht verarmbaren Ausdehnungszone 184 kann eine vertikale Ausdehnung der Bodygebiete 120 übersteigen.
  • Eine verarmbare Ausdehnungszone 186 des Leitfähigkeitstyps der Bodygebiete 120 kann direkt an die nicht verarmbare Ausdehnungszone 184 grenzen oder mit ihr überlappen und kann direkt an einen, einige oder alle der zweiten Bereiche 182 in dem Gategebiet 695 grenzen oder mit ihnen überlappen. Eine Dotierstoffdosis in der verarmbaren Ausdehnungszone 186 ist ausreichend niedrig, so dass die verarmbare Ausdehnungszone 186 in einem typischen Sperrmodus der Halbleitervorrichtung 500 komplett verarmt. Beispielsweise kann eine Dotierstoffdosis für die verarmbare Ausdehnungszone 186 geringer als 3,5E12 cm-2 sein. Wenn die Halbleitervorrichtung 500 kommutiert, fließen Löcher von den verarmenden zweiten Bereichen 182 durch die nicht verarmbare Ausdehnungszone 184 und die verarmbare Ausdehnungszone 186 zu den äußersten Lastkontaktstrukturen 315.
  • Ein Kondensatorelektrodengebiet 137 des Leitfähigkeitstyps der Sourcezonen 110 trennt die verarmbare Ausdehnungszone 186 von der ersten Oberfläche 101.
  • Das Kondensatorelektrodengebiet 137 und die Kondensatorelektrodenschicht 253 bilden die Kondensatorplatten eines integrierten Cgd-Kondensators, wobei ein Bereich des peripheren Dielektrikums 210 das Kondensator-Dielektrikum bildet. Die Kondensatorelektrodenschicht 253 liegt außerhalb der direkten Verbindung zwischen dem Gatepad 330 und der Gateelektrode 155 und erstreckt sich über zumindest 50 %, z.B. zumindest 70 %, der vertikalen Projektion des Gatepads 330.
  • In 5B verbindet eine zweite Gate-Kontaktstruktur 336, die sich durch das Zwischenschicht-Dielektrikum 220 erstreckt, das Gatepad 330 direkt mit der Gateelektrode 155.
  • Die Halbleitervorrichtung 500 von 5C weicht ferner von den früheren Ausführungsformen insofern ab, als ein Gatering 156, welcher mit der Gateelektrode 155 elektrisch verbunden ist, zwischen der Randabschlusskonstruktion 195 und der Kondensatorelektrodenschicht 253 verläuft. Beispielsweise sind der Gatering 156 und die Gateelektrode 155 verschiedene Bereiche einer durchgehenden Gate-Leiterschicht. Die zweite Gate-Kontaktstruktur 336 liegt zwischen der Randabschlusskonstruktion 195 und der Kondensatorelektrodenschicht 253 und verbindet das Gatepad 330 direkt mit dem Gatering 156.
  • 6A und 6B sind Draufsichten von Halbleitervorrichtungen 500 und veranschaulichen eine horizontale Position des Gatepads 330.
  • Ein Transistorzellengebiet 610, das alle aktiven Transistorzellen enthält, bildet ein zentrales Gebiet der Halbleitervorrichtung 500. Ein inaktives Gebiet 690 ohne aktive Transistorzellen umfasst ein Gategebiet 695 und einen Randbereich 699, der direkt an die laterale äußere Oberfläche 103 grenzt und sowohl das Transistorzellengebiet 610 als auch das Gategebiet 695 umgibt, wobei das Gategebiet 695 in der vertikalen Projektion einer Metall-Gatekonstruktion definiert ist, die zumindest das Gatepad 330 umfasst. Das Gategebiet 695 kann zwischen dem Transistorzellengebiet 610 und dem Randbereich 699 liegen oder kann innerhalb des Transistorzellengebiets 610 horizontal eingebettet sein. Eine Drainkonstruktion 325, wie unter Bezugnahme auf 5A bis 5C beschrieben, ist in der vertikalen Projektion eines Bereichs des Randbereichs 699 ausgebildet.
  • Eine erste Lastelektrode 310 ist hauptsächlich in dem Transistorzellengebiet 610 ausgebildet, und ein Gatepad 330 ist hauptsächlich im Gategebiet 695 ausgebildet.
  • In der veranschaulichten Ausführungsform ist das Gategebiet 695 in einer Ecke der Halbleitervorrichtung 500. Gemäß anderen Ausführungsformen kann das Gategebiet 695 näher zur oder exakt in der Mitte der kurzen Seite oder der langen Seite der Halbleitervorrichtung 500 liegen.
  • In 6A bildet das Gatepad 330 die komplette Metall-Gatekonstruktion, und das Transistorzellengebiet 610 grenzt direkt an Bereiche des Randbereichs 699, die nicht direkt an das Gategebiet 695 grenzen.
  • Die Metall-Gatekonstruktion in 6B enthält eine Metall-Gateleitung 332, die einen Ring bildet, der das Transistorzellengebiet 610 lateral umschließt, so dass das Gategebiet 695 den Randbereich 699 vom Transistorzellengebiet 610 trennt.
  • In den vorhergehenden Ausführungsformen umfasst die Integrationsschicht 250 die Kondensatorelektrodenschicht 253. In den folgenden Ausführungsformen umfasst die Integrationsschicht 250 ferner eine Diodenschicht 252 einer Zener-Diodenstruktur, wobei die Integrationsschicht 250 eine durchgehende Schicht sein kann oder zwei oder mehr räumlich getrennte Bereiche umfassen kann.
  • In 7A und 7B bilden eine Kondensatorelektrodenschicht 253 und eine Diodenschicht 252 direkt angrenzende Bereiche einer durchgehenden Integrationsschicht 250.
  • Die Diodenschicht 252 bildet eine Polysiliziumdiode, welche eine Zener-Diode sein kann, mit einer Abfolge entgegengesetzt dotierter Diodenzonen 255, 256 zwischen einem ersten Kontaktgebiet 258, das mit dem Gatepad 330 direkt elektrisch verbunden ist, und einem zweiten Kontaktgebiet 259, das mit der ersten Lastelektrode 310 oder der Drainkonstruktion 325 direkt elektrisch verbunden ist.
  • Eine Dioden-Kontaktstruktur 317, die sich durch das Zwischenschicht-Dielektrikum 220 erstreckt, kann die erste Lastelektrode 310 mit dem zweiten Kontaktgebiet 259 der Diodenstruktur elektrisch verbinden. Eine erste Gate-Kontaktstruktur 335, die dem ersten Kontaktgebiet 258 am nächsten ist, ist als ein gemeinsam genutzter Kontakt zur Diodenschicht 252 und zur Kondensatorelektrodenschicht 253 wirksam. Die Kondensatorelektrodenschicht 253 kann den gleichen Leitfähigkeitstyp und die gleiche Dotierstoffkonzentration wie das erste Kontaktgebiet 258 der Diodenschicht 252 aufweisen. Die Diodenstruktur kann zumindest vier, zum Beispiel zumindest sechs, pn-Übergänge zwischen dem ersten Kontaktgebiet 258 und dem zweiten Kontaktgebiet 259 aufweisen und kann beispielsweise eine Durchbruchspannung von zumindest 20 V oder zumindest 50 V aufweisen.
  • Die Integrationsschicht 250 kann vor einer Ausbildung des Gatedielektrikums 159 abgeschieden werden, und die pn-Übergänge der Diodenstruktur können in einer späteren Phase des Prozesses geschaffen werden. Die Integrationsschicht 250 kann aus polykristallinem Silizium bestehen und kann sich von einer Polysilizium-Gateelektrode 155 in einer Dotierungskonzentration, einem Dotierstofftyp, einer Dicke und/oder Korngröße unterscheiden. Das Kondensatorelektrodengebiet 137 kann ausschließlich in der vertikalen Projektion der Kondensatorelektrodenschicht 253 ausgebildet sein oder kann nur einen Bereich der Kondensatorelektrodenschicht 253 vertikal überlappen. Gemäß anderen Ausführungsformen kann das Kondensatorelektrodengebiet 137 in einem gewissen Maße mit der Diodenschicht 252 überlappen. Die Gateverbindung 331 kann durch eine zweite Gate-Kontaktstruktur 336 realisiert sein, die sich von dem Gatepad 330 durch das Zwischenschicht-Dielektrikum 220 zu einem Gatering 156 erstreckt, wie z.B. in 5C veranschaulicht ist.
  • In 8A bis 8B umfasst die Integrationsschicht 250 zumindest zwei getrennte Bereiche in der gleichen Distanz v2 zur ersten Oberfläche 101. Eine dritte Gate-Kontaktstruktur 337 erstreckt sich von dem Gatepad 330 durch das Zwischenschicht-Dielektrikum 220 zu dem ersten Kontaktgebiet 258 der Diodenschicht 252. Für weitere Details wird auf die Beschreibung der Integrationsschicht 250 unter Bezugnahme auf 7A bis 7B verwiesen.
  • 9A bis 9B kombinieren eine Integrationsschicht 250, wie in 8A bis 8B veranschaulicht, mit einem Gatering 156, wie in 5C veranschaulicht, und mit einem Gatepad 330 in einer horizontalen Ecke einer Halbleitervorrichtung 500. 9A bis 9B konzentrieren sich auf die Anordnung der Integrationsschicht 250 und auf die Verbindungen zur Integrationsschicht 250. Weitere Details im Hinblick auf die Transistorzellen und die Verbindung der Transistorzellen sind der Klarheit halber weggelassen.
  • In einem Randbereich 699 erstreckt sich ein Gatering 156 parallel zu und in einer Distanz zu einer Randabschlusskonstruktion 195, die eine Metall-Drainkonstruktion 325 an der Vorderseite umfassen kann. Der Gatering 156 kann ein Bereich einer durchgehenden Gate-Leiterschicht sein oder kann mit einer Gateelektrode strukturell verbunden sein. Der Gatering 156 kann durch ein Gatedielektrikum oder durch ein peripheres Dielektrikum 210 von einem Halbleiterbereich 100 getrennt sein. Gemäß einer anderen Ausführungsform ist der Gatering 156 eine polykristalline Siliziumschicht, die als ein getrennter Bereich der Integrationsschicht 250 ausgebildet ist.
  • Eine erste Lastelektrode 310 bedeckt ein zentrales Gebiet des Halbleiterbereichs 100 innerhalb einer ringförmigen Randabschlusskonstruktion 195. Ein Gatepad 330 mit einer horizontalen Querschnittsfläche, die kleiner als die Querschnittsfläche der ersten Lastelektrode 310 ist, ist zwischen der Randabschlusskonstruktion 195 und der ersten Lastelektrode 310 ausgebildet. In der veranschaulichten Ausführungsform ist das Gatepad 330 in einem Rand des Halbleiterbereichs 500 ausgebildet und grenzt entlang zwei orthogonalen Seiten an den Randbereich 699. Das Gatepad 330 überlappt mit der vertikalen Projektion des Gaterings 156. Eine Metall-Gateleitung 332 kann in der vertikalen Projektion des Gaterings 156 ausgebildet sein, und zweite Gate-Kontaktstrukturen 336 können die Metall-Gateleitung 332 und das Gatepad 330 mit dem Gatering 156 elektrisch verbinden.
  • Eine Integrationsschicht 250 umfasst eine Kondensatorelektrodenschicht 253 und eine Diodenschicht 252 als zwei strukturell getrennte Bereiche. Die Kondensatorelektrodenschicht 253 kann ausschließlich in der vertikalen Projektion des Gatepads 330 ausgebildet sein. Beispielsweise kann die Kondensatorelektrodenschicht 253 sich über zumindest 50 % oder zumindest 80 % der horizontalen Querschnittsfläche des Gatepads 330 spannen.
  • Die Diodenschicht 252 ist auf der ersten Lastelektrode 310 zugewandten Seiten der Kondensatorelektrodenschicht 253 ausgebildet. Die vertikale Projektion der Diodenschicht 252 überlappt mit sowohl dem Gatepad 330 als auch der ersten Lastelektrode 310, wobei zumindest ein erstes Kontaktgebiet 258 in der vertikalen Projektion des Gatepads 330 liegt und zumindest ein zweites Kontaktgebiet 259 in der vertikalen Projektion der ersten Lastelektrode 310 liegt. Die komplementären dotierten ersten und zweiten Diodenzonen 255, 256 in der Diodenschicht 252 wechseln sich in einer Richtung vom Gatepad 330 zur ersten Lastelektrode 310 so ab, dass eine effektive Diodenbreite der Länge einer Trennlinie zwischen dem Gatepad 330 und der ersten Lastelektrode 310 entspricht.
  • 9B zeigt Dioden-Kontaktstrukturen 317, die sich von der ersten Lastelektrode 310 durch ein Zwischenschicht-Dielektrikum 220 zur Diodenschicht 252 erstrecken, sowie dritte Gate-Kontaktstrukturen 337, die sich von dem Gatepad 330 durch ein Zwischenschicht-Dielektrikum 220 zur Diodenschicht 252 erstrecken. Erste Gate-Kontaktstrukturen 335 verbinden das Gatepad 330 elektrisch mit der Kondensatorelektrodenschicht 253.
  • 9C zeigt die Reverse-Transfer-Kapazität Crss, welche gleich der Gate-Drain-Kapazität Cgd ist, als eine Funktion der Drain-Source-Spannung VDS. Linie 801 zeigt Cgd für eine Halbleitervorrichtung, wie sie in 9A und 9B veranschaulicht ist, und Linie 802 zeigt Cgd für ein Referenzbeispiel ohne Kondensatorelektrodenschicht und/oder Kondensatorelektrodengebiet 137. Der integrierte Cgd-Kondensator erhöht die intrinsische Cgd des Transistorzellenfeldes auf 230 % bis 450 % der Cgd des Vergleichsbeispiels, wobei die integrierte Cgd von der Drain-Source-Spannung unabhängig ist.
  • Beispielsweise beträgt für eine Dielektrizitätskonstante von Siliziumoxid von 3,9 und eine Dicke v2 des peripheren Dielektrikums 210 von 1000 nm die zusätzliche flächenbezogene Kapazität des integrierten Cgd-Kondensators etwa 35 pF/mm2. Für eine typische Gatepad-Fläche in einem Bereich von 0,1 mm2 bis 0,2 mm2 liegt die zusätzliche Cgd eines integrierten Cgd-Kondensators unter dem Gatepad 330 in einem Bereich von 3,5 pF bis 7,0 pF.
  • In der Halbleitervorrichtung 500 von 10A und 10B sind die Kondensatorelektrodenschicht 253 und die Diodenschicht 252 Bereiche einer durchgehenden Integrationsschicht 250. Eine erste Gate-Kontaktstruktur 335, die sich von dem Gatepad 330 durch das Zwischenschicht-Dielektrikum 220 zum ersten Kontaktgebiet 258 erstreckt, kann als ein gemeinsam genutzter Kontakt für sowohl die Diodenschicht 252 als auch die Kondensatorelektrodenschicht 253 effektiv sein.
  • 11A kombiniert eine Integrationsschicht 250 mit einer getrennten Kondensatorelektrodenschicht 253 und Diodenschicht 252, wie in 9A und 9B veranschaulicht ist, mit einem Gategebiet 695, das eine Superjunction-Struktur enthält, wie bezüglich 5A bis 5C im Detail beschrieben wurde.
  • 11B kombiniert die Ausführungsformen der 10A und 10B mit der in 5C veranschaulichten Ausführungsform.
  • 12A bis 12C einer anspruchsgemäßen Ausführungsform kombinieren die Ausführungsform, wie sie unter Bezugnahme auf 9A bis 9B beschrieben wurde, mit einem integrierten Gatewiderstand 280, der zwischen dem Gatepad 330 und den Gateelektroden der Transistorzellen wirksam ist. Der Gatewiderstand 280 kann in dem Zwischenschicht-Dielektrikum 220 eingebettet sein, ist durch einen ersten Bereich des Zwischenschicht-Dielektrikums 220 von der Integrationsschicht 250 elektrisch getrennt und ist durch einen zweiten Bereich des Zwischenschicht-Dielektrikums 220 vom Gatepad 330 getrennt. Der Gatewiderstand 280 kann eine hochdotierte polykristalline Siliziumschicht mit einer Dicke in einem Bereich von 100 nm bis 1 µm sein. Eine vierte Gate-Kontaktstruktur 338, die sich durch den zweiten Bereich des Zwischenschicht-Dielektrikums 220 erstreckt, verbindet das Gatepad 330 elektrisch mit dem Gatewiderstand 280. Eine fünfte Gate-Kontaktstruktur 339 kann den Gatewiderstand 280 mit einem Gatering 156 aus z.B. Polysilizium elektrisch verbinden, der in dem Zwischenschicht-Dielektrikum 220 eingebettet ist, wie in 12C veranschaulicht ist.
  • 13A bis 13C einer anspruchsgemäßen Ausführungsform kombinieren die Ausführungsform, wie sie unter Bezugnahme auf 12A bis 12C beschrieben wurde, mit einer Metall-Gatekonstruktion, die eine Metall-Gateleitung 332 auf dem Zwischenschicht-Dielektrikum 220 umfasst, wie in 9A bis 9B veranschaulicht ist. Die Metall-Gateleitung 332 ist von dem Gatepad 330 lateral beabstandet und mit dem Gatepad 330 ausschließlich durch die fünfte Gate-Kontaktstruktur 339, die sich von der Metall-Gateleitung 332 durch den zweiten Bereich des Zwischenschicht-Dielektrikums 220 zum Gatewiderstand 280 erstreckt, den Gatewiderstand 280 und die vierte Gate-Kontaktstruktur 338 elektrisch verbunden, die sich von dem Gatepad 330 durch den zweiten Bereich des Zwischenschicht-Dielektrikums 220 zum Gatewiderstand 280 erstreckt. Außerhalb einer vertikalen Projektion des Gatewiderstands 280 kann eine zweite Gate-Kontaktstruktur 336, die sich von der Metall-Gateleitung 332 durch das Zwischenschicht-Dielektrikum 220 zum vergrabenen Gatering 156 erstreckt, die Metall-Gateleitung 332 mit dem Gatering 156 und der Gateelektrode 155 elektrisch verbinden.

Claims (19)

  1. Halbleitervorrichtung, aufweisend: eine Vielzahl von Transistorzellen (TC) mit einer Gateelektrode (155) in einem Transistorzellengebiet (610) eines Halbleiterbereichs (100); eine Drainstruktur (130) mit einem dotierten Kondensatorelektrodengebiet (137), das in einem inaktiven Gebiet (690) außerhalb des Transistorzellengebiets (610) direkt an eine erste Oberfläche (101) des Halbleiterbereichs (100) grenzt, frei von funktionalen Transistorzellen ist und elektrisch an ein Drainpotential angeschlossen ist; ein Gatepad (330) und eine Gateverbindung (331), die das Gatepad (330) und die Gateelektrode (155) direkt verbindet; eine Integrationsschicht (250) zwischen dem Gatepad (330) und dem Halbleiterbereich (100), wobei die Integrationsschicht (250) mit dem Gatepad (330) elektrisch verbunden ist und einen Bereich aufweist, der eine Kondensatorelektrodenschicht (253) bildet; ein peripheres Dielektrikum (210) direkt zwischen der Kondensatorelektrodenschicht (253) und der ersten Oberfläche (101); und einen Gatewiderstand (280), der elektrisch zwischen das Gatepad (330) und die Gateelektrode (155) geschaltet ist, in einer vertikalen Projektion des Gatepads (330) zwischen dem Gatepad (330) und der Integrationsschicht (250) angeordnet ist, in einem Zwischenschicht-Dielektrikum (220) eingebettet ist und durch einen ersten Bereich des Zwischenschicht-Dielektrikums (220) von der Integrationsschicht (250) elektrisch getrennt ist und durch einen zweiten Bereich des Zwischenschicht-Dielektrikums (220) vom Gatepad (330) getrennt ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Bereich der Integrationsschicht (250), der die Kondensatorelektrodenschicht (253) bildet, ein Stichleitungsbereich mit offenem Ende ist.
  3. Halbleitervorrichtung nach einem der Ansprüche 1 und 2, ferner umfassend: eine erste Gate-Kontaktstruktur (335), die das Gatepad (330) und die Integrationsschicht (250) direkt verbindet.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Gateverbindung (331) eine zweite Gate-Kontaktstruktur (336) aufweist, die sich von dem Gatepad (330) durch ein Zwischenschicht-Dielektrikum (220) zur Gateelektrode (155) erstreckt.
  5. Halbleitervorrichtung nach Anspruch 4, ferner umfassend: einen Gatering (156), der mit der Gateelektrode (155) zwischen der Integrationsschicht (250) und einer Randabschlusskonstruktion (195) elektrisch verbunden ist, die sich entlang einer lateralen äußeren Oberfläche (103) des Halbleiterbereichs (100) erstreckt, wobei die zweite Gate-Kontaktstruktur (336) sich von dem Gatepad (330) durch das Zwischenschicht-Dielektrikum (220) zum Gatering (156) erstreckt.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Integrationsschicht (250) und die Gateelektrode (155) eine Gate-Leiterschicht bilden und ein Verbindungsbereich (254) der Gate-Leiterschicht die Gateverbindung (331) bildet.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, ferner umfassend: eine Kompensationsstruktur (180) in dem Transistorzellengebiet (610).
  8. Halbleitervorrichtung nach Anspruch 7, wobei die Kompensationsstruktur (180) in dem inaktiven Gebiet (690) fehlt.
  9. Halbleitervorrichtung nach einem der Ansprüche 7 und 8, wobei die Kompensationsstruktur (180) eine Feldplattenelektrode (185) zwischen der Gateelektrode (155) und einer zweiten Oberfläche (102) des Halbleiterbereichs (100) aufweist, die der ersten Oberfläche (101) gegenüberliegt.
  10. Halbleitervorrichtung nach einem der Ansprüche 7 und 8, wobei die Kompensationsstruktur (180) erste Bereiche (181) eines Dotierungstyps von Sourcezonen (110) der Transistorzellen (TC) und zweite, komplementär dotierte Bereiche (182) aufweist, die sich mit den ersten Bereichen (181) entlang zumindest einer horizontalen Richtung parallel zur ersten Oberfläche (101) abwechseln.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei zumindest ein Abschnitt des Gatepads (330) in einer vertikalen Projektion der Kondensatorelektrodenschicht (253) liegt.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei die Integrationsschicht (250) eine Diodenschicht (252) aufweist, die zwischen das Gatepad (330) und eine einer ersten und zweiten Lastelektrode (310, 320) elektrisch geschaltet ist.
  13. Halbleitervorrichtung nach Anspruch 12, wobei die Diodenschicht (252) zumindest zwei pn-Übergänge aufweist, die zwischen das Gatepad (330) und die eine der ersten und zweiten Lastelektroden (310, 320) elektrisch in Reihe geschaltet sind.
  14. Halbleitervorrichtung nach Anspruch 12, wobei die Diodenschicht (252) und die Kondensatorelektrodenschicht (253) in einer gleichen Distanz (v1) zur ersten Oberfläche (101) des Halbleiterbereichs (100) sind.
  15. Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, ferner umfassend: eine Dioden-Kontaktstruktur (317), die die erste Lastelektrode (310) mit der Diodenschicht (252) verbindet.
  16. Halbleitervorrichtung nach einem der Ansprüche 12 bis 15, wobei die Diodenschicht (252) und die Kondensatorelektrodenschicht (253) getrennte Bereiche der Integrationsschicht (250) sind.
  17. Halbleitervorrichtung nach einem der Ansprüche 12 bis 15, wobei die Diodenschicht (252) und die Kondensatorelektrodenschicht (253) direkt angrenzende Bereiche der Integrationsschicht (250) sind.
  18. Halbleitervorrichtung nach einem der Ansprüche 1 bis 17, wobei die Integrationsschicht (250) eine polykristalline Siliziumschicht umfasst.
  19. Halbleitervorrichtung nach einem der Ansprüche 1 bis 18, wobei der Gatewiderstand (280) eine Schicht aus dotiertem polykristallinem Silizium aufweist.
DE102016120772.1A 2016-10-31 2016-10-31 Halbleitervorrichtung mit Gatepad, Gateelektrode und Integrationsschicht Active DE102016120772B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016120772.1A DE102016120772B4 (de) 2016-10-31 2016-10-31 Halbleitervorrichtung mit Gatepad, Gateelektrode und Integrationsschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016120772.1A DE102016120772B4 (de) 2016-10-31 2016-10-31 Halbleitervorrichtung mit Gatepad, Gateelektrode und Integrationsschicht

Publications (2)

Publication Number Publication Date
DE102016120772A1 DE102016120772A1 (de) 2018-05-03
DE102016120772B4 true DE102016120772B4 (de) 2020-06-10

Family

ID=61912451

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016120772.1A Active DE102016120772B4 (de) 2016-10-31 2016-10-31 Halbleitervorrichtung mit Gatepad, Gateelektrode und Integrationsschicht

Country Status (1)

Country Link
DE (1) DE102016120772B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4451333A1 (de) * 2023-04-21 2024-10-23 Diodes Incorporated Halbleiterstruktur und herstellungsverfahren dafür

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020088991A1 (en) * 2001-01-10 2002-07-11 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device containing at least one zener diode provided in chip periphery portion
US6455378B1 (en) 1999-10-26 2002-09-24 Hitachi, Ltd. Method of manufacturing a trench gate power transistor with a thick bottom insulator
US20090114986A1 (en) * 2005-08-31 2009-05-07 Infineon Technologies Austria Ag Field plate trench transistor and method for producing it
US20100044788A1 (en) * 2008-08-19 2010-02-25 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and process
DE102015107456A1 (de) 2014-05-14 2015-11-19 Infineon Technologies Austria Ag Halbleitervorrichtung mit felddielektrikum in einem randgebiet
US20150333169A1 (en) * 2014-05-14 2015-11-19 Infineon Technologies Austria Ag Semiconductor device with compensation structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455378B1 (en) 1999-10-26 2002-09-24 Hitachi, Ltd. Method of manufacturing a trench gate power transistor with a thick bottom insulator
US20020088991A1 (en) * 2001-01-10 2002-07-11 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device containing at least one zener diode provided in chip periphery portion
US20090114986A1 (en) * 2005-08-31 2009-05-07 Infineon Technologies Austria Ag Field plate trench transistor and method for producing it
US20100044788A1 (en) * 2008-08-19 2010-02-25 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and process
DE102015107456A1 (de) 2014-05-14 2015-11-19 Infineon Technologies Austria Ag Halbleitervorrichtung mit felddielektrikum in einem randgebiet
US20150333169A1 (en) * 2014-05-14 2015-11-19 Infineon Technologies Austria Ag Semiconductor device with compensation structure

Also Published As

Publication number Publication date
DE102016120772A1 (de) 2018-05-03

Similar Documents

Publication Publication Date Title
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE2853736C2 (de) Feldeffektanordnung
DE10211688B4 (de) Halbleiterbauelement
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE10153739B4 (de) Halbleiterbauelement
DE10004548B4 (de) Trench-IGBT
DE102005041322B4 (de) Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE102004007197B4 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE112016006380B4 (de) Halbleiterbauelement
DE102010036501A1 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102017126853B4 (de) Halbleitervorrichtung mit Puffergebiet
DE102012204420A1 (de) Halbleitervorrichtung
DE102014119395B4 (de) Transistorbauelement mit Feldelektrode
DE102015117862A1 (de) Halbleitervorrichtung mit FinFET-Zellen vom Anreicherungs- und Verarmungstyp
DE102011081589A1 (de) Depletion-transistor und ladeanordnung
DE102020128891B4 (de) Halbleitervorrichtung
DE112004001846B4 (de) LDMOS-Transistor
DE102015120747B4 (de) Transistorbauelement mit erhöhter gate-drain-kapazität
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE102018109950A1 (de) Transistorbauelement
DE102017118121A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES DRESDEN GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DRESDEN GMBH, 01099 DRESDEN, DE