DE102008063208A1 - Halbleiterbauelement, Verfahren zum Betrieb eines Halbleiterbauelements und Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Halbleiterbauelement, Verfahren zum Betrieb eines Halbleiterbauelements und Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102008063208A1
DE102008063208A1 DE102008063208A DE102008063208A DE102008063208A1 DE 102008063208 A1 DE102008063208 A1 DE 102008063208A1 DE 102008063208 A DE102008063208 A DE 102008063208A DE 102008063208 A DE102008063208 A DE 102008063208A DE 102008063208 A1 DE102008063208 A1 DE 102008063208A1
Authority
DE
Germany
Prior art keywords
field electrode
semiconductor substrate
trench
region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008063208A
Other languages
English (en)
Other versions
DE102008063208B4 (de
Inventor
Mathias Von Borcke
Markus Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008063208A1 publication Critical patent/DE102008063208A1/de
Application granted granted Critical
Publication of DE102008063208B4 publication Critical patent/DE102008063208B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterbauelement umfasst ein Halbleitersubstrat (2) mit mindestens einem in dem Halbleitersubstrat angeordneten pn-Übergang (36). Mindestens eine Feldelektrode (22) wird mindestens neben einem Teil des pn-Übergangs (36) angeordnet, wobei die Feldelektrode (22) vom Halbleitersubstrat isoliert ist. Mit der Feldelektrode (22) ist ein Schaltelement (60) elektrisch verbunden, das dafür ausgelegt ist, selektiv und dynamisch ein erstes elektrisches Potential und ein von dem ersten elektrischen Potential verschiedenes zweites elektrisches Potential an die Feldelektrode (22) anzulegen, um die Lawinendurchbrucheigenschaften des pn-Übergangs zu verändern.

Description

  • Die vorliegende Beschreibung betrifft Ausführungsformen von Halbleiterbauelementen und insbesondere Leistungshalbleiterbauelemente mit verbesserten Lawinendurchbrucheigenschaften. Weitere Ausführungsformen betreffen ein Verfahren zum Betrieb eines Halbleiterbauelements und ein Verfahren zum Herstellen eines Halbleiterbauelements.
  • Die Verbesserung der Zuverlässigkeit und Robustheit von Halbleiterbauelementen ist ein andauerndes Ziel bei der Entwicklung eines Halbleiterbauelements und insbesondere von Leistungshalbleiterbauelementen. Um sicherzustellen, dass Bauelemente, die an Kunden abgeliefert wurden, die Anforderungen erfüllen, werden die Halbleiterbauelemente vor der Ablieferung extensiven Zuverlässigkeitsprüfungen unterzogen. Zum Beispiel beeinflussen die Eigenschaften des Halbleiterbauelements während eines Lawinendurchbruchs die Zuverlässigkeit und sind deshalb Gegenstand von Weiterentwicklungen. Transiente Lawinendurchbrüche treten in hohe Anforderung stellenden Anwendungen häufig auf und können ein Bauelement nutzlos machen.
  • Zwei Hauptbauelementekonzepte mit verschiedenen Lawineneigenschaften werden allgemein verwendet – das Feldelektrodenkonzept und das Dichtgrabenkonzept (engl.: dense trench concept). Bei Halbleiterbauelementen des Feldelektrodenkonzepts findet der Lawinendurchbruch in der Nähe des Kontaktanschlusses zur Kontaktierung der Bodyregion statt. Im Unterschied dazu ist der Ort des Durchbruchs bei gemäß dem Dichtgrabenkonzept gebildeten Halbleiterbauelementen in der Nähe der Böden der Gräben angeordnet. Während Halbleiterbauelemente des Dichtgrabenkonzepts im Vergleich mit Standardbauelementen des Feldelektrodenkonzepts verbesserte Eigenschaften in Bezug auf den Widerstand (Durchlasswiderstand) im Ein-Zustand aufweisen, sind Dichtgrabenbauelemente anfälliger für Lawinendurchbrüche.
  • Halbleiterbauelemente mit in einem Graben angeordneter Feldelektrode sind beispielsweise aus DE 10 2005 041 358 A1 bekannt.
  • Gemäß einer Ausführungsform wird ein Halbleiterbauelement bereitgestellt. Das Halbleiterbauelement umfasst ein Halbleitersubstrat, das mindestens einen in dem Halbleitersubstrat angeordneten pn-Übergang aufweist. Mindestens neben einem Teil des pn-Übergangs ist mindestens eine Feldelektrode angeordnet, wobei die Feldelektrode von dem Halbleitersubstrat isoliert ist. Ein Schaltelement ist elektrisch mit der Feldelektrode verbunden und dafür ausgelegt, selektiv und dynamisch ein erstes elektrisches Potential oder ein von dem ersten elektrischen Potential verschiedenes zweites elektrisches Potential an die Feldelektrode anzulegen, um die Lawinendurchbrucheigenschaften des pn-Übergangs zu verändern.
  • Während des Betriebs kann das Halbleiterbauelement durch selektives Umschalten zwischen zwei verschiedenen an die Feldelektrode angelegten elektrischen Potentialen in verschiedene Betriebsarten gebracht werden. Dies beeinflusst den Ort eines möglichen Lawinendurchbruchs, so dass das Durchbruchsverhalten des Halbleiterbauelements umgeschaltet werden kann.
  • Im Rest der Beschreibung wird unter Bezugnahme auf die beigefügten Figuren eine volle und ausführbare Offenbarung der vorliegenden Erfindung einschließlich ihrer besten Ausübungsart für Durchschnittsfachleute genauer dargelegt.
  • 1A und 1B zeigen Ausführungsformen von Halbleiterbauelementen.
  • 2 zeigt eine weitere Ausführungsform eines Halbleiterbauelements.
  • 3 zeigt eine weitere Ausführungsform eines Halbleiterbauelements.
  • 4A und 4B zeigen zwei verschiedene Betriebsarten eines Halbleiterbauelements.
  • 5 zeigt eine weitere Ausführungsform eines Halbleiterbauelements.
  • 6 zeigt eine weitere Ausführungsform eines Halbleiterbauelements.
  • 7 zeigt eine weitere Ausführungsform eines Halbleiterbauelements.
  • 8 zeigt eine weitere Ausführungsform eines Halbleiterbauelements.
  • 9 eine Draufsicht auf ein Halbleiterbauelement.
  • 10 zeigt ein Referenz-Halbleiterbauelement.
  • 11 zeigt ein weiteres Referenz-Halbleiterbauelement.
  • 12A bis 12D zeigen Schritte eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 13 zeigt die Durchbruchsspannung eines Halbleiterbauelements in Abhängigkeit vom Potential der Feldelektrode.
  • 14A zeigt ein Schaltelement gemäß einer Ausführungsform und 14B ein mögliches Schaltverhalten des Schaltelements
  • 15A und 15B zeigen Ausführungsformen eines Schaltelements.
  • 16 zeigt eine weitere Ausführungsform eines Schaltelements.
  • 17 zeigt eine weitere Ausführungsform eines Schaltelements.
  • 18 zeigt eine weitere Ausführungsform eines Schaltelements.
  • 19 zeigt eine weitere Ausführungsform eines Schaltelements.
  • 20 zeigt eine weitere Ausführungsform eines Schaltelements.
  • 21 zeigt eine Ausführungsform eines Schaltelements mit integriertem Durchbruchssensor.
  • 22 zeigt eine weiter Ausführungsform eines Schaltelements mit integriertem Durchbruchssensor.
  • 23 zeigt eine weiter Ausführungsform eines Schaltelements mit integriertem Durchbruchssensor.
  • 24A und 24B veranschaulichen das Schaltverhalten einer Feldelektrode synchron zum Schaltereignis.
  • 25 zeigt die Integration eines Schaltelements in ein Halbleiterbauelement.
  • Es wird nun ausführlich auf verschiedene Ausführungsformen Bezug genommen, für die in den Figuren ein oder mehrere Beispiele dargestellt sind. Jedes Beispiel wird zur Erläuterung angegeben und soll keine Beschränkung der Erfindung darstellen. Zum Beispiel können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale in oder in Verbindung mit anderen Ausführungsformen verwendet werden, um eine weitere Ausführungsform zu ergeben. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Varianten umfasst. Die Beispiele werden unter Verwendung spezifischer Begriffe beschrieben, die nicht als Begrenzung des Schutzumfangs der angefügten Ansprüche aufzufassen ist. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zur Veranschaulichung.
  • Der in der vorliegenden Beschreibung verwendete Ausdruck "lateral" soll eine zu der Hauptoberfläche eines Halbleiterwafers oder -chips parallele Orientierung beschreiben.
  • Der in der vorliegenden Beschreibung verwendete Ausdruck "vertikal" soll eine Orientierung beschreiben, die senkrecht zu der Hauptoberfläche (erste Oberfläche) des Halbleiterwafers oder -chips angeordnet ist.
  • Der in der vorliegenden Beschreibung verwendete Ausdruck "oberhalb" beschreibt eine Lage eines Strukturmerkmals, das in Bezug auf ein anderes Strukturmerkmal näher bei der ersten Oberfläche angeordnet ist, bzw. in Bezug auf die in den Figuren angegebene Orientierung zu verstehen ist.
  • Der in der vorliegenden Beschreibung verwendete Ausdruck "unter" beschreibt folglich eine Lage eines Strukturmerkmals, der in Bezug auf ein anderes Strukturmerkmal näher bei der zweiten Oberfläche angeordnet ist.
  • In der vorliegenden Beschreibung beschriebene spezifische Ausführungsformen betreffen ohne Einschränkung Leistungshalbleiterbauelemente wie etwa Dioden und insbesondere Bauelemente, die durch den Feldeffekt gesteuert werden, wie etwa Leistungsfeldeffekttransistoren (FET; engl.: Field Effect Transistor) und Bipolartransistoren mit isoliertem Gate (IGBT; engl.: Insulated Gate Bipolar Transistor).
  • 1A zeigt ein Halbleiterbauelement 80 gemäß einer ersten Ausführungsform. Das Halbleiterbauelement 80 umfasst ein geeignetes Halbleitersubstrat 81, wie etwa Silizium oder Siliziumcarbid, mit einem darin gebildeten pn-Übergang 89. Der pn-Übergang 89 wird zwischen zwei Regionen mit entgegengesetztem Leitfähigkeitstyp gebildet. Bei der in 1A gezeigten Ausführungsform wird der pn-Übergang 89 zwischen einer in dem Halbleitersubstrat 81 angeordneten Dotierungsregion 82 und einer angrenzenden Region des Halbleitersubstrats 81 mit entgegengesetztem Typ gebildet. Die Dotierungsregion 82 ist an einer Oberfläche des Halbleitersubstrats 81 angeordnet. Das Halbleitersubstrat 81 kann zum Beispiel n-dotiert sein, während die Dotierungsregion 82 p-dotiert sein kann. Die Dotierungsregion 82 wird durch eine Kontaktschicht 83 kontaktiert, die auf einer Seite des Halbleitersubstrats 82 angeordnet ist und einen Anschluss 84 aufweist. Auf der entgegengesetzten Seite des Halbleitersubstrats 81 wird eine weitere Kontaktschicht 85 zur Kontaktierung des Halbleitersubstrats 81 gebildet. Die weitere Kontaktschicht 85 weist auch einen Anschluss 86 auf. Die Ausführungsform von 1A kann eine Diode repräsentieren, wie zum Beispiel einen Leistungsgleichrichter.
  • Der pn-Übergang 89 weist bei dieser Ausführungsform mindestens zwei Regionen auf. Die mit einer gestrichelten Linie eingekreiste Region 88 bildet einen flachen oder geraden Übergang, während die durch eine gestrichelte Linie eingekreiste Region 87 gekrümmt ist. Ein gekrümmter pn-Übergang wird an einem peripheren Teil, genauer gesagt an einem lateral peripheren Teil, der Dotierungsregion 82 gebildet. Die Region 82, in der der pn-Übergang 89 gekrümmt ist, ist beim Betrieb in Umkehrrichtung bzw. Sperrrichtung für einen Lawinendurchbruch anfällig, da das elektrische Feld unter Umkehrbedingungen bzw. Sperrbedingungen dort inhomogen ist. Es ist deshalb wahrscheinlich, dass in der Region 87 ein Lawinendurchbruch im Umkehrmodus bzw. Sperrmodus auftritt. Aufgrund der Krümmung der Region 87 kann der Lawinendurchbruch bei einer Spannung auftreten, die kleiner als die Volumendurchbruchspannung des Halbleitersubstrats 81 ist.
  • Um einen Lawinendurchbruch bei kleinen umgekehrten Spannungen, d. h. bei kleinen Sperrspannungen, zu vermeiden, wird neben der gekrümmten Region 82 des pn-Übergangs 89 eine Feldelektrode 90 angeordnet. Die Feldelektrode 90 wird durch eine isolierende Schicht 97 von dem Halbleitersubstrat 81 isoliert, um ein Kurzschließen des pn-Übergangs 89 zu vermeiden.
  • Die Feldelektrode 90 ist elektrisch mit einem Ausgangsanschluss 91 eines Schaltelements 93 verbunden, das zwei Eingangsanschlüsse 94 und 95 und einen Steueranschluss 92 aufweist. Das Schaltelement 93 ermöglicht eine selektive Verbindung der Feldelektrode 90 mit einem von zwei verschiedenen elektrischen Potentialen, die den jeweiligen Eingangsanschlüssen 94, 95 zugeführt werden. Ein elektrisches Potential kann zum Beispiel das elektrische Potential der Dotierungsregion 82 sein, und das andere elektrische Potential kann das elektrische Potential des Halbleitersubstrats 81 unter Umkehrbedingungen bzw. Sperrbedingungen sein. Bei bestimmten Ausführungsformen kann der Eingangsanschluss 94 mit dem Anschluss 84 der Kontaktschicht 83 zur Kontaktierung der Dotierungsregion 82 verbunden werden, während der Eingangsanschluss 95 mit dem Anschluss 86 der Kontaktschicht 85 verbunden werden kann.
  • Zum Beispiel wird beim Anlegen des der Dotierungsregion 82 zugeführten elektrischen Potentials an die Feldelektrode 90 unter Umkehrbedingungen bzw. Sperrbedingungen das zwischen der Dotierungsregion 82 und dem Halbleitersubstrat 81 gebildete elektrische Feld mindestens teilweise aus der für Durchbruch anfälligen Region 87 herausgedrückt, und es wird die Wahrscheinlichkeit verringert, dass in der Region 87 ein Durchbruch auftritt. Bei geeigneter Auswahl des Layout und der Anordnung der Feldelektrode 90 und des daran angelegten elektrischen Potentials können die elektrischen Durchbrucheigenschaften des Halbleiterbauelements 80 so geändert werden, dass die Wahrscheinlichkeit, dass in der gekrümmten Region 87 ein Durchbruch auftritt, kleiner als die Wahrscheinlichkeit für einen Durchbruch in der geraden oder flachen Region 88 ist. Die umschaltbare Feldelektrode oder Feldplatte 90 ermöglicht deshalb eine Änderung der elektrischen Durchbrucheigenschaften des Halbleiterbauelements 80 beim Betrieb unter Umkehrbedingungen (Sperrbedingungen). Anders ausgedrückt kann das Halbleiterbauelement 80 zwischen zwei verschiedenen Durchbruchregimes umgeschaltet werden. Die jeweiligen elektrischen Potentiale können auf abwechselnde Weise mit einem gegebenen Tastverhältnis angelegt werden.
  • 1B zeigt eine weitere Ausführungsform des Halbleiterbauelements 80 mit einem in dem Halbleitersubstrat 81 neben dem pn-Übergang 89 angeordneten Graben 96. In dem Graben 96 wird die Feldelektrode 90 aufgenommen. Wie bei der in 1A gezeigten Ausführungsform ist die Feldelektrode oder Feldplatte 90 durch das Schaltelement 93 zwischen zwei elektrischen Potentialen umschaltbar.
  • Mit der Feldelektrode 90 kann man zwischen verschiedenen Lawinendurchbruchregionen umschalten, die in 1B durch gestrichelte Linien 98 bzw. 99 eingekreist sind. In der Region 98 würde ein Durchbruch auftreten, wenn Sourcepotential an die Feldelektrode 90 angelegt wird. Im Gegensatz dazu würde in der Region 99 ein Durchbruch auftreten, wenn Drainpotential an die Feldelektrode 90 angelegt wird, da dies die elektrische Felddichte in der Nähe der Region 99 vergrößert.
  • Das Schaltelement 93 kann in das Halbleitersubstrat 81 integriert oder separat von diesem gebildet werden. Im letzteren Fall wird auf dem Halbleitersubstrat 81 eine Steuerkontaktstelle bzw. Steuerpad (engl.: control contact pad) gebildet, die sich in elektrischer Verbindung mit der Feldelektrode 90 befindet, d. h. elektrisch mit der Feldelektrode 90 verbunden ist, um eine externe Verbindung der Feldelektrode 90 mit dem Ausgangsanschluss 91 des Schaltelements 93 zu ermöglichen. Die Anschlüsse 84 und 86 werden auch in der Regel durch entsprechende Kontaktstellen bzw. Kontaktpads (engl.: contact pads) gebildet.
  • Wenn das Schaltelement 93 in das Halbleitersubstrat 81 integriert wird, kann eine separate Kontaktstelle bzw. Kontaktpad vorgesehen werden, um eine externe Verbindung mit dem Steueranschluss 92 des Schaltelements 93 zu ermöglichen. In diesem Fall werden die Eingangsanschlüsse 94, 95 des Schaltelements 93 in der Regel mit den Anschlüssen 84 bzw. 86 verbunden. Dies ermöglicht eine externe Steuerung des Schaltelements 93 und der Feldelektrode 90, ohne dass es notwendig ist, die elektrischen Potentiale separat bereitzustellen. Es wäre jedoch auch möglich, elektrisch mit den Eingangsanschlüssen 94, 95 des Schaltelements 93 verbundene Kontaktstellen bzw. Kontaktpads bereitzustellen, um jeweilige elektrische Potentiale extern anzulegen.
  • Bei Betrachtung des in 1A gezeigten Planarbauelements wird die Feldelektrode 90 in der Regel nach der Bildung des pn-Übergangs 89 gebildet, während in dem in 1B gezeigten Grabenbauelement die Feldelektrode 90 in der Regel vor der Bildung des pn-Übergangs 89 gebildet wird. In der Regel können beide Bauelemente eine durch die Kontaktschicht 85 gebildete rückseitige Metallisierung und eine durch die Kontaktschicht 84 gebildete vorderseitige Metallisierung enthalten.
  • Mit Bezug auf 2 wird eine weitere Ausführungsform eines Halbleiterbauelements beschrieben. Das Halbleiterbauelement 1 umfasst ein Halbleitersubstrat 2, das aus Silizium, Siliziumcarbid, III-V-Halbleitermaterial, II-VI-Halbleitermaterial, Heteroübergangs-Halbleitermaterial oder einem beliebigen anderen geeigneten Halbleitermaterial bestehen kann. Das Halbleitersubstrat 2 kann ein Einkristallmaterial und mindestens eine darauf gebildete Epitaxieschicht aufweisen. Bei einer typischen Anwendung bildet die freie Oberfläche der Epitaxieschicht eine erste Oberfläche 51 und die freie Oberfläche des Einkristallmaterials bildet eine zweite Oberfläche 52 des Halbleitersubstrats 2. Die erste und die zweite Oberfläche 51 und 52 sind einander gegenüber angeordnet und verlaufen im Wesentlichen lateral. Der hier verwendete Ausdruck Einkristallmaterial bezieht sich auf einen Wafer, der durch Abschneiden einer Scheibe zum Beispiel von einem Einkristallrohblock oder -körper gebildet wird. Auf dem Einkristallmaterial kann durch einen beliebigen geeigneten Ablagerungsprozess mindestens eine Epitaxieschicht gebildet werden. Als Alternative kann ein Wafer ohne zusätzliche Epitaxieschicht als Halbleitersubstrat 2 verwendet werden. Weiterhin kann auch ein durch Bonden zweier Wafer gebildetes Halbleitersubstrat verwendet werden. Insbesondere aber nicht ausschließlich für Leistungshalbleiterbauelemente umfasst das Halbleitersubstrat 2 ein Einkristallmaterial und eine darauf gebildete Epitaxieschicht, wodurch eine feine Justierung der Dotierungskonzentration der Epitaxieschicht während der Ablagerung gemäß spezifischen Bedürfnissen möglich wird. Bei den meisten Anwendungen werden als das Material für das Halbleitersubstrat 2 Silizium oder Siliziumcarbid verwendet.
  • In dem Halbleitersubstrat 2 wird an der ersten Oberfläche 51 eine erste Dotierungsregion 31 angeordnet. Die erste Dotierungsregion 31 dient in der Regel als Sourceregion und weist einen ersten Leitfähigkeitstyp auf. Bei vielen Anwendungen ist die erste oder Sourceregion 31 stark n-dotiert, in der Regel im Bereich von etwa 1·1019 bis zu etwa 1·1021/cm3. In der folgenden Beschreibung wird die erste Dotierungsregion 31 ohne Beschränkung darauf als Sourceregion 31 bezeichnet.
  • An der zweiten Oberfläche 52 wird eine zweite Dotierungsregion 32 in dem Halbleitersubstrat 2 angeordnet. Im Fall eines FET-Transistors ist die zweite Dotierungsregion 32 eine Drainregion, die denselben Leitfähigkeitstyp wie die Sourceregion 31 aufweist. Im Gegensatz dazu bildet im Fall eines IGBT die zweite Dotierungsregion 32 eine Emitterregion, die eine der Sourceregion 31 entgegengesetzte Leitfähigkeit aufweist. Die hier beschriebenen Leistungshalbleiterbauelemente wie etwa Leistungs-FET und -IGBT sind für einen charakteristischen vertikalen Laststrom ausgelegt, der von der Sourceregion 31 zu der Drain- bzw. der Emitterregion 32 fließt. Bei einer typischen Anwendung ist die Drain- oder Emitterregion 32 stark dotiert im Bereich von etwa 1·1019/cm3 bis zu etwa 1·1021/cm3. In der folgenden Beschreibung wird die zweite Dotierungsregion 32 ohne Beschränkung darauf als Drainregion 32 bezeichnet. Im Fall eines IGBT wird die zweite Dotierungsregion 32 als Emitterregion bezeichnet.
  • In dem Halbleitersubstrat 2 wird in Kontakt mit der Sourceregion 31 eine dritte Dotierungsregion 33 angeordnet. Die dritte Dotierungsregion 33 bildet in der Regel eine Bodyregion und weist einen der Sourceregion 31 entgegengesetzten Leitfähigkeitstyp auf, so dass zwischen der Sourceregion 31 und der dritten Dotierungsregion 33 ein erster pn-Übergang 35 gebildet wird. Die Dotierungskonzentration der dritten Dotierungsregion 33 ist in der Regel p-dotiert im Bereich von etwa 5·1016/cm3 bis zu etwa 5·1018/cm3. In der folgenden Beschreibung wird die dritte Dotierungsregion 33 ohne Beschränkung darauf als Bodyregion 33 bezeichnet.
  • Eine vierte Dotierungsregion 34 wird zwischen der Bodyregion 33 und der Drainregion 32 angeordnet und bildet in der Regel eine Driftregion mit demselben Leitfähigkeitstyp wie die Sourceregion 31. Die Dotierungskonzentration der vierten Dotierungsregion 34 entspricht im Wesentlichen der Hintergrund-Dotierungskonzentration des Halbleitersubstrats 2 oder der Epitaxieschicht, wenn eine verwendet wird. Die Dotierungskonzentration der vierten Dotierungsregion 34 kann jedoch auch ein Dotierungsprofil aufweisen, das an einem gewünschten Ort ein Maximum oder ein Minimum aufweist, oder eine zunehmende oder abnehmende Dotierungskonzentration in Vertikalrichtung. Die Anpassung des Dotierungsprofils der vierten Dotierungsregion 34 hilft dabei, die Durchbruch- und Durchlasseigenschaften des Halbleiterbauelements 1 zu verbessern. Die Dotierungskonzentration der vierten Dotierungsregion 34 liegt in der Regel im Bereich von etwa 1·105/cm3 bis zu etwa 5·1017/cm3. Die vierte Dotierungsregion 34 befindet sich in direktem Kontakt mit der Bodyregion 33 und bildet mit ihr einen zweiten pn-Übergang 36. In der folgenden Beschreibung wird die vierte Dotierungsregion 34 ohne Beschränkung darauf als Driftregion 34 bezeichnet.
  • Mindestens ein erster Graben 10 ist in dem Halbleitersubstrat 2 angeordnet und erstreckt sich von der ersten Oberfläche 51 in das Halbleitersubstrat 2 in Richtung zur zweiten Oberfläche 52, wobei der Boden des Grabens 10 von der zweiten Oberfläche 52 und insbesondere der Drainregion 32 im Fall eines FET oder der Emitterregion 32 im Fall eines IGBT beabstandet ist. Lateral von dem ersten Graben 10 beabstandet ist ein zweiter Graben 20 angeordnet, der sich auch von der ersten Oberfläche 51 in das Halbleitersubstrat 2 erstreckt. Bei dieser Ausführungsform ist in dem Halbleitersubstrat 2 in beabstandeter Beziehung zu dem zweiten Graben 20 ein weiterer erster Graben 10 gebildet, so dass der zweite Graben 20 zwischen den beiden ersten Gräben 10 angeordnet ist. Die Teile des Halbleitersubstrats 2, die zwischen angrenzenden Gräben übrig bleiben, werden als Mesastrukturen 54 bezeichnet. Die ersten und zweiten Gräben 10, 20 verlaufen vertikal und im Wesentlichen senkrecht zu der ersten Oberfläche 51.
  • Bei bestimmten Ausführungsformen umfasst das Halbleiterbauelement 1 einen ersten und einen zweiten Graben. Bei anderen Ausführungsformen umfasst das Halbleiterbauelement zwei erste Gräben 10 und einen zwischen den beiden ersten Gräben 10 angeordneten zweiten Graben 20. Bei weiteren Ausführungsformen werden mindestens drei erste Gräben 10 und mindestens ein zweiter Graben 20 vorgesehen, wobei der zweite Graben zwischen zwei der drei ersten Gräben 10 angeordnet wird. Bei vielen Anwendungen werden ausgewählte Gräben als zweite Gräben 20 gebildet, zum Beispiel jeder zweite, dritte, vierte oder jeder fünfte Graben. Es wären auch andere Verhältnisse möglich.
  • Bei dieser Ausführungsform ist ersichtlich, dass die ersten Gräben 10 eine größere vertikale Ausdehnung als der zweite Graben 20 aufweisen. Wie in Verbindung mit anderen Ausführungsformen offensichtlicher werden wird, können alle Gräben 10, 20 auch dieselbe vertikale Ausdehnung aufweisen.
  • Der erste Graben 10 umfasst eine Gateelektrode 11 und eine Feldelektrode 12, die beide in dem ersten Graben 10 angeordnet sind, wobei die Gateelektrode 11 über der Feldelektrode 12 in der Nähe der ersten Oberfläche 31 angeordnet ist. Die Gateelektrode 11 erstreckt sich vertikal, d. h. parallel zu dem vertikalen Ausmaß des ersten Grabens 10 von der Sourceregion 31 zu der Driftregion 34. Da die Bodyregion 33 zwischen der Sourceregion 31 und der Driftregion 34 angeordnet ist, erstreckt sich die Gateelektrode 11 des ersten Grabens 10 vollständig durch die Bodyregion 33.
  • Es ist erwähnenswert, dass Gateelektrode und Feldelektrode voneinander verschieden sind und verschiedenen Zwecken dienen. Eine Gateelektrode wird nahe bei zwei verschiedenen pn-Übergängen angeordnet, die durch eine oft als Bodyregion bezeichnete Kanalbildungsregion getrennt werden. Die Gateelektrode dient zum Erzeugen eines leitfähigen Kanals in der Kanalbildungsregion, um einen elektrischen Pfad über die beiden pn-Übergänge bereitzustellen. Im Unterschied dazu wird eine Feldelektrode in der Nähe von nur einem pn-Übergang oder sogar von einem pn-Übergang entfernt angeordnet, so dass sie nicht dafür ausgelegt ist, einen leitfähigen Kanal zu bilden. Der Hauptzweck einer Feldelektrode ist die Beeinflussung der Verteilung des elektrischen Feldes in der Regel in einer Driftregion, um die Durchbrucheigenschaften des Bauelements zu ändern und zu definieren.
  • Eine Gateisolationsschicht 31, die manchmal als Gateoxidschicht (GOX) bezeichnet wird, ist zwischen der Gateelektrode 11 und dem Halbleitersubstrat 2 und insbesondere zwischen der Gateelektrode 11 und der Bodyregion 33 angeordnet.
  • Eine Feldisolationsschicht 14, in der Regel ein Feldoxid (FOX), ist zwischen der Feldelektrode 12 und dem Halbleitersubstrat 2, insbesondere der Driftregion 34, angeordnet und isoliert die Feldelektrode 12 von der Driftregion 34. Die Feldoxidschicht 14 besitzt im Vergleich mit der Gateisolationsschicht 13 eine signifikant größere Dicke, um höheren elektrischen Feldstärken zu widerstehen, die während des Betriebs des Halbleiterbauelements 1 auftreten, und um einen elektrischen Durchbruch zwischen der Feldelektrode 12 und der Driftregion 34 zu vermeiden, wie aus der nachfolgenden Beschreibung deutlicher hervorgehen wird.
  • Eine Gate-Feld-Isolationsschicht 15, die manchmal als POLOX (Polyoxid) bezeichnet wird, ist zwischen der Gate-Elektrode 11 und der Feldelektrode 12 angeordnet.
  • Der zweite Graben 20 weist außerdem eine Gateelektrode 21 und eine Feldelektrode 22 auf, wobei die Gateelektrode 21 über der Feldelektrode 22 angeordnet wird. Ähnlich wie der erste Graben 10 wird die Gateelektrode 21 lateral durch eine Gateisolationsschicht 23 von dem Halbleitersubstrat 2 isoliert, während die Feldelektrode 22 durch eine Feldisolationsschicht 24 von dem Halbleitersubstrat 2 isoliert wird. Weiterhin isoliert eine Gate-Feld-Isolationsschicht 25 die Gateelektrode 21 von der Feldelektrode 22.
  • Die Gräben 10, 20 definieren jeweilige separate Zellen des Halbleiterbauelements 1, die elektrisch miteinander parallel geschaltet werden, um den verfügbaren Querschnitt für den Laststrom zu vergrößern und den Widerstand im Ein-Zustand zu reduzieren.
  • In dem Halbleitersubstrat 2 ist an der ersten Oberfläche 51 zwischen angrenzenden Gräben 10, 20 eine Kontaktregion 40 gebildet. In der Regel ist die Kontaktregion 40 eine mit einem hochleitfähigen Material gefüllte Rille oder Vertiefung. Die Kontaktregion 40 kann hergestellt werden, indem man eine Rille ätzt, eine (nicht gezeigte) optionale Barrierenschicht, wie etwa eine Silizidschicht, auf den Rillenwänden bildet und die Rille mit dem leitfähigen Material füllt, das stark dotiertes Polysilizium oder ein Metall sein kann. Vor dem Füllen der Rille oder dem Bilden der optionalen Barrierenschicht kann eine stark dotierte Region 37 mit demselben Leitfähigkeitstyp wie die Bodyregion 33 durch flache Implantation gebildet werden. Die stark dotierte Region 37 kann eine vertikale Ausdehnung von etwa 10 bis 120 nm aufweisen. In den Figuren ist das vertikale Ausmaß der Region 37 übertrieben dargestellt. Die Rille, in der die Kontaktregion untergebracht ist, kann abhängig von dem tatsächlichen Entwurf des Halbleiterbauelements eine vertikale Ausdehnung von etwa 200 bis 1500 nm aufweisen. Die Kontaktregion 40 wird manchmal als Poly-Plug bezeichnet, da sie in der Regel aus stark dotiertem Polysilizium besteht. Die stark dotierte Region 37 definiert in der Regel das untere Ende 41 der Kontaktregion 40.
  • Das Halbleiterbauelement 1 umfasst ferner ein Schaltelement 60 mit einem Ausgangsanschluss 63 und einem ersten und einem zweiten Eingangsanschluss 61 bzw. 62. Ferner weist das Schaltelement 60 einen Steueranschluss 64 auf. Der erste Eingangsanschluss 61 ist mit der Sourceregion 31 verbunden, während der zweite Eingangsanschluss 62 mit der Drainregion 32 verbunden ist. Der Ausgangsanschluss 63 ist mit der Feldelektrode 22 des zweiten Grabens 20 verbunden. Die Funktionsweise des Schaltelements 60 kann durch Anlegen eines geeigneten Steuersignals an den Steueranschluss 64 gesteuert werden.
  • Der Zweck des Schaltelements 60 ist das dynamische Ändern des elektrischen Potentials der Feldelektrode 22 des zweiten Grabens. In der Regel wird das an die Feldelektrode 22 angelegte elektrische Potential zwischen einem ersten elektrischen Potential und einem zweiten elektrischen Potential umgeschaltet, um die elektrischen Durchbrucheigenschaften des Halbleiterbauelements 1 zu ändern. Das erste elektrische Potential entspricht in der Regel im Wesentlichen dem elektrischen Potential, das an die Sourceregion 31 angelegt wird. Das zweite elektrische Potential entspricht in der Regel im Wesentlichen dem elektrischen Potential, das während des Betriebs an die Drain- oder Emitterregion 32 angelegt wird. Obwohl 2 zeigt, dass eine direkte elektrische Verbindung zwischen dem Schaltelement 60 und der Sourceregion 31 bzw. der Drainregion 32 besteht, ist für Fachleute erkennbar, dass jede elektrische Verbindung einen gegebenen spezifischen Widerstand aufweist und dass zumindest aus diesem Grund das an die Sourceregion 31 und an die Feldelektrode 22 angelegte elektrische Potential unterschiedlich sein kann. Darüber hinaus weist auch das Schaltelement 60, das zum Beispiel als integrierte Schaltung ausgelegt werden kann, einen Innenwiderstand auf. Ferner weisen die elektrischen Verbindungen und die Feldelektrode 22 eine gegebene Kapazität auf, die zu einer gegebenen Zeitkonstante für das Laden der elektrischen Verbindungen und der Feldelektroden führt. Abhängig von der Zeitkonstante und der Dauer der zeitlichen Anlegung des zweiten elektrischen Potentials erreicht die Feldelektrode des zweiten Grabens möglicherweise das erste oder das zweite elektrische Potential nicht vollständig. Bei bestimmten Ausführungsformen kann das Schaltelement deshalb elektrisch mit der Feldelektrode des zweiten Grabens verbunden und dafür ausgelegt werden, die Feldelektrode des zweiten Grabens selektiv und dynamisch zwischen zwei verschiedenen elektrischen Potentialen umzuschalten.
  • Durch Ändern des elektrischen Potentials der Feldelektrode 22 des zweiten Grabens 20 kann das Halbleiterbauelement 1 mit Bezug auf die Lawinendurchbrucheigenschaften zwischen zwei Betriebsarten umgeschaltet werden. Während der Normalbetriebsart befindet sich die Feldelektrode 22 ungefähr auf Sourcepotential und der zweite Graben 20 hat dieselben elektrischen Eigenschaften wie die angrenzenden ersten Gräben 10, deren Feldelektroden 12 in der Regel permanent auf Sourcepotential geklemmt werden. Deshalb wird die Feldelektrode des ersten Grabens in der Regel bei bestimmten Ausführungsformen permanent elektrisch mit der ersten Dotierungsregion verbunden.
  • Um die elektrischen Eigenschaften des Halbleiterbauelements 1 und den Einfluss des an die Feldelektroden 12, 22 angelegten elektrischen Potentials zu veranschaulichen, kann der Verlauf von isoelektrischen Potentiallinien betrachtet werden. 4A und 4B exemplifizieren dies qualitativ für verschiedene Betriebsarten beim Betrieb unter Umkehr- bzw. Sperrbedingungen.
  • 4A zeigt das Halbleiterbauelement 1 im Umkehr- bzw. Sperrmodus, in dem alle Feldelektroden 12, 22 im Wesentlichen auf Sourcepotential liegen. Die Drainregion 32 liegt auf Drainpotential und der Hauptabfall des elektrischen Feldes zwischen den Source- und Drainregionen 31, 32 erfolgt in der Driftregion 34. Der Einfachheit halber wird die Funktionsweise des Halbleiterbauelements mit Bezug auf einen Leistungs-FET erläutert, wäre aber im Prinzip für einen IGBT und andere feldgesteuerte Bauelemente gleich. Die angelegten elektrischen Potentiale werden durch Buchstaben S und D gekennzeichnet, wobei sich S auf Sourcepotential und D auf Drainpotential bezieht.
  • Das gemeinsame elektrische Potential aller Feldelektroden 12, 22 bewirkt, dass das elektrische Feld aus den Mesastrukturen 54 heraus in Richtung der Drainregion 32 "gedrückt" wird, so dass der Hauptabfall des elektrischen Feldes von der Bodyregion 33 und den Kontaktregionen 40 entfernt erfolgt. Diese Situation ist in 4A schematisch dargestellt, und ein Lawinendurchbruch würde wahrscheinlich in der Nähe der Böden der Gräben 10, 20 auftreten, wie in Verbindung mit einer in 11 gezeigten Referenzstruktur nachfolgend ausführlicher erläutert werden wird. Eine exemplifizierte isoelektrische Potentiallinie wird mit 55 bezeichnet.
  • Um einen Lawinendurchbruch in der Nähe der Böden der Gräben 10, 20 zu vermeiden, wird das elektrische "Verhalten" des zweiten Grabens 20 durch vorübergehendes Anlegen des Drainpotentials D an die Feldelektrode 22 geändert. Hierdurch "verschwindet" der zweite Graben 20 in Bezug auf seinen Einfluss zum Herausdrücken des elektrischen Feldes. Da die Feldelektrode 20 des zweiten Grabens 20 nun auf Drainpotential D liegt, kann das Drainpotential und deshalb das elektrische Feld tief in die Driftregion 34 und die Messstrukturen 54 neben dem zweiten Graben 20 eindringen und der Kontaktregion 40 nahe kommen, so dass ein Lawineneffekt nun wahrscheinlich in der Nähe der Kontaktregion 40 und entfernt von den Feldoxiden 14, 24 der ersten und zweiten Gräben 10 bzw. 20 auftreten würde. Das elektrische Potential der Feldelektroden 12 der ersten Gräben 10 bleibt dagegen auf Sourcepotential S, da die Feldelektrode 12 permanent elektrisch mit der Sourceregion 31 verbunden ist. 4B zeigt schematisch die Situation, in der das Drainpotential D an die Feldelektrode 22 angelegt wird, während die Feldelektroden 12 auf Sourcepotential S gehalten werden.
  • Bei einer typischen Anwendung verbindet das Schaltelement 60 die Feldelektrode 22 des zweiten Grabens 20 selektiv mit der Source- oder der Drainregion 31 bzw. 32. Genauer gesagt wird die Feldelektrode 22 im Fall eines Lawinendurchbruchs vorübergehend mit der Drainregion 32 verbunden. Aus diesem Grund wird der zweite Graben 20 in der vorliegenden Beschreibung als umschaltbarer Graben bezeichnet.
  • Bei vielen Leistungsanwendungen kommt es zu sogenannten sich wiederholenden Lawinendurchbrüchen, die durch die externe Last verursacht werden, mit der das Leistungshalbleiterbauelement 1 verbunden ist. Diese Lawinendurchbrüche oder Lawinenimpulse geschehen regelmäßig mit einer gegebenen Häufigkeit. Das Schaltelement 60 kann dafür ausgelegt sein, die Drainspannung mit der Frequenz des sich wiederholenden Lawinendurchbruchs anzulegen. Als Alternative kann ein geeignetes periodisches Steuersignal an den Steueranschluss 64 des Schaltelements 60 angelegt werden, um die Umschaltung zu bewirken.
  • Eine weitere Möglichkeit bestünde darin, die Drainspannung zu überwachen und zu bewirken, dass das Schaltelement 60 das Drainpotential an die Feldelektrode 22 des zweiten Grabens 20 anlegt, wenn die Drainspannung eine gegebene Schwelle übersteigt, da die Drainspannung kurz vor dem Auftreten eines Durchbruchs ansteigt. Zu diesem Zweck sollte ein (nicht gezeigtes) geeignet schnelles Überwachungsbauelement verwendet werden, das bevorstehende und wiederauftretende Durchbrüche präzise detektieren kann.
  • Um mit der Frequenz des sich wiederholenden Lawineneffekts umzuschalten, ist das Schaltelement 60 dafür ausgelegt, das Drainpotential für einen Zeitraum zwischen etwa einigen hundert Nanosekunden bis zu etwa einigen 10 Millisekunden anzulegen. Beim Überwachen der Drainspannung kann ferner eine Schwellenspannung definiert werden, die das Schaltelement 60 triggert, um das Drainpotential an die Feldelektrode 22 des zweiten Grabens anzulegen.
  • Die Verwendung eines Schaltelements 60 ermöglicht außerdem eine Modifikation der Abhängigkeit der Gate-Drain-Kapazität (Cgd) von der Drain-Source-Spannung (Vds). Wenn die Impulsrate der Lawinendurchbruchimpulse für eine spezifische Anwendung bekannt ist, kann die Cgd(Vds)-Abhängigkeit durch gesteuertes Umschalten des elektrischen Potentials beeinflusst werden. Wenn zum Beispiel ein langsamer Abfall der Gate-Drain-Kapazität Cgd erwünscht ist, sollte das Drainpotential in einer sehr frühen Phase eines sich wiederholenden Lawinenimpulses angelegt werden, so dass eine Verarmung der Messstrukturen 54 zwischen den Gräben 10, 20 verzögert werden kann.
  • Das Schaltelement 60 kann von dem Halbleiterbauelement 1 separat angeordnet und gebildet werden. In diesem Fall umfasst das Halbleiterbauelement 1 eine Steuerkontaktstelle bzw. Steuerpad 73, die elektrisch mit der Feldelektrode 22 verbunden ist, so dass das gewünschte elektrische Potential extern an die Feldelektrode angelegt werden kann. 9 zeigt eine Draufsicht auf ein Halbleiterbauelement 1 mit einem eine Kontaktstelle bzw. Pad bildenden Sourcekontakt 71 und einer davon separaten Steuerkontaktstelle bzw. Steuerpad 73 auf einer Oberseite des Halbleiterbauelements 1. Der Drain- oder Emitterkontakt würde sich auf der nichtgezeigten unteren Seite des Halbleiterbauelements 1 befinden. Der Ausgangsanschluss 63 des Schaltelements 60 ist zum Beispiel durch einen Bonddraht 75 elektrisch mit der Steuerkontaktstelle 73 verbunden. 9 zeigt ein Schaltelement 60, das als separate integrierte Schaltung gebildet ist, d. h. das Schaltelement 60 ist nicht in das Halbleitersubstrat 2 integriert. Sowohl das Halbleitersubstrat 2 als auch das Schaltelement 60 können auf einem gemeinsamen Substrat oder Board 70 angeordnet werden. Es gibt viele Möglichkeiten zur Anordnung des Schaltelements 60, zum Beispiel als Chip-on-Chip- oder Chip-by-Chip-Anordnung. Im alternativen Fall einer integrierten Lösung kann das Schaltelement 60 als eine Schaltung oder ein Bauelement gebildet werden, die bzw. das in das Halbleitersubstrat 2, zum Beispiel an seiner Peripherie, integriert wird.
  • Die verbesserten Eigenschaften des hier beschriebenen Halbleiterbauelements 1 werden bei Bezugnahme auf in 10 und 11 gezeigte Referenzbauelemente deutlicher erkennbar. Diese Referenzbauelemente enthalten keinen umschaltbaren Graben. 10 zeigt ein Referenzbauelement 101 mit weit beabstandeten Gräben 110 und jeweils einer Gate- oder einer Feldelektrode 111 bzw. 112. Ähnlich wie das Halbleiterbauelement 1 umfasst das Referenzbauelement 101 eine Sourceregion 131, eine Drainregion 132, eine Bodyregion 133 und eine Driftregion 134. Die Bodyregion 133 wird durch die Kontaktregion 140 kontaktiert, die in der Mesastruktur 154 angeordnet ist und eine stark dotierte Region 137 aufweist. Aufgrund des großen Abstands zwischen angrenzenden Gräben 110, der die laterale Ausdehnung jedes Grabens 110 signifikant übersteigt, kann das elektrische Feld tief in die Driftregion 134 eindringen und erstreckt sich in die Nähe der Kontaktregion 140, wo ein Lawinendurchbruch auftreten würde. Der Ort eines Durchbruchs wird durch einen Blitz angegeben.
  • 11 zeigt ein Halbeiterreferenzbauelement 201 mit dicht beabstandeten Gräben 211. Der laterale Abstand zwischen angrenzenden Gräben 210 ist signifikant kleiner als der laterale Abstand der Gräben 110 in 10. Das Halbleiterbauelement 201 weist außerdem eine Sourceregion 231, eine Bodyregion 233, eine Driftregion 234 bzw. eine Drainregion 232 auf, ähnlich wie das Halbleiterbauelement 101 von 10. Ferner sind Gateelektroden 211 und Feldelektroden 212 in jedem Graben 210 angeordnet. Das elektrische Potential der Feldelektroden 212 wird während des Betriebes permanent auf Sourcepotential gehalten, so dass wie oben erläutert das elektrische Feld aus den Mesastrukturen 254 herausgedrückt wird. Ein Lawinendurchbruch, der durch einen Blitz angegeben ist, würde deshalb in der Nähe irgendwelcher der Böden der Gräben 210 auftreten, wo die isoelektrischen Potentiallinien konzentriert sind.
  • Das Halbleiterbauelement 101 und das Halbleiterbauelement 201 weisen beide einen festen Ort ihres Lawinendurchbruchs auf. Im Unterschied dazu kann der Ort des Lawinendurchbruchs des hier beschriebenen Halbleiterbauelements 1 gesteuert und verschoben werden. Ein nützlicher Aspekt des Halbleiterbauelements 1 besteht darin, dass es so gesteuert werden kann, dass es sich unter Normal- oder Vorwärtsbedingungen (Durchlassbedingungen) wie ein Dichtgrabenbauelement verhält und während eines Lawinendurchbruchs wie ein Bauelement mit weit beabstandeten Gräben. Zu diesem Zweck ist die laterale Ausdehnung der Gräben 10, 20 des Halbleiterbauelements 1 bei vielen Ausführungsformen größer oder gleich dem lateralen Abstand (laterale Ausdehnung der Messstrukturen 54) zwischen angrenzenden Gräben 10, 20, um das Dichtgrabenregime aufrechtzuerhalten.
  • Durch selektives Anlegen verschiedener elektrischer Potentiale an Feldelektroden gewählter Gräben können die elektrischen Eigenschaften dieser Gräben und somit die Eigenschaften des gesamten Bauelements geändert werden. Im Vorwärtsmodus sollte das Halbleiterbauelement 1 als ein Bauelement des Dichtgrabenkonzepts funktionieren, um den verringerten Durchlasswiderstand (Widerstand im Ein-Zustand) von Dichtgrabenbauelementen zu nutzen. Insbesondere kann die Dotierungskonzentration der Driftregion 34 im Vergleich mit weit beabstandeten Gräben des Feldelektrodenkonzepts vergrößert werden. Der Lawinendurchbruch eines Dichtgrabenbauelements wie in 11 gezeigt befindet sich jedoch in der Nähe der Feldisolationsschicht. Während eines Lawinendurchbruchs fließen in dichter Nähe des Grabens 210 erzeugte Ladungsträger entlang der Graben-Substrat-Grenze abhängig von ihrem Leitfähigkeitstyp entweder in Richtung der Bodyregion 233 und dann zu der Kontaktregion 240 oder in Richtung der Drainregion 232. Während dieses Flusses können die Ladungsträger in angrenzende Isolationsschichten (Feldisolationsschicht oder Gateisolationsschicht) gestreut werden und können in den jeweiligen Isolationsschichten eingefangen und akkumuliert werden. Die eingefangenen Ladungsträger können ein Driften der elektrischen Eigenschaften des Bauelements verursachen, das zu einem veränderten Verhalten und letztendlich zu einer Fehlfunktion des Bauelements führen könnte.
  • Das hier beschriebene Halbleiterbauelement 1 vermeidet die Akkumulation von während des Lawinendurchbruchs erzeugten heißen Ladungsträgern oder reduziert diese zumindest signifikant, da der Ort des Lawinendurchbruchs in Richtung der Kontaktregion 40 von Isolationsschichten des Grabens weg verlagert wird. Insbesondere kann der Ort des Lawinendurchbruchs, der mit dem sich wiederholenden Lawinendurchbruch assoziiert ist, der mit im Wesentlichen konstanter Frequenz auftritt und durch externe Anwendungen verursacht wird, beeinflusst werden. Erzeugte Ladungsträger fließen daher direkt entweder zu der Kontaktregion oder zu dem Drainregion in ausreichendem Abstand zu dem Graben, so dass keine Akkumulation stattfindet.
  • Im Prinzip sollte mindestens einer der Gräben dafür ausgelegt werden, das Anlegen verschiedener elektrischer Potentiale zu erlauben. In der Regel wird der umschaltbare Graben zwischen zwei angrenzenden 'normalen' Gräben angeordnet, an deren Feldelektroden ein konstantes elektrisches Potential angelegt ist. Die Anzahl und Anordnung der umschaltbaren Gräben kann abhängig von spezifischen Bedürfnissen eingestellt werden. Bei den meisten Anwendungen können bis zu 50% aller Gräben als umschaltbare Gräben gebildet werden. Bei anderen Ausführungsformen werden mindestens 5% aller Gräben als umschaltbare Gräben gebildet, so dass ein typischer Bereich von etwa 5% bis 50% beträgt.
  • Es ist nicht erforderlich, dass alle Gräben als umschaltbare Gräben gebildet werden, obwohl die isoelektrischen Potentiallinien im Rückwärtsmodus an den Böden aller nicht umgeschalteten Gräben konzentriert bleiben. Die Wahrscheinlichkeit, dass der tatsächliche Lawinendurchbruch in der Nähe der an den umgeschalteten Graben angrenzenden Kontaktregion auftritt, ist jedoch signifikant größer als die Wahrscheinlichkeit, dass der Durchbruch an den nicht umgeschalteten Gräben auftritt.
  • Für die Herstellung des hier beschriebenen Halbleiterbauelements 1 und um zuverlässigen Betrieb des Bauelements sicherzustellen, kann folgendes berücksichtigt werden.
  • Die Gate-Feld-Isolationsschicht 25 des umschaltbaren Grabens 20 sollte dick genug sein, um der großen Potentialdifferenz zwischen der Gateelektrode 21 und der Feldelektrode 22 beim Anlegen des Drainpotentials an die Feldelektrode 22 zu widerstehen. Dies gilt nicht unbedingt für die Gate-Feld-Isolationsschicht 15 der ersten Gräben 10. Um den Herstellungsprozess zu vereinfachen, können jedoch beide Gate-Feld-Isolationsschichten 15, 25 mit derselben Dicke gebildet werden. Es ist jedoch auch möglich, die umschaltbaren oder zweiten Gräben 20 mit einer Gate-Feld-Isolationsschicht 25 herzustellen, die signifikant größer als die Gate-Feld-Isolationsschicht 15 der ersten Gräben 10 ist. Im Fall von Siliziumoxid als Material für die Gate-Feld-Isolationsschicht 25 sollte die in Nanometern ausgedrückte Dicke der Gate-Feld-Isolationsschicht 25 ungefähr gleich der, oder höher als die, in Volt ausgedrückten Potentialdifferenz, der die Gate-Feld-Isolationsschicht 25 widerstehen sollte, sein. Für eine Potentialdifferenz von etwa 50 V sollte zum Beispiel die Gate-Feld-Isolationsschicht 25 eine Dicke von mindestens 50 nm bis 60 nm aufweisen.
  • Ferner sollte der obere Rand 27 der Feldelektrode 22 oberhalb des oberen Rands 17 der Feldelektrode 10 angeordnet werden, um sicherzustellen, dass die Dichte der isoelektrischen Potentiallinie auch bei mäßigen Source-Drain-Spannungen in der Nähe der Kontaktregion 40 höher als in der Nähe des Bodens der ersten Gräben 10 ist. Dadurch wird die elektrische Feldstärke örtlich in den Kontaktregionen 40 im Vergleich zu der Feldstärke an dem Boden der ersten Gräben 10 vergrößert, um sicherzustellen, dass der Durchbruch in der Nähe der Kontaktregion auftritt. Bei bestimmten Ausführungsformen kann der obere Rand 27 der Feldelektrode 22 oberhalb des unteren Rands (erster pn-Übergang) der Bodyregion 33 angeordnet werden.
  • Genauer gesagt sollte der obere Rand 27 der Feldelektrode 22 des zweiten Grabens 20 oberhalb des unteren Endes 41 der Kontaktregion 40 angeordnet werden, um die Dichte der isoelektrischen Potentiallinien in der Nähe der Kontaktregion 40 noch weiter zu vergrößern. Bei bestimmten Ausführungsformen kann die Feldelektrode 22 des zweiten Grabens 20 deshalb einen oberen Rand aufweisen, der der ersten Oberfläche 51 zugewandt ist, und kann oberhalb des unteren Endes 41 der Kontaktregion 40 angeordnet werden, die in dem Halbleitersubstrat 2 zwischen angrenzenden Gräben gebildet wird, um eine elektrische Verbindung mit der Bodyregion 33 bereitzustellen.
  • Darüber hinaus verringert eine Reduktion des lateralen Abstands angrenzender Gräben die Dichte der isoelektrischen Potentiallinien an den Böden der Gräben. Dicht beabstandete Gräben mit Feldelektroden auf Sourcepotential vermeiden ein tiefes Eindringen des elektrischen Feldes in die Mesastrukturen 54 und verringern somit die Krümmung des elektrischen Feldes an den Böden des Grabens.
  • Die oben beschriebenen Strukturmerkmale können abhängig von spezifischen Bedürfnissen entweder in separaten Halbleiterbauelementen realisiert oder in einem einzigen Halbleiterbauelement kombiniert werden.
  • Als Folge der vergrößerten Dicke der Gate-Feld-Isolationsschicht 26 und der Anordnung der Oberrandanordnung der Feldelektrode erstreckt sich die Gateelektrode 21 der zweiten Gräben 20 in der Regel nicht so weit wie die Gateelektrode 11 der ersten Gräben in Vertikalrichtung. Genauer gesagt weist jede Gateelektrode 11, 21 einen unteren Rand 16 bzw. 26 auf, der der zweiten Oberfläche 52 zugewandt ist. Der untere Rand 16 der ersten Gateelektrode 11 definiert eine Referenzebene, die parallel zu der ersten Oberfläche 51 verläuft. Der untere Rand 26 der Gateelektrode 21 des zweiten Grabens 20 ist oberhalb der Referenzebene angeordnet. Genauer gesagt wird der untere Rand 26 der Gateelektrode 21 oberhalb des zweiten pn-Übergangs 36 angeordnet, der dem unteren Rand der Bodyregion 33 entspricht und ist um einen Abstand d2 davon beabstandet. Der untere Rand 26 der Gateelektroden 21 des zweiten Grabens wird dagegen in einem Abstand d1 von dem ersten pn-Übergang 35 angeordnet, der dem oberen Rand der Bodyregion 31 entspricht (siehe 2). Der Abstand d1 ist in der Regel größer als der Abstand d2, und das Verhältnis zwischen d2:d1 kann von etwa 1:1 bis zu etwa 1:100 betragen.
  • Diese Anordnung führt zu einer vergrößerten Überlappung der Gate-Feld-Isolationsschicht 25 des zweiten Grabens 20 mit der Bodyregion 33 in Vertikalrichtung, was zu einer vergrößerten Schwellenspannung des zweiten Grabens 20 führt. Die vergrößerte Schwellenspannung bewirkt eine verzögerte Bildung eines leitfähigen Kanals zwischen der Source- und Driftregion 31 und 34 im Vergleich mit der Kanalbildung des ersten Grabens 10, wenn dieselbe Spannung an die Gateelektroden 11 bzw. 21 angelegt wird. Eine Verzögerung der Kanalbildung verbessert die Charakteristik des sicheren Betriebsbereichs (SOA) des Halbleiterbauelements 1.
  • Die Dicke der Gateisolationsschicht 23 des zweiten Grabens 20 kann alternativ dazu vergrößert werden, um Kanalbildung sogar zu vermeiden, wenn die Gatespannung angelegt wird. Zum Beispiel kann die Gateisolationsschicht 23 dieselbe Dicke wie die Feldisolationsschicht 24 aufweisen, wodurch das Herstellungsverfahren vereinfacht würde. Bei Verwendung einer dicken Gateisolationsschicht 23 kann die Gateelektrode 21 des zweiten Grabens 20 auch auf Sourcepotential oder einem beliebigen anderen Potential, wie etwa Drain- oder Gatepotential, oder auf einem dazwischenliegenden Potential betrieben werden. In diesem Fall ist der zweite Graben 20 in Bezug auf seine Fähigkeit, Kanalbildung zu verursachen, "deaktiviert". Anders ausgedrückt können die ersten und zweiten Gräben jeweils eine Gateisolationsschicht zum elektrischen Isolieren der jeweiligen Gateelektroden von dem Halbleitersubstrat durch die Gateisolationsschicht aufweisen, wobei die Gateisolationsschicht des zweiten Grabens dicker als die Gateisolationsschicht des ersten Grabens ist.
  • In beiden Fällen weisen die ersten und die zweiten Gräben 10, 20 verschiedene Schwellenspannungen auf, wobei die Schwellenspannung des zweiten Grabens 20 höher als die Schwellenspannung des ersten Grabens 10 ist. Anders ausgedrückt, können die ersten und zweiten Gräben jeweilige Schwellenspannungen zur Bildung eines leitfähigen Kanals in der Bodyregion neben den jeweiligen Gateelektroden aufweisen, wobei die Schwellenspannungen des zweiten Grabens höher als die Schwellenspannung des ersten Grabens sind.
  • Im Vorwärtsmodus bzw. Durchlassmodus trägt der deaktivierte zweite Graben 20 nicht zu dem Laststrom zwischen Source- und Drainregionen 31, 32 bei. Dadurch vergrößert sich der durch alle Zellen des Leistungshalbleiterbauelements 1 definierte Durchlasswiderstand (Gesamtwiderstand im Ein-Zustand) geringfügig. Um den Einfluss der deaktivierten zweiten Gräben 20 zu reduzieren, sollte der Anteil der zweiten Gräben 20 mit Bezug auf die ersten Gräben 10 klein gehalten werden.
  • Zweite Gräben 20 mit einer Struktur, die zu einer verzögerten Kanalbildung oder einer Kanalbildung bei höheren Spannungen führt, vergrößern den Durchlasswiderstand auch etwas, aber zu geringerem Grad als deaktivierte zweite Gräben 20.
  • Bei bestimmten Ausführungsformen wird zum Betrieb des Halbleiterbauelements ein erstes elektrisches Potential an die erste Dotierungsregion 31 und jede der Feldelektroden 12, 22 der ersten und zweiten Gräben angelegt. An die zweite Dotierungsregion 32 wird ein zweites elektrisches Potential angelegt. Mindestens die Feldelektrode 22 des zweiten Grabens 20 wird vorübergehend von dem ersten elektrischen Potential getrennt und das zweite elektrische Potential wird an die Feldelektrode 22 des zweiten Grabens 20 angelegt, während die Feldelektrode 12 des ersten Grabens 10 auf dem ersten elektrischen Potential gehalten wird. Die Feldelektrode 22 des zweiten Grabens wird daher abwechselnd mit dem ersten und dem zweiten elektrischen Potential verbunden. Das Tastverhältnis zum vorübergehenden Verbinden des zweiten elektrischen Potentials mit der Feldelektrode 22 des zweiten Grabens 20 kann gemäß spezifischen Bedürfnissen ausgewählt werden. Bei bestimmten Ausführungsformen wird das Tastverhältnis so ausgewählt, dass Lawinendurchbruch in der Nähe der Böden der Gräben 10, 20 wie oben erläutert vermieden wird.
  • Gemäß einer anderen Ausführungsform umfasst ein Halbleiterbauelement ein Halbleitersubstrat 2 mit einer ersten Oberfläche 51 und einer zweiten Oberfläche 52, die gegenüber der ersten Oberfläche 51 angeordnet ist, eine in dem Halbleitersubstrat 2 an der ersten Oberfläche 51 gebildete erste Dotierungsregion 31, eine in dem Halbleitersubstrat 2 an der zweiten Oberfläche 52 gebildete zweite Dotierungsregion 32 und eine dritte Dotierungsregion 33 in Kontakt mit der ersten Dotierungsregion 31. Die dritte Dotierungsregion 33 weist den entgegengesetzten Leitfähigkeitstyp wie die erste Dotierungsregion 31 auf. Die erste Dotierungsregion 31 kann eine Sourceregion, die zweite Dotierungsregion 32 eine Drainregion und die dritte Dotierungsregion 33 eine Bodyregion sein. In dem Halbleitersubstrat 2 sind mindestens ein erster und ein zweiter Graben 10, 20 gebildet und erstrecken sich durch die dritte Dotierungsregion 33. Die ersten und zweiten Gräben 10, 20 sind lateral voneinander beabstandet, um dazwischen eine Messstruktur 54 zu bilden. Die ersten und zweiten Gräben 10, 20 enthalten mindestens eine Feldelektrode 12, 22. In der Messstruktur 54 ist zwischen angrenzenden Gräben 10, 20 eine Kontaktregion 40 zur Bereitstellung einer elektrischen Verbindung zur dritten Dotierungsregion 33 gebildet. Die Feldelektrode 12 des zweiten Grabens besitzt einen der ersten Oberfläche 51 zugewandten oberen Rand 27 und ist über ein unteres Ende 41 der Kontaktregion 40 angeordnet. Der erste Graben 10 kann eine über der Feldelektrode 12 angeordnete Gateelektrode 11 enthalten. Zusätzlich dazu kann der zweite Graben eine über der Feldelektrode 22 angeordnete optionale Gateelektrode 21 aufweisen. Die Gateelektrode 21 kann durch Anordnen einer mindestens teilweise dicken Gateisolationsschicht 23 zwischen der Gateelektrode 21 und dem Halbleitersubstrat elektrisch deaktiviert werden. Im Unterschied dazu ist die Gateelektrode 11 des ersten Grabens 10 in der Regel elektrisch aktiv, d. h. fähig zur Bildung eines leitfähigen Kanals in der dritten Halbleiterregion 33, wenn eine geeignete Spannung an die Gateelektrode 11 angelegt wird. Zu diesem Zweck wird die Gateelektrode 11 durch eine vergleichsweise dünne Gateisolationsschicht 13 von der dritten Halbleiterregion 33 isoliert. In diesem Fall definieren beide Gateelektroden 11, 21 verschiedene Schwellenspannungen, wobei die Schwellenspannung der Gateelektrode 21 größer oder sogar signifikant größer als die Schwellenspannung der Gateelektrode 11 ist. Als Alternative können die Gateisolationsschichten 13, 23 beider Gräben 10, 20 im Wesentlichen dieselbe Dicke aufweisen.
  • 3 zeigt eine Ausführungsform mit einem zweiten Graben 20 mit einem deaktivierten zweiten Graben 20 durch Verwendung einer dicken Gateisolationsschicht 23. Ferner wird die Sourceregion 31 so gebildet, dass sie beabstandet zum zweiten Graben 20 angeordnet ist. Das Schaltelement 60 dieser Ausführungsform ist eine Zenerdiode mit einer Zenerdurchbruchsspannung von etwa 90% der nominalen Drainspannung oder der Lawinendurchbruchspannung.
  • Die Feldelektroden 22 aller umschaltbaren Gräben 20 können mit einer gemeinsamen Steuerkontaktstelle bzw. Steuerpad 73 verbunden werden, mit der ein das Schaltelement 60 bildendes integriertes Bauelement verbunden wird, wodurch eine kurze zeitliche Verbindung mit dem Drainpotential möglich wird.
  • Eine weitere Ausführungsform ist in 5 gezeigt, die einen zweiten Graben 20 mit einer dünnen Gateisolationsschicht 23 aufweist, die im Wesentlichen dieselbe Dicke wie die Gateisolationsschicht 13 des ersten Grabens 10 aufweist. Da sich die Drainregion 31 bei dieser Ausführungsform jedoch nicht lateral zu dem zweiten Graben 20 erstreckt, trägt der zweite Graben 20 im Vorwärtsmodus nicht zu dem Laststrom bei.
  • In der Nähe und im Kontakt der Drainregion 32 wird eine Feldstoppregion 35 gebildet, die eine Dotierungskonzentration aufweist, die zwischen der Dotierungskonzentration der Driftregion 34 und der Dotierungskonzentration der Drainregion 32 liegt. Die Feldstoppregion 35 weist dieselbe Leitfähigkeit wie die Driftregion 34 auf. Feldstoppschichten werden auch für IGBT verwendet und bilden dann einen weiteren pn-Übergang mit der Emitterregion 32 entgegengesetzter Leitfähigkeit.
  • 6 zeigt eine weitere Ausführungsform mit einem deaktivierten zweiten Graben 20 durch Verwendung einer Gateisolationsschicht 23, die eine Dicke aufweist, die größer als die Dicke der Gateisolationsschicht 13 des ersten Grabens 10 ist. Diese Ausführungsform zeigt auch einen an der zweiten Oberfläche 52 gebildeten Drainkontakt 72 und einen an der ersten Oberfläche 51 gebildeten Sourcekontakt 71. Der Drain- und der Sourcekontakt 71, 72 sind in der Regel beide eine Metallisierungsschicht aus einem geeigneten Metall oder einer geeigneten Legierung. Der Sourcekontakt 71 kann auch elektrisch mit den Kontaktregionen 40 verbunden sein und wird durch eine Isolationsschicht 74 von den Gräben 10, 20 isoliert.
  • Es muss nicht erwähnt werden, dass die Feldstoppschicht 35 und die Metallisierungsschichten 71 und 72 auch mit beliebigen anderen hier beschriebenen Ausführungsformen kombiniert werden können.
  • 7 zeigt eine weitere Ausführungsform. Jeder dritte Graben 20 dieses Halbleiterbauelements 1 ist dafür ausgelegt, umschaltbar zu sein, so dass etwa 33% aller Gräben den zweiten Gräben 20 entsprechen. Die Struktur der ersten und zweiten Gräben 10, 20 und der Sourceregion 31 entsprechen den jeweiligen in Verbindung mit 2 beschriebenen Strukturen. Die optionalen stark dotierten Regionen 37 werden bei dieser Ausführungsform nicht gebildet, können aber gebildet werden, wenn es erwünscht ist. Falls keine stark dotierten Regionen 37 gebildet werden, bildet die untere Seite der Kontaktregionen ihren unteren Rand 41.
  • 8 zeigt ein Halbleiterbauelement 1, bei dem etwa 25% aller Gräben dafür ausgelegt sind, umschaltbar zu sein (jeder vierte Graben). Die umschaltbaren Gräben (zweiten Gräben) 20 enthalten eine dicke Gateisolationsschicht, die die zweiten Gräben 20 deaktiviert, so dass die zweiten Gräben 20 im Vorwärtsmodus (Durchlassmodus) nicht zu dem Laststrom beitragen.
  • Der Einfachheit halber sind die Drainregion 32, der Sourcekontakt 71, der Drainkontakt 72, die Steuerkontaktstelle bzw. Steuerpad 73 und das Schaltelement 60 in 7 und 8 nicht gezeigt.
  • Ein Verfahren zur Herstellung eines Halbleiterbauelements wird nun in Verbindung mit 12A bis 12D beschrieben.
  • Es wird ein Halbleitersubstrat 2 bereitgestellt, und durch anisotropes Ätzen werden Gräben 10, 20 gebildet (12A).
  • Dann werden die Feldisolationsschichten 14, 24 durch Abscheiden eines isolierenden Materials oder Oxidation von Halbleitermaterial gebildet, gefolgt von der Bildung der Feldelektroden 12 bzw. 22. Die Feldelektroden 12, 22 können aus stark dotiertem Polysilizium hergestellt werden. Die Lage des oberen Rands 17, 27 der jeweiligen Feldelektroden 12, 22 kann durch verschiedene Ätzzeiten definiert werden, die zum Zurückätzen des abgelagerten Polysiliziums verwendet werden.
  • In einem weiteren Schritt werden die jeweiligen Gate-Feld-Isolationsschichten 15, 25 durch Abscheiden einer Isolationsschicht oder Oxidieren von oberen Teilen der Feldelektroden 12 bzw. 22 gebildet. Die Gate-Feld-Isolationsschichten 15, 25 können dieselbe Dicke aufweisen, oder die Gate-Feld-Isolationsschicht 25 des zweiten Grabens 20 kann so gebildet werden, dass sie eine Dicke aufweist, die die Dicke der Gate-Feld-Isolationsschicht 15 der ersten Gräben 10 übersteigt. Verschiedene Dicken lassen sich durch separate Ablagerungsprozesse oder durch Ablagern einer zusätzlichen Isolationsschicht in die zweiten Gräben 20 erzielen.
  • In weiteren Schritten werden die Gateisolationsschichten 13, 23 und die Gateelektroden 11, 21 gebildet.
  • Wie in 12C gezeigt, werden die Source-, Body- und Drain-(Emitter-)Regionen 31, 33 bzw. 32 durch Implantation und thermisches Ausheilen gebildet. Außerdem werden die Kontaktregionen 40 durch Ätzen von Öffnungen in die Mesastrukturen 54 und Füllen dieser mit stark dotiertem Polysilizium gebildet. Stark dotierte Regionen 37 werden durch Implantation vor dem Abscheiden des stark dotierten Siliziums gebildet.
  • Die Reihenfolge der obigen Schritte kann gemäß spezifischer Anforderungen geändert werden. Zum Beispiel können die Source- und Bodyregionen 31, 33 vor der Bildung der Gräben 10, 20 oder während Zwischenschritten, in denen die Feldelektroden 12, 22 oder die Gateelektrode 11, 21 noch nicht fertig gestellt sind, gebildet werden.
  • Als Letztes werden der Drainkontakt 72, der Sourcekontakt 71 und der Steuerkontakt 73 durch Ablagern jeweiliger Metallschichten gebildet (12D).
  • Nachfolgend soll der Aufbau eines Schaltelements sowie die Ansteuerung der Feldelektrode näher erläutert werden. Dabei soll zunächst noch einmal das Schalten der Durchbruchseigenschaften eines Halbleiterbauelements unter Bezug auf 4A, 4B und 13 erläutert werden.
  • In 4A liegen die Sourceregionen 31 auf Sourcepotential. Bei Anlegen von Sourcepotential S an die Feldelektrode 22, erfolgt der Durchbruch bei a, insbesondere bei Halbleiterbauelementen vom Dichtgrabenkonzept (dense trench concept). Die an die Feldelektrode angelegte Spannung soll mit VFP bezeichnet werden. Durch Ladungseinbau während eines transienten Lawinendurchbruchs kann sich der Durchbruchsort entlang der gestrichelten Linie 3 von a nach b, d. h. in Richtung zur Kontaktregion 40 verschieben. Durch den Einbau von Ladungen verändert sich auch die Durchbruchsspannung des Halbleiterbauelements. Transiente Lawinendurchbrüche können auch zu Veränderungen von Grenzflächenzuständen an einer Grenzfläche zwischen Halbleiter und einer Isolationsschicht, beispielsweise einem Oxid, führen. Obwohl in 4A und 4B der Einfluss von Lawinendurchbrüchen auf die Durchbruchsspannung erläutert ist, können sich der Einbau von Ladungsträgern bzw. die Veränderung von Grenzflächenzuständen auch auf andere Bauteileigenschaften auswirken, beispielsweise die Einsatzspannung eines Transistors, generell die Durchbruchsspannung einer Struktur und die Bipolarverstärkung eines Transistors.
  • Transiente Lawinendurchbrüche bei a (4A) können aktiv beispielsweise durch Schalten der Feldelektrode 22 verhindert oder zumindest reduziert werden. Dazu wird die Feldelektrode 22 mit einer in Bezug zur Sourceregion 31 positiven Spannung beaufschlagt, VFP ist also größer als 0. Bei ausreichend hoher Spannung wird der Durchbruchsort zur Kontaktregion 40 verschoben, d. h. der Durchbruch findet bei b in 4B statt. Dadurch wird ein Ladungseinbau in die angrenzende Feldisolationsschicht 24 und damit ein Verschieben der Durchbruchsspannung vermieden. Das Schalten erfolgt in Abhängigkeit vom Betriebszustand des Halbleiterbauelements, im Fall eines DMOS-Transistors beispielsweise die Source-Drain-Spannung. Zur Ansteuerung dient das Schaltelement 60, der beispielsweise die Feldelektrode 22 so ansteuert, dass der Durchbruch an einem anderen Ort stattfindet und dadurch negative Auswirkungen von Lawinendurchbrüchen vermindert werden. Das Halbleiterbauelement weist damit eine deutlich geringere oder praktisch keine Drift in seinen typischen Eigenschaften mehr aus. Insbesondere ein Driften der Durchbruchsspannung kann damit wirkungsvoll verringert bzw. vermieden werden.
  • 13 veranschaulicht den Zusammenhang zwischen Feldelektrodenspannung VFP und Durchbruchsort sowie Durchbruchsspannung. Das Bezugspotential für die Feldelektrodenspannung VFP ist das an der Sourceregion anliegende Sourcepotential. Entspricht VFP dem Sourcepotential, d. h. VFP = 0, liegt der Durchbruchsort bei a. Dies gilt auch bei Anlegen einer gegenüber Sourceregion 31 negativen Spannung, d. h. VFP < 0 V. Bei schwach positiver Feldelektrodenspannung bleibt der Durchbruchsort weiterhin bei a. Wie in 13 weiterhin erkennbar ist, nimmt die Durchbruchsspannung VBD mit kleiner werdender Feldelektrodenspannung VFP ab, d. h. der Durchbruch findet bereits bei geringerer Sperrspannung statt. Wird die Feldelektrodenspannung VFP zunehmend positiv, erfolgt ein Verschieben des Durchbruchsorts zu b. Die nun gegenüber der Sourceregion positive Feldelektrode "schiebt" das elektrische Feld in Richtung zur Kontaktregion 40. der Durchbruch findet bei b statt. Wie in 13 dargestellt, sinkt mit zunehmend positiver Feldelektrodenspannung VFP die Durchbruchsspannung, d. h. ein Durchbruch findet bei b bereits bei geringer Sperrspannung statt. Dieser Umstand kann nun ausgenutzt werden und durch Umschalten des Feldelektrodenpotentials der Durchbruch zwischen a und b hin- und hergeschaltet werden.
  • In 13 ist angedeutet, dass die Feldelektrodenspannung zwischen 0 V und etwa 10 V geschaltet wird. Dies entspricht den Durchbruchsspannungen bei 5 und 6 in der in 13 gezeigten Kurve. Da bei 6 die Durchbruchspannung geringer als bei 5 ist, tritt der Durchbruch auch zuerst an der Kontaktregion 40 neben den geschalteten Feldelektroden auf. Im Bereich von nicht-geschalteten Feldelektroden, d. h. den Feldelektroden der ersten Gräben 10, bleibt der Ort mit der höchsten Feldstärke bei a. Da allerdings dort ein Durchbruch erst bei höherer Durchbruchsspannung VBD auftreten würde, ist sichergestellt, dass der Durchbruch im Bereich der Kontaktregion 40, d. h. bei b, stattfindet. Die schaltbare Feldelektrode 20 wird daher mit einem Potential beaufschlagt, das zum Einen ein Umschalten des Durchbruchsorts herbeiführt und zum Anderen sicherstellt, das der Durchbruch auch im Bereich der Kontaktregion 40 auftritt. Die Feldelektrodenspannung wird daher so gewählt, dass der Durchbruch, wenn die Feldelektrode 20 geschaltet ist, bei b und nicht bei a ungeschalteter Feldelektroden stattfindet.
  • Das Umschalten findet typischerweise statt, bevor es zum Durchbruch kommt. Dabei sollte ein möglichst sprunghaftes oder diskretes Umschalten angestrebt werden, d. h. die Feldelektrodenspannung VFP sollte sprunghaft zwischen beispielsweise 0 V und 10 V und wieder zurück geschaltet werden. Typische Schaltzeiten, d. h. die Zeit, um von einer auf die andere Spannung zu schalten, beispielsweise von 0 V auf 10 V zu schalten, können etwa im Bereich von ca. 100 ns bis etwa 1 ms liegen. Die jeweiligen geeigneten Schaltzeiten hängen von der jeweiligen Applikation sowie der konkreten Ausgestaltung des Halbleiterbauelements ab. Ein schnelles Umschalten sichert, dass der Durchbruchsort zuverlässig "gewechselt" wird. Außerdem können dadurch auch Schaltspitzen, die durch induktive Lasten verursacht werden, beherrscht werden.
  • Nachfolgend werden Ausführungsformen von Schaltelemente bzw. Ansteuerschaltungen beschrieben. Die Schaltelemente können als externe Baugruppen bzw. Bauelemente ausgeführt oder in das Halbleiterbauelement teilweise oder vollständig monolithisch integriert sein. Die an die Feldelektrode angelegte Spannung wird vom Schaltelement bzw. der Ansteuerschaltung bereitgestellt.
  • In 14 bis 20 sind Ausführungsformen von Ansteuerschaltungen (Schaltelemente) gezeigt, die bei einer festen Schwellspannung ein Umschalten des Feldelektrodenpotentials bewirken. Dabei ist es möglich, dass durch geeignete Dimensionierung der Ansteuerschaltung, insbesondere der in der Ansteuerschaltung enthaltenen Bauelemente, ein mindestens teilweiser "Gleichlauf' der Temperaturabhängigkeit von Lastbauelement und Ansteuerschaltung erreicht werden kann.
  • 14A zeigt einen möglichen prinzipiellen Aufbau eines beispielsweise externen Schaltelements 60. Mit 1 ist eine Zelle bzw. alle mit einer schaltbaren Elektrode bzw. Feldelektrode ausgestatteten Zellen, eines Halbleiterbauelements, im vorliegenden Fall eines Feldeffekttransistors, und mit 4 die zu schaltende Last bezeichnet. G bezeichnet den Gateanschluss, S den Sourceanschluss und D den Drainanschluss der Zelle des Feldeffekttransistors. Mit FP ist die schaltbare Feldelektrode bezeichnet. VDS ist die zwischen Source und Drain anliegende Spannung. Die Feldelektrode FP liegt normalerweise auf Sourcepotential. Die am Halbleiterbauelement 1 anliegende Spannung VDS wird mit einer Referenzspannung verglichen. Bei Erreichen eines Schwellwerts schaltet das Schaltelement 60 die Feldelektrode FP auf ein geeignetes Potential. Dies kann kontinuierlich oder diskret erfolgen. Optional ist es möglich, den Einfluss der Betriebstemperatur T zu berücksichtigen, das diese sich auf die Bauteileigenschaften auswirkt.
  • Beispielsweise ist es möglich, kontinuierlich das elektrische Potential der Feldelektrode FP zu verändern, wie es mit Kurve 7 in 14B angedeutet ist. Wie bereits oben erläutert ist es bei vielen Anwendungen jedoch günstig, sprunghaft oder diskret bei Erreichen der Schwellspannung zu schalten. Dies ist mit Kurve 8 in 14B angedeutet. Das Schaltverhalten kann jedoch auch einen Hystereseverlauf aufweisen. In diesem Fall entspricht das Schalten den Kurven 8 und 9 in 14B. Beim kontinuierlichen Schalten kann der Anstieg der an der Feldelektrode FP anliegenden Spannung auch bereits vor der eigentlichen Schwellspannung beginnen. Dabei sollte sichergestellt werden, dass der Durchbruch sicher nach b verschoben wird.
  • Die hier gezeigten Ausführungsformen gelten für n-FETs. Bei p-FETs sind die Verhältnisse umgekehrt. Es versteht sich von selbst, dass diese Ausführungsformen auch für IGBTs gelten.
  • 15A zeigt eine konkrete Ausführungsform, bei der das Schaltelement 60 durch eine, zwei oder mehrere in Reihe geschaltete Zenerdioden ZD realisiert ist, die über einen Widerstand R als Pulldownelement mit Sourcepotential verbunden sind und die Drainspannung abgreifen. Zenerdioden ZD und Widerstand R bilden einen Spannungsteiler zum Einstellen der an der Feldelektrode FP anliegenden Spannung. Übersteigt die Source-Drain-Spannung VDS einen gegebenen Wert, der sich aus Durchbruchsspannung der Zenerdioden und dem Widerstand R ergibt, brechen die Zenerdioden durch. Dadurch wird die Feldelektrode FP auf ein Potential nahe Drainpotential gezogen. Durch Verwendung des Spannungsteilers verändert sich die an der Feldelektrode FP anliegende Spannung mit weiter steigender Source-Drain-Spannung VDS. Zenerdioden führen daher zu einem eher kontinuierlichen Schaltverhalten.
  • 15B zeigt die Ausführungsform von 15A mit separater Stromquelle SQ anstelle des Widerstands R. Diese stellen jeweils ein Pulldownelement dar. Die Kennlinie des Schaltelements in 15A und 15B entspricht etwa dem Verlauf der Kurve 7 in 14B.
  • 16 zeigt eine Ausführungsform mit eher diskretem Schaltverhalten. Dies kann beispielsweise durch Verwendung eines DIACs anstelle einer Zenerdiode erreicht werden. Anstelle des Widerstands R kann auch hier eine Stromquelle SQ verwendet werden. DIACs haben den Vorteil, dass sie erst bei Erreichen der Durchbruchsspannung leitfähig werden und sehr steile Schaltflanken ermöglichen. 17 zeigt eine Kombination aus DIAC mit in Reihe geschalteter Zenerdiode ZD. Auch hier kann an Stelle des Widerstands R eine Stromquelle verwendet werden. Außerdem ist bei dem in 17 gezeigten Schaltelement sowohl die Ansprechspannung, d. h. der Schwellwert, als auch die Sprungamplitude durch Verwendung von DIAC und Zenerdiode wählbar. Dies ermöglicht eine große Flexibilität bei der Ausgestaltung der elektrischen Eigenschaften.
  • 18 zeigt eine Ausführungsform des Schaltelements, die vergleichbar mit der in 17 gezeigten Ausführungsform ist. Im Unterschied zu dieser ist eine Kapazität C parallel zum DIAC geschaltet. Die Kapazität soll bei steilen Flanken der Drain-Source- Spannung ein Triggern des DIACs auf Grund hoher Spannungsänderungen (dU/dt) vermeiden. Die Kennlinie der in 16 bis 18 gezeigten Schaltelemente entspricht etwa dem Verlauf der Kurven 8 und 9 in 14B, da die Kennlinie eines DIACs zu dem Hystereseverlauf führen kann.
  • Alternativ zum DIAC kann auch ein Bipolartransistor verwendet werden, wobei hier der Durchbruch zwischen Kollektor und Emitter als Trigger ausgenutzt wird. Da ein DIAC in seiner einfachsten Ausführung als 3-schichtige Diode implementiert sein kann, kann er als ein Bipolartransistor mit floatender Basis angesehen werden. DIACs können auch als 4- oder 5-schichtiges Bauelement ausgebildet sein.
  • Das Schaltelement 60 umfasst daher gemäß einer Ausführungsform ein Triggerelement. Das Triggerelement kann zumindest ein bipolares Bauelement sein, das drei alternierend dotierte Halbleiterbereiche aufweist, die zwei in Reihe geschaltete pn-Übergänge bilden, beispielsweise DIACs oder TRIACs. Es ist aber möglich, Triggerelemente mit 4 oder 5 alternierenden n- und p-Schichten zu verwenden, beispielsweise Thyristoren oder sogenannte semiconductor-controlled rectifier.
  • Das Schaltelement kann weiterhin einen Spannungsteiler aufweisen, der das Triggerelement und ein Pulldownelement umfasst, beispielsweise einen Widerstand bzw. eine Stromquelle. Der Spannungsteiler ist parallel zu wenigstens einer Zelle eines Leistungshalbleiterbauelements geschaltet und definiert das an der Feldelektrode dieser Zelle anliegende Potential. Der Spannungsteiler ist so ausgelegt, dass er bei Überschreiten einer Schwellspannung die Feldelektrode auf ein Potential zieht, das zwischen Source- und Drainpotential liegt. Dabei wird die Feldelektrode typischerweise nur kurz auf das näher an Drain liegende Potential gezogen, um die Durchbruchseigenschaften des Halbleiterbauelements im Falle eines drohenden Durchbruchs zu ändern.
  • Eine mögliche monolithische Integration der in 17 gezeigten Ausführungsform mit Widerstand R ist in 25 schematisch am Beispiel eines Leistungstransistors mit einer Vielzahl von Zellen mit in Gräben angeordneten Gateelektroden dargestellt. Der Leistungstransistor, der ein Halbleiterbauelement darstellt, umfasst erste und zweite Gräben, wobei die zweiten Gräben eine schaltbare Feldelektrode aufweisen. Es ist auch möglich, dass alle Gräben eine schaltbare Feldelektrode aufweisen.
  • Ein Halbleitersubstrat 302 umfasst eine hoch n-dotierte Drainregion 323 und eine schwach n-dotierte Driftregion 334. Das Halbleitersubstrat 302 ist in ein Zellenfeld ZF und ein peripheres Gebiet PG unterteilt. Im Zellenfeld ist eine Vielzahl von FET-Zellen in Gräben 310 und 320 ausgebildet. Schematisch dargestellte Gräben 310 entsprechen hier den ersten Gräben und die schematisch dargestellten Gräben 320 den zweiten Gräben. Die ersten und zweiten Gräben weisen jeweils eine Feldelektrode 312 bzw. 322 auf. Die ersten Gräben 310 weisen zusätzlich eine Gateelektrode 311 auf. Die zweiten Gräben 320 können ebenfalls Gateelektroden umfassen.
  • Im peripheren Gebiet PG ist eine Ansteuerschaltung bzw. ein Schaltelement 360 integriert. Dieses umfasst einen Widerstand R, eine Zenerdiode ZD und ein DIAC, bezeichnet als DIAC, die alle in Reihe geschaltet sind. Widerstand R und Zenerdiode ZD sind in eine Polysiliziumschicht 358 ausgebildet. Diese ist auf einer ersten Zwischenoxidschicht 356 angeordnet. Die Polysiliziumschicht 358 umfasst einen p-dotierten Bereich 358a und einen n-dotierten Bereich 358b, die zusammen einen pn-Übergang 358c bilden. Der p-dotierte Bereich 358a bildet hier den Widerstand R während der pn-Übergang 358c die Zenerdiode ZD bildet. Der ohmsche Widerstandswert von Widerstand R kann durch die Dotierung und/oder die geometrischen Abmessungen der Polysiliziumschicht 358 und insbesondere des p-dotierten Bereichs 358a eingestellt werden. Ebenso können die Eigenschaften, insbesondere die Durchbruchseigenschaften der Zenerdiode durch geeignete Wahl der Dotierungsverhältnisse eingestellt werden.
  • Die Polysiliziumschicht 358 ist mit einer zweiten Zwischenoxidschicht 357 bedeckt, in der Öffnungen vorgesehen sind, die jeweils einen Kontakt zum p-dotierten Bereich 358a und n-dotierten Bereich 358b ermöglichen. Der p-dotierte Bereich 358a ist mit einer Sourcemetallisierung 371 elektrisch leidend verbunden, während der n-dotierte Bereich 358b mit einer lateralen Metallisierung 376 elektrisch leitend verbunden ist. Letztere stellt eine leitende Verbindung zum DIAC her, der in das Halbleitersubstrat 302 integriert ist, wobei dazu eine p-Wanne 338 in das n-dotierte Halbleitersubstrat bzw. Driftregion 334 implantiert und in die p-Wanne 338 eine stark n-dotierte Wanne 339 implantiert ist. Lediglich die n-dotierte Wanne 339 ist mit der lateralen Metallisierung 376 und dadurch mit der Kathode der Zenerdiode, d. h. mit dem n-dotierten Bereich 358b, verbunden.
  • Die elektrischen Eigenschaften des DIACs werden ebenfalls im Wesentlichen durch dessen Dotierungsverhältnisse und Geometrie bestimmt und lassen sich daher leicht einstellen. Typischerweise werden für die Bildung des DIACs Dotierungsregionen verwendet, wie sie auch typischerweise bei der Herstellung des Leistungshalbleiters entstehen. So kann beispielsweise die p-Wanne 338 des DIACs gemeinsam mit den Bodyregionen gebildet werden. P-Wanne 338 und Bodyregionen weisen damit eine im Wesentlichen gleiche Dotierung auf. Ebenso ist es möglich, dass die n-Wanne 339 des DIACs zusammen mit den Sourceregionen hergestellt wird. Auch hier weist dann die n-Wanne 339 im Wesentlichen die gleiche Dotierung wie die Sourceregionen auf. Der DIAC kann ebenso in die Driftregion 334 integriert werden. Dies hat den Vorteil, dass die Eigenschaften des pn-Übergangs zwischen n-Wanne 339 und p-Wanne 338 des DIACs im Wesentlichen den Eigenschaften des Source-Body-Übergangs entspricht. Dies trifft auch für den pn-Übergang zwischen p-Wanne 338 und Driftregion 334 zu, welche im Wesentlichen die gleichen Eigenschaften wie der Body-Drift-Übergang hat.
  • Es ist auch möglich, den DIAC in der Polysiliziumschicht 358 oder einer anderen Polysiliziumschicht durch Einbringen von entsprechenden Dotierstoffen herzustellen.
  • Die Feldelektrode 322 greift das elektrische Potential zwischen Widerstand R und Zenerdiode ZD ab. Die Feldelektrode 312 ist dagegen fest mit der Sourcemetallisierung 371 verbunden. Die Drainregion 323 weist für das Zellenfeld ZF und das periphere Gebiet PG einen gemeinsamen Drainanschluss D auf. Die Gateelektroden 311 der ersten Gräben 310 sind mit einem Gateanschluss G verbunden.
  • Die in 25 gezeigte Integration kann beliebig modifiziert werden. 25 zeigt eine Ausführungsform mit planar ausgebildetem Widerstand R und planar ausgebildeter Zenerdiode ZD. DIAC ist hier in das Halbleitersubstrat integriert. Alternativ ist es beispielsweise möglich, den Widerstand R zumindest teilweise in einen oder alle zweiten Gräben, oder auch in andere Gräben, zu integrieren. Dazu wird beispielsweise eine geeignete Polysiliziumschicht in den Gräben erzeugt. Der Widerstand R kann daher planar auf dem Halbleitersubstrate oder in Gräben realisiert werden.
  • Ebenso ist es möglich, die Zenerdiode ZD anstelle einer planaren Ausführung in einem oder mehreren Gräben auszubilden. Dies gilt ebenfalls für den DIAC. Es versteht sich von selbst, dass beliebige Kombinationen dieser Ausführungsformen möglich sind.
  • Das Schaltelement kann typischerweise am Rand des Halbleiterbauelements, d. h. im Wesentlichen im peripheren Gebiet PG bzw. am Chiprand, integriert werden. Dabei können auch die einzelnen Komponenten, d. h. bei der hier vorgestellten Ausführungsform Widerstand R, Zenerdiode ZD und DIAC, auch räumlich getrennt ausgebildet werden. Elektrische Verbindungen zwischen den einzelnen Komponenten werden dann durch geeignete leitende Schichten, beispielsweise hochdotierte Polysiliziumbahnen oder Metallbahnen, hergestellt.
  • Die in den 14 bis 18 gezeigten Ausführungsformen stellen sogenannte low-side Schaltelemente dar, da sie das niedrigere Potential schalten. 19 und 20 zeigen dagegen Ausführungsformen mit sogenannten high-side Schaltelementen, d. h. diese schalten das hohe Potential. In diesen Ausführungsformen ist die Last 4 zwischen Masse und dem Halbleiterbauelement 1 geschaltet. 19 zeigt ein Ausführungsbeispiel mit einem Spannungsteiler aus DIAC, Zenerdiode ZD und Widerstand R, wohingegen bei 20 die Reihenfolge lediglich umgekehrt ist. Außerdem zeigt 19 die Beschaltung für einen p-FET während 20 die für einen n-FET zeigt. 19 und 20 stellen somit jeweils ein high-side Schaltelement analog zu dem in 17 gezeigten low-side Schaltelement dar. Es versteht sich von selbst, dass auch diese Schaltelemente analog zu der in 25 gezeigten Ausführungsform geeignet in das Halbleitersubstrat integriert werden können.
  • Die in den 14 bis 20 gezeigten Ausführungsformen zeigen Schaltelemente, die bei einer fest vorgegebenen Schwellspannung ein Umschalten bewirken. Die Schwellspannung wird dabei von den Bauteileigenschaften der Triggerbauelemente, also beispielsweise Zenerdiode, DIAC, Bipolartransistor oder Kombination aus Zenerdiode und DIAC bestimmt. Die Schwellspannung kann temperaturabhängig sein und damit den Temperaturschwankungen des Halbleiterbauelements folgen. In einer Ausführungsform weist das Schaltelement daher eine in Reihe geschaltete Kombination von Zenerdiode und DIAC als Triggerelement auf. Die Reihenfolge von DIAC und Zenerdiode bei allen oben dargestellten Ausführungsformen ist austauschbar. Je nachdem, welche dieser Komponenten im Halbleitersubstrat, d. h. dem Halbleitersubstrat, in dem das Halbleiterbauelement integriert ist, integriert ist, bestimmt die Schaltungsreihenfolge.
  • In den 21 bis 23 werden Schaltelemente gezeigt, welche eine variable Schwellspannung bieten. Diese umfassen einen Durchbruchssensor, der einen bevorstehenden Durchbruch registriert. In einer Ausführungsform wird der Durchbruchssensor durch ein Sensorelement gebildet, das einen Aufbau hat, der dem eigentlichen Lastelement ähnelt. Beispielsweise kann es sich um eine Zelle eines Leistungshalbleiterbauelements handeln, die in ihrer Geometrie, Dotierung oder Potentialverteilung geringfügig gegenüber den "normalen" Lastzellen verändert ist, so dass die Sensorzelle beispielsweise eine Durchbruchsspannung aufweist, die um einen bestimmten Betrag, beispielsweise einige Volt, geringer ist als die Durchbruchsspannung der Lastzellen. Damit kann ein "Gleichlauf" der Schaltspannung, bei der das Umschalten erfolgen soll, mit der tatsächlichen Durchbruchsspannung des Halbleiterbauelements, d. h. der Lastzellen, auch bei Variation des Herstellungsprozesses und bei Variation der Temperatur erreicht werden. Derartige Durchbruchssensoren sollten daher möglichst in das Halbleiterbauelement monolithisch integriert werden. Beispielsweise kann die Sensorzelle in einem dritten Graben ausgebildet sein und beispielsweise im Wesentlichen die gleichen geometrischen Abmessungen wir die Lastzellen oder die mit schaltbarer Feldelektrode ausgestatteten Zellen haben. Durch Variation der Dotierung kann eine geringfügig geringere Durchbruchsspannung erreicht werden. Es ist auch möglich, durch Variation der geometrischen Abmessungen die Durchbruchsspannung abzusenken.
  • Da ein Durchbruchssensor beispielsweise den gleichen Fertigungstoleranzen und Temperaturschwankungen wie das eigentliche Halbleiterbauelement unterworfen ist, genügt es, wenn die Durchbruchsspannung des Durchbruchssensor nur geringfügig unterhalb der Durchbruchsspannung der Lastzellen liegt, da beide Durchbruchsspanungen sich im gleichen Verhältnis ändern. Dadurch kann das Umschalten der Feldelektrode bei sehr hohen Sperrspannungen erfolgen.
  • Bei den Ausführungsformen nach 14 bis 20 sollte dagegen immer ein zusätzlicher Sicherheitsbereich berücksichtigt werden, damit auch bei Schwankung der Durchbruchsspannung des Halbleiterbauelements, verursacht durch Herstellungstoleranzen usw., ein rechtzeitiges Schalten der Feldelektroden gesichert ist. Beispielsweise sollten die Zenerdiode und/oder DIAC so ausgebildet werden, dass auch bei Schwankungen während der Herstellung, die zu einer leichten Veränderung der Durchbruchsspannungen führen können, immer gewährleistet ist, dass der Durchbruch von a nach b verschoben wird, d. h. das Schalten erfolgt bereits bei einer Schwellspannung, die hinreichend kleiner ist als die nominal Durchbruchsspannung der Lastzellen.
  • Bei den Ausführungsformen nach 21 bis 23 ist dieser Sicherheitsbereich nicht erforderlich, denn Fertigungsschwankungen wirken sich auch im gleichen Maße auf das Sensorelement aus, so dass dessen Durchbruchsspannung den Schwankungen folgt.
  • Bei der in 21 gezeigten Ausführungsform wird als Durchbruchssensor ein MOSFET T2 verwendet, der in das Halbleiterbauelement, beispielsweise in das Zellenfeld oder das periphere Gebiet integriert ist. Die Absenkung der Durchbruchsspannung von T2 kann durch Veränderung der Geometrie und/oder durch Variation der Dotierung der am Durchbruch beteiligten Schichten erfolgen. Der Durchbruchssensor, hier als T2 bezeichnet, ist hier so geschaltet, dass sein Feldelektrodenpotential gleich seinem Sourcepotential ist. Der Durchbruch des Durchbruchssensor T2 wird hier als Spannungsabfall über den Widerstand R detektiert, der von der Funktionseinheit F ausgewertet wird. Gleichzeitig wirkt der Widerstand R als Strombegrenzung für den Durchbruchssensor T2. Mit T1 ist hier der Lasttransistor bezeichnet, dessen Feldelektrode FP geschaltet werden soll. Es versteht sich von selbst, dass einige oder ggf. auch alle Zellen des Lasttransistors jeweils eine schaltbare Feldelektrode aufweisen können.
  • Günstig ist es, wenn das Feldelektrodenpotential des Durchbruchssensors T2 ebenfalls geschaltet werden kann. Dies ist in 22 gezeigt. Dadurch wird auch beim Durchbruchssensor T2 ein Durchbruch beim Durchbruchsort a vermieden und so der Einbau von Ladungsträger in die Feldisolationsschicht des Durchbruchssensor T2 verhindert. Die Durchbruchsspannung des Durchbruchssensor T2 verändert sich somit nicht über die Lebensdauer des Halbleiterbauelements.
  • Es ist auch möglich, die Feldelektrode FP des Durchbruchssensor T2 separat anzusteuern. Da hierdurch auch die Durchbruchsspannung des Durchbruchssensor T2 analog zur Kurve in 13 geändert wird, führt dies zu einem vorzeitigen Durchbruch des Durchbruchssensors, so dass das Umschalten bei entsprechend geringerer Spannung erfolgt. Die Durchbruchsspannung des Durchbruchssensors T2 wird also durch Schalten seiner Feldelektrode FP abgesenkt. Der Durchbruchssensor T2 wird durch Ansteuerung seiner Feldelektrode FP so gesteuert, dass er vor den Lastzellen T1 durchbricht und dadurch ein Umschalten von deren Feldelektroden bewirkt. In diesem Fall ist es möglich, den Durchbruchssensor T2 mit gleicher Geometrie und Dotierung wie den Lasttransistor bzw. Lastzellen T1 auszubilden. Der Durchbruchssensor T2 kann aber auch, wie bereits oben dargelegt, eine im Vergleich zum Lasttransistor T1 geringere Durchbruchsspannung aufweisen, beispielsweise durch Variation der Geometrie und/oder Dotierung. Aus Kostengründen wird typischerweise die Geometrie verändert.
  • Das Umschalten des Feldelektrodenpotentials des Durchbruchssensors T2 kann von der Funktionseinheit F gesteuert werden, welche den Stromfluss durch den Durchbruchssensor T2 registriert. Zusätzlich oder alternativ ist es möglich, dass das Umschalten des Feldelektrodenpotentials des Durchbruchssensors T2 auch extern initiiert werden kann. Dadurch kann ein Durchbruch des Durchbruchssensors T2, und damit ein Schalten der Feldelektroden der Lastzellen, auch durch andere Ereignisse zusätzlich gesteuert werden. Dies wird weiter unten an Hand des Schaltens einer induktiven Last beschrieben, wobei dort ein Umschalten der Feldelektroden bereits zu einem sehr frühen Stadium erfolgt, bei dem die Source-Drain-Sperrspannung noch nicht in den Bereich eines Lawinendurchbruchs gestiegen ist. Die Funktionseinheit F und/oder die Feldelektrode FP des Durchbruchssensor T2 können daher mit einem externen Anschluss verbunden sein.
  • Die in 21 und 22 gezeigte Funktionseinheit F übernimmt dabei die Registrierung des Durchbruchs des Durchbruchssensor T2 und das Umschalten der Feldelektroden FP. Die Funktionseinheit F kann eine separate oder ebenfalls integrierte Ansteuereinheit sein.
  • In 23 ist eine Ausführungsform dargestellt, bei der die Feldelektrode des Durchbruchssensors T2 zusammen mit der Feldelektrode des Lasttransistors T1 geschaltet wird. Dadurch kann eine Verbindung zwischen Ansteuereinheit F und Durchbruchssensor T2, d. h. dem als MOSFET ausgebildeten Sensorzelle, eingespart werden. Alternativ kann der in 23 als Stromquelle SQ ausgebildete Pulldown auch als Widerstand ausgebildet sein. Die Stromquelle SQ als auch der Widerstand können in das Halbleiterbauelement oder die Ansteuereinheit, die auch extern sein kann, integriert sein. Die Kennlinie der Ansteuerung der Ausführungsformen von 21 bis 23 kann ebenfalls wieder sprunghaft (Kurve 8), mit Hysterese (Kurven 8 und 9) oder auch kontinuierlich (Kurve 7), wie in 14B dargestellt, sein.
  • Die Funktionseinheit F kann einen optionalen Steueranschluss 400 aufweisen, der beispielsweise mit dem weiter oben beschriebenen Steuerpad 73 verbunden sein kann. Dadurch lässt sich die Funktionseinheit F extern ansteuern, beispielsweise wie im Zusammenhang mit 24A und B beschrieben. Die Funktionseinheit F kann auch wahlweise mit dem Drainpotential oder sogar mit V+ verbunden sein, damit die Funktionseinheit F die Feldelektroden FP mit einer entsprechenden Spannung beaufschlagen kann. Die wahlweise Verbindung zum Drainpotential oder V+ sind als gestrichelte Verbindungen in den Figuren eingezeichnet. Grundsätzlich genügt es, wenn die Feldelektroden mit einem zwischen Source- und Drainpotential liegenden Potential beaufschlagt werden, sofern dieses Potential ein sicheres Umschalten des Durchbruchsorts gewährleistet.
  • Die oben vorgestellten Ausführungsformen des Schaltelements können, beispielsweise in Abhängigkeit von der jeweiligen Technologie und dem Typ des Halbleiterbauelements, teilweise oder vollständig monolithisch in das Halbleiterbauelement integriert werden. Es ist auch möglich, das Schaltelement extern bereitzustellen und lediglich auf einem gemeinsamen Träger mit dem Halbleiterbauelement zu integrieren.
  • Beispielsweise können alle der oben dargestellten Ausführungsformen monolithisch in ein POWER-BiCMOS Halbleiterbauelement integriert werden.
  • In einer reinen DMOS Technologie können durch Hinzufügen beispielsweise einer Polysiliziumschicht, wie beispielsweise in 25 gezeigt, die zur Herstellung des Schaltelements benötigten Komponente, d. h. beispielsweise ein DIAC, eine Zenerdiode und ein Widerstand, integriert werden.
  • Bei Halbleiterbauelementen, die Polysiliziumschichten aufweisen, kann alternativ auch das in Gräben befindliche Polysilizium zur Ausbildung der Komponenten, bzw. eines Teils davon, verwendet werden.
  • Bei der monolithischen Integration kann bei geeigneter Dimensionierung und Dotierung von Z-Diode und DIAC eine ähnliche Temperaturabhängigkeit wie die das Last-MOSFETs erreicht werden, so dass auch hier der Einfluss der Temperatur auf das Durchbruchsverhalten zumindest teilweise berücksichtigt wird. Auf diese Weise ist ein Leistungs-MOSFET oder Leistungs-IGBT herstellbar, der wie vergleichbare herkömmliche Leistungsbauelemente lediglich drei Anschlüsse aufweist, aber eine erhöhte Robustheit hinsichtlich des repetitiven Lawinendurchbruchs (avalanche breakdown) hat.
  • Das Umschalten kann für alle Feldelektroden, insbesondere der Lastzellen, oder auch nur für einen Teil dieser erfolgen.
  • Im Zusammenhang mit 24A und 24B soll nachfolgend ein an das Schalten des Halbleiterbauelements gekoppeltes Schalten der Feldelektroden beschrieben werden. 24A gibt dazu eine Prinzipdarstellung von zu schaltendem Halbleiterbauelement, induktiver Last L und ohmscher Last R. ID ist der Laststrom und VDS die Source-Drain-Spannung. Am Gateanschluss G liegt ein Schaltsignal an, beispielsweise ein Rechteckimpuls.
  • 24B zeigt dazu den zeitlichen Verlauf des Schaltsignals am Gateanschluss, des Source-Drain-Spannung VDS, des Laststroms bzw. des durch das Halbleiterbauelement fließenden Stroms ID sowie der an der Feldelektrode des Halbleiterbauelements anliegenden Spannung. Das hier gezeigte Schaltverhalten gilt für das Schalten induktiver Lasten, kann jedoch auf das Schalten verschiedenster Lasten ausgedehnt werden.
  • Bei induktiven Lasten tritt beim Ausschalten des Halbleiterbauelements, d. h. beim Umschalten von Durchlass- in Sperrrichtung, eine Spannungsspitze auf. Diese äußert sich in einer Überhöhung von VDS, wie in 24B gezeigt, zum Zeitpunkt t2, in dem das Halbleiterbauelement, im vorliegenden Fall beispielsweise ein MOSFET, in den Sperrzustand geschaltet wird. Erst nach Abklingen des Laststroms ID zum Zeitpunkt t3 sinkt VDS auf V+, d. h. auf die nominale Sperrspannung. In derartigen Fällen kann es zu einem transienten Lawinendurchbruch auf Grund der kurzzeitig überhöhten Source-Drain-Spannung zwischen t2 und t3 kommen. Kurz vor dem Sperren des Halbleiterbauelements kann daher die an den Feldelektroden anliegende Spannung VFP geschaltet werden, um sicher vom Durchbruchsort auf den Durchbruchsort b, wie in 4A und 4B dargestellt, umzuschalten. Die Feldelektroden können auch mit einem gewissen zeitlichen Abstand zum Sperren des Halbleiterbauelements wieder zurückgeschaltet werden.
  • Beim Einschalten von induktiven Lasten zum Zeitpunkt t1 werden derartige Spannungspitzen nicht beobachtet, so dass dort einvorzeitiges Schalten der Feldelektroden nicht erforderlich ist.
  • Das "vorzeitige" Schalten der Feldelektroden kurz vor dem Zeitpunkt t2 kann beispielsweise wie im Zusammenhang mit 22 erläutert, durch extern getriggertes Schalten der Feldelektrode des Durchbruchssensor T2 erfolgen. Selbstverständlich ist es auch möglich, das vorzeitige Schalten anders zu realisieren. Das vorzeitige Schalten kann beispielsweise um eine Zeitspanne Δt von etwa 20 ns bis etwa 100 ms und insbesondere von etwa 100 ns bis etwa 10 ms erfolgen. Das vorzeitige Schalten ist applikationsabhängig, so dass auch noch kürzere oder auch längere Zeitspannen als die angegebenen möglich sind. Die oben vorgestellten Schaltelemente und deren konkrete Realisierung können als externe Baugruppe, wie bereits dargelegt, ausgebildet werden. In diesem Fall umfasst das Halbleiterbauelement zusätzlich noch ein Steuerpad, mit dem die schaltbaren Feldelektroden verbunden sind. Das Schaltsignal wird daher extern zugeführt.
  • Alternativ oder zusätzlich kann die Ansteuerung über einen Durchbruchssensor erfolgen, dessen Durchbruchsspannung im gleichen Masse wie die Durchbruchsspannung des Halbleiterbauelements auf Grund von Fertigungstoleranzen und Temperaturschwankungen schwankt. Der Durchbruchssensor ist günstigerweise in das Halbleiterbauelement monolithisch integriert. Der "Durchbruch" des Durchbruchssensors kann weiterhin durch geeignetes Schalten seiner Feldelektrode, beispielsweise durch ein externes Signal, getriggert werden, wodurch das Schalten der Feldelektroden des Halbleiterbauelements bewirkt wird. Dadurch ist es möglich, dass ein Schalten der Durchbruchseigenschaften des Halbleiterbauelements nicht nur dann erfolgt, wenn die Sperrspannung einen kritischen Wert übersteigt, sondern auch zu im Prinzip beliebig anderen Zeitpunkten.
  • Es können alle Feldelektroden, oder nur eine Teilmenge davon, geschaltet werden. Beispielsweise genügt es, wenn nicht mehr als 50% aller Feldelektroden geschaltet wird. In vielen Fällen können es auch deutlich weniger sein.
  • Weiterhin kann, wie oben dargelegt, wird ein dynamisches Schalten der Durchbruchseigenschaften ermöglicht, dass beispielsweise bei bestimmten Schaltzuständen erfolgt. Oben wurde dies am Beispiel des Ausschaltens einer induktiven Last dargelegt, wobei dort kurz vor dem Beginn des Ausschaltens bis zum vollständigen Abschalten des MOSFETs alle oder ein Teil der Feldelektroden auf ein Potential geschaltet werden, dass zwischen Source- und Drainpotential liegt.
  • Darüber hinaus kann das Schaltelement so ausgelegt sein, dass es im Sperrfall nur bei Überschreiten einer gewissen Schwellsperrspannung, beispielsweise bei einem Wert, der etwa 85% der Nominalsperrspannung entspricht, ein Umschalten der Feldelektroden bewirkt. Dadurch erfolgt ein Umschalten nur zu diesen Zeitpunkten, so dass ansonsten das Halbleiterbauelement nicht in seinen elektrischen Eigenschaften modifiziert ist. Die Feldelektroden werden daher nur vorübergehend, typischerweise im zeitlichen Zusammenhang mit einem drohenden Durchbruch, umgeschaltet.
  • Zusammengefasst ermöglicht das in bestimmten Ausführungsformen beschriebene Halbleiterbauelement die dynamische Änderung seiner elektrischen Eigenschaften durch vorübergehendes Anlegen eines elektrischen Potentials, das im Wesentlichen dem Drainpotential entsprechen kann, an Feldelektroden ausgewählter Gräben. Diese Feldelektroden werden mit einem Schaltelement verbunden, das dafür ausgelegt ist, zwischen zwei elektrischen Potentialen umzuschalten. Hierdurch kann der Ort eines Lawinendurchbruchs von den Böden der Gräben zu den Kontaktregionen verlagert werden. Anders ausgedrückt, kann das Halbleiterbauelement zwischen Dichtgrabenregime und Feldelektrodenregime umgeschaltet werden.
  • Allgemeiner ausgedrückt, wird eine umschaltbare Feldelektrode in der Nähe eines pn-Übergangs angeordnet, um die Durchbrucheigenschaften dieses pn-Übergangs zu ändern. Die Feldelektrode wird zwischen elektrischen Potentialen umgeschaltet, die durch ein Schaltelement angelegt werden können.
  • Eine Steuerkontaktstelle (Steuerpad), die elektrisch mit der neben dem pn-Übergang angeordneten Feldelektrode oder den Feldelektroden der umschaltbaren Gräben verbunden ist und die an dem Halbleiterbauelement angeordnet ist, ermöglicht das Anlegen verschiedener elektrischer Potentiale mittels des Schaltelements.
  • Um die Zuverlässigkeit des Halbleiterbauelements zu verbessern und um sicherzustellen, dass der Lawinendurchbruch in der Nähe der Kontaktregion auftritt, sollte der obere Rand der Feldelektrode der umschaltbaren Gräben oberhalb des unteren Rands der Kontaktregion angeordnet werden.
  • Des Weiteren sollte die Gate-Feld-Isolationsschicht der umschaltbaren Gräben so angepasst werden, dass sie dem während des Anlegens des Drainpotentials an die Feldelektrode auftretenden hohen elektrischen Feld widersteht. Die Gate-Feld-Isolationsschicht der umschaltbaren Gräben ist in der Regel dicker als die Gate-Feld-Isolationsschicht der anderen Gräben.
  • Das hier beschriebene Halbleiterbauelement ist nicht auf Leistungsanwendungen beschränkt, sondern kann für jede beliebige Anwendung verwendet werden, für die eine Änderung der elektrischen Eigenschaften gewählter Gräben erwünscht ist.
  • Die obige schriftliche Beschreibung verwendet spezifische Ausführungsformen, um die Erfindung einschließlich der besten Ausführungsart zu offenbaren und auch, um es jeglichen Fachleuten zu ermöglichen, die Erfindung herzustellen und zu benutzen. Obwohl die Erfindung im Hinblick auf verschiedene spezifische Ausführungsformen beschrieben wurde, ist für Fachleute erkennbar, dass die Erfindung mit Modifikationen innerhalb des Gedankens und Schutzumfangs der Ansprüche ausgeübt werden kann. Insbesondere können sich gegenseitig nicht ausschließende Merkmale der oben beschriebenen Ausführungsformen miteinander kombiniert werden. Der patentierbare Schutzumfang wird durch die Ansprüche definiert und kann weitere Beispiele umfassen, die Fachleuten einfallen. Solche weiteren Beispiele sollen in den Schutzumfang der Ansprüche fallen, wenn sie Strukturelemente aufweisen, die nicht von der wörtlichen Sprache der Ansprüche verschieden sind, oder wenn sie äquivalente Strukturelemente mit unwesentlichen Unterschieden in Bezug auf die wörtlichen Sprachen der Ansprüche enthalten. Die beiliegenden Ansprüche stellen einen ersten nicht bindenden Versuch dar, die Erfindung allgemein zu beschreiben.
    • 1
    Halbleiterbauelement
    2
    Halbleitersubstrat
    3
    Verschiebung des Durchbruchsorts
    4
    Last
    5, 6
    Schaltpunkte
    7, 8, 9
    Kennlinie
    10
    erster Graben
    20
    zweiter Graben
    11, 21
    Gateelektrode
    12, 22
    Feldelektrode
    13, 23
    Gateisolationsschicht/GOX
    14, 24
    Feldisolationsschicht/FOX
    15, 25
    Gate-Feld-Isolationsschicht/POLOX
    16, 26
    unterer Rand der Gateelektrode
    17, 27
    oberer Rand der Feldelektrode
    31
    erste Dotierungsregion/Sourceregion
    32
    zweite Dotierungsregion/Drainregion/Emitterregion
    33
    dritte Dotierungsregion/Bodyregion
    34
    vierte Dotierungsregion/Driftregion
    35
    erster pn-Übergang
    36
    zweiter pn-Übergang
    37
    hochdotierte Region
    40
    Kontaktregion/Poly-Plug
    41
    unteres Ende der Kontaktregion 40
    51
    erste Oberfläche
    52
    zweite Oberfläche
    54
    Messstruktur
    55
    isoelektrische Potentiallinie
    60
    Schaltelement
    61
    erster Eingangsanschluss
    62
    zweiter Eingangsanschluss
    63
    Ausgangsanschluss
    64
    Steueranschluss
    70
    gemeinsames Substrate oder Träger
    71
    Kontaktstelle/Kontaktpad/Sourcekontakt
    72
    Drainkontakt/Emitterkontakt
    73
    Steuerkontaktstelle/Steuerpad
    74
    Isolationsschicht
    75
    Bonddraht
    80
    Halbleiterbauelement
    81
    Halbleitersubstrat
    82
    Dotierungsregion
    83
    Kontaktschicht
    84
    Anschluss
    85
    Kontaktschicht
    86
    Anschluss
    87
    Durchbruchsanfällige Region
    88
    Region mit geradem pn-Übergang
    89
    pn-Übergang
    90
    Feldelektrode
    91
    Ausgangsanschluss
    92
    Steueranschluss
    93
    Schaltelement
    94, 95
    Eingangsanschluss
    96
    Graben
    97
    isolierende Schicht
    98, 99
    pn-Region
    101, 201
    Halbleiterbauelement
    110, 210
    erster Graben
    111, 211
    Gateelektrode
    112, 212
    Feldelektrode
    131, 213
    erste Dotierungsregion/Sourceregion
    132, 232
    zweite Dotierungsregion/Drainregion/Emitterregion
    133, 233
    dritte Dotierungsregion/Bodyregion
    134, 234
    vierte Dotierungsregion/Driftregion
    137, 237
    hochdotierte Region
    140, 240
    Kontaktregion/Poly-Plug
    154, 254
    Mesastruktur
    302
    Halbleitersubstrat
    310
    erster Graben
    311
    Gateelektrode
    312
    Feldelektroden auf Sourcepotential
    320
    zweiter Graben
    322
    schaltbare Feldelektrode
    323
    Drainregion
    334
    Driftregion
    338
    p-Wanne
    339
    n-Wanne
    356
    erste Zwischenoxidschicht
    357
    zweite Zwischenoxidschicht
    358
    Polysiliziumschicht
    358a
    p-Bereich
    358b
    n-Bereich
    358c
    pn-Übergang
    360
    Schaltelement
    371
    Sourcemetallisierung
    376
    laterale Metallisierung
    400
    Steueranschluss
    d1, d2
    Abstand
    C
    Kapazität
    D
    Drainpotential/Drain
    DIAC
    DIAC
    G
    Gate
    ID
    Laststrom
    F
    Funktionseinheit
    FP
    Feldelektrode
    PG
    Peripheres Gebiet
    R
    Widerstand
    S
    Sourcepotential/Source
    SQ
    Spannungsquelle
    T1
    Halbleiterbauelement/Lastzelle
    T2
    Durchbruchssensor/Sensorzelle
    t1, t2, t3
    Zeitpunkte
    ZD
    Zenerdiode
    ZF
    Zellenfeld
    VDS
    Source-Drain-Spannung
    VFP
    Feldelektrodenspannung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - DE 102005041358 A1 [0004]

Claims (36)

  1. Halbleiterbauelement, umfassend: – ein Halbleitersubstrat (2); – mindestens einen in dem Halbleitersubstrat (2) angeordneten pn-Übergang (36); – mindestens eine mindestens neben einem Teil des pn-Übergangs angeordnete Feldelektrode (22), wobei die Feldelektrode (22) von dem Halbleitersubstrat (2) isoliert ist; und – ein elektrisch mit der Feldelektrode (22) verbundenes Schaltelement (60), das dafür ausgelegt ist, selektiv und dynamisch ein erstes elektrisches Potential oder ein zweites elektrisches Potential, das von dem ersten elektrischen Potential verschieden ist, an die Feldelektrode (22) anzulegen, um die Lawinendurchbrucheigenschaften des pn-Übergangs zu verändern.
  2. Halbleiterbauelement nach Anspruch 1, wobei der pn-Übergang eine für Durchbruch anfällige Region umfasst und wobei die Feldelektrode (22) mindestens neben der für Durchbruch anfälligen Region des pn-Übergangs angeordnet ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei das Schaltelement (60) einen Steueranschluss (64) zum Steuern des Schaltelements umfasst.
  4. Halbleiterbauelement nach einen dem Ansprüche 1 bis 3, ferner mit einer in dem Halbleitersubstrat (2) angeordneten Dotierungsregion, wobei die Dotierungsregion den pn-Übergang (36) mit einer angrenzenden Region in dem Halbleitersubstrat (2) bildet, und ferner mit einer Kontaktstelle bzw. Kontaktpad (71) in elektrischer Verbindung mit der Dotierungsregion und einer Steuerkontaktstelle bzw. Steuerpad (73) in elektrischer Verbindung mit der Feldelektrode (22).
  5. Halbleiterbauelement nach einen dem Ansprüche 1 bis 4, ferner mit einer Sourceregion (31), einer Bodyregion (33) und einer Driftregion (34), wobei die Body- und Driftregion den pn-Übergang bilden, und ferner mit einer neben der Bodyregion angeordneten Gateelektrode (11).
  6. Halbleiterbauelement nach einen dem Ansprüche 1 bis 5, ferner mit einem in dem Halbleitersubstrat (2) gebildeten Graben (20), wobei die Feldelektrode (22) in dem Graben angeordnet ist.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei das Schaltelement zumindest ein bipolares Triggerelement (ZD) umfasst, dass mindestens zwei entgegengesetzt dotierte und aneinander angrenzende Halbleiterbereiche aufweist, die mindestens einen pn-Übergang bilden, und/oder zumindest ein bipolares Triggerelement (DIAC) umfasst, dass mindestens drei alternierend dotierte und angrenzende Halbleiterbereiche aufweist, die mindestens zwei in Reihe geschaltete pn-Übergänge bilden.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, wobei das Schaltelement einen Durchbruchssensor (T2) umfasst, der eine Durchbruchsspannung aufweist, die geringfügig geringer ist als die Durchbruchsspannung des pn-Übergangs (36).
  9. Halbleiterbauelement nach Anspruch 8, wobei der Durchbruchssensor (T2) eine schaltbare Feldelektrode (FP) umfasst.
  10. Halbleiterbauelement, umfassend: – ein Halbleitersubstrat (2) mit einer ersten Oberfläche (51) und einer gegenüber der ersten Oberfläche angeordneten zweiten Oberfläche (52); – eine in dem Halbleitersubstrat (2) an der ersten Oberfläche (51) gebildete erste Dotierungsregion (31); – eine in dem Halbleitersubstrat (2) an der zweiten Oberfläche (52) gebildete zweite Dotierungsregion (32); – mindestens einen in dem Halbleitersubstrat (2) gebildeten ersten Graben (10), der sich von der ersten Oberfläche (51) in das Halbleitersubstrat (2) erstreckt, wobei der erste Graben (10) eine Gateelektrode (11) und eine Feldelektrode (12) umfasst; – mindestens einen in dem Halbleitersubstrat (2) gebildeten zweiten Graben (20), der sich von der ersten Oberfläche (51) in das Halbleitersubstrat (2) erstreckt, wobei der zweite Graben (20) lateral vom ersten Graben (10) beabstandet ist und mindestens eine Feldelektrode (22) umfasst; und – ein elektrisch mit der Feldelektrode (22) des zweiten Grabens (20) verbundenes Schaltelement (60), das dafür ausgelegt ist, selektiv und dynamisch ein erstes elektrisches Potential, das im Wesentlichen dem elektrischen Potential der ersten Dotierungsregion (31) entspricht, oder ein zweites elektrisches Potential, das im Wesentlichen dem elektrischen Potential der zweiten Dotierungsregion (32) entspricht, an die Feldelektrode (22) des zweiten Grabens (20) anzulegen.
  11. Halbleiterbauelement nach Anspruch 10, wobei das Schaltelement (60) dafür ausgelegt ist, die Feldelektrode (22) des zweiten Grabens (20) selektiv mit der ersten oder der zweiten Dotierungsregion zu verbinden.
  12. Halbleiterbauelement nach Anspruch 10 oder 11, wobei die Feldelektrode (12) des ersten Grabens (10) elektrisch mit der ersten Dotierungsregion (31) verbunden ist.
  13. Halbleiterbauelement nach einen dem Ansprüche 10 bis 12, wobei das Halbleiterbauelement eine Steuerkontaktstelle bzw. Steuerpad (73) umfasst, die bzw. das sich in elektrischer Verbindung mit der Feldelektrode (22) des zweiten Grabens (20) befindet, wobei das Schaltelement (60) elektrisch mit der Steuerkontaktstelle bzw. Steuerpad (73) verbunden ist.
  14. Halbleiterbauelement nach einen dem Ansprüche 10 bis 13, wobei der zweite Graben (20) ferner eine Gateelektrode (21) umfasst und die ersten und zweiten Gräben jeweils eine Gateisolationsschicht (13, 23) zum elektrischen Isolieren der jeweiligen Gateelektroden (11, 21) vom Halbleitersubstrat (2) umfassen.
  15. Halbleiterbauelement nach Anspruch 14, wobei die Gateisolationsschicht (23) des zweiten Grabens (20) dicker als die Gateisolationsschicht (13) des ersten Grabens (10) ist.
  16. Halbleiterbauelement nach einen dem Ansprüche 10 bis 15, ferner mit einer dritten Dotierungsregion (33) in Kontakt mit der ersten Dotierungsregion (31), wobei die dritte Dotierungsregion (33) einen der ersten Dotierungsregion entgegengesetzten Leitfähigkeitstyp aufweist.
  17. Halbleiterbauelement nach Anspruch 16, wobei im Halbleitersubstrat (2) zwischen benachbarten Gräben eine Kontaktregion (40) zur Bereitstellung einer elektrischen Verbindung zum dritten Dotierungsregion (33) gebildet wird.
  18. Halbleiterbauelement nach Anspruch 17, wobei die Feldelektrode (22) des zweiten Grabens (20) einen oberen Rand (27) umfasst, der der ersten Oberfläche (51) zugewandt ist und der oberhalb eines unteren Endes (41) der Kontaktregion (40) angeordnet ist.
  19. Halbleiterbauelement nach einem der Ansprüche 10 bis 18, wobei das Halbleiterbauelement weiterhin einen Durchbruchssensor (T2) aufweist, der in einem im Halbleitersubstrat gebildeten dritten Graben ausgebildet ist, wobei das Schaltelement (60) den Durchbruchssensor umfasst.
  20. Halbleiterbauelement nach Anspruch 19, wobei der Durchbruchssensor (T2) eine schaltbare Feldelektrode (FP) aufweist, die im dritten Graben unterhalb einer Gateelektrode angeordnet ist.
  21. Halbleiterbauelement, umfassend: – ein Halbleitersubstrat (2) mit einer ersten Oberfläche (51) und einer gegenüber der ersten Oberfläche (51) angeordneten zweiten Oberfläche (52); – eine in dem Halbleitersubstrat (2) an der ersten Oberfläche (51) gebildete erste Dotierungsregion (31); – eine in dem Halbleitersubstrat (2) an der zweiten Oberfläche (52) gebildete zweite Dotierungsregion (32); – mindestens einen in dem Halbleitersubstrat (2) gebildeten ersten Graben (10), der sich von der ersten Oberfläche (51) in das Halbleitersubstrat erstreckt, wobei der erste Graben (10) mindestens eine Gateelektrode (11) umfasst; – mindestens einen in dem Halbleitersubstrat gebildeten zweiten Graben (20), der sich von der ersten Oberfläche (51) in das Halbleitersubstrat (2) erstreckt, wobei der zweite Graben (20) lateral vom ersten Graben (10) beabstandet ist und mindestens eine Feldelektrode (22) umfasst; – eine mit der ersten Dotierungsregion (31) elektrisch verbundene Kontaktstelle bzw. Kontaktpad (71); und – eine mit der Feldelektrode (22) des zweiten Grabens (20) elektrisch verbundene Steuerkontaktstelle bzw. Steuerpad (73).
  22. Halbleiterbauelement nach Anspruch 21, ferner mit einem Schaltelement (60), das dafür ausgelegt ist, die Feldelektrode (22) des zweiten Grabens (20) selektiv mit der ersten oder der zweiten Dotierungsregion (31, 32) zu verbinden, wobei das Schaltelement (60) elektrisch mit der Steuerkontaktstelle bzw. Steuerpad (73) verbunden ist.
  23. Verfahren zum Betreiben eines Halbleiterbauelements, aufweisend: – Bereitstellen eines Halbleiterbauelements, das folgendes umfasst: ein Halbleitersubstrat (2) mit mindestens einem in dem Halbleitersubstrat angeordneten pn-Übergang (36), mindestens eine mindestens neben einem Teil des pn-Übergangs (36) angeordnete Feldelektrode (22), wobei die Feldelektrode (22) vom Halbleitersubstrat (2) isoliert ist; – Betreiben des pn-Übergangs mindestens vorübergehend im Rückwärtsmodus bzw. Sperrmodus; – Anlegen eines ersten elektrischen Potentials an die Feldelektrode (22); und – vorübergehendes Trennen der Feldelektrode (22) vom ersten elektrischen Potential und Anlegen eines zweiten elektrischen Potentials an die Feldelektrode (22), so dass die Lawinendurchbrucheigenschaften des pn-Übergangs verändert werden.
  24. Verfahren nach Anspruch 23, wobei das zweite elektrische Potential wiederholt vorübergehend an die Feldelektrode (22) angelegt wird.
  25. Verfahren nach Anspruch 23 oder 24, wobei das zweite elektrische Potential kurz vor dem Auftreten eines Lawinendurchbruchs an die Feldelektrode (22) angelegt wird.
  26. Verfahren zum Betreiben eines Halbleiterbauelements, aufweisend: – Bereitstellen eines Halbleiterbauelements, das folgendes umfasst: ein Halbleitersubstrat (2) mit mindestens einem in dem Halbleitersubstrat angeordneten pn-Übergang (36), mindestens eine mindestens neben einem Teil des pn-Übergangs (36) angeordnete Feldelektrode (22), wobei die Feldelektrode (22) vom Halbleitersubstrat (2) isoliert ist; – Anlegen eines ersten elektrischen Potentials an die Feldelektrode (22) und Betreiben des Halbleiterbauelements in elektrisch leitenden Zustand bei angelegtem ersten Potential; – vorübergehendes Trennen der Feldelektrode (22) vom ersten elektrischen Potential und Anlegen eines zweiten elektrischen Potentials an die Feldelektrode (22), – nachfolgendes Umschalten des Halbleiterbauelements in den elektrisch nichtleitenden Zustand, und – nachfolgendes Anlegen des ersten elektrischen Potentials an die Feldelektrode (22).
  27. Verfahren zum Herstellen eines Halbleiterbauelements, aufweisend: – Bereitstellen eines Halbleitersubstrats (2); – Bilden mindestens eines pn-Übergangs (36) im Halbleitersubstrat (2); – Bilden mindestens einer mindestens neben einem Teil des pn-Übergangs (36) angeordneten Feldelektrode (22), wobei die Feldelektrode (22) vom Halbleitersubstrat (2) isoliert ist; und – Bilden eines Schaltelements (60) in elektrischer Verbindung mit der Feldelektrode (22).
  28. Verfahren nach Anspruch 27, wobei das Halbleitersubstrat eine erste Oberfläche (51) und eine gegenüber der ersten Oberfläche (51) angeordnete zweite Oberfläche (52) umfasst, wobei das Verfahren ferner aufweist: – Bilden mindestens eines ersten und eines vom ersten Graben (10) beabstandeten zweiten Grabens (20) im Halbleitersubstrat (2) an der ersten Oberfläche (51); – Bilden mindestens jeweiliger Feldelektroden (12, 22) in den ersten und zweiten Gräben (10, 20); und – Bilden einer ersten Dotierungsregion (31) im Halbleitersubstrat (2) an der ersten Oberfläche (51), einer zweiten Dotierungsregion (32) im Halbleitersubstrat (2) an der zweiten Oberfläche (52) und einer dritten Dotierungsregion (33) in Kontakt mit der ersten Dotierungsregion (31) und zwischen der ersten und der zweiten Dotierungsregion, wobei die dritte Dotierungsregion (33) einen der ersten Dotierungsregion entgegengesetzten Leitfähigkeitstyp aufweist und an den pn-Übergang angrenzt.
  29. Verfahren nach Anspruch 28, ferner aufweisend: – Bilden einer Kontaktregion (40) im Halbleitersubstrat (2) zwischen angrenzenden Gräben zur Bereitstellung einer elektrischen Verbindung mit der dritten Dotierungsregion (33); und – Bilden der Feldelektrode (22) des zweiten Grabens (20) dergestalt, dass sie einen oberen Rand (27) umfasst, der oberhalb eines unteren Endes (41) der Kontaktregion (40) angeordnet ist.
  30. Verfahren nach Anspruch 28 oder 29, wobei die ersten und zweiten Gräben (10, 20) jeweils dergestalt gebildet werden, dass sie eine Gateisolationsschicht (13, 23) zum elektrischen Isolieren der jeweiligen Gateelektroden (11, 21) vom Halbleitersubstrat (2) umfassen, wobei die Gateisolationsschicht (23) des zweiten Grabens (20) mindestens teilweise dicker als die Gateisolationsschicht (13) des ersten Grabens (10) gebildet wird.
  31. Verfahren nach einem der Ansprüche 27 bis 30, ferner aufweisend: – Bilden einer Steuerkontaktstelle bzw. Steuerpads (73), die bzw. das elektrisch mit der Feldelektrode (22) verbunden ist.
  32. Leistungsbauelement, umfassend: – ein Halbleitersubstrat (2) in dem eine Vielzahl von Lastzellen (T1) ausgebildet sind, wobei mindestens einige dieser Lastzellen jeweils eine Feldelektrode (FP) aufweisen, die in Gräben angeordnet sind; und – ein Schaltelement (60) mit – mindestens einer Sensorzelle (T2), die in einem weiteren Graben angeordnet ist, wobei die Sensorzelle (T2) eine Durchbruchsspannung aufweist, die geringer ist als die Durchbruchsspannung der Lastzellen (T1); und – einer Funktionseinheit (F), die angepasst ist, einen Durchbruch der Sensorzelle (T2) zu registrieren, wobei die Funktionseinheit (F) angepasst ist, wenigstens einen Teil der Feldelektroden (FP) der Lastzellen (T1) bei Durchbruch der Sensorzelle (T2) mit einem vorgegebenen elektrischen Potential zu beaufschlagen.
  33. Leistungsbauelement nach Anspruch 32, wobei die Sensorzelle (T2) eine schaltbare Feldelektrode aufweist.
  34. Leistungsbauelement nach Anspruch 33, wobei die schaltbare Feldelektrode der Sensorzelle (T2) mit einem Steueranschluss verbunden ist, über den die Feldelektrode extern angesteuert werden kann.
  35. Leistungsbauelement nach Anspruch 33, wobei die schaltbare Feldelektrode der Sensorzelle (T2) von der Funktionseinheit (F) angesteuert wird.
  36. Leistungsbauelement nach einem der Ansprüche 32 bis 35, wobei die Funktionseinheit (F) einen Steueranschluss (400) aufweist.
DE102008063208.2A 2007-12-26 2008-12-29 Halbleiterbauelement, Verfahren zum Betrieb eines Halbleiterbauelements und Verfahren zur Herstellung eines Halbleiterbauelements Active DE102008063208B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/964,292 US8274109B2 (en) 2007-12-26 2007-12-26 Semiconductor device with dynamical avalanche breakdown characteristics and method for manufacturing a semiconductor device
US11/964,292 2007-12-26

Publications (2)

Publication Number Publication Date
DE102008063208A1 true DE102008063208A1 (de) 2009-07-09
DE102008063208B4 DE102008063208B4 (de) 2016-09-22

Family

ID=40719573

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102008064698.9A Expired - Fee Related DE102008064698B4 (de) 2007-12-26 2008-12-29 Leistungshalbleiterbauelement mit einer Sensorzelle
DE102008063208.2A Active DE102008063208B4 (de) 2007-12-26 2008-12-29 Halbleiterbauelement, Verfahren zum Betrieb eines Halbleiterbauelements und Verfahren zur Herstellung eines Halbleiterbauelements

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102008064698.9A Expired - Fee Related DE102008064698B4 (de) 2007-12-26 2008-12-29 Leistungshalbleiterbauelement mit einer Sensorzelle

Country Status (2)

Country Link
US (2) US8274109B2 (de)
DE (2) DE102008064698B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431394B2 (en) 2013-08-29 2016-08-30 Infineon Technologies Ag Power semiconductor package with gate and field electrode leads
DE102017215029A1 (de) * 2017-08-29 2019-02-28 Robert Bosch Gmbh Vertikaler Leistungstransistor mit hoher Leitfähigkeit und hohem Sperrverhalten
DE102013111154B4 (de) 2012-10-09 2023-03-09 Infineon Technologies Ag Testverfahren und Testanordnung, Halbleiterbauelemente und Verfahren zur Verarbeitung eines Halbleiterbauelements

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800176B2 (en) * 2008-10-27 2010-09-21 Infineon Technologies Austria Ag Electronic circuit for controlling a power field effect transistor
CN102668347B (zh) 2009-12-23 2015-12-02 马维尔国际贸易有限公司 启动电源
US9048104B2 (en) * 2010-07-12 2015-06-02 Microchip Technology Inc. Multi-chip package module and a doped polysilicon trench for isolation and connection
US8519473B2 (en) 2010-07-14 2013-08-27 Infineon Technologies Ag Vertical transistor component
US8373449B2 (en) 2010-12-30 2013-02-12 Infineon Technologies Ag Circuit arrangement including a common source sense-FET
US20120313692A1 (en) * 2011-06-08 2012-12-13 Sehat Sutardja Super-high-voltage resistor on silicon
WO2012158496A2 (en) 2011-05-16 2012-11-22 Marvell World Trade Ltd. High-voltage startup circuit
JP2013131512A (ja) * 2011-12-20 2013-07-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013145770A (ja) 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US9048118B2 (en) * 2012-02-13 2015-06-02 Maxpower Semiconductor Inc. Lateral transistors with low-voltage-drop shunt to body diode
US9184284B2 (en) * 2012-12-31 2015-11-10 Infineon Technologies Ag Method for operating field-effect transistor, field-effect transistor and circuit configuration
US9142655B2 (en) 2013-03-12 2015-09-22 Infineon Technologies Ag Semiconductor device
JP6237408B2 (ja) * 2014-03-28 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9413348B2 (en) 2014-07-29 2016-08-09 Semiconductor Components Industries, Llc Electronic circuit including a switch having an associated breakdown voltage and a method of using the same
DE102015109545B4 (de) * 2015-06-15 2021-10-21 Infineon Technologies Ag Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
WO2017019074A1 (en) * 2015-07-30 2017-02-02 Diodes Incorporated Multi-trench semiconductor devices
DE102015215024B4 (de) * 2015-08-06 2019-02-21 Infineon Technologies Ag Halbleiterbauelement mit breiter Bandlücke und Verfahren zum Betrieb eines Halbleiterbauelements
DE102015122938B4 (de) * 2015-12-30 2021-11-11 Infineon Technologies Austria Ag Transistor mit feldelektrode und verfahren zu dessen herstellung
DE102016104520B4 (de) * 2016-03-11 2022-07-14 Infineon Technologies Austria Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102016104757B4 (de) * 2016-03-15 2021-12-02 Infineon Technologies Austria Ag Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
US20170373142A1 (en) * 2016-06-23 2017-12-28 Littelfuse, Inc. Semiconductor device having side-diffused trench plug
US11257916B2 (en) * 2019-03-14 2022-02-22 Semiconductor Components Industries, Llc Electronic device having multi-thickness gate insulator
CN113658861A (zh) * 2021-08-19 2021-11-16 青岛佳恩半导体科技有限公司 一种igbt功率器件有源层的制造方法及其结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041358A1 (de) 2005-08-31 2007-03-15 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2079504A5 (de) * 1970-02-03 1971-11-12 Prototype Ind
KR100252976B1 (ko) * 1998-04-30 2000-08-01 구자홍 적색 유기전계발광소자용 화합물, 그 제조방법 및 그를 이용한유기 전계발광 소자
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6870220B2 (en) * 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses
DE10207309B4 (de) 2002-02-21 2015-07-23 Infineon Technologies Ag MOS-Transistoreinrichtung
DE10214151B4 (de) * 2002-03-28 2007-04-05 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE10339455B3 (de) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
DE102004024887B4 (de) * 2004-05-19 2012-01-26 Infineon Technologies Ag Transistor mit Zellenfeld, Temperatursensor und Isolationsstruktur
DE102005008354B4 (de) * 2005-02-23 2007-12-27 Infineon Technologies Austria Ag Halbleiterbauteil sowie Verfahren zu dessen Herstellung
DE102005014743B4 (de) 2005-03-31 2013-12-05 Infineon Technologies Austria Ag MOS-Feldplattentrench-Transistoreinrichtung
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
US7468873B2 (en) * 2006-07-11 2008-12-23 Dolpan Audio, Llc Over-voltage protected semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041358A1 (de) 2005-08-31 2007-03-15 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013111154B4 (de) 2012-10-09 2023-03-09 Infineon Technologies Ag Testverfahren und Testanordnung, Halbleiterbauelemente und Verfahren zur Verarbeitung eines Halbleiterbauelements
US9431394B2 (en) 2013-08-29 2016-08-30 Infineon Technologies Ag Power semiconductor package with gate and field electrode leads
DE102017215029A1 (de) * 2017-08-29 2019-02-28 Robert Bosch Gmbh Vertikaler Leistungstransistor mit hoher Leitfähigkeit und hohem Sperrverhalten

Also Published As

Publication number Publication date
DE102008064698B4 (de) 2015-12-24
US8274109B2 (en) 2012-09-25
DE102008063208B4 (de) 2016-09-22
US20120319761A1 (en) 2012-12-20
US20090166720A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
DE102008064698B4 (de) Leistungshalbleiterbauelement mit einer Sensorzelle
DE102013205153B4 (de) Halbleiteranordnung mit einem leistungstransistor und einem hochspannungsbauelement, die in einem gemeinsamen halbleiterkörper integriert sind
DE102014109475B4 (de) Elektronische schaltung mit einem rückwärts leitenden igbt und einer gate-ansteuerschaltung
DE102007018631B4 (de) Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102013107379B4 (de) Integriertes Halbleiterbauelement und Brückenschaltung mit dem integrierten Halbleiterbauelement
DE10262418B3 (de) MOS-Transistoreinrichtung
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102013100683B4 (de) Integrierte Schaltung mit Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen einer solchen integrierten Schaltung
DE19914697B4 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE112015004515T5 (de) Halbleitervorrichtung
DE102015111371B4 (de) Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102014109147A1 (de) Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
DE112016006380B4 (de) Halbleiterbauelement
DE102014111360A1 (de) Halbleiterbauelement, elektronische schaltung undverfahren zum schalten von hohen spannungen
DE19836979A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE102008056574A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102014112186A1 (de) Leistungshalbleiterchipgehäuse
DE102013206057A1 (de) Integriertes schaltbauelement mit parallelem gleichrichterelement
DE102009026835B4 (de) Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone
DE102019102371A1 (de) Transistoranordnung und verfahren zum betreiben einer transistoranordnung
DE102007055290B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 102008064698

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 102008064698

Country of ref document: DE

Kind code of ref document: P

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative