CN113658861A - 一种igbt功率器件有源层的制造方法及其结构 - Google Patents
一种igbt功率器件有源层的制造方法及其结构 Download PDFInfo
- Publication number
- CN113658861A CN113658861A CN202110953393.8A CN202110953393A CN113658861A CN 113658861 A CN113658861 A CN 113658861A CN 202110953393 A CN202110953393 A CN 202110953393A CN 113658861 A CN113658861 A CN 113658861A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- doped
- contact
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 67
- 230000008569 process Effects 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 43
- 238000005468 ion implantation Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 111
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 10
- 238000005245 sintering Methods 0.000 claims description 10
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 239000000243 solution Substances 0.000 description 9
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种IGBT功率器件有源层的制造方法及其结构，属于半导体集成电路制造技术领域，该一种IGBT功率器件有源层的制造方法包括步骤S1，提供一衬底，利用外延生长法在半导体衬底的上表面依次生长形成N型区和P型区；步骤S2，采用离子注入工艺在P型区上形成对称的掺杂N型层；步骤S3，采用刻蚀工艺在掺杂N型层刻蚀出第一沟槽，并利用离子注入工艺在第一沟槽内形成掺杂P型层；步骤S4，采用刻蚀工艺在掺杂P型层刻蚀出第二沟槽，并利用离子注入工艺在第二沟槽分别形成P+接触区和N+接触区；位置形成对称的薄膜接触层、接触孔和沟槽栅极，改善了IGBT有源区场强均匀性，从而提高了IGBT在该处抗动态雪崩能力。
Description
技术领域
本发明属于半导体集成电路制造技术领域，具体而言，涉及一种IGBT功率器件有源层的制造方法及其结构。
背景技术
IGBT(Insulated Gate Bipolar Translator绝缘栅双极型晶体管)是一种新型的电力半导体器件。现已成为电力电子领域的新一代主流产品。它是一种具有MOS输入、双极输出功能的MOS、双极相结合的器件。
结构上，它是由成千上万个重复单元(即图1所示元胞)组成，采用大规模集成电术和功率器件技术制造的一种大功率集成器件。10是其沟槽型栅极，12是IGBT的集电区，9是其源区(发射区)，接触孔2将P型体区4与表层金属1相连。IGBT具有其它功率器件不全具备的高压、大电流、高速三大特点。它既具有MOSFET的输入阻抗高、控制功率小、驱动电路简单、开关速度高的优点，又具有双极功率晶体管的电流密度大、饱和压降低、电流处理能力强的优点。它是电力电子领域非常理想的开关器件。
目前有源区容易在场强偏大区域发生动态雪崩，从而降低了IGBT的可靠性，使得IGBT栅极电压的传输速度降低了，导致IGBT的开关速度变慢。
发明内容
本发明实施例提供了一种IGBT功率器件有源层的制造方法及其结构，其目的在于解决现有的有源区容易在场强偏大区域发生动态雪崩的问题。
鉴于上述问题，本发明提出的技术方案是：
一种IGBT功率器件有源层的制造方法，包括以下步骤：
步骤S1，提供一衬底，利用外延生长法在半导体衬底的上表面依次生长形成N型区和P型区；
步骤S2，采用离子注入工艺在P型区上形成对称的掺杂N型层；
步骤S3，采用刻蚀工艺在掺杂N型层刻蚀出第一沟槽，并利用离子注入工艺在第一沟槽内形成掺杂P型层；
步骤S4，采用刻蚀工艺在掺杂P型层刻蚀出第二沟槽，并利用离子注入工艺在第二沟槽分别形成P+接触区和N+接触区；
步骤S5，淀积并光刻金属，在P+接触区和N+接触区的上表面形成金属电极；
步骤S6，在掺杂N型层之间烧结形成硼磷硅玻璃。
作为本发明的一种优选技术方案，还包括步骤S7，采用刻蚀工艺在硼磷硅玻璃和P型区分别刻蚀出第三沟槽和第四沟槽。
作为本发明的一种优选技术方案，还包括步骤S8，接着在第三沟槽的侧壁生长形成薄膜接触层。
作为本发明的一种优选技术方案，还包括步骤S9，采用离子注入工艺在第三沟槽和第三沟槽进行离子注入形成接触注入区和接触孔。
作为本发明的一种优选技术方案，还包括步骤S10，采用刻蚀工艺在接触孔之间刻蚀出第五沟槽，并利用离子注入工艺在第五沟槽内形成沟槽栅极。
作为本发明的一种优选技术方案，还包括步骤S11，在金属电极之间淀积形成表层金属，最终形成有源层。
作为本发明的一种优选技术方案，所述步骤S8中通过高温化学气相沉积法进行生长，其高温反应温度范围为3000℃～4000℃。
作为本发明的一种优选技术方案，所述掺杂P型层的掺杂浓度范围为1010～1012cm-3，其掺杂杂质为砷，能量为80～160kev，所述掺杂N型层的掺杂浓度范围为1017～1019cm-3，其掺杂杂质为硼，能量为200～300kev。
作为本发明的一种优选技术方案，所述步骤S6中烧结温度范围为900℃～1200℃。
另一方面，本发明还提供一种IGBT功率器件有源层的结构，包括衬底和有源层，所述有源层位于所述衬底的上表面；
所述有源层包括N型区、P型区、掺杂N型层、掺杂P型层、P+接触区、N+接触区、金属电极、硼磷硅玻璃、接触注入区、薄膜接触层、接触孔、沟槽栅极和表层金属，所述P型区位于N型区的上方，所述掺杂P型层的数量为两个，两个所述掺杂P型层呈对称设置在所述P型区的上方，两个所述掺杂P型层的内部均设置有所述掺杂P型层，所述掺杂P型层的内部均设置有所述P+接触区、所述N+接触区，所述P+接触区和所述N+接触区的上方设置有金属电极，两个所述掺杂N型层之间设置有硼磷硅玻璃，所述硼磷硅玻璃的内部呈对称设置有接触孔，所述接触孔的内部设置有薄膜接触层、下方设置有沟槽栅极，两个所述金属电极之间设置有表层金属。
相对于现有技术，本发明的有益效果是：
(1)在P型区形成对称的掺杂N型层、掺杂P型层、P+接触区和N+接触区，可获得高的器件击穿电压和低的导通压降/电阻特性，构成一种双向对称的电场截止型器件。
(2)位置形成对称的薄膜接触层、接触孔和沟槽栅极，改善了IGBT有源区场强均匀性，从而提高了IGBT在该处抗动态雪崩能力。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
图1是本发明所公开的一种IGBT功率器件有源层的制造方法的工艺流程图
图2～图14是本发明所公开的一种IGBT功率器件有源层的制造方法的步骤S1～步骤S11的结构示意图。
附图标记说明：1、衬底；2、有源层；3、N型区；4、P型区；5、掺杂N型层；6、掺杂P型层；61、第一沟槽；7、P+接触区；8、N+接触区；81、第二沟槽；9、金属电极；10、硼磷硅玻璃；11、接触注入区；111、第三沟槽；12、薄膜接触层；13、接触孔；131、第四沟槽；14、沟槽栅极；15、表层金属。
具体实施方式
为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
因此，以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
下面对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例一
参照附图1～14所示，本发明提供的一种技术方案：一种IGBT功率器件有源层的制造方法，包括以下步骤：
步骤S1，提供一衬底，利用外延生长法在半导体衬底的上表面依次生长形成N型区和P型区。
步骤S2，采用离子注入工艺在P型区上形成对称的掺杂N型层，所述掺杂N型层的掺杂浓度范围为1017cm-3，其掺杂杂质为硼，能量为200kev。
步骤S3，采用刻蚀工艺在掺杂N型层刻蚀出第一沟槽，并利用离子注入工艺在第一沟槽内形成掺杂P型层，掺杂P型层的掺杂浓度范围为1010，其掺杂杂质为砷，能量为80kev。
步骤S4，采用刻蚀工艺在掺杂P型层刻蚀出第二沟槽，并利用离子注入工艺在第二沟槽分别形成P+接触区和N+接触区。
步骤S5，淀积并光刻金属，在P+接触区和N+接触区的上表面形成金属电极。
步骤S6，在掺杂N型层之间烧结形成硼磷硅玻璃，其烧结温度为900℃。
步骤S7，采用刻蚀工艺在硼磷硅玻璃和P型区分别刻蚀出第三沟槽和第四沟槽。
步骤S8，接着在第三沟槽的侧壁生长形成薄膜接触层，其通过高温化学气相沉积法进行生长，其高温反应温度范围为3000℃。
步骤S9，采用离子注入工艺在第三沟槽和第三沟槽进行离子注入形成接触注入区和接触孔。
步骤S10，采用刻蚀工艺在接触孔之间刻蚀出第五沟槽。并利用离子注入工艺在第五沟槽内形成沟槽栅极。
步骤S11，在金属电极之间淀积形成表层金属，最终形成有源层。
实施例二
参照附图1～14所示，本发明提供的一种技术方案：一种IGBT功率器件有源层的制造方法，包括以下步骤：
步骤S1，提供一衬底，利用外延生长法在半导体衬底的上表面依次生长形成N型区和P型区。
步骤S2，采用离子注入工艺在P型区上形成对称的掺杂N型层，所述掺杂N型层的掺杂浓度范围为1018cm-3，其掺杂杂质为硼，能量为250kev。
步骤S3，采用刻蚀工艺在掺杂N型层刻蚀出第一沟槽，并利用离子注入工艺在第一沟槽内形成掺杂P型层，掺杂P型层的掺杂浓度范围为1011，其掺杂杂质为砷，能量为120kev。
步骤S4，采用刻蚀工艺在掺杂P型层刻蚀出第二沟槽，并利用离子注入工艺在第二沟槽分别形成P+接触区和N+接触区。
步骤S5，淀积并光刻金属，在P+接触区和N+接触区的上表面形成金属电极。
步骤S6，在掺杂N型层之间烧结形成硼磷硅玻璃，其烧结温度为1000℃。
步骤S7，采用刻蚀工艺在硼磷硅玻璃和P型区分别刻蚀出第三沟槽和第四沟槽。
步骤S8，接着在第三沟槽的侧壁生长形成薄膜接触层，其通过高温化学气相沉积法进行生长，其高温反应温度范围为3500℃。
步骤S9，采用离子注入工艺在第三沟槽和第三沟槽进行离子注入形成接触注入区和接触孔。
步骤S10，采用刻蚀工艺在接触孔之间刻蚀出第五沟槽。并利用离子注入工艺在第五沟槽内形成沟槽栅极。
步骤S11，在金属电极之间淀积形成表层金属，最终形成有源层。
实施例三
参照附图1～14所示，本发明提供的一种技术方案：一种IGBT功率器件有源层的制造方法，包括以下步骤：
步骤S1，提供一衬底，利用外延生长法在半导体衬底的上表面依次生长形成N型区和P型区。
步骤S2，采用离子注入工艺在P型区上形成对称的掺杂N型层，所述掺杂N型层的掺杂浓度范围为1019cm-3，其掺杂杂质为硼，能量为300kev。
步骤S3，采用刻蚀工艺在掺杂N型层刻蚀出第一沟槽，并利用离子注入工艺在第一沟槽内形成掺杂P型层，掺杂P型层的掺杂浓度范围为1012，其掺杂杂质为砷，能量为160kev。
步骤S4，采用刻蚀工艺在掺杂P型层刻蚀出第二沟槽，并利用离子注入工艺在第二沟槽分别形成P+接触区和N+接触区。
步骤S5，淀积并光刻金属，在P+接触区和N+接触区的上表面形成金属电极。
步骤S6，在掺杂N型层之间烧结形成硼磷硅玻璃，其烧结温度为1200℃。
步骤S7，采用刻蚀工艺在硼磷硅玻璃和P型区分别刻蚀出第三沟槽和第四沟槽。
步骤S8，接着在第三沟槽的侧壁生长形成薄膜接触层，其通过高温化学气相沉积法进行生长，其高温反应温度范围为4000℃。
步骤S9，采用离子注入工艺在第三沟槽和第三沟槽进行离子注入形成接触注入区和接触孔。
步骤S10，采用刻蚀工艺在接触孔之间刻蚀出第五沟槽。并利用离子注入工艺在第五沟槽内形成沟槽栅极。
步骤S11，在金属电极之间淀积形成表层金属，最终形成有源层。
实施例四
参照附图14所示，本发明实施例另提出一种IGBT功率器件有源层的结构，包括衬底和有源层，有源层位于衬底的上表面，有源层包括N型区、P型区、掺杂N型层、掺杂P型层、P+接触区、N+接触区、金属电极、硼磷硅玻璃、接触注入区、薄膜接触层、接触孔、沟槽栅极和表层金属，P型区位于N型区的上方，掺杂P型层的数量为两个，两个掺杂P型层呈对称设置在P型区的上方，两个掺杂P型层的内部均设置有掺杂P型层，掺杂P型层的内部均设置有P+接触区、N+接触区，P+接触区和N+接触区的上方设置有金属电极，两个掺杂N型层之间设置有硼磷硅玻璃，硼磷硅玻璃的内部呈对称设置有接触孔，接触孔的内部设置有薄膜接触层、下方设置有沟槽栅极，两个金属电极之间设置有表层金属。
本申请实施例中的上述一个或多个技术方案，至少具有如下一种或多种技术效果：
(1)在P型区形成对称的掺杂N型层、掺杂P型层、P+接触区和N+接触区，可获得高的器件击穿电压和低的导通压降/电阻特性，构成一种双向对称的电场截止型器件。
(2)位置形成对称的薄膜接触层、接触孔和沟槽栅极，改善了IGBT有源区场强均匀性，从而提高了IGBT在该处抗动态雪崩能力。
以上所述仅为本发明的优选实施方式而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种IGBT功率器件有源层的制造方法，其特征在于，包括以下步骤：
步骤S1，提供一衬底，利用外延生长法在半导体衬底的上表面依次生长形成N型区和P型区；
步骤S2，采用离子注入工艺在P型区上形成对称的掺杂N型层；
步骤S3，采用刻蚀工艺在掺杂N型层刻蚀出第一沟槽，并利用离子注入工艺在第一沟槽内形成掺杂P型层；
步骤S4，采用刻蚀工艺在掺杂P型层刻蚀出第二沟槽，并利用离子注入工艺在第二沟槽分别形成P+接触区和N+接触区；
步骤S5，淀积并光刻金属，在P+接触区和N+接触区的上表面形成金属电极；
步骤S6，在掺杂N型层之间烧结形成硼磷硅玻璃。
2.根据权利要求1所述的一种IGBT功率器件有源层的制造方法，其特征在于，还包括步骤S7，采用刻蚀工艺在硼磷硅玻璃和P型区分别刻蚀出第三沟槽和第四沟槽。
3.根据权利要求2所述的一种IGBT功率器件有源层的制造方法，其特征在于，还包括步骤S8，接着在第三沟槽的侧壁生长形成薄膜接触层。
4.根据权利要求3所述的一种IGBT功率器件有源层的制造方法，其特征在于，还包括步骤S9，采用离子注入工艺在第三沟槽和第三沟槽进行离子注入形成接触注入区和接触孔。
5.根据权利要求4所述的一种IGBT功率器件有源层的制造方法，其特征在于，还包括步骤S10，采用刻蚀工艺在接触孔之间刻蚀出第五沟槽，并利用离子注入工艺在第五沟槽内形成沟槽栅极。
6.根据权利要求5所述的一种IGBT功率器件有源层的制造方法，其特征在于，还包括步骤S11，在金属电极之间淀积形成表层金属，最终形成有源层。
7.根据权利要求1所述的一种IGBT功率器件有源层的制造方法，其特征在于，所述步骤S8中通过高温化学气相沉积法进行生长，其高温反应温度范围为3000℃～4000℃。
8.根据权利要求1所述的一种IGBT功率器件有源层的制造方法，其特征在于，所述掺杂P型层的掺杂浓度范围为1010～1012cm-3，其掺杂杂质为砷，能量为80～160kev，所述掺杂N型层的掺杂浓度范围为1017～1019cm-3，其掺杂杂质为硼，能量为200～300kev。
9.根据权利要求1所述的一种IGBT功率器件有源层的制造方法，其特征在于，所述步骤S6中烧结温度范围为900℃～1200℃。
10.一种IGBT功率器件有源层的结构，应用于权利要求1～9任一项所述的一种IGBT功率器件有源层的制造方法，其特征在于，包括衬底和有源层，所述有源层位于所述衬底的上表面；
所述有源层包括N型区、P型区、掺杂N型层、掺杂P型层、P+接触区、N+接触区、金属电极、硼磷硅玻璃、接触注入区、薄膜接触层、接触孔、沟槽栅极和表层金属，所述P型区位于N型区的上方，所述掺杂P型层的数量为两个，两个所述掺杂P型层呈对称设置在所述P型区的上方，两个所述掺杂P型层的内部均设置有所述掺杂P型层，所述掺杂P型层的内部均设置有所述P+接触区、所述N+接触区，所述P+接触区和所述N+接触区的上方设置有金属电极，两个所述掺杂N型层之间设置有硼磷硅玻璃，所述硼磷硅玻璃的内部呈对称设置有接触孔，所述接触孔的内部设置有薄膜接触层、下方设置有沟槽栅极，两个所述金属电极之间设置有表层金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110953393.8A CN113658861A (zh) | 2021-08-19 | 2021-08-19 | 一种igbt功率器件有源层的制造方法及其结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110953393.8A CN113658861A (zh) | 2021-08-19 | 2021-08-19 | 一种igbt功率器件有源层的制造方法及其结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113658861A true CN113658861A (zh) | 2021-11-16 |
Family
ID=78481253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110953393.8A Pending CN113658861A (zh) | 2021-08-19 | 2021-08-19 | 一种igbt功率器件有源层的制造方法及其结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113658861A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016252A (ja) * | 2000-06-27 | 2002-01-18 | Toshiba Corp | 絶縁ゲート型半導体素子 |
| JP2002100774A (ja) * | 2000-09-25 | 2002-04-05 | Toshiba Corp | 高耐圧半導体装置 |
| US20090166720A1 (en) * | 2007-12-26 | 2009-07-02 | Infineon Technologies Ag | Semiconductor device, method for operating a semiconductor device and method for manufacturing a semiconductor device |
| US20110233606A1 (en) * | 2010-03-26 | 2011-09-29 | Force Mos Technology Co. Ltd. | Avalanche capability improvement in power semiconductor devices |
| CN102403358A (zh) * | 2010-09-15 | 2012-04-04 | 株式会社东芝 | 半导体装置 |
| CN104538446A (zh) * | 2014-12-23 | 2015-04-22 | 电子科技大学 | 一种双向mos型器件及其制造方法 |
| CN104701380A (zh) * | 2014-12-23 | 2015-06-10 | 电子科技大学 | 一种双向mos型器件及其制造方法 |
| CN105993076A (zh) * | 2014-12-23 | 2016-10-05 | 电子科技大学 | 一种双向mos型器件及其制造方法 |
| CN108389901A (zh) * | 2018-04-24 | 2018-08-10 | 四川大学 | 一种载流子存储增强型超结igbt |
| CN109314130A (zh) * | 2016-04-11 | 2019-02-05 | Abb瑞士股份有限公司 | 绝缘栅极功率半导体器件以及用于制造这种器件的方法 |
| CN112687746A (zh) * | 2020-12-29 | 2021-04-20 | 电子科技大学 | 碳化硅平面mosfet器件及制备方法 |
-
2021
- 2021-08-19 CN CN202110953393.8A patent/CN113658861A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016252A (ja) * | 2000-06-27 | 2002-01-18 | Toshiba Corp | 絶縁ゲート型半導体素子 |
| JP2002100774A (ja) * | 2000-09-25 | 2002-04-05 | Toshiba Corp | 高耐圧半導体装置 |
| US20090166720A1 (en) * | 2007-12-26 | 2009-07-02 | Infineon Technologies Ag | Semiconductor device, method for operating a semiconductor device and method for manufacturing a semiconductor device |
| US20110233606A1 (en) * | 2010-03-26 | 2011-09-29 | Force Mos Technology Co. Ltd. | Avalanche capability improvement in power semiconductor devices |
| CN102403358A (zh) * | 2010-09-15 | 2012-04-04 | 株式会社东芝 | 半导体装置 |
| CN104538446A (zh) * | 2014-12-23 | 2015-04-22 | 电子科技大学 | 一种双向mos型器件及其制造方法 |
| CN104701380A (zh) * | 2014-12-23 | 2015-06-10 | 电子科技大学 | 一种双向mos型器件及其制造方法 |
| CN105993076A (zh) * | 2014-12-23 | 2016-10-05 | 电子科技大学 | 一种双向mos型器件及其制造方法 |
| CN109314130A (zh) * | 2016-04-11 | 2019-02-05 | Abb瑞士股份有限公司 | 绝缘栅极功率半导体器件以及用于制造这种器件的方法 |
| CN108389901A (zh) * | 2018-04-24 | 2018-08-10 | 四川大学 | 一种载流子存储增强型超结igbt |
| CN112687746A (zh) * | 2020-12-29 | 2021-04-20 | 电子科技大学 | 碳化硅平面mosfet器件及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| US7956419B2 (en) | Trench IGBT with depletion stop layer | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| WO2015024502A1 (zh) | 反向导通绝缘栅双极型晶体管制造方法 | |
| CN104064588A (zh) | 半导体装置及其制造方法 | |
| CN113838916A (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN111755502A (zh) | 一种沟槽rc-igbt器件结构及其制作方法 | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| CN103839990B (zh) | 一种igbt的缓冲层结构及其制作方法 | |
| CN108336133A (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN113964197B (zh) | 一种低泄漏电流的igbt器件及其制备方法 | |
| CN116387154A (zh) | 一种载流子存储沟槽型双极晶体管结构及其制造方法 | |
| CN203871337U (zh) | 沟槽型igbt器件 | |
| CN113658861A (zh) | 一种igbt功率器件有源层的制造方法及其结构 | |
| CN111370464A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 | |
| CN113571578A (zh) | 一种带载流子存储层的igbt结构及其制造方法 | |
| CN207250524U (zh) | 一种半导体功率器件 | |
| CN113206013A (zh) | 具有背面缓冲层结构的igbt器件及其制备方法 | |
| CN105762077A (zh) | 绝缘栅双极晶体管的制造方法 | |
| CN102339868B (zh) | 带反型隔离层结构的金属半导体场效应晶体管及制作方法 | |
| CN117374108B (zh) | 一种soi ligbt器件及其制备方法 | |
| CN220672583U (zh) | Igbt芯片及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |