DE102004024887B4 - Transistor mit Zellenfeld, Temperatursensor und Isolationsstruktur - Google Patents

Transistor mit Zellenfeld, Temperatursensor und Isolationsstruktur Download PDF

Info

Publication number
DE102004024887B4
DE102004024887B4 DE102004024887A DE102004024887A DE102004024887B4 DE 102004024887 B4 DE102004024887 B4 DE 102004024887B4 DE 102004024887 A DE102004024887 A DE 102004024887A DE 102004024887 A DE102004024887 A DE 102004024887A DE 102004024887 B4 DE102004024887 B4 DE 102004024887B4
Authority
DE
Germany
Prior art keywords
temperature sensor
cell
transistor
trench
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004024887A
Other languages
English (en)
Other versions
DE102004024887A1 (de
Inventor
Norbert Krischke
Nicola Vannucci
Dr. Lanzerstorfer Sven
Thomas Krotscheck
Mathias Racki
Dr. Zundel Markus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004024887A priority Critical patent/DE102004024887B4/de
Priority to DE102004063946.9A priority patent/DE102004063946B4/de
Priority claimed from DE102004063946.9A external-priority patent/DE102004063946B4/de
Priority to US11/132,561 priority patent/US20050270869A1/en
Publication of DE102004024887A1 publication Critical patent/DE102004024887A1/de
Priority to US12/704,034 priority patent/US8120135B2/en
Application granted granted Critical
Publication of DE102004024887B4 publication Critical patent/DE102004024887B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode

Abstract

Transistor, der aufweist: – ein Zellenfeld mit mehreren aktiven Transistorzellen (74) aus jeweils Sourcegebieten (62), Bodygebieten (63), Draingebieten (64) und in Zellenfeld-Trenches (61) vorgesehenen Gates, – einen Temperatursensor (66), der in das Zellenfeld integriert ist oder an dieses angrenzt, und – eine Isolationsstruktur (70, 71, 72, 81), die den Temperatursensor (66) gegenüber dem Zellenfeld elektrisch isoliert, wobei der Abstand zwischen dem Temperatursensor (66) und der dem Temperatursensor (66) nächstgelegenen aktiven Transistorzelle (74) der Schrittweite zwischen den aktiven Transistorzellen (74) innerhalb des Zellenfelds entspricht, wobei – die Isolationsstruktur einen Trennungstrench (70), der zwischen dem Zellenfeld und dem Temperatursensor (66) angeordnet ist, aufweist, und – die Innenwände eines Zellenfeld-Trenches (61) der dem Temperatursensor (66) nächstgelegenen aktiven Transistorzelle (74) sowie die Innenwände des Trennungstrenchs (70) mit Isolationsschichten ausgekleidet sind, wobei wenigstens zwei in horizontaler Richtung aufeinanderfolgende und zueinander benachbarte Isolationsschichten (77, 78), die innerhalb des Trennungstrenchs (70) und...

Description

  • Die Erfindung betrifft einen Transistormit einem Zellenfeld, einem Temperatursensor und einer Isolationsstruktur. Leistungstransistoren müssen hohe Ströme verarbeiten, was häufig zu einer starken Erwärmung des Transistors führt. Um Überhitzungen des Transistors vorzubeugen, werden in derartige Transistoren häufig Temperatursensoren integriert. Die Temperatursensoren können beispielsweise in ein Zellenfeld des Transistors integriert werden, oder aber in unmittelbarer Umgebung des Zellenfelds ausgebildet sein, wobei der Temperatursensor gegenüber dem Zellenfeld durch eine Isolationsstruktur elektrisch isoliert ist. Die Isolationsstruktur besteht im Allgemeinen aus einem Randabschluss des Zellenfelds sowie einem Randabschluss des Temperatursensors. Da beide Randabschlüsse unmittelbar nebeneinander angeordnet sind, ist der Abstand des Temperatursensors zu den Transistorzellen des Zellenfelds relativ groß. Der dadurch entstehende Temperaturgradient zwischen dem Temperatursensor und den Transistorzellen führt zu Verfälschungen in der Temperaturmessung. Von Nachteil ist weiterhin, dass der Temperatursensor die im Zellenfeld vorherrschende Temperatur mit einer deutlichen Zeitverzögerung registriert.
  • Die vorangehend beschriebene Problematik sei im Folgenden unter Bezugnahme auf 7 näher erläutert.
  • 7 zeigt einen Ausschnitt eines Trenchtransistors 1 (DMOS-Transistor), in dem ein Randbereich 2 eines Zellenfelds sowie ein Temperatursensor 3 zu sehen sind. Das Zellenfeld weist mehrere aktive Transistorzellen 4 auf, wobei sich an die aktiven Transistorzellen 4 eine inaktive Randzelle 5 sowie ein Randabschluss 6 anschließen. Die aktiven Transistorzellen 4 weisen ein n+-dotiertes Sourcegebiet 7, ein p+-dotiertes Bodygebiet 8, sowie ein n-dotiertes Driftgebiet 9 auf. Jede aktive Transistorzelle 4 wird des Weiteren durch Gräben (”Trenches”) 10 begrenzt, wobei in jedem der Trenches wenigstens eine Elektrode 11 vorgesehen ist, die durch eine Isolationsschicht 12 gegenüber dem Halbleitergebiet, das an den Trench 10 angrenzt, elektrisch isoliert ist. Die Elektrode 11 dient als Gate, um einen Kanal von dem Sourcegebiet 7 in das Driftgebiet 9 durch das Bodygebiet 8 hindurch zu induzieren. Oberhalb der Trenches 10 sind Isolationsschichten 13 vorgesehen. Eine Source-Metallisierungsschicht 14 schließt das Zellenfeld nach oben hin ab. In der inaktiven Randzelle 5 ist kein Sourcegebiet ausgebildet. Der Randabschluss 6 besteht im Wesentlichen aus einem Trench 15, in den eine Elektrode 16, die nach oben aus dem Trench 15 herausgezogen ist, eingebettet ist. Weiterhin ist ein n+-dotiertes Gebiet 17 vorgesehen, um parasitäre Ströme zwischen dem Randbereich 2 und dem Temperatursensor 3 zu unterdrücken.
  • Der Temperatursensor 3 weist ein als Wannengebiet ausgebildetes, p-dotiertes Basisgebiet 18 sowie einen Basisanschluss 19 und einen Emitteranschluss 20 auf. Zwischen dem Basisgebiet 18 und dem Basisanschluss 19 sind ein p+-dotiertes Gebiet 21 und zwischen dem Emitteranschluss 20 und dem Basisgebiet 18 ein n+-dotiertes Gebiet 22 vorgesehen. Die mit Bezugszeichen 23 gekennzeichnete Feldelektrode ist optional und gehört zum Randabschluss des Temperatursensors 3. Die mit Bezugszeichen 24 und 25 gekennzeichneten Schichten stellen Isolationsschichten dar. In 7 ist das Ersatzschaltbild des Temperatursensors 3 (ein Transistor, dessen Sperrstrom ein Maß für die am Temperatursensor 3 vorherrschenden Temperatur ist) eingezeichnet.
  • Die laterale Ausdehnung des Randbereichs 2, insbesondere die Ausdehnungen der inaktiven Randzelle 5 sowie des Randabschlusses 6 hat einen nicht zu vernachlässigenden Effekt auf die durch den Temperatursensor 3 gemessenen Temperatur. Die aktiven Zellen des Trenchtransistors 1 (d. h. die ”Wärmequellen”) sind vom temperaturempfindlichen Bereich des Temperatursensors 3 in etwa 40 bis 100 μm weit beabstandet; der in 7 eingezeichnete Abstand D1 beträgt ca. die 6-fache Schrittweite (”Pitch”) zwischen aktiven Zellen 4 des Zellenfelds.
  • Wenn mehrere voneinander unabhängige Halbleiterfunktionselemente, beispielsweise NMOS- bzw. PMOS-Transistoren nebeneinander angeordnet werden sollen, so ist es notwendig, die Halbleiterfunktionselemente elektrisch gegeneinander zu isolieren (Selbstisolation), um störende Einflüsse der Halbleiterfunktionselemente aufeinander zu vermeiden. Im Folgenden werden unter Bezugnahme auf 8 bekannte Isolationsstrukturen zur Selbstisolation eines NMOS-Transistors bzw. eines PMOS-Transistors näher erläutert.
  • Im oberen Teil von 8 ist ein (schematisch vereinfachter) Randabschluss eines NMOS-Transistors gezeigt. In einem Substrat 30 sind eine retrograd dotierte p-Wanne 31 sowie eine homogen dotierte p-Wanne 32 vorgesehen. Auf dem Substrat 30 sind eine erste und eine zweite Isolationsschicht 33, 34 angeordnet, zwischen denen ein p+-dotiertes Gebiet 35 ausgebildet ist. Das p+-dotierte Gebiet 35 ist mit einer Feldplatte 36, die auf der zweiten Isolationsschicht 34 angeordnet ist, elektrisch verbunden. Weiterhin ist oberhalb eines Teils der retrograd dotierten p-Wanne 31 ein Gate 37 vorgesehen.
  • Im unteren Teil von 8 ist ein (schematisch vereinfachter) Randbereich eines PMOS-Transistors gezeigt. In einem Substrat 40 sind eine retrograd dotierte p-Wanne 41, eine homogen dotierte p-Wanne 42, eine homogen dotierte n-Wanne 43 sowie eine Isolationswanne 44 ausgebildet. Auf dem Substrat 40 sind eine erste und eine zweite Isolationsschicht 45, 46 ausgebildet, zwischen denen ein p+-dotiertes Gebiet 47 vorgesehen ist. Das p+-dotierte Gebiet 47 ist mit einer Feldplatte 48, die auf der zweiten Isolationsschicht 46 vorgesehen ist, elektrisch verbunden. Oberhalb eines Teils der n-Wanne 43 ist ein Gate 49 vorgesehen.
  • Die in 8 gezeigten Randstrukturen benötigen viel Platz, um eine gewünschte Spannungsfestigkeit sowie das Durchgreifen eines elektrischen Felds in nicht erwünschte Regionen (”Punch-Effekt”) und das Ausbilden von parasitären Kanälen, insbesondere von PMOS-Kanälen zwischen zwei benachbarten Wannen zu verhindern.
  • Im einzelnen ist es aus der DE 195 34 604 C1 bekannt, den Abstand zwischen einem Temperatursensor eines Zellenfeld-Transistors und dem Temperatursensor der nächstgelegenen aktiven Transistorzelle ungefähr der Schrittweite zwischen aktiven Transistorzellen innerhalb des Zellenfeldes entsprechend zu wählen.
  • Weiterhin ist aus der US 6 144 085 A1 ein Zellenfeld mit Transistorzellen und einem in das Zellenfeld mit gleicher Schrittweite (Pitch) integrierten Temperatursensor bekannt. Ferner sind die Transistorzellen und der Temperatursensor in Isolationsstrukturen angeordnet.
  • Aus der US 2003/0 082 842 A1 ist es bekannt, bei einer Halbleiteranordnung einen Temperatursensor an eine aktive Transistorzelle angrenzen zu lassen und dabei mittels einer Trenchstruktur den Temperatursensor von der aktiven Transistorzelle elektrisch zu isolieren.
  • Schließlich ist es aus der DE 102 14 151 A1 bekannt, bei zwei Zellenfeld-Trenches eine Isolationsschicht innerhalb des ersten Zellenfeld-Trench dicker als eine Isolationsschicht des zweiten Zellenfeld-Trench in der vertikalen Ausdehnung bis zu einem Kanal zu gestalten.
  • Es ist Aufgabe der vorliegenden Erfindung einen Transistor anzugeben, dessen Zellenfeld-Temperatur möglichst unverfälscht gemessen werden kann und der eine erhöhte Integrationsdichte ermöglicht.
  • Zur Lösung der oben genannten Aufgaben stellt die Erfindung einen Transistor gemäß Patentanspruch 1 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den jeweiligen Unteransprüchen.
  • Der erfindungsgemäße Transistor weist ein Zellenfeld mit mehreren Transistorzellen, einen Temperatursensor, der in das Zellenfeld integriert ist bzw. an das Zellenfeld angrenzt, und eine Isolationsstruktur, die den Temperatursensor gegenüber dem Zellenfeld elektrisch isoliert, auf. Die Isolationsstruktur weist einen Trennungstrench, der zwischen dem Zellenfeld und dem Temperatursensor angeordnet ist, auf. Der Abstand zwischen dem Temperatursensor und der dem Temperatursensor nächstgelegenen aktiven Transistorzelle wird so gewählt, dass dieser ungefähr der Schrittweite (”Pitch”) zwischen aktiven Transistorzellen innerhalb des Zellenfelds entspricht.
  • Eine Isolationsstruktur, die im Wesentlichen auf der Verwendung von Trennungstrenches beruht, stellt eine ausreichende Isolation des Temperatursensors gegenüber dem Zellenfeld sicher. Die laterale Ausdehnung der Isolationsstruktur kann demnach auf die laterale Ausdehnung verringert werden, die durch den Trennungstrench selbst gegeben ist. Untersuchungen haben gezeigt, dass ein Abstand zwischen dem Temperatursensor und der dem Temperatursensor nächstgelegenen aktiven Transistorzelle von einem ”Pitch” (der Breite einer aktiven Zelle, d. h. der Breite eines Zellenfeldtrenches und eines zwischen zwei Zellenfeldtrenches angeordneten Mesagebiets) ausreichend ist.
  • Die Innenwände eines dem Trennungstrench nächstgelegenen Zellenfeldtrenchs sowie die Innenwände des Trennungstrenchs sind mit Isolationsschichten ausgekleidet. Weiterhin ist innerhalb des Trennungstrenchs sowie innerhalb des dem Trennungstrench nächstgelegenen Zellenfeldtrenchs wenigstens eine Elektrode (Gateelektrode bzw. Feldplatte) vorgesehen, die durch die Isolationsschichten gegenüber dem Halbleitergebiet, das an die Trenches angrenzt, elektrisch isoliert ist.
  • Um eine ausreichende elektrische Isolation sicherzustellen, sind wenigstens zwei in horizontaler Richtung aufeinander folgende Isolationsschichten, die innerhalb des Trennungstrenchs und des nächstgelegenen Zellenfeldtrenchs ausgebildet sind, über die gesamte vertikale Ausdehnung des Trenchs verdickt ausgestaltet. Die verdickten Isolationsschichten gewährleisten Potenzial- und Feldstärken, die eine Beeinflussung der Funktionsweise der Transistorzellen des Zellenfelds durch den Temperatursensor ausschließen bzw. ausreichend mildern.
  • Ein zwischen dem Trennungstrench und dem nächstgelegenen Zellenfeldtrench befindliches Mesagebiet kann aktiviert oder deaktiviert ausgestaltet sein, je nachdem, welche Potenziale bzw. elektrische Felder innerhalb der Isolationsstruktur erzeugt werden sollen; das Mesagebiet kann aktive/inaktive Zellen aufweisen.
  • Vorzugsweise sind die Transistorzellen als DMOS(Double Diffused MOS)-Transistorzellen ausgestaltet. Beispielsweise können die Transistorzellen aber auch in Form von MOS- beziehungsweise Bipolarelementen ausgestaltet werden.
  • Der Temperatursensor ist vorzugsweise als Transistor ausgestaltet, kann jedoch auch in Form einer Diode oder eines Widerstands realisiert sein. Ist der Temperatursensor als Transistor ausgestaltet, so kann beispielsweise dessen Sperrstrom als Maß für die vorherrschende Temperatur dienen.
  • In einer bevorzugten Ausführungsform sind in dem Trennungstrench eine oder mehrere (voneinander isolierte) Elektroden vorgesehen. Die Potenziale, auf denen die voneinander isolierten Elektroden liegen, können unterschiedlich sein, so dass in den Trennungstrenches in lateraler und/oder in vertikaler Richtung variierende Potenziale vorherrschen, je nachdem, ob die voneinander isolierten Elekroden über- und/oder nebeneinander angeordnet sind. Bevorzugte Potenzialwerte sind beispielsweise Sourcepotenzial, Gatepotenzial oder halbes Drainpotenzial beziehungsweise halbes Substratpotenzial, also diejenigen Potenziale, die am Transistor ohnehin verfügbar sind.
  • Wenn der Temperatursensor durch zwei Trennungstrenches eingeschlossen wird, was beispielsweise dann der Fall ist, wenn der Temperatursensor nach beiden Seiten hin an Zellenfelder angrenzt, so kann ein Abstand zwischen den beiden Trennungstrenches gleich, aber auch kleiner oder größer als die Schrittweite zwischen aktiven Transistorzellen innerhalb des Zellenfelds sein. Durch geeignete Wahl dieses Abstands kann der Potenziallinienverlauf am Temperatursensor gezielt eingestellt werden.
  • Die laterale Ausdehnung der Isolationsstruktur ist verkürzt, womit sich zwischen den Transistorzellen des Zellenfelds und dem Temperatursensor ein nur sehr geringer Temperaturgradient ausbildet, was eine genaue Temperaturmessung ermöglicht. Weiterhin wird aufgrund dieses geringen Abstands eine nur sehr geringe zeitliche Verzögerung zwischen einer Temperaturänderung innerhalb des Zellenfelds und deren Detektierung entstehen. Die Empfindlichkeit des Temperatursensors ist somit wesentlich erhöht. Die durch die Verkleinerung der Isolationsstruktur gewonnene Fläche kann beispielsweise zur Vergrößerung des Zellenfelds und damit zur Leistungssteigerung des Transistors genutzt werden.
  • Ein Transistorbauteil weist einen Halbleiterkörper auf, in bzw. auf dem mehrere nebeneinander angeordnete Transistoren (Funktionselemente) ausgebildet sind. Die Transistoren sind mittels Isolationsstrukturen gegeneinander elektrisch isoliert, wobei jede Isolationsstruktur einen Trennungstrench aufweist.
  • Durch den Trennungstrench wird eine ausreichende Isolation der nebeneinander liegenden Transistoren gewährleistet. Hierzu ist es notwendig, dass der Trennungstrench ausreichend tief (beispielsweise tiefer als Eindringtiefen zu isolierender dotierter Wannengebiete in das Substrat) ausgestaltet ist.
  • Die Trennungstrenches bilden in einer bevorzugten Ausführungsform die Randabschlüsse dotierter Wannengebiete, die in Randbereichen der Transistoren ausgebildet sind. Das heißt, die Wannengebiete grenzen jeweils direkt an einen Trennungstrench an. Alternativ können die Trennungstrenches von den dotierten Wannengebieten beabstandet sein, das heißt die Trennungstrenches können zwischen dotierten Wannengebieten, die jeweils in Randbereichen der Transistoren ausgebildet sind, von den dotierten Wannengebieten beabstandet vorgesehen werden.
  • Die Transistoren sind vorzugsweise als n-Kanal-MOS- bzw. p-Kanal-MOS-Transistoren ausgestaltet Vorzugsweise ist innerhalb der Trennungstrenches jeweils eine Elektrode vorgesehen, deren Potenzial vorzugsweise auf Substratpotenzial (Vbb) liegt. Dadurch ist es möglich, parasitäre Kanäle (beispielsweise PMOS-Kanäle) zwischen benachbarten Wannengebieten, die jeweils unterschiedlichen Transistoren zugeordnet sind, zu unterbinden. Da das Potenzial der Wannengebiete beliebig sein kann, ist, um Oxiddurchbrüche zu vermeiden, die Elektrode im Trennungstrench von verdickten Isolationsschichten umgeben.
  • Das Transistorbauteil ist als Trenchtransistor ausgestaltet. Der Trennungstrench wird vorzugsweise zusammen mit Zellenfeldtrenches in einem Prozessschritt hergestellt. Dies hält den Herstellungsaufwand der Isolationsstruktur gering, da die Zellenfeldtrenches sowieso hergestellt werden müssen und der Trennungstrench üblicherweise hinsichtlich Form und Ausmaßen zum Zellentrench identisch oder ähnlich ausgestaltet ist.
  • Ausdiffusionsbereiche der Wannengebiete sowie sich bildende Raumladungszonen können durch den Trennungstrench begrenzt werden. Weiterhin kann die laterale Ausdehnung des Transistorbauteils verringert werden.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die begleitenden Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1 eine bevorzugte Ausführungsform des erfindungsgemäßen Transistors,
  • 2 Ausgestaltungen eines Übergangsbereichs zwischen einem Temperatursensor und einem Zellenfeld in einem Transistor, wobei die linke Hälfte von 2 eine erfindungsgemäße Ausgestaltung veranschaulicht, während die Ausgestaltung der rechten Hälfte von 2 nicht erfindungsgemäß ist,
  • 3 Potenzialverläufe für die in 2 gezeigten Ausführungsformen,
  • 4 elektrische Feldverläufe für die in 2 gezeigten Ausführungsformen,
  • 5 eine Draufsicht auf einen Teil einer bevorzugten Ausführungsform des erfindungsgemäßen Transistors,
  • 6 Bereiche der in 5 gezeigten Ausführungsform in Querschnittsdarstellung,
  • 7 einen Trenchtransistor mit Temperatursensor gemäß dem Stand der Technik,
  • 8 Transistorbauteile gemäß dem Stand der Technik.
  • 1 zeigt eine bevorzugte Ausführungsform eines erfindungsgemäßen Trenchtransistors in Querschnittsdarstellung. In einem Substrat 60 sind mehrere Zellenfeldtrenches 61 vorgesehen, wobei in den zwischen den Zellenfeldtrenches 61 liegenden Halbleitergebieten (Mesagebieten) Sourcegebiete 62, Bodygebiete 63 sowie Driftgebiete 64 vorgesehen sind. In den Zellenfeldtrenches 61 sind Elektroden 65 vorgesehen, die als Gateelektroden und/oder Feldplatten dienen. Innerhalb des Zellenfeldes, das durch die Zellenfeldtrenches 61 und die dazwischen liegenden Mesagebiete ausgebildet wird, ist ein Temperatursensor 66 ausgebildet, der in dieser Ausführungsform aus einem Bipolartransistor besteht. Der Bipolartransistor ist in Form eines Sourcegebiets 67, eines Bodygebiets 68 sowie eines Driftgebiets 69 innerhalb eines Mesagebiets ausgebildet, das von zwei Trennungstrenches 70 begrenzt wird. Innerhalb der Trennungstrenches sind als Feldplatten fungierende Elektroden 71 vorgesehen, die, ebenso wie die Elektroden innerhalb der Zellenfeldtrenches, jeweils mittels einer Isolationsschicht 72 gegenüber dem Halbleitergebiet, das an die Trenches angrenzt, elektrisch isoliert sind. Der Temperatursensor 66 kann auch anderweitig realisiert sein, beispielsweise als Diode oder dergleichen.
  • Wie 1 zu entnehmen ist, ist ein temperaturempfindlicher Bereich 73 des Temperatursensors 66 von einer ersten aktiven Zelle 74 des Zellenfelds lediglich um ein Pitch 75 beabstandet. Damit ist eine weitgehend unverfälschte Temperaturmessung möglich. Der in 1 gezeigte Trenchtransistor ist als DMOS-Transistor ausgestaltet. Es können aber auch unterschiedlichste Arten von Transistoren vorgesehen sein.
  • Im linken Teil von 2 ist der mit Bezugsziffer 76 gekennzeichnete Ausschnitt aus 1 vergrößert dargestellt. In diesem Ausschnitt sind zwei in horizontaler Richtung aufeinander folgende Isolationsschichten, nämlich die Isolationsschicht 77 sowie die Isolationsschicht 78 über die gesamte vertikale Ausdehnung der entsprechenden Trenches 70, 61 verdickt ausgestaltet. Im Gegensatz hierzu sind eine Isolationsschicht 79 sowie eine Isolationsschicht 80 nur teilweise verdickt, im oberen Bereich des entsprechenden Trenchs jedoch verdünnt ausgestaltet. Ein zwischen dem Trennungstrench 70 sowie dem Zellenfeldtrench 61 ausgebildetes Mesagebiet 81 ist deaktiviert, das heißt es sind keine Sourcegebiete bzw. Bodygebiete innerhalb des Mesagebiets 81 vorgesehen.
  • Im rechten Teil von 2 ist eine alternative, jedoch nicht erfindungsgemäße Ausführungsform eines Übergangsbereichs zwischen dem Temperatursensor 66 und der ersten aktiven Zelle 74 des Zellenfelds gezeigt. In dieser Ausführungsform sind ebenfalls zwei in horizontaler Richtung aufeinander folgende Isolationsschichten, nämlich die Isolationsschichten 82 und 83 über die gesamte vertikale Ausdehnung des Trennungstrenchs 70 verdickt ausgebildet. Der Unterschied zu der vorangehenden Ausführungsform ist, dass hier beide verdickte Isolationsschichten innerhalb des Trennungstrenchs 70 vorgesehen sind, wohingegen in der vorangehenden Ausführungsform eine verdickte Isolationsschicht innerhalb des Trennungstrenchs 70, und die andere verdickte Isolationsschicht innerhalb des Zellenfeldtrenchs 61 vorgesehen ist. Die unterschiedliche Ausgestaltung der Isolationsschichten bedingt auch eine unterschiedliche Elektrodenform: so ist in der ersten Ausführungsform eine achsensymmetrische Elektrodenform gewählt, und in der zweiten Ausführungsform eine Kombination aus einer Elektrode 84 mit homogener Dicke sowie einer Elektrode 85, die teilweise verdickt ist, gewählt.
  • Ein weiterer Unterschied ist, dass in der zweiten Ausführungsform das Mesagebiet 81 aktiviert ist, das heißt dass innerhalb des Mesagebiets 81 dotierte Gebiete 86, 87 vorgesehen sind, die mittels eines Kontakts 88 elektrisch kontaktiert werden. Die Weite des Mesagebiets 81 wird je nach Bedarf variiert, um einen gewünschten Potenziallinienverlauf zu erhalten. Es hat sich herausgestellt, dass zwei aufeinander folgende verdickte Isolationsschichten (insbesondere Feldoxidschichten) sowie die Verwendung zweier teilweise verdünnter Isolationsschichten (insbesondere Gateoxidschichten) in ihrer Kombination besonders vorteilhafte Potenziallinienverläufe ergeben. Verdünnte Isolationsschichten haben den Vorteil, dass eine bessere Wärmeleitung zwischen dem Zellenfeld und dem Temperatursensor besteht, womit eine weitgehend unverfälschte Temperaturmessung ermöglicht wird. Nachteilig hierbei ist jedoch, dass sich leicht Feldüberhöhungen in der Nähe der verdünnten Bereiche der Isolationsschicht ergeben. Dieser Nachteil kann durch die Verwendung von verdickten Isolationsschichten wieder ausgeglichen werden. In der Summe ist somit, wie oben beschrieben, eine Kombination aus zwei verdickten und zwei teilweise verdünnten Isolationsschichten mit entsprechenden Elektroden besonders vorteilhaft.
  • In den 3 und 4 sind jeweils Potenzialverläufe bzw. Verläufe des elektrischen Felds für die in 2 gezeigten Ausführungsformen simuliert. Dabei wurde das Potenzial der Elektroden 65 bzw. 85 innerhalb des Zellenfeldtrenchs 61 auf 0 V gesetzt. Das Potenzial des (nicht gezeigten) Drainanschlusses wurde auf 90 V gesetzt. In der ersten Ausführungsform in 2 wurde der Trennungstrench sowie der Temperatursensor auf das Potenzial (Drainanschlusspotenzial –5 V) gelegt, so wie dies üblicherweise bei einem über eine Zenerdiode am Drainanschluss angeschlossenen Temperatursensor der Fall ist. In der zweiten Ausführungsform in 2 wurde der Temperatursensor auf das Potenzial (Drainanschlusspotenzial –5 V) gelegt, und die Elektrode 84 im Trennungstrench 70 wurde auf das halbe Potenzial des Drainanschlusspotenzials gelegt.
  • Die Verläufe des elektrischen Felds, die sich aus den Potenziallinienverläufen aus 3 ergeben, sind in 4 dargestellt. Sowohl in der ersten als auch in der zweiten Ausführungsform liegen die Maxima des elektrischen Feldes jeweils am Boden des aktiven Zellenfeldtrenches 61. Die Durchbruchspannung beträgt ca. 60 V.
  • Wie bereits erwähnt wurde, können die Trennungstrenches 70 komplett mit Dickoxid oder mit Dünnoxid ausgekleidet sein, wobei an einer Seite eines Trennungstrenchs 70 auch eine Isolationsschicht vorgesehen sein kann, die eine Kombination aus Dickoxid und Dünnoxid ist, wobei der Übergang von Dickoxid zu Dünnoxid entlang der Trenchseitenwand jeweils in beliebiger Höhe stattfinden kann. Die Elektroden 71 bzw. 84 im Trennungstrench 70 bestehen vorzugsweise aus Polysilizium, können jedoch prinzipiell auch aus einem anderen leitfähigen Material gebildet sein und können prinzipiell auf beliebigem Potenzial liegen. Vorzugsweise wird bei DMOS-Transistoren das Potenzial der Elektroden 71, 84 auf ein um eine Zenerspannung verringertes Drainanschlusspotenzial oder auf die Hälfte des Drainanschlusspotenzials gelegt, jedoch ist es auch möglich, das Potenzial auf Gatepotenzial oder Sourcepotenzial zu setzen. Ferner ist es möglich, innerhalb eines Trennungstrenchs mehrere Elektroden zu verwenden und diese auf unterschiedliche Potenziale zu legen.
  • Es können demnach durch Variation der ”Trennungstrenchparameter” (Variation der Form der Isolationsschichten (Oxidschichten) sowie Variation der Potenziale der Elektroden innerhalb des Trennungstrenchs) je nach Bedarf individuelle Potenzialverhältnisse zwischen dem Zellenfeld des Trenchtransistors und dem Temperatursensor eingestellt werden, so dass verfrühte Durchbrüche verhindert werden können.
  • Im Folgenden soll unter Bezugnahme auf die 5 und 6 eine bevorzugte Kontaktierungsausführungsform des erfindungsgemäßen Transistors näher erläutert werden. 5 zeigt ein erstes Zellenfeld 90 sowie ein zweites Zellenfeld 91, wobei zwischen den Zellenfeldern 90, 91 zwei Trennungstrenches 701 und 702 angeordnet sind, zwischen denen ein Transistorelement vorgesehen ist, wobei die Kombination aus Trennungstrenches 701, 702 und dazwischen liegendem Transistorelement als Temperatursensor 66 angesehen werden kann.
  • Die Kontaktierung der Elektroden 65 der Zellenfeldtrenches 61 innerhalb der Zellenfelder 90, 91 erfolgt über Kontaktlöcher 92. Die Kontaktierung des Mesagebiets des Temperatursensors 66 erfolgt über ein Kontaktloch 93, und die Kontaktierung der Elektroden 71 innerhalb der Trennungstrenches 701, 702 erfolgt über Kontaktlöcher 94. Die Kontaktlöcher 93 und 94 werden durch einen Metallisierungsbereich 95 kontaktiert, die Kontaktlöcher 92 durch einen Metallisierungsbereich 96 kontaktiert. Weiterhin ist ein Zellenfeld-Metallisierungsbereich 97 vorgesehen.
  • Besonders vorteilhaft ist es, wenn dem Temperatursensor benachbarte aktive Zellen ein gegenüber dem Rest der aktiven Zellen erhöhtes Verhältnis: (Kanalweite/Kanallänge) besitzen. Ein derartig erhöhtes Verhältnis bewirkt eine erhöhte Stromdichte und damit eine erhöhte Temperatur in der Nachbarschaft des Temperatursensors, womit durch den Temperatursensor der heißeste Bereich des Zellenfeldes ausgewertet wird.
  • Der vorangehend beschriebene Trennungstrench lässt sich zur Isolierung bzw. Terminierung beliebiger Halbleiterbauelemente verwenden. Die Erfindung ist demnach nicht auf das alleinige Trennen von n-Kanal- und p-Kanal-MOS-Transistoren beschränkt.

Claims (6)

  1. Transistor, der aufweist: – ein Zellenfeld mit mehreren aktiven Transistorzellen (74) aus jeweils Sourcegebieten (62), Bodygebieten (63), Draingebieten (64) und in Zellenfeld-Trenches (61) vorgesehenen Gates, – einen Temperatursensor (66), der in das Zellenfeld integriert ist oder an dieses angrenzt, und – eine Isolationsstruktur (70, 71, 72, 81), die den Temperatursensor (66) gegenüber dem Zellenfeld elektrisch isoliert, wobei der Abstand zwischen dem Temperatursensor (66) und der dem Temperatursensor (66) nächstgelegenen aktiven Transistorzelle (74) der Schrittweite zwischen den aktiven Transistorzellen (74) innerhalb des Zellenfelds entspricht, wobei – die Isolationsstruktur einen Trennungstrench (70), der zwischen dem Zellenfeld und dem Temperatursensor (66) angeordnet ist, aufweist, und – die Innenwände eines Zellenfeld-Trenches (61) der dem Temperatursensor (66) nächstgelegenen aktiven Transistorzelle (74) sowie die Innenwände des Trennungstrenchs (70) mit Isolationsschichten ausgekleidet sind, wobei wenigstens zwei in horizontaler Richtung aufeinanderfolgende und zueinander benachbarte Isolationsschichten (77, 78), die innerhalb des Trennungstrenchs (70) und des Zellenfeld-Trenches (61) der dem Temperatursensor (66) nächstgelegenen aktiven Transistorzelle (74) ausgebildet sind, über die gesamte vertikale Ausdehnung des jeweiligen Trenchs (61, 70) derart dicker als voneinander abgewandte Isolationsschichten (79, 80) dieser jeweiligen Trenchs (61, 70) in deren oberen Bereichen ausgestaltet sind, dass diese verdickten Isolationsschichten Potenzial- und Feldstärken gewährleisten, die eine Beeinflussung der Funktionsweise der Transistorzellen (74) des Zellenfeldes durch den Temperatursensor (66) ausschließen oder ausreichend mildern.
  2. Transistor nach Anspruch 1, dadurch gekennzeichnet, dass ein zwischen Trennungstrench und nächstgelegenem Zellenfeldtrench befindliches Mesagebiet (81) aktiviert oder deaktiviert ist.
  3. Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Transistorzellen (74) DMOS-Transistorzellen sind.
  4. Transistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Temperatursensor (66) ein Transistor, eine Diode oder ein Widerstand ist.
  5. Transistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass in dem Trennungstrench (70) wenigstens eine Elektrode (71) vorgesehen ist.
  6. Transistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Temperatursensor (66) durch zwei Trennungstrenches (70) eingeschlossen ist, wobei der Abstand zwischen den beiden Trennungstrenches kleiner oder größer als die Schrittweite zwischen aktiven Transistorzellen (74) innerhalb des Zellenfelds ist.
DE102004024887A 2004-05-19 2004-05-19 Transistor mit Zellenfeld, Temperatursensor und Isolationsstruktur Expired - Fee Related DE102004024887B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102004024887A DE102004024887B4 (de) 2004-05-19 2004-05-19 Transistor mit Zellenfeld, Temperatursensor und Isolationsstruktur
DE102004063946.9A DE102004063946B4 (de) 2004-05-19 2004-05-19 Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
US11/132,561 US20050270869A1 (en) 2004-05-19 2005-05-19 Transistor
US12/704,034 US8120135B2 (en) 2004-05-19 2010-02-11 Transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004024887A DE102004024887B4 (de) 2004-05-19 2004-05-19 Transistor mit Zellenfeld, Temperatursensor und Isolationsstruktur
DE102004063946.9A DE102004063946B4 (de) 2004-05-19 2004-05-19 Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode

Publications (2)

Publication Number Publication Date
DE102004024887A1 DE102004024887A1 (de) 2005-12-15
DE102004024887B4 true DE102004024887B4 (de) 2012-01-26

Family

ID=35404300

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004024887A Expired - Fee Related DE102004024887B4 (de) 2004-05-19 2004-05-19 Transistor mit Zellenfeld, Temperatursensor und Isolationsstruktur

Country Status (1)

Country Link
DE (1) DE102004024887B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006000902B3 (de) 2006-01-05 2007-07-12 Infineon Technologies Ag Treiberschaltung für differentielle Busse
DE102006002481B3 (de) * 2006-01-18 2007-09-06 Infineon Technologies Ag Kombinierter Widerstandstemperatursensor
DE102006048625B4 (de) * 2006-10-13 2011-04-28 Infineon Technologies Austria Ag Halbleiterbauelement
US7800171B2 (en) 2006-10-13 2010-09-21 Infineon Technologies Austria Ag Integrated circuit including a semiconductor device
US8274109B2 (en) * 2007-12-26 2012-09-25 Infineon Technologies Ag Semiconductor device with dynamical avalanche breakdown characteristics and method for manufacturing a semiconductor device
US8319282B2 (en) 2010-07-09 2012-11-27 Infineon Technologies Austria Ag High-voltage bipolar transistor with trench field plate
DE102014113254B4 (de) * 2014-09-15 2017-07-13 Infineon Technologies Austria Ag Halbleitervorrichtung mit Stromsensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19534604C1 (de) * 1995-09-18 1996-10-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement mit mehreren Temperatursensoren zum Schutz vor Überlastung
US6144085A (en) * 1998-08-20 2000-11-07 U.S. Philips Corporation Power transistor device having hot-location and cool-location temperature sensors
US20030082842A1 (en) * 2001-10-31 2003-05-01 National Taiwan University On-chip temperature sensor formed of MOS tunneling diode
DE10214151A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19534604C1 (de) * 1995-09-18 1996-10-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement mit mehreren Temperatursensoren zum Schutz vor Überlastung
US6144085A (en) * 1998-08-20 2000-11-07 U.S. Philips Corporation Power transistor device having hot-location and cool-location temperature sensors
US20030082842A1 (en) * 2001-10-31 2003-05-01 National Taiwan University On-chip temperature sensor formed of MOS tunneling diode
DE10214151A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich

Also Published As

Publication number Publication date
DE102004024887A1 (de) 2005-12-15

Similar Documents

Publication Publication Date Title
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102004022376B4 (de) Halbleitervorrichtung mit einer RESURF-Struktur, Verfahren zum Herstellen einer solchen Halbleitervorrichtung sowie Verfahren zum Auswerten eines Herstellungsprozesses einer solchen Halbleitervorrichtung
DE102004063946B4 (de) Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE102007037858B4 (de) Halbleiterbauelement mit verbessertem dynamischen Verhalten
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE69629251T2 (de) Vertikale MOS-Halbleiteranordnung mit versenktem Gate und Herstellungsverfahren
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102005041257B4 (de) Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102006026943B4 (de) Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE112009004595T5 (de) Halbleitervorrichtung
DE102011051597B4 (de) Hochspannungsbipolartransistor mit grabenfeldplatte, verfahren zum herstellen einer bipolarstruktur, integrierte transistorstruktur und integrierte schaltung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102013205153A1 (de) Halbleiteranordnung mit einem leistungstransistor und einem hochspannungsbauelement, die in einem gemeinsamen halbleiterkörper integriert sind
DE10038177A1 (de) Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden
DE102004041622A1 (de) Halbleiterbauteil
DE3937502A1 (de) Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung
DE102007004323A1 (de) Bauelementanordnung mit einem eine Feldelektrode aufweisenden MOS-Transistor
DE102008056206A1 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102004058021A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
WO2008116883A1 (de) Halbleiterbauelement mit integriertem hall-effekt-sensor
DE102009002813A1 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102007055290B4 (de) Halbleitervorrichtung
DE112004001846B4 (de) LDMOS-Transistor
DE112010003383B4 (de) Transistoren mit einer dielektrischen Kanalsperrschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: ,

R020 Patent grant now final

Effective date: 20120427

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee