DE102005015595A1

DE102005015595A1 - Mehrchipgehäuse mit Taktfrequenzeinstellung

Info

Publication number: DE102005015595A1
Application number: DE102005015595A
Authority: DE
Inventors: Jong-Hoon Oh
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2004-04-08
Filing date: 2005-04-05
Publication date: 2005-11-03
Also published as: US20060155503A1; US7617067B2; US7124052B2; US20050228612A1

Abstract

Ein Ausführungsbeispiel der vorliegenden Erfindung liefert ein Mehrchipgehäuse, das eine Logikvorrichtung, die ein Taktsignal mit einer Frequenz liefert, und eine Speichervorrichtung umfasst. Die Speichervorrichtung empfängt das Taktsignal und arbeitet bei der Taktsignalfrequenz. Die Speichervorrichtung umfasst einen Temperatursensor, der ein Temperatursignal liefert, das eine Temperatur der Speichervorrichtung angibt, wobei die Logikvorrichtung die Taktsignalfrequenz auf der Basis des Temperatursignals einstellt.

Description

Die Mehrchipgehäuse- oder Mehrchipmodul-Technologie (MCP- oder MCM-Technologie) bezieht sich auf die Praxis des Anbringens mehrerer nicht eingehäuster integrierter Schaltungen (ICs) (die manchmal als „Nacktchips" bezeichnet werden) zusammen mit einer erforderlichen Unterstützungsschaltungsanordnung an einem einzigen Basismaterial, z.B. Keramik. Die mehreren Nacktchips sind in einem Gesamteinkapselungsmaterial „eingehäust", und das Einkapselungsmaterial umfasst allgemein eine Art Polyamid oder Polyimid oder ein anderes Polymer.

MCPs umfassen oft eine Art Speicher-IC, z.B. einen synchronen dynamischen Direktzugriffsspeicher mit doppelter Datenrate (DDR SDRAM), der über einer Art logischer IC, z.B. einem Mikroprozessor, angeordnet ist. Durch ein derartiges Kombinieren des Mikroprozessors mit der Speicher-IC liefert das MCP ein Modul einer hohen Dichte, das in einem elektrischen System, z.B. auf der Platine eines Computers, weniger Raum erfordert als wenn der Mikroprozessor und die Speicher-IC einzeln eingehäust und angebracht wären. Durch Konsolidieren mehrerer Schaltungsfunktionen in einem einzigen MCP erfordert das elektrische System, in dem das MCP installiert ist, außerdem weniger Systembaugruppen, wodurch die Kosten des Systems verringert und die Größe des Systems weiter verringert werden. Das MCP bietet außerdem den Vorteil eines integrierten Funktionstestens.

Während das Kombinieren einer Logik-IC mit einer Speicher-IC, um ein MCP zu bilden, die Raumanforderungen eines Systems und die Anzahl von Systembaugruppen verringern kann, sind Logik-ICs allgemein Hochleistungsvorrichtungen, die im Vergleich zu Speicher-ICs viel Wärme erzeugen. Die durch die Logik-IC erzeugte Wärme kann das gesamte MCP erwärmen und kann sich auf die Leistungsfähigkeit der Speicher-IC, die oft mit einer niedrigeren maximalen Betriebstemperatur als die Logik-IC entworfen wird, negativ beeinflussen. Wenn die maximale Betriebstemperatur der Speicher-IC überschritten wird, kann die Ausbreitungsverzögerung in der Speicher-IC zunehmen, und die Speicher-IC ist eventuell nicht in der Lage, bei bestimmten Taktfrequenzen zu arbeiten, was möglicherweise zu Datenfehlern und einem Systemausfall führt.

Die Aufgabe der vorliegenden Erfindung besteht darin, Mehrchipgehäuse, ein Taktsystem sowie ein Verfahren mit verbesserten Charakteristika zu schaffen.

Diese Aufgabe wird durch Mehrchipgehäuse gemäß Anspruch 1 oder 23, durch ein Taktsystem gemäß Anspruch 11 sowie durch ein Verfahren gemäß Anspruch 19 gelöst.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
1 ein Blockdiagramm, das allgemein ein Mehrchipgehäuse gemäß der vorliegenden Erfindung veranschaulicht;
2 ein Blockdiagramm, das ein exemplarisches Ausführungsbeispiel eines Mehrchipgehäuses gemäß der vorliegenden Erfindung veranschaulicht;
3 ein Zeitgebungsdiagramm, das einen beispielhaften Betrieb des Befehlsblocks der 2 veranschaulicht;
4 ein Blockdiagramm, das ein exemplarisches Ausführungsbeispiel eines Mehrchipgehäuses gemäß der vorliegenden Erfindung veranschaulicht; und
5 ein Zeitgebungsdiagramm, das einen beispielhaften Betrieb des Befehlsblocks der 4 veranschaulicht.
In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Bestandteil derselben bilden und bei denen auf veranschaulichende Weise spezifische Ausführungsbeispiele gezeigt sind, bei denen die Erfindung praktiziert werden kann. Diesbezüglich wird unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) eine die Richtung angebende Terminologie verwendet, z.B. „obere(r, s)", „untere(r, s)", „vordere(r, s)", „hintere(r, s)", „vorlaufende(r, s)", „nachlaufende(r, s)" usw. Da Komponenten von Ausführungsbeispielen der vorliegenden Erfindung in einer Anzahl unterschiedlicher Orientierungen positioniert sein können, wird die die Richtung angebende Terminologie zu Veranschaulichungszwecken verwendet und stellt in keinster Weise eine Einschränkung dar. Man sollte verstehen, dass auch andere Ausführungsbeispiele genutzt und dass strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Somit soll die folgende ausführliche Beschreibung nicht in einem einschränkenden Sinn verstanden werden, und der Schutzumfang der vorliegenden Erfindung ist durch die beigefügten Patentansprüche definiert.
1 ist ein Blockdiagramm, das allgemein ein Ausführungsbeispiel eines Mehrchipgehäuses (MCP) 10 veranschaulicht, das ein Taktsystem gemäß der vorliegenden Erfindung verwendet. Das MCP 10 umfasst eine Logik-IC 12 und eine Speicher-IC 14 in einem Gesamteinkapselungsmaterial 16. Bei einem Ausführungsbeispiel umfasst die Logik-IC 12 einen Mikroprozessor (μP). Bei einem Ausführungsbeispiel, wie veranschaulicht ist, ist die Speicher-IC 14 eine Direktzugriffsspeichervorrichtung (RAM) und umfasst eine Mehrzahl von Speicherzellen 18, die an den Schnittpunkten leitfähiger Wortleitungen 20 und leitfähiger Bitleitungen 22 angeordnet sind. Bei einem bevorzugten Ausführungsbeispiel ist die Speicher-IC 14 eine synchrone dynamische Direktzugriffsspeichervorrichtung mit doppelter Datenrate (DDR SDRAM).
Der Mikroprozessor 12 gibt über einen Bus 24 Adress- und Zugriffssignale an den RAM 14 aus, um Daten über einen Datenbus 26 zwischen ausgewählten Speicherzellen 28 zu transferieren. Der Mikroprozessor 12 umfasst einen Taktgenerator 31, der ein Taktsignal (CLK) mit einer Frequenz über einen Pfad 28 an den RAM 14 liefert.
Der RAM 14 arbeitet bei der Taktsignalfrequenz und umfasst einen Temperatursensor 30, der dem Mikroprozessor 12 über einen Pfad 28 ein Temperatursignal liefert, das für eine Temperatur des RAM 14 repräsentativ ist. Bei einem Ausführungsbeispiel ist das Temperatursignal für eine Übergangstemperatur des RAM 14 repräsentativ. Bei einem Ausführungsbeispiel weist der RAM 14 eine bemessene Betriebsfrequenz bei einer bemessenen Betriebstemperatur auf, wobei der RAM 14 bei der bemessenen Betriebsfrequenz eventuell nicht auf zuverlässige Weise funktioniert, wenn die Temperatur die bemessene Betriebstemperatur übersteigt.
Der Mikroprozessor 12 stellt die Frequenz des durch den Taktgenerator 31 über den Pfad 28 gelieferten Taktsignals auf der Basis des von dem Temperatursensor 30 über einen Pfad 32 empfangenen Temperatursignals ein. Bei einem Ausführungsbeispiel liefert der Mikroprozessor 12 das Taktsignal bei einer Frequenz, die im Wesentlichen gleich der be messenen Betriebsfrequenz ist, wenn das Temperatursignal angibt, dass die Temperatur des RAM 14 geringer ist als die bemessene Betriebstemperatur, und liefert das Taktsignal bei einer zweiten Frequenz, wenn das Temperatursignal angibt, dass die Temperatur des RAM 14 zumindest gleich der Schwellentemperatur ist, wobei die zweite Frequenz geringer ist als die erste Frequenz und ermöglicht, dass der RAM funktionstüchtig bleibt.
Durch Einstellen der Taktsignalfrequenz auf der Basis der Übergangstemperatur des RAM 14 bleibt das Mehrchipgehäuse 10, das ein Taktsystem gemäß der vorliegenden Erfindung verwendet, auch dann funktionstüchtig, wenn die Übergangstemperatur des RAM 14 eine bemessene Betriebstemperatur erreicht oder übersteigt.
2 ist ein Blockdiagramm, das ein exemplarisches Ausführungsbeispiel des Mehrchipgehäuses 10 veranschaulicht, das eine Taktsignalfrequenzeinstellung gemäß der vorliegenden Erfindung verwendet. Das MCP 10 umfasst einen Mikroprozessor 12 und einen DDR SDRAM 14, wobei der Mikroprozessor 12 ferner einen Taktgenerator 32 und eine Speichersteuerung 34 umfasst und der DDR SDRAM 14 ferner einen Temperatursensor 30 umfasst. Der Taktgenerator 31 liefert über den Pfad 28 an den DDR SDRAM 14 ein Taktsignal (CLK) mit einer Frequenz. Der DDR SDRAM 14 arbeitet bei der über den Pfad 28 empfangenen Taktsignalfrequenz und ist dazu entworfen, bei Taktsignalfrequenzen bis zu einer maximalen bemessenen Taktsignalfrequenz bei einer bemessenen Betriebstemperatur zu arbeiten, wobei ein zuverlässiger Betrieb des DDR SDRAM 14 bei der maximalen bemessenen Taktsignalfrequenz bei Temperaturen, die die bemessene Betriebstemperatur übersteigen, nicht garantiert ist.
Die Speichersteuerung 32 steuert ein Lesen von Daten aus dem und ein Schreiben von Daten in den DDR SDRAM 14. Die Speichersteuerung 32 gibt Adresssignale von ausgewählten Speicherzellen 18 in dem DDR SDRAM 14 und einen Zugriffsbe fehl über einen Adress-/Befehlsbus (ADDR/CMD-Bus) 24 aus. Ansprechend auf die Adresssignale und die Zugriffsbefehle empfängt der DDR SDRAM 14 entweder Daten von dem Datenbus 26 oder platziert Daten auf demselben.
Der Temperatursensor 30 überwacht die Innentemperatur bzw. Übergangstemperatur des DDR SDRAM 14. Der Temperatursensor 30 misst die Übergangstemperatur des DDR DRAM 14 und speichert Temperaturkennzeichnungsdaten bzw. Temperaturflagdaten, die für die gemessene Übergangstemperatur repräsentativ sind, in einem Speicher 34. Bei einem Ausführungsbeispiel geben die Temperaturkennzeichnungsdaten an, ob die gemessene Übergangstemperatur über oder bei/unter der bemessenen Betriebstemperatur des DDR SDRAM 14 liegt. Bei einem Ausführungsbeispiel umfasst der Temperatursensor 30 einen Sensor vom Übergangsdiodentyp, wie er in der Technik hinreichend bekannt ist.
Die Speichersteuerung 32 gibt über den ADDR/CMD-Bus 24 und einen Pfad 36 periodisch einen Registerlesebefehl (Reg_read) an den Temperatursensor 30 aus. Ansprechend auf den Reg_read-Befehl liefert der Temperatursensor 30 die Temperaturkennzeichnungsdaten, die für die aktuelle Übergangstemperatur des DDR SDRAM 14 repräsentativ sind, über einen Pfad 38 und den Datenbus 26 aus dem Datenregister 34 an die Speichersteuerung 32. Bei 40 liefert die Speichersteuerung 32 an den Taktgenerator 31 ein Kennzeichnungssignal bzw. Flagsignal, das einen ersten Zustand aufweist, wenn die Temperaturkennzeichnungsdaten angeben, dass die aktuelle Übergangstemperatur bei oder unter der bemessenen Betriebstemperatur liegt, und das einen zweiten Zustand aufweist, wenn die Temperaturkennzeichnungsdaten angeben, dass die aktuelle Übergangstemperatur die bemessene Betriebstemperatur übersteigt. Bei einem Ausführungsbeispiel umfasst der erste Zustand des Kennzeichnungssignals bei 40 einen niedrigen Zustand (LO), und der zweite Zustand umfasst einen hohen Zustand (HI).
Bei einem Ausführungsbeispiel, wenn das Kennzeichnungssignal bei 40 in dem LO-Zustand ist, liefert der Taktgenerator 31 das Taktsignal bei 28 bei einer Frequenz, die im Wesentlichen gleich der maximalen bemessenen Taktsignalfrequenz ist. Wenn sich das Kennzeichnungssignal bei 40 in dem HI-Zustand befindet, liefert der Taktgenerator 31 das Taktsignal bei 28 bei einer Frequenz, die unter der maximalen bemessenen Taktsignalfrequenz liegt, so dass ein zuverlässiger Betrieb des DDR SDRAM 14 auch gewährleistet ist, obwohl die Temperatur des DDR SDRAM 14 die bemessene Betriebstemperatur übersteigt. Wenn analog dazu die aktuelle Übergangstemperatur des DDR SDRAM 14 anschließend unter die bemessene Betriebstemperatur abfällt, liefert der Taktgenerator 31 das Taktsignal bei 28 wiederum bei der maximalen bemessenen Taktsignalfrequenz.
3 ist ein Zeitgebungsdiagramm 50, das einen exemplarischen Betrieb des Mehrchipgehäuses 10, wie es oben in 2 veranschaulicht ist, ansprechend darauf, dass die Temperatur des DDR SDRAM 14 die bemessene Betriebstemperatur übersteigt, veranschaulicht. Das durch den Taktgenerator 31 bei 28 gelieferte Taktsignal ist durch einen Signalverlauf 52 veranschaulicht, die durch die Speichersteuerung 32 ausgegebenen Adresssignale und Befehle sind bei 54 veranschaulicht, über den Datenbus 26 transferierte Daten sind bei 56 veranschaulicht und das durch die Speichersteuerung 32 bei 40 bereitgestellte Kennzeichnungssignal ist durch den Signalverlauf bei 58 veranschaulicht.
Wie veranschaulicht ist, liefert der Taktgenerator 31 anfänglich ein Taktsignal bei einer Frequenz, die im Wesentlichen gleich der maximalen bemessenen Taktfrequenz des DDR SDRAM 14 ist, wie durch die Taktperiode tCK1 bei 60 angegeben ist. Die Speichersteuerung gibt einen Registerlesebefehl (Reg_read) aus, wie bei 62 angegeben. Ansprechend auf den Reg_read-Befehl 62 liefert der Temperatursensor 30 die Temperaturkennzeichnungsdaten über den Pfad 38 und den Datenbus 26 an die Speichersteuerung 32, wie bei 64 angegeben ist. Wie oben beschrieben wurde, übersteigt die aktuelle Betriebstemperatur des DDR SDRAM 14 die bemessene Betriebstemperatur. Somit werden die Temperaturkennzeichnungsdaten durch den Begriff „FLAG_on" bei 64 dargestellt.
Ansprechend darauf, dass die Temperaturkennzeichnungsdaten (FLAG_on) angeben, dass die aktuelle Betriebstemperatur des DDR SDRAM die bemessene Betriebstemperatur übersteigt, versetzt die Speichersteuerung 32 das Kennzeichnungssignal bei 40 von einem LO-Zustand in einen HI-Zustand, wie bei 66 angegeben ist. Ansprechend darauf, dass sich das Kennzeichnungssignal bei 40 in einem HI-Zustand befindet, verringert der Taktgenerator 31 die Frequenz des Taktsignals bei 28, wie durch die Taktperiode tCK2 bei 68 angegeben ist. Die Taktperiode tCK2 168 ist derart, dass garantiert ist, dass der DDR SDRAM 14 einen zuverlässigen Betrieb bereitstellt, obwohl die Übergangstemperatur die bemessene Betriebstemperatur übersteigt. Während eines Übergangs des Taktsignals von einer Taktperiode tCK1 zu einer Taktperiode tCK2 wird die Speichersteuerung 32 daran gehindert, neue Befehle auszugeben, bis sich das Taktsignal auf tCK2 68 eingestellt hat und neue aktive Befehle ausgegeben werden können, wie bei 70 angegeben ist.
4 ist ein Blockdiagramm, das ein exemplarisches Ausführungsbeispiel des Mehrchipgehäuses 110 veranschaulicht, das eine Taktsignalfrequenzeinstellung gemäß der vorliegenden Erfindung verwendet. Das MCP 110 umfasst einen Mikroprozessor 112 und einen DDR SDRAM 114, wobei der Mikroprozessor 112 ferner einen Taktgenerator 132 und eine Speichersteuerung 134 umfasst und der DDR SDRAM 114 ferner einen Temperatursensor 130 umfasst. Der Taktgenerator 131 liefert über den Pfad 128 an den DDR SDRAM 114 ein Taktsignal (CLK) mit einer Frequenz. Der DDR SDRAM 114 arbeitet bei der über den Pfad 128 empfangenen Taktsignalfrequenz und ist dazu entworfen, bei Taktsignalfrequenzen bis zu einer maximalen bemessenen Taktsignalfrequenz bei einer bemessenen Betriebstemperatur zu arbeiten, wobei ein zuver lässiger Betrieb des DDR SDRAM 114 bei der maximalen bemessenen Taktsignalfrequenz bei Temperaturen, die die bemessene Betriebstemperatur übersteigen, nicht garantiert ist.
Die Speichersteuerung 132 steuert ein Lesen von Daten aus dem und ein Schreiben von Daten in den DDR SDRAM 114. Die Speichersteuerung 132 gibt Adresssignale von ausgewählten Speicherzellen 118 in dem DDR SDRAM 114 und einen Zugriffsbefehl über einen Adress-/Befehlsbus (ADDR/CMD-Bus) 124 aus. Ansprechend auf die Adresssignale und die Zugriffsbefehle empfängt der DDR SDRAM 114 entweder Daten von dem Datenbus 126 oder platziert Daten auf demselben.
Der Temperatursensor 130 misst die Innentemperatur bzw. Übergangstemperatur des DDR SDRAM 114 und stellt an einer Anschlussfläche 134 ein Temperaturkennzeichnungssignal (Temp_Flag), das für die Übergangstemperatur repräsentativ ist, bereit. Bei einem Ausführungsbeispiel gibt das Temp_Flag-Signal an, ob die gemessene Übergangstemperatur über oder bei/unter der bemessenen Betriebstemperatur des DDR SDRAM 114 liegt. Bei einem Ausführungsbeispiel weist das Temp_Flag-Signal an der Anschlussfläche 134 einen ersten Zustand auf, wenn die Innentemperatur bei oder unter der bemessenen Betriebstemperatur liegt, und weist einen zweiten Zustand auf, wenn die Innentemperatur die bemessene Betriebstemperatur übersteigt. Bei einem Ausführungsbeispiel umfasst der erste Zustand des Temp_Flag-Signals an einem Ausgang 140 einen niedrigen Zustand (LO), und der zweite Zustand umfasst einen hohen Zustand (HI).
Der Mikroprozessor 112 umfasst eine Anschlussfläche 136, die über einen Pfad 138 mit der Anschlussfläche 134 des DDR SDRAM 114 gekoppelt ist. Der Taktgenerator 131 ist über die Anschlussfläche 136 mit dem Temp_Flag-Signal gekoppelt und empfängt dasselbe. Bei einem Ausführungsbeispiel, wenn sich das Temp_Flag-Signal an der Anschlussfläche 136 in dem LO-Zustand befindet, liefert der Taktgenerator 131 das Taktsignal bei 128 bei einer Frequenz, die im Wesentlichen gleich der maximalen bemessenen Taktsignalfrequenz des DDR SDRAM 114 ist. Wenn sich das Temp_Flag-Signal an der Anschlussfläche 136 in dem HI-Zustand befindet, liefert der Taktgenerator 131 das Taktsignal bei 128 bei einer Frequenz, die unter der maximalen bemessenen Taktsignalfrequenz liegt, so dass der zuverlässige Betrieb des DDR SDRAM 114 garantiert ist, obwohl die Temperatur des DDR SDRAM 114 die bemessene Betriebstemperatur übersteigt.
Wenn analog dazu die aktuelle Übergangstemperatur des DDR SDRAM 114 anschließend unter die bemessene Betriebstemperatur abfällt, geht das Temp_Flag-Signal von einem HI- zu einem LO-Zustand über, und der Taktgenerator 131 liefert das Taktsignal bei 128 erneut bei der maximalen bemessenen Taktsignalfrequenz des DDR SDRAM 114. In beiden Fällen, wenn ein Übergang des Zustands des Temp_Flag-Signals erfolgt, während eine Zugriffsoperation des DDR SDRAM 114 durch den Mikroprozessor 112 stattfindet, verzögert der Taktgenerator 131 eine Änderung der Frequenz des Taktsignals bei 128, bis die Zugriffsoperation abgeschlossen ist, wie durch ein WAIT-Signal (WARTEN-Signal) bei 140 angegeben ist.
5 ist ein Zeitgebungsdiagramm 150, das einen exemplarischen Betrieb des Mehrchipgehäuses 110, wie es oben in 4 veranschaulicht ist, ansprechend darauf, dass die Temperatur des DDR SDRAM 114 die bemessene Betriebstemperatur übersteigt, veranschaulicht. Das durch den Taktgenerator 131 bei 128 gelieferte Taktsignal ist durch einen Signalverlauf 152 veranschaulicht, die durch die Speichersteuerung 132 ausgegebenen Adresssignale und Befehle sind bei 154 veranschaulicht, über den Datenbus 126 transferierte Daten sind bei 156 veranschaulicht und das durch den Temperatursensor 103 an der Anschlussfläche 136 bereitgestellte Temp-Flag-Signal ist durch den Signalverlauf bei 158 veranschaulicht.
Wie veranschaulicht ist, liefert der Taktgenerator 131 anfänglich ein Taktsignal bei einer Frequenz, die im Wesentlichen gleich der maximalen bemessenen Taktfrequenz des DDR SDRAM 114 ist, wie durch die Taktperiode tCK1 bei 160 angegeben ist. Wie bei 166 veranschaulicht ist, geht das Temp_Flag-Signal an der Anschlussfläche 136 von einem LO-Zustand zu einem HI-Zustand über, was darauf hinweist, dass die aktuelle Betriebstemperatur des DDR SDRAM 114 die bemessene Betriebstemperatur überstiegen hat. Ansprechend darauf, dass das Temp_Flag-Signal bei der Anschlussfläche 136 durch den Temperatursensor 130 in den HI-Zustand versetzt wird, verringert der Taktgenerator 131 die Frequenz des Taktsignals bei 128, wie durch die Taktperiode tCK2 bei 168 angegeben ist. Die Taktperiode tCK2 ist derart, dass garantiert ist, dass der DDR SDRAM 114 einen zuverlässigen Betrieb bereitstellt, obwohl die Übergangstemperatur die bemessene Betriebstemperatur übersteigt. Während eines Übergangs des Taktsignals von einer Taktperiode tCK1 zu einer Taktperiode tCK2 wird die Speichersteuerung 132 daran gehindert, neue Befehle auszugeben, bis sich das Taktsignal auf tCK2 168 eingestellt hat und neue aktive Befehle ausgegeben werden können, wie bei 170 angegeben ist.
Obwohl in dem vorliegenden Dokument spezifische Ausführungsbeispiele veranschaulicht und beschrieben wurden, werden Fachleute erkennen, dass die spezifischen gezeigten und beschriebenen Ausführungsbeispiele durch eine Vielzahl von alternativen und/oder äquivalenten Implementierungen ersetzt werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll jegliche Anpassungen oder Variationen der hierin erläuterten spezifischen Ausführungsbeispiele abdecken. Somit soll die vorliegende Erfindung lediglich durch die Patentansprüche und deren Äquivalente einschränkt werden.

Claims

Mehrchipgehäuse (10), das folgende Merkmale aufweist: eine Speichervorrichtung, die ein Taktsignal empfängt, das eine Frequenz aufweist, wobei die Speichervorrichtung bei der Taktsignalfrequenz arbeitet und einen Temperatursensor (30) umfasst, der ein Temperatursignal liefert, das für eine Temperatur der Speichervorrichtung repräsentativ ist; und eine Logikvorrichtung, die das Taktsignal liefert und das Temperatursignal empfängt, wobei die Logikvorrichtung die Taktsignalfrequenz auf der Basis des Temperatursignals einstellt.
Mehrchipgehäuse (10) gemäß Anspruch 1, bei dem die Speichervorrichtung eine Direktzugriffsspeichervorrichtung umfasst.
Mehrchipgehäuse (10) gemäß Anspruch 1 oder 2, bei dem die Speichervorrichtung eine magnetische Direktzugriffsspeichervorrichtung umfasst.
Mehrchipgehäuse (10) gemäß einem der Ansprüche 1 bis 3, bei dem die Logikvorrichtung einen Mikroprozessor (μP) umfasst.
Mehrchipgehäuse (10) gemäß einem der Ansprüche 1 bis 4, bei dem das Temperatursignal eine Übergangstemperatur der Speichervorrichtung angibt.
Mehrchipgehäuse (10) gemäß einem der Ansprüche 1 bis 5, bei dem die Logikvorrichtung das Taktsignal bei einer ersten Frequenz liefert, wenn das Temperatursignal angibt, dass die Temperatur der Speichervorrichtung geringer ist als eine Schwellentemperatur, und das Taktsignal bei einer zweiten Frequenz liefert, wenn das Temperatursignal angibt, dass die Temperatur der Speichervorrichtung zumindest gleich der Schwellentemperatur ist.
Mehrchipgehäuse (10) gemäß Anspruch 6, bei dem die Speichervorrichtung eine bemessene Betriebsfrequenz bei einer bemessenen Betriebstemperatur aufweist, bei dem die Schwellentemperatur im Wesentlichen gleich der bemessenen Betriebstemperatur ist, bei dem die erste Frequenz im Wesentlichen gleich der bemessenen Betriebsfrequenz ist und bei dem die zweite Frequenz geringer ist als die erste Frequenz und bei einer Frequenz liegt, bei der die Speichervorrichtung bei einer über der bemessenen Betriebstemperatur liegenden Temperatur auf zuverlässige Weise arbeitet.
Mehrchipgehäuse (10) gemäß Anspruch 7, bei dem die Logikvorrichtung ferner einen Taktgenerator (31) umfasst, der konfiguriert ist, um das Taktsignal zu erzeugen.
Mehrchipgehäuse (10) gemäß Anspruch 8, bei dem der Temperatursensor (30) das Temperatursignal liefert, das einen ersten Zustand aufweist, wenn die Temperatur der Speichervorrichtung geringer ist als eine bemessene Betriebstemperatur, und das einen zweiten Zustand aufweist, wenn die Temperatur der Speichervorrichtung zumindest gleich der Schwellentemperatur ist, und bei dem der Taktgenerator (31) das Taktsignal bei der bemessenen Betriebsfrequenz liefert, wenn das Temperatursignal den ersten Zustand aufweist, und bei der zweiten Frequenz liefert, wenn das Temperatursignal den zweiten Zustand aufweist.
Mehrchipgehäuse (10) gemäß Anspruch 8 oder 9, bei dem die Logikvorrichtung ferner eine Speichersteuerung (32) umfasst, die konfiguriert ist, um Zugriffsoperationen der Speichervorrichtung durch die Logikvorrichtung zu steuern, bei dem der Temperatursensor das Temperatursignal ansprechend auf ein Lesesignal liefert, bei dem die Speichersteuerung das Lesesignal liefert und ein Kennzeichnungssignal liefert, das einen ersten Zustand aufweist, wenn das Tempe ratursignal angibt, dass die Speichervorrichtungstemperatur geringer ist als die bemessene Betriebstemperatur, und das einen zweiten Zustand aufweist, wenn das Temperatursignal angibt, dass die Speichervorrichtungstemperatur zumindest gleich der bemessenen Betriebstemperatur ist, und bei dem der Taktgenerator das Taktsignal bei der bemessenen Betriebsfrequenz liefert, wenn das Kennzeichnungssignal den ersten Zustand aufweist, und bei der zweiten Frequenz liefert, wenn das Kennzeichnungssignal den zweiten Zustand aufweist, und bei dem die Speichervorrichtung ein Warten-Signal liefert, das repräsentativ dafür ist, ob eine Zugriffsoperation im Gange ist, und bei dem eine Zeitgebung einer Einstellung der Taktsignalfrequenz durch den Taktgenerator auf dem Warten-Signal beruht.
Taktsystem in einem Mehrchipgehäuse (10), das eine Speichervorrichtung umfasst, wobei das Taktsystem folgende Merkmale aufweist: einen Taktgenerator, der ein Taktsignal, das eine Frequenz aufweist, an die Speichervorrichtung liefert; und einen Temperatursensor, der ein Temperatursignal liefert, das für eine Temperatur der Speichervorrichtung repräsentativ ist, wobei der Taktgenerator die Frequenz des Taktsignals auf der Basis des Temperatursignals einstellt.
Taktsystem gemäß Anspruch 11, bei dem der Taktgenerator das Taktsignal bei einer ersten Frequenz liefert, wenn das Temperatursignal angibt, dass die Temperatur der Speichervorrichtung geringer ist als eine Schwellentemperatur, und bei einer zweiten Frequenz liefert, wenn das Temperatursignal angibt, dass die Temperatur der Speichervorrichtung zumindest gleich der Schwellentemperatur ist.
Taktsystem gemäß Anspruch 12, bei dem die Speichervorrichtung eine bemessene Betriebsfrequenz bei einer bemessenen Betriebstemperatur aufweist.
Taktsystem gemäß Anspruch 13, bei dem die Schwellentemperatur im Wesentlichen gleich der bemessenen Betriebstemperatur ist, bei dem die erste Frequenz im Wesentlichen gleich der bemessenen Betriebsfrequenz ist und bei dem die zweite Frequenz geringer ist als die erste Frequenz und bei einer Frequenz liegt, bei der die Speichervorrichtung bei einer über der bemessenen Betriebstemperatur liegenden Temperatur auf zuverlässige Weise arbeitet.
Taktsystem gemäß einem der Ansprüche 11 bis 14, bei dem das Mehrchipgehäuse (10) eine Logikvorrichtung umfasst.
Taktsystem gemäß Anspruch 15, bei dem die Logikvorrichtung einen Mikroprozessor umfasst.
Taktsystem gemäß einem der Ansprüche 11 bis 16, bei dem die Speichervorrichtung eine Direktzugriffsspeichervorrichtung umfasst.
Taktsystem gemäß einem der Ansprüche 11 bis 17, bei dem die Speichervorrichtung eine magnetische Direktzugriffsspeichervorrichtung umfasst.
Verfahren zum Betreiben eines Mehrchipgehäuses (10), das eine Speichervorrichtung umfasst, wobei das Verfahren folgende Schritte umfasst: Überwachen einer Temperatur der Speichervorrichtung; und Liefern eines Taktsignals bei einer ersten Frequenz an die Speichervorrichtung, wenn die Temperatur des Speicherchips geringer ist als eine Schwellentemperatur.
Verfahren gemäß Anspruch 19, das ferner folgenden Schritt umfasst: Liefern des Taktsignals bei einer zweiten Frequenz an die Speichervorrichtung, wenn die Temperatur des Speicherchips zumindest gleich der Schwellentemperatur ist, wobei die zweite Frequenz geringer ist als die erste Frequenz.
Verfahren gemäß Anspruch 19 oder 20, bei dem das Überwachen einer Temperatur der Speichervorrichtung ein Überwachen einer Übergangstemperatur der Speichervorrichtung umfasst.
Verfahren gemäß einem der Ansprüche 19 bis 21, bei dem die Schwellentemperatur eine bemessene Betriebstemperatur der Speichervorrichtung umfasst.
Mehrchipgehäuse (110), das folgende Merkmale aufweist: einen Direktzugriffsspeicherchip, der ein Taktsignal, das eine Frequenz aufweist, empfängt, wobei die Speichervorrichtung bei der Taktsignalfrequenz arbeitet und einen Temperatursensor (130) umfasst, der ein Temperatursignal liefert, das für eine Übergangstemperatur der Speichervorrichtung repräsentativ ist; und einen Mikroprozessorchip, der das Taktsignal liefert und das Temperatursignal empfängt, wobei der Mikroprozessorchip das Taktsignal bei einer ersten Frequenz liefert, wenn das Temperatursignal angibt, dass die Übergangstemperatur geringer ist als eine bemessene Betriebstemperatur des Direktzugriffsspeicherchips, und das Taktsignal bei einer zweiten Frequenz liefert, wenn das Temperatursignal angibt, dass die Übergangstemperatur zumindest gleich der bemessenen Betriebstemperatur des Direktzugriffsspeicherchips ist.