DE102004056971A1 - Doppelleistungserfassungsschema für eine Speichervorrichtung - Google Patents

Doppelleistungserfassungsschema für eine Speichervorrichtung Download PDF

Info

Publication number
DE102004056971A1
DE102004056971A1 DE102004056971A DE102004056971A DE102004056971A1 DE 102004056971 A1 DE102004056971 A1 DE 102004056971A1 DE 102004056971 A DE102004056971 A DE 102004056971A DE 102004056971 A DE102004056971 A DE 102004056971A DE 102004056971 A1 DE102004056971 A1 DE 102004056971A1
Authority
DE
Germany
Prior art keywords
voltage level
array
power line
reference voltage
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004056971A
Other languages
English (en)
Other versions
DE102004056971B4 (de
Inventor
Jonghee Han
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102004056971A1 publication Critical patent/DE102004056971A1/de
Application granted granted Critical
Publication of DE102004056971B4 publication Critical patent/DE102004056971B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

Erfassungsoperationen, die ein erstes Array von Bitleitungserfassungsverstärkern (BLSAs = bit line sense amplifiers) betreffen, können durch eine obere Referenzspannung und eine erste Zwischenspannung mit Leistung versorgt werden und das erste Array kann auf einen Spannungspegel zwischen denselben vorgeladen werden. Erfassungsoperationen, die ein zweites Array von BLSAs betreffen, können durch eine zweite Zwischenspannung (die größer als die erste Zwischenspannung ist) und eine untere Referenzspannung mit Leistung versorgt werden und das zweite Array kann auf einen Spannungspegel zwischen denselben vorgeladen werden. Nach einer Vorladung kann eine Ladung von einer zweiten Leistungsleitung des ersten Arrays zu einer ersten Leistungsleitung des zweiten Arrays übertragen werden. Nachfolgend kann die zweite Leistungsleitung des ersten Arrays mit einem Leistungsversorgungsknoten bei dem ersten Zwischenspannungspegel gekoppelt werden und die erste Leistungsleitung des zweiten Arrays kann mit einem Leistungsversorgungsknoten bei dem zweiten Zwischenspannungspegel gekoppelt werden.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf integrierte Schaltungsvorrichtungen und insbesondere auf Speichervorrichtungen, die Erfassungsoperationen umfassen, wie z.B. Dynamischer-Direktzugriffsspeicher (DRAM)-Vorrichtungen.
  • Die Entwicklung von Submikrometer-CMOS-Technologie hat zu einem wachsenden Bedarf an Dynamischer-Direktzugriffsspeicher (DRAM)-Vorrichtungen geführt. Bei einer DRAM-Vorrichtung handelt es sich allgemein um eine flüchtige Speichervorrichtung, bei der jede Speicherzelle einen Transistor und einen Kondensator umfasst. Derartige Speicherzellen erfordern ein periodisches Auffrischen, um die Daten, die in einer Speicherzelle gespeichert sind, vor einer Verfälschung oder einem Abfallen im Laufe der Zeit zu schützen. Das Auffrischen wird periodisch durchgeführt (z.B. etwa alle 64 msec) und auch, wenn auf einen Informationsinhalt der Speicherzelle zugegriffen wird, z.B. während einer Lese- oder einer Schreiboperation. Derartigen Routinen ist eine Erfassungsoperation gemeinsam, während der ein Inhalt der Speicherzelle aktiviert und aufgefrischt wird.
  • Deshalb ist die Erfassungsoperation eine der am meisten Leistung verbrauchenden Operationen, die bei den DRAM-Vorrichtungen durchgeführt werden. Bei batteriebetriebenen Computersystemen (z.B. Palmtop-Computern, tragbaren elektronischen Vorrichtungen und dergleichen) ist eine Minimierung der Leistungsaufnahme von entscheidender Bedeutung. Bei hochentwickelten DRAM-Vorrichtungen kann während der Erfassungsoperation etwa die Hälfte der Leistung, die verwendet wird, um ein Array von Speicherzellen aufzufrischen, teilweise zum Erfassen von Speicherzellen bei dem anderen Array zurückgeführt werden. Es gibt jedoch Beschränkungen derartiger Rückführungsschemata, wie es im Folgenden mit Bezugnahme auf 1–3 beschrieben ist.
  • 1A zeigt ein Blockdiagramm einer exemplarischen DRAM-Vorrichtung 100. Die DRAM-Vorrichtung 100 weist allgemein eine Steuerschaltungsanordnung 102 und eine Speicherschaltungsanordnung 104 auf. Die Steuerschaltungsanordnung 102 umfasst allgemein eine Logikschaltung 105, die verschiedene Steuerschaltungsanordnungen umfasst, wie z.B. Befehls- und Adressdecodierer, Selbstauffrischungsschaltungsanordnung und dergleichen, sowie eine Erfassungsschaltung 106. Die Erfassungsschaltung 106 umfasst eine Schaltungsanordnung, die verwendet wird, um Spannungssignale zu erzeugen, die verwendet werden, um auf Daten zuzugreifen (z.B. zu erfassen), die in verschiedenen Speicherzellenarrays 138 gespeichert sind.
  • Jedes Speicherzellenarray 138 kann ein entsprechendes Array von Bitleitungserfassungsverstärkern (BLSAs) 140 aufweisen, die zusammen einen Speicherblock 136 bilden. Bei Vorrichtung, die eine BLSA-Leistungsleitungsladungsrückführung implementieren, sind die BLSA-Arrays in eine „obere" Gruppe von BLSA-Arrays 140 und eine „untere" Gruppe von BLSA-Arrays 140L geteilt. Wie er hier verwendet wird, bezieht sich der Begriff Rückführung allgemein auf die Verwendung von Ladungen, die der oberen Gruppe 140U durch die externe Leistungsquelle 110 bei Erfassungsoperationen, die die untere Gruppe 140L betreffen, zugeführt werden. Den Leistungsleitungen der oberen und der unteren Gruppe werden über einen BLSA-Leistungsbus 116 die Spannungssignale zugeführt, die durch die Erfassungsschaltung 106 erzeugt werden.
  • Wie es in 1B dargestellt ist, verwenden die obere und die untere BLSA-Gruppe 140 jeweils zwei Leistungsleitungen (208 und 210) zum Erfassen von Bitleitungspaaren 202 von Speicherzellen 200 eines entsprechenden Arrays 138 (VH_BLSA1/VL_BLSA1 bzw. VH_BLSA2/VL_BLSA2). Die Rückführung erfolgt normalerweise durch ein Übertragen einer Ladung von der Leitung niedrigerer Spannung der oberen Gruppe (VL_BLSA1) zu der Leitung höherer Spannung der unteren Gruppe (VH_BLSA2). Die Konzeptionen der Ladungsrückführung werden wohl am bestem mit Bezugnahme auf 2 beschrieben, die eine herkömmliche Erfassungsschaltung 1062 veranschaulicht.
  • Wie es in 2 veranschaulicht ist, kann eine Bitleitungserfassungssteuerung 1342 einen Satz von Signalen ΦPRE_CHARGE (ΦVORLADEN) und ΦACTIVE (ΦAKTIV) erzeugen, um über ein Schaltarray 1322 die Anlegung von Spannungssignalen zu steuern, die an die Leistungsleitungen der BLSA-Arrays 140 der oberen und der unteren Gruppe angelegt werden. Die obere Gruppe 140U verwendet eine obere Referenzspannung VINT und eine Zwischenspannung VINT_M um die Erfassungsoperationen mit Leistung zu versorgen, während die untere Gruppe 140U VINT_M und eine untere Referenzspannung (z.B. GND (Masse) in 2) verwendet, um die Erfassungsoperationen mit Leistung zu versorgen. Die Spannungssignale VINT, VINT_M (etwa VINT/2) und GND werden durch einen Spannungsregler 1302 erzeugt. 3 veranschaulicht ein exemplarisches Zeitdiagramm der Signale ΦPRE CHARGE und ΦACTIVE für Erfassungsoperationen, die durch die Erfassungsschaltung 1062 durchgeführt werden.
  • Wie es in 3 veranschaulicht ist, wurden die Leistungsleitungen jeder Gruppe von BLSA-Arrays 140 zu einem Zeitpunkt T1 vor einem Erfassen vorgeladen (z.B. durch ein Angleichen jedes entsprechenden Paares von Leistungsleitungen über Schalter 222PC , während die Bitleitungserfassungssteuerung 1342 ΦPRE_CHARGE auf einen hohen Pegel treibt). Wie es veranschaulicht ist, sind VH_BLSA1 und VL_BLSA1 auf einen ersten Pegel VPCG1 vorgeladen, während VH_BLSA2 und VL_BLSA2 auf VPCG2 vorgeladen wurden. Die Erfassungsoperationen beginnen zu einem Zeitpunkt T2, wenn die Erfassungs steuerung 1342 ΦACTIVE aktiviert, was bewirkt, dass sich Schalter 222U und 222L schließen, wobei VH_BLSA1 mit VINT und VL_BLSA2 mit GND gekoppelt wird. Folglich steigt VH_BLSA1 auf VINT, während VL_BLSA2 auf GND sinkt.
  • Zu Beginn der Erfassungsoperationen sind auch die Leistungsleitungen VL_BLSA1 und VH_BLSA2 miteinander gekoppelt, was bewirkt, dass eine Ladung von VL_BLSA1 zu VH_BLSA2 übertragen wird, wenn VL_BLSA1 von VPCG1 auf VINT_M sinkt, was ein entsprechendes Ansteigen bei VH_BLSA2 von VPCG2 zu VINT_M bewirkt (dieses Ansteigen ist in 3 als VREC bezeichnet). Somit wird die Stromaufnahme von der externen Leistungsquelle 110 verringert, wenn eine Ladung, die verwendet wurde, um die obere Gruppe 140U vorzuladen, bei den Erfassungsoperationen verwendet wird, die die untere Gruppe betreffen. Zu einem Zeitpunkt T3 deaktiviert die Bitleitungserfassungssteuerung 1342 ΦACTIVE was ein Ende der Erfassungsoperationen signalisiert und die Leistungsleitungen von der internen Leistungsquelle 1302 entkoppelt. Zu einem Zeitpunkt T4 werden die Leistungsleitungen durch ein Angleichen der Leistungsleitungen über die Schalter 222PC erneut vorgeladen, in Vorbereitung auf die nächste Erfassungsoperation.
  • Somit kann die herkömmliche Erfassungsschaltung 1062 während der Erfassungsoperation etwa 50% der Leistung (oder der Ladung), die bei der oberen Gruppe verwendet wurde, zum Erfassen durch die untere Gruppe zurückführen. Um eine derartige Rückführung der Ladung zu liefern, sollte der Pegel von VINT_M weniger als die Hälfte der Ausgangsspannung VEXT der externen Leistungsquelle 110 betragen. Zusätzlich muss die Spannungsdifferenz zwischen den Leistungsleitungen der BLSA-Arrays 140 natürlich ausreichend sein, um Vollspannungslogikpegel an den erfassten Bitleitungen aufrechtzuerhalten (was für bestimmte Vorrichtungstechnologien auf einem Schalten von Transistorschwellenspannungen basiert). Wenn externe Spannungspegel weiterhin schrumpfen, kann es schwieriger werden, diese Anforderungen an VINT_M zu erfüllen.
  • Deshalb besteht in der Technik ein Bedarf an einer verbesserten Erfassungsschaltungskonfiguration zur Verwendung bei Speichervorrichtung, wie z.B. Dynamischer-Direktzugriffsspeicher (DRAM)-Vorrichtungen.
    •
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Zurückführen einer Ladung, eine Schaltungskonfiguration für eine Verwendung beim Zurückführen von Bitleitungsladungen und eine Speichervorrichtung mit verbesserten Charakteristika zu schaffen.
  • Die Aufgabe wird durch ein Verfahren gemäß Anspruch 1, Anspruch 6 und Anspruch 10, eine Schaltungskonfiguration gemäß Anspruch 13 und eine Speichervorrichtung gemäß Anspruch 15 gelöst.
  • Ausführungsbeispiele der vorliegenden Erfindung liefern Verfahren und Schaltungskonfigurationen zum Zurückführen einer Ladung von einem Array von Bitleitungserfassungsverstärkern zur Verwendung bei Erfassungsoperationen, die ein zweites Array von Bitleitungserfassungsverstärkern betreffen.
  • Ein Ausführungsbeispiel liefert ein Verfahren zum Zurückführen einer Ladung bei einer Speichervorrichtung. Das Verfahren umfasst allgemein ein Vorladen einer ersten und einer zweiten Leistungsleitung eines ersten Arrays von Bitleitungserfassungsverstärkern auf einen ersten Spannungspegel zwischen einem oberen Referenzspannungspegel und einem ersten Zwischenspannungspegel, ein Vorladen einer ersten und einer zweiten Leistungsleitung eines zweiten Arrays von Bitleitungserfassungsverstärkern auf einen zweiten Spannungspegel zwischen einem zweiten Zwischenspannungspegel und einer unteren Spannungsreferenz, wobei der zweite Zwischenspannungspegel größer ist als der erste Zwischenspan nungspegel, und ein Koppeln der ersten Leistungsleitung des zweiten Arrays mit der zweiten Leistungsleitung des ersten Arrays für einen Moment, um eine Ladung davon zu übertragen.
  • Ein weiteres Ausführungsbeispiel liefert ein Verfahren zum Zurückführen einer Ladung. Das Verfahren umfasst allgemein, zumindest einen Teil der Erfassungsoperationen eines ersten Arrays von Bitleitungserfassungsoperationen mit einer ersten und einer zweiten Leistungsleitung bei einem oberen Referenzspannungspegel bzw. einem ersten Zwischenspannungspegel mit Leistung zu versorgen, zumindest einen Teil der Erfassungsoperationen eines zweiten Arrays von Bitleitungserfassungsoperationen mit einer ersten und einer zweiten Leistungsleitung bei einem zweiten Zwischenspannungspegel bzw. einem unteren Referenzspannungspegel mit Leistung zu versorgen, und während oder vor den Erfassungsoperationen eine Ladung von der zweiten Leistungsleitung des ersten Arrays zu der ersten Leistungsleitung des zweiten Arrays zu übertragen.
  • Ein weiteres Ausführungsbeispiel liefert ein Verfahren zum Zurückführen einer Ladung von einer oder mehr Leistungsleitungen eines ersten Arrays von Bitleitungserfassungsverstärkern zu einer oder mehr Leistungsleitungen eines zweiten Arrays von Bitleitungserfassungsverstärkern. Das Verfahren umfasst allgemein ein Schließen von einem oder mehr ersten Schaltern für einen Moment, um eine erste und eine zweite Leistungsleitung des ersten Arrays auf einen ersten Spannungspegel zwischen einem ersten Zwischenspannungspegel und einem oberen Referenzspannungspegel vorzuladen und um eine erste und eine zweite Leistungsleitung des zweiten Arrays auf einen zweiten Spannungspegel zwischen einem unteren Referenzspannungspegel und einem zweiten Zwischenspannungspegel vorzuladen, ein Schließen von einem oder mehr zweiten Schaltern für einen Moment, um eine Ladung von der zweiten Leistungsleitung des ersten Arrays zu der ersten Leistungsleitung des zweiten Arrays zu übertragen, und ein Schließen von einem oder mehr dritten Schaltern für einen Moment, um die erste Leistungsleitung des zweiten Arrays mit einem Leistungsversorgungsknoten bei dem zweiten Zwischenspannungspegel zu koppeln.
  • Ein weiteres Ausführungsbeispiel liefert eine Schaltungskonfiguration zur Verwendung beim Zurückführen von Bitleitungsladungen. Die Schaltungskonfiguration umfasst allgemein einen ersten Satz von Schaltern, um selektiv eine erste Leistungsleitung eines ersten Arrays von Bitleitungserfassungsverstärkern mit einem Leistungsversorgungsknoten bei einem oberen Referenzspannungspegel zu koppeln, und um selektiv eine zweite Leistungsleitung eines zweiten Arrays von Bitleitungserfassungsverstärkern mit einem Leistungsversorgungsknoten bei einem unteren Referenzspannungspegel zu koppeln, einen zweiten Satz von Schaltern, um selektiv eine zweite Leistungsleitung des ersten Arrays mit einem Leistungsversorgungsknoten bei einem ersten Zwischenspannungspegel zu koppeln, und um selektiv eine erste Leistungsleitung des zweiten Arrays mit einem Leistungsversorgungsknoten bei einem zweiten Zwischenspannungspegel, der höher ist als der erste Zwischenspannungspegel, zu koppeln, einen dritten Satz von Schaltern, um selektiv die erste und die zweite Leistungsleitung des ersten Arrays auf einen ersten Vorladungsspannungspegel vorzuladen, und um selektiv die erste und die zweite Leistungsleitung des zweiten Arrays auf einen zweiten Vorladungsspannungspegel vorzuladen, und einen vierten Satz von einem oder mehr Schaltern, um selektiv die zweite Leistungsleitung des ersten Arrays mit der ersten Leistungsleitung des zweiten Arrays zu koppeln.
  • Ein weiteres Ausführungsbeispiel liefert eine Speichervorrichtung, die allgemein zumindest ein erstes und ein zweites Array von Bitleitungserfassungsverstärkern, um Bitleitungen von Speicherzellen der Speichervorrichtung zu erfassen, einen Spannungsregler mit Ausgangsknoten für zumindest eine obere Spannungsreferenz, eine erste und eine zweite Zwischenspannung und eine untere Spannungsreferenz, und ei ne Erfassungssteuerschaltungsanordnung umfasst. Die Erfassungssteuerschaltungsanordnung ist allgemein konfiguriert, um eine erste und eine zweite Leistungsleitung des ersten Arrays auf einen ersten Vorladungspegel vorzuladen, eine erste und eine zweite Leistungsleitung des ersten Arrays auf einen zweiten Vorladungspegel vorzuladen, eine Ladung von der zweiten Leistungsleitung des ersten Arrays zu der ersten Leitung des zweiten Arrays zu übertragen, die zweite Leistungsleitung des ersten Arrays mit dem Erste-Zwischenspannung-Ausgangsknoten zu koppeln, und die erste Leistungsleitung des zweiten Arrays mit dem Zweite-Zwischenspannung-Ausgangsknoten zu koppeln.
  • Die Lehren der vorliegenden Erfindung können ohne Weiteres durch ein Betrachten der folgenden detaillierten Beschreibung zusammen mit den beiliegenden Zeichnungen verstanden werden. Es zeigen:
  • 1A–1B eine exemplarische Speichervorrichtung, bei der Ausführungsbeispiele der vorliegenden Erfindung verwendet werden können;
  • 2 eine exemplarische Erfassungsschaltungskonfiguration gemäß dem Stand der Technik;
  • 3 ein exemplarisches Zeitdiagramm für Erfassungsoperationen gemäß dem Stand der Technik;
  • 4 eine exemplarische Erfassungsschaltungskonfiguration gemäß Ausführungsbeispielen der vorliegenden Erfindung; und
  • 5 ein exemplarisches Zeitdiagramm für Erfassungsoperationen gemäß Ausführungsbeispielen der vorliegenden Erfindung.
    •
  • Um das Verständnis zu erleichtern, wurden, wo möglich, identische Bezugszeichen verwendet, um identische Elemente, die den Figuren gemeinsam sind, zu bezeichnen.
  • Es sei jedoch darauf hingewiesen, dass die beiliegenden Zeichnungen lediglich exemplarische Ausführungsbeispiele dieser Erfindung veranschaulichen und deshalb nicht als ihren Schutzumfang beschränkend betrachtet werden sollen, da die Erfindung andere, gleichermaßen wirksame Ausführungsbeispiele zulassen kann.
  • Ausführungsbeispiele der vorliegenden Erfindung liefern Verfahren und Schaltungskonfigurationen zum Zurückführen einer Ladung, die einer Gruppe von Bitleitungserfassungsverstärkern (BLSAs) zugeführt wird, zur Verwendung bei Erfassungsoperationen einer anderen Gruppe von BLSAs. Allgemein verwendet jede Gruppe von BLSAs ein unterschiedliches Paar von Spannungssignalen, um ihre jeweiligen Erfassungsoperationen mit Leistung zu versorgen. Die erste Gruppe von BLSAs kann eine obere Referenzspannung und eine erste Zwischenspannung verwenden, um ihre Erfassungsoperationen mit Leistung zu versorgen, während die zweite Gruppe von BLSAs eine zweite Zwischenspannung und eine untere Referenzspannung (z.B. GND) verwenden kann. Während die Spannungsdifferenz jedes Paars von Leistungsleitungen größer sein kann als die Hälfte der extern zugeführten Spannung, muss dies nicht für jede Zwischenspannung so sein. Folglich kann eine Ladungsrückführung über einen größeren Bereich von extern zugeführten Betriebsspannungen erreicht werden.
  • 4 veranschaulicht eine exemplarische Erfassungsschaltung 1064 , die ein Doppelleistungserfassungsschema gemäß einem Ausführungsbeispiel der vorliegenden Erfindung verwendet, die bei einer Speichervorrichtung, wie z.B. der DRAM-Vorrichtung 100, die in 1 veranschaulicht ist, verwendet werden kann. Wie es veranschaulicht ist, umfasst die Erfassungsschaltung 1064 allgemein einen Doppelleistungsspannungsregler 1304 , ein Schaltarray 1324 und ei ne Bitleitungserfassungssteuerung 1344 . Die Bitleitungserfassungssteuerung 1344 ist allgemein konfiguriert, um das Schaltarray 132 (über Steuersignale 1354 ) zu steuern, um Spannungssignale von dem Regler 1304 an BLSA-Arrays 140 zu liefern, um Zellen eines Speicherarrays 138 zu erfassen. Wie es im Vorhergehenden beschrieben ist, können die BLSA-Arrays 140 in eine obere und eine untere Gruppe 140U bzw. 140L geteilt sein.
  • Wie es veranschaulicht ist, kann der Regler 1304 , anstatt eine einzige Zwischenspannung VINTM zu liefern wie bei dem herkömmlichen Regler 1302 , der in 2 gezeigt ist, konfiguriert sein, um zwei Zwischenausgangsspannungen VINT_M1 und VINT_M2 für Erfassungsoperationen zu liefern, die die obere Gruppe 140U bzw. die untere Gruppe 140L betreffen. In anderen Worten verwendet die obere Gruppe 140U eine obere Referenzspannung (VINT) und VINT_M1. um die Erfassungsoperationen mit Leistung zu versorgen, während die untere Gruppe 140U VINT_M2 und eine untere Referenzspannung (z.B. GND) verwendet, um die Erfassungsoperationen mit Leistung zu versorgen. Allgemein ist VINT_M2 größer als VINT_M1 und ist normalerweise größer als VINT/2, während VINT_M1 normalerweise geringer ist als VINT/2.
  • Durch das Verwenden derartiger versetzter Zwischenspannungen ist die Differenzspannung der Spannungssignale, die durch jede Gruppe verwendet werden, um die Erfassungsoperationen jeder Gruppe mit Leistung zu versorgen, jedoch größer als VINT/2 (z.B. VINT – VINT_M1 und VINT_M2 – GND), wodurch Erfassungsoperationen über ein volles Spektrum von Logikhoch- und -niedrigspannungspegeln ermöglicht werden. Natürlich kann es sich bei der Massereferenz (GND) um eine wirkliche Masse oder um eine Referenzspannung bei irgendeinem anderen Pegel (negativ oder positiv) unter dem ersten Zwischenspannungspegel handeln, die eine ausreichende Differenzspannung für Erfassungsoperationen, die die untere Gruppe von BLSA-Arrays 140L betreffen, liefert.
  • Bei der Konfiguration von 4 erzeugt die Bitleitungserfassungssteuerung 1344 , um ein gemeinschaftliches Ladungsverwenden unter Verwendung dieser Doppelzwischenspannungssignale zu erreichen, zusätzliche Steuersignale verglichen mit der Bitleitungserfassungssteuerung 1342 von 2. Zum Beispiel erzeugt die Bitleitungserfassungssteuerung 1344 , anstatt ein einziges Signal ΦACTIVE zu erzeugen, zwei derartige Signale ΦACTIVE1 und ΦACTIVE2. Wie es veranschaulicht ist, steuert ΦACTIVE1 einen Satz von Schaltern, die die Hochspannungsleistungsleitung der oberen Gruppe von BLSAs 140U (VH_BLSA1) mit VINT und die Niedrigspannungsleistungsleitung der unteren Gruppe von BLSAs 140L (VL_BLSA2) mit GND koppeln. Wie es veranschaulicht ist, steuert ΦACTIVE2 einen Satz von Schaltern, die die Niedrigspannungsleistungsleitung der oberen Gruppe von BLSAs 140U (VL_BLSA1) mit VINT_M1 und die Hochspannungsleistungsleitung der unteren Gruppe von BLSAs 140L (VL_BLSA1) mit VINT_M2 koppeln.
  • Die Bitleitungserfassungssteuerung 1344 erzeugt auch ein Vorladungssignal ΦPRE_CHARGE, das in ähnlicher Weise wirksam ist, wie es im Vorhergehenden beschrieben ist (z.B. um entsprechende Leistungsleitungen der oberen und der unteren Gruppe von BLSAs 140 zu koppeln, um eine Vorladungsspannung zu erreichen). Da sich aber die unteren Spannungswerte geändert haben, können sich die Pegel der Vorladungsspannungen (VPCG1 und VPCG2) demgemäß ändern (z.B. VPCG1 = etwa (VINT + VINT_M1)/2 und VPCG1 = etwa (VINT + VINT_M2)/2). Ferner ermöglicht ein zusätzliches Steuersignal ΦEQUALIZE (ΦANGLEICHEN) eine Angleichung von VH_BLSA2 mit VL_BLSA1, um eine Ladungsrückführung davon zu ermöglichen.
  • Der Betrieb der Erfassungsschaltung 1064 kann am besten mit Bezug auf 5 beschrieben werden, die ein exemplarisches Zeitdiagramm der Steuersignale veranschaulicht, die durch die Bitleitungserfassungsteuerung 1344 erzeugt werden. Wie es veranschaulicht ist, wurden die Leistungsleitungen jeder Gruppe von BLSA-Arrays zu einem Zeitpunkt T1 vor einem Erfassen vorgeladen (z.B. durch ein Angleichen jedes ent sprechenden Paares von Leistungsleitungen über Schalter 222PC , während die Bitleitungserfassungssteuerung 1342 ΦPRE_CHARGE aktiviert). Wie es veranschaulicht ist, werden VH_BLSA1 und VL_BLSA1 auf einen ersten Pegel VPCG1 vorgeladen, während VH_BLSA2 und VL_BLSA2 auf VPCG2 vorgeladen werden.
  • Die Erfassungsoperationen beginnen zu einem Zeitpunkt T2, wenn die Erfassungssteuerung 1344 ΦACTIVE1 hoch treibt, was bewirkt, dass sich Schalter 222U_H und 222L_L schließen, wobei VH_BLSA1 mit VINT bzw. VL_BLSA2 mit GND gekoppelt wird. Folglich steigt VH_BLSA1 auf VINT, während VL_BLSA2 auf GND sinkt. Es sei darauf hingewiesen, dass die Erfassungssteuerung 1344 ΦACTIVE2 anfangs niedrig hält. Somit sind VL_BLSA1 und VH_BLSA2 nicht mit ihren jeweiligen Zwischenspannungen VINT_M1 und VINT_M2 verbunden.
  • Stattdessen aktiviert die Erfassungssteuerung 1344 ΦEQUALIZE, wobei VL_BLSA1 und VH_BLSA2 über den Angleichschalter 222EQ gekoppelt werden. Wie es veranschaulicht ist, bewirkt dies, dass eine Ladung von VL_BLSA1 zu VH_BLSA2 übertragen (zurückgeführt) wird, wenn beide Leitungen sich auf einen Spannungspegel VINT_EQ zwischen VINT_M1 und VINT_M2 angleichen. Zu einem Zeitpunkt T3 deaktiviert die Bitleitungserfassungssteuerung 1344 ΦEQUALIZE, wobei VL_BLSA1 und VH_BLSA2 entkoppelt werden, und aktiviert ΦACTIVE 2, wobei VL_BLSA1 und VH_BLSA2 über Schalter 222U_L und 222L_U mit ihren jeweiligen Versorgungsspannungen VINT_M1 und VINT_M2 gekoppelt werden. Somit liefert die externe Leistungsversorgung die verbleibende Ladung, um den Pegel von VH_BLSA2 von VINT_EQ auf VINT_M2 zu erhöhen.
  • Zu einem Zeitpunkt T4 deaktiviert die Erfassungssteuerung 1344 ΦACTIVE1 und ΦACTIVE2 was ein Ende der Erfassungsoperationen signalisiert und die Leistungsleitungen von der internen Leistungsversorgung 1304 entkoppelt. Zu einem Zeitpunkt T5 werden die Leistungsleitungen z.B. durch ein Aktivieren von ΦPRE_CHARGE um die Leistungsleitungspaare der oberen und der unteren Gruppe über Schalter 222PC anzugleichen, erneut vorgeladen, in Vorbereitung auf die nächste Erfassungsoperation.
  • Die vorliegende Erfindung liefert Erfassungssteuerschaltungen, die eine Leistungsversorgung mit Doppelzwischenspannungspegeln verwenden, um eine ausreichende Spannungsdifferenz für jede Gruppe von BLSA-Arrays zu erreichen, während weiterhin eine Ladungsrückführung ermöglicht wird. Durch ein Verwenden von überlappenden Leistungsversorgungen, wie es hier beschrieben ist, kann eine Ladungsrückführung über einen größeren Bereich von Betriebsspannungen durchgeführt werden, was möglicherweise die Lebensdauer von derzeitigen Vorrichtungstechnologien verlängert, wenn externe Versorgungsspannungen weiterhin sinken.
  • Während sich das Vorhergehende auf das veranschaulichende Ausführungsbeispiel der vorliegenden Erfindung richtet, können andere und weitere Ausführungsbeispiele der Erfindung ausgearbeitet werden, ohne von dem grundlegenden Schutzumfang derselben abzuweichen, und der Schutzumfang derselben ist durch die folgenden Ansprüche bestimmt.

Claims (20)

  1. Verfahren zum Zurückführen einer Ladung in einer Speichervorrichtung, das folgende Schritte aufweist: Vorladen einer ersten und einer zweiten Leistungsleitung eines ersten Arrays von Bitleitungserfassungsverstärkern auf einen ersten Spannungspegel zwischen einem oberen Referenzspannungspegel und einem ersten Zwischenspannungspegel; Vorladen einer ersten und einer zweiten Leistungsleitung eines zweiten Arrays von Bitleitungserfassungsverstärkern auf einen zweiten Spannungspegel zwischen einem zweiten Zwischenspannungspegel und einer unteren Spannungsreferenz, wobei der zweite Zwischenspannungspegel größer als der erste Zwischenspannungspegel ist; und Koppeln der ersten Leistungsleitung des zweiten Arrays mit der zweiten Leistungsleitung des ersten Arrays für einen Moment, um eine Ladung von demselben zu übertragen.
  2. Verfahren gemäß Anspruch 1, das ferner folgende Schritte aufweist: Entkoppeln der ersten Leistungsleitung des zweiten Arrays von der zweiten Leistungsleitung des ersten Arrays; Koppeln der zweiten Leistungsleitung des ersten Arrays mit einer ersten Versorgungsleitung bei dem ersten Zwischenspannungspegel; und Koppeln der ersten Leistungsleitung des zweiten Arrays mit einer zweiten Versorgungsleitung bei dem zweiten Zwischenspannungspegel.
  3. Verfahren gemäß Anspruch 2, das ferner vor dem Entkoppeln der ersten Leistungsleitung des zweiten Arrays von der zweiten Leistungsleitung des ersten Arrays folgende Schritte aufweist: Koppeln der ersten Leistungsleitung des ersten Arrays mit einer Versorgungsleitung bei dem oberen Referenzspannungspegel; und Koppeln der zweiten Leistungsleitung des zweiten Arrays mit einer Versorgungsleitung bei dem unteren Referenzspannungspegel.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem die Spannungsdifferenz zwischen dem zweiten Zwischenspannungspegel und dem unteren Referenzspannungspegel größer als die Hälfte der Spannungsdifferenz zwischen dem oberen Referenzspannungspegel und dem unteren Referenzspannungspegel ist.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem die Spannungsdifferenz zwischen dem oberen Referenzspannungspegel und dem ersten Zwischenspannungspegel größer als die Hälfte der Spannungsdifferenz zwischen dem oberen Referenzspannungspegel und dem unteren Referenzspannungspegel ist.
  6. Verfahren zum Zurückführen einer Ladung, das folgende Schritte aufweist: Versorgen zumindest eines Teils von Erfassungsoperationen eines ersten Arrays von Bitleitungserfassungsoperationen über eine erste und eine zweite Leistungsleitung bei einem oberen Referenzspannungspegel bzw. einem ersten Zwischenspannungspegel mit Leistung; Versorgen zumindest eines Teils von Erfassungsoperationen eines zweiten Arrays von Bitleitungserfassungsoperationen über eine erste oder eine zweite Leistungsleitung bei einem zweiten Zwischenspannungspegel bzw. einem unteren Referenzspannungspegel mit Leistung; und Übertragen einer Ladung von der zweiten Leistungsleitung des ersten Arrays zu der ersten Leistungsleitung des zweiten Arrays während oder vor den Erfassungsoperationen.
  7. Verfahren gemäß Anspruch 6, bei dem das Übertragen einer Ladung von der zweiten Leistungsleitung des ersten Arrays zu der ersten Leistungsleitung des zweiten Arrays ein Schließen eines ersten Schalters für einen Moment aufweist, um die zweite Leistungsleitung des ersten Arrays mit der ersten Leistungsleitung des zweiten Arrays zu koppeln.
  8. Verfahren gemäß Anspruch 7, das ferner folgende Schritte aufweist: Öffnen des ersten Schalters, um die zweite Leistungsleitung des ersten Arrays von der ersten Leistungsleitung des zweiten Arrays zu entkoppeln; Schließen zumindest eines zweiten Schalters, um die Leistungsleitung des ersten Arrays mit einem Leistungsversorgungsknoten bei dem ersten Zwischenspannungspegel zu koppeln; und Schließen zumindest eines dritten Schalters, um die erste Leistungsleitung des zweiten Arrays mit einem Leistungsversorgungsknoten bei dem zweiten Zwischenspannungspegel zu koppeln.
  9. Verfahren gemäß einem der Ansprüche 6 bis 8, bei dem zumindest einer des ersten und des zweiten Zwischenspannungspegels größer als die Hälfte des oberen Referenzspannungspegels ist, gemessen von dem unteren Referenzspannungspegel.
  10. Verfahren zum Zurückführen einer Ladung von einer oder mehreren Leistungsleitungen eines ersten Arrays von Bitleitungserfassungsverstärkern zu einer oder mehreren Leistungsleitungen eines zweiten Arrays von Bitleitungserfassungsverstärkern, das folgende Schritte aufweist: Schließen eines ersten oder mehrerer Schalter für einen Moment, um eine erste und eine zweite Leistungsleitung des ersten Arrays auf einen ersten Spannungspegel zwischen einem ersten Zwischenspannungspegel und einem oberen Referenzspannungspegel vorzuladen und um eine erste und eine zweite Leistungsleitung des zweiten Arrays auf einen zweiten Spannungspegel zwischen einem unteren Referenzspannungspegel und einem zweiten Zwischenspannungspegel vorzuladen; Schließen eines zweiten oder mehrerer Schalter für einen Moment, um eine Ladung von der zweiten Leistungsleitung des ersten Arrays zu der ersten Leistungsleitung des zweiten Arrays zu übertragen; und Schließen eines dritten oder mehrerer Schalter für einen Moment, um die erste Leistungsleitung des zweiten Arrays mit einem Leistungsversorgungsknoten bei dem zweiten Zwischenspannungspegel zu koppeln.
  11. Verfahren gemäß Anspruch 10, das ferner ein Schließen eines vierten oder mehrerer Schalter aufweist, um die zweite Leistungsleitung des ersten Arrays mit einem Leistungsversorgungsknoten bei dem ersten Zwischenspannungspegel zu koppeln.
  12. Verfahren gemäß Anspruch 10 oder 11, bei dem: der zweite Zwischenspannungspegel größer als der erste Zwischenspannungspegel ist; eine Spannungsdifferenz zwischen dem ersten Zwischenspannungspegel und dem oberen Referenzspannungspegel größer als die Hälfte der Spannungsdifferenz zwischen der unteren Referenzspannung und der oberen Referenzspannung ist; und eine Spannungsdifferenz zwischen dem zweiten Zwischenspannungspegel und dem unteren Referenzspannungspegel größer als die Hälfte der Spannungsdifferenz zwischen der unteren Referenzspannung und der oberen Referenzspannung ist.
  13. Schaltungskonfiguration für eine Verwendung beim Zurückführen von Bitleitungsladungen, die folgende Merkmale aufweist: einen ersten Satz von Schaltern, um selektiv eine erste Leistungsleitung eines ersten Arrays von Bitleitungserfassungsverstärkern mit einem Leistungsversorgungsknoten bei einem oberen Referenzspannungspegel zu koppeln und um selektiv eine zweite Leistungsleitung eines zweiten Arrays von Bitleitungserfassungsverstärkern mit einem Leistungsversorgungsknoten bei einem unteren Referenzspannungspegel zu koppeln; einen zweiten Satz von Schaltern, um selektiv eine zweite Leistungsleitung des ersten Arrays mit einem Leistungsversorgungsknoten bei einem ersten Zwischenspannungspegel zu koppeln und um selektiv eine erste Leistungsleitung des zweiten Arrays mit einem Leistungsversorgungsknoten bei einem zweiten Zwischenspan nungspegel zu koppeln, der höher als der erste Zwischenspannungspegel ist; einen dritten Satz von Schaltern, um selektiv die erste und die zweite Leistungsleitung des ersten Arrays auf einen ersten Vorladungsspannungspegel vorzuladen und um selektiv die erste und die zweite Leistungsleitung des zweiten Arrays auf einen zweiten Vorladungsspannungspegel vorzuladen; und einen vierten Satz von einem oder mehreren Schaltern, um selektiv die zweite Leistungsleitung des ersten Arrays mit der ersten Leistungsleitung des zweiten Arrays zu koppeln.
  14. Schaltungskonfiguration gemäß Anspruch 13, bei der der dritte Satz von Schaltern zumindest einen Schalter, um die erste und die zweite Leistungsleitung des ersten Arrays selektiv zu koppeln, und zumindest einen Schalter aufweist, um die erste und die zweite Leistungsleitung des zweiten Arrays selektiv zu koppeln.
  15. Speichervorrichtung, die folgende Merkmale aufweist: zumindest ein erstes und ein zweites Array von Bitleitungserfassungsverstärkern, um Bitleitungen von Speicherzellen der Speichervorrichtung zu erfassen; einen Spannungsregler mit Ausgangsknoten für zumindest eine obere Spannungsreferenz, eine erste und eine zweite Zwischenspannung und eine untere Spannungsreferenz; und eine Erfassungssteuerschaltungsanordnung, die konfiguriert ist, um eine erste und eine zweite Leistungsleitung des ersten Arrays auf einen ersten Vorladungspegel vorzuladen, eine erste und eine zweite Leistungsleitung des zweiten Arrays auf einen zweiten Vorla dungspegel vorzuladen, eine Ladung von der zweiten Leistungsleitung des ersten Arrays zu der ersten Leitung des zweiten Arrays zu übertragen, die zweite Leistungsleitung des ersten Arrays mit dem ersten Zwischenspannungsausgangsknoten zu koppeln und die erste Leistungsleitung des zweiten Arrays mit dem zweiten Zwischenspannungsausgangsknoten zu koppeln.
  16. Speichervorrichtung gemäß Anspruch 15, bei der die Steuerschaltungsanordnung ferner konfiguriert ist, um nach einem Vorladen der ersten und der zweiten Leitung des ersten und des zweiten Arrays: die erste Leistungsleitung des ersten Arrays mit dem oberen Referenzspannungsausgangsknoten zu koppeln; und die zweite Leistungsleitung des zweiten Arrays mit dem unteren Referenzspannungsausgangsknoten zu koppeln.
  17. Speichervorrichtung gemäß Anspruch 15 oder 16, bei der die Steuerung konfiguriert ist, um die erste und die zweite Leitung des ersten Arrays durch ein Koppeln der ersten und der zweiten Leitung des ersten Arrays für einen Moment vorzuladen.
  18. Speichervorrichtung gemäß einem der Ansprüche 15 bis 17, bei der die Differenz zwischen dem zweiten Zwischenspannungspegel und dem unteren Referenzspannungspegel größer als die Hälfte der Differenz zwischen dem oberen Referenzspannungspegel und dem unteren Referenzspannungspegel ist.
  19. Speichervorrichtung gemäß einem der Ansprüche 15 bis 18, bei der die Differenz zwischen dem ersten Zwischenspannungspegel und dem oberen Referenzspannungspegel größer als die Hälfte der Differenz zwischen dem oberen Referenzspannungspegel und dem unteren Referenzspannungspegel ist.
  20. Speichervorrichtung gemäß einem der Ansprüche 15 bis 18, bei der die Differenz zwischen dem ersten Zwischenspannungspegel und dem oberen Referenzspannungspegel größer als die Hälfte der Differenz zwischen einer Massereferenz und einer Versorgungsspannung der Speichervorrichtung ist.
DE102004056971A 2003-11-26 2004-11-25 Doppelleistungserfassungsschema für eine Speichervorrichtung Expired - Fee Related DE102004056971B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/723211 2003-11-26
US10/723,211 US6888767B1 (en) 2003-11-26 2003-11-26 Dual power sensing scheme for a memory device

Publications (2)

Publication Number Publication Date
DE102004056971A1 true DE102004056971A1 (de) 2005-06-30
DE102004056971B4 DE102004056971B4 (de) 2013-12-05

Family

ID=34522993

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004056971A Expired - Fee Related DE102004056971B4 (de) 2003-11-26 2004-11-25 Doppelleistungserfassungsschema für eine Speichervorrichtung

Country Status (2)

Country Link
US (1) US6888767B1 (de)
DE (1) DE102004056971B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795365B2 (en) * 2002-08-23 2004-09-21 Micron Technology, Inc. DRAM power bus control
US7324374B2 (en) * 2003-06-20 2008-01-29 Spansion Llc Memory with a core-based virtual ground and dynamic reference sensing scheme
US7196954B2 (en) * 2005-06-06 2007-03-27 Infineon Technologies Ag Sensing current recycling method during self-refresh
US7423911B2 (en) * 2005-09-29 2008-09-09 Hynix Semiconductor Inc. Bit line control circuit for semiconductor memory device
KR100790444B1 (ko) * 2005-10-06 2008-01-02 주식회사 하이닉스반도체 메모리 장치
US7414460B1 (en) * 2006-03-31 2008-08-19 Integrated Device Technology, Inc. System and method for integrated circuit charge recycling
US7542360B2 (en) 2007-07-19 2009-06-02 Freescale Semiconductor, Inc. Programmable bias for a memory array
JP5060403B2 (ja) * 2008-06-19 2012-10-31 株式会社東芝 半導体記憶装置
KR20130080733A (ko) * 2012-01-05 2013-07-15 에스케이하이닉스 주식회사 프리차지회로 및 반도체메모리장치
JP2013191262A (ja) * 2012-03-15 2013-09-26 Elpida Memory Inc 半導体装置
KR102076602B1 (ko) 2013-02-19 2020-02-13 삼성전자주식회사 센스앰프회로 및 반도체 메모리 장치
KR20190053676A (ko) 2017-11-10 2019-05-20 삼성전자주식회사 메모리 셀 어레이를 프리차지하는 메모리 회로 및 이를 포함하는 메모리 장치
TWI782780B (zh) * 2021-11-05 2022-11-01 美商矽成積體電路股份有限公司 低功率雙資料速率記憶體之電源管理電路及其管理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266750B1 (ko) * 1997-11-20 2000-09-15 윤종용 행 프리 챠아지 시간을 줄일 수 있는 고밀도 반도체 메모리 장치
KR100300035B1 (ko) * 1998-02-07 2001-09-06 김영환 전하재활용센스앰프

Also Published As

Publication number Publication date
US20050111274A1 (en) 2005-05-26
DE102004056971B4 (de) 2013-12-05
US6888767B1 (en) 2005-05-03

Similar Documents

Publication Publication Date Title
DE68914084T2 (de) Halbleiterspeicheranordnung mit ferroelektrische Kondensatoren enthaltenden Zellen.
DE60030805T2 (de) Ferroelektrischer Speicher und Halbleiterspeicher
DE69123666T2 (de) Halbleiterspeicheranordnung
DE102012221806B4 (de) Speicher-Array mit doppelter Stromversorgung, das eine Steuerschaltung besitzt, die für Bitzeilen-Vorlaufladevorgänge dynamisch eine niedrigere von zwei Versorgungsspannungen auswählt, sowie ein zugehöriges Verfahren
DE4214970C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE102012104648B4 (de) Techniken zur Verifikation einer Verlässlichkeit eines Speichers
DE102004056971B4 (de) Doppelleistungserfassungsschema für eine Speichervorrichtung
DE19815887C2 (de) Halbleiterspeichereinrichtung mit einem Normalbetriebsmodus und einem Eigenauffrischungsmodus und einem reduzierten Stromverbrauch und stabilen Betrieb in einem Datenhaltezustand
DE102006046300A1 (de) Niedrig ausgeglichener Leseverstärker für Zwillingszellen-DRAMs
DE4022153C2 (de)
DE60119995T2 (de) System und verfahren zum frühen schreiben in speicher durch halten der bitleitung auf festem potential
DE4240002C2 (de) Halbleiterspeichervorrichtung
DE10344020A1 (de) Halbleiterspeicherbaustein mit Bitleitungsspannungsausgleich
DE69934637T2 (de) Ferroelektrischer Speicher und seine Testverfahren
DE60213813T2 (de) Dram mit bitleitungsaufladung, invertiertem dateneinschreiben, verlängerter ausgabedatenhaltung und verringertem leistungsverbrauch
DE69220101T2 (de) Halbleiterspeichereinrichtung
DE10361718A1 (de) Vorrichtung und Verfahren zum Steuern von nicht flüchtigem DRAM
DE69217748T2 (de) Energiesparschaltung für Abfühlschaltungen für DRAM
DE112005002659T5 (de) Doppelzellenbitleitungserfassungskonfiguration
DE19814143C2 (de) Halbleiterspeichereinrichtung die einen Normalbetriebsmodus, einen Störungstestmodus und einen Selbst-Auffrischmodus aufweist
DE112004001952B4 (de) Verfahren und Schaltungskonfiguration für Mehrfachladungsrückführung während Auffrischoperationen bei einer DRAM-Vorrichtung
DE10154613B4 (de) Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher
DE112011104526B4 (de) Hierarchische Dram-Detektion
EP0868725A2 (de) Verfahren zum betrieb einer sram mos-transistor speicherzelle
DE10335070A1 (de) Halbleiterspeichervorrichtung mit einer Speicherzelle mit geringem Zellverhältnis

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140306

R082 Change of representative
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee