DE102004055649B4 - Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur - Google Patents

Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur Download PDF

Info

Publication number
DE102004055649B4
DE102004055649B4 DE200410055649 DE102004055649A DE102004055649B4 DE 102004055649 B4 DE102004055649 B4 DE 102004055649B4 DE 200410055649 DE200410055649 DE 200410055649 DE 102004055649 A DE102004055649 A DE 102004055649A DE 102004055649 B4 DE102004055649 B4 DE 102004055649B4
Authority
DE
Germany
Prior art keywords
trench
layer
oxide
semiconductor structure
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200410055649
Other languages
English (en)
Other versions
DE102004055649A1 (de
Inventor
Jörg Radecker
Florian Schmitt
Hans-Peter Sperlich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE200410055649 priority Critical patent/DE102004055649B4/de
Publication of DE102004055649A1 publication Critical patent/DE102004055649A1/de
Application granted granted Critical
Publication of DE102004055649B4 publication Critical patent/DE102004055649B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Abstract

Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur (10), bei dem
– in einer Oberfläche (20) der Halbleiterstruktur (10) ein Graben (30, 70) gebildet wird,
– der Graben (30, 70) mit einer Oxidschicht (80) beschichtet wird,
– der beschichtete Graben (30) mit einem Füllmaterial (100, 300) bis zu einer vorgegebenen Grabentiefe (T) gefüllt wird, die unterhalb der Oberfläche (20) der Halbleiterstruktur (10) derart endet, dass ein oberer, sich bis zur Oberfläche (20) der Halbleiterstruktur (10) erstreckender Seitenwandbereich (120) des beschichteten Grabens (30) von dem Füllmaterial frei bleibt,
– der Graben (30) nachfolgend mit einem Fülloxid (200) aufgefüllt wird, das eine kleinere Ätzrate als die Oxidschicht (80) aufweist und
– das Fülloxid (200) sowie die Oxidschicht (80) einem Ätzschritt unterzogen werden,
dadurch gekennzeichnet, dass
bei dem Ätzschritt zumindest ein oberer, an die Oberfläche (20) der Halbleiterstruktur (10) angrenzender Teilabschnitt (210) des Seitenwandbereichs (120) des...

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur mit den Merkmalen gemäß dem Oberbegriff des Anspruchs 1.
  • Ein Verfahren mit den Merkmalen des Oberbegriffs des Anspruch 1 ist aus der US 2004/0 169 005 A1 bekannt.
  • Darüber hinaus ist aus der US-Patentschrift US 4,509,249 A ein Verfahren bekannt, wonach in eine Oberfläche eines eine Halbleiterstruktur bildenden Silizium-Wafers ein Graben geätzt wird. Die Wände des Grabens werden mit einer Siliziumoxidschicht beschichtet, und anschließend wird der so beschichtete Graben mit Polysilizium als Füllmaterial bis zu einer vorgegebenen Grabentiefe gefüllt. Die Grabentiefe ist derart gewählt, dass ein oberer, sich bis zur Oberfläche des Silizium-Wafers erstreckender Seitenwandbereich des oxidbeschichteten Grabens von dem Polysilizium frei bleibt.
  • Aus der US 2004/0 197 989 A1 ist zudem ein Verfahren bekannt, wonach ein mit einer dielektrischen Schicht ausgekleideter Graben mit einer Polysiliziumfüllung gefüllt und oberhalb der Polysiliziumfüllung eine Oxidschicht aufgebracht wird, die in einem nachfolgenden Schritt teilweise wieder entfernt wird.
  • Des Weiteren offenbart die US 6 566 229 B2 ein Verfahren, wonach ein Graben mit einem Spin-on-glass-Material gefüllt und ein Oxidmaterial auf dem Spin-on-glass-Material abgeschieden wird.
  • Darüber hinaus ist aus der US 6 593 207 B2 bekannt, einen Graben, dessen Seitenwände mit einer Liner-Oxidschicht verse hen sind, mit einem Isolationsmaterial zu füllen und oberhalb dieses Isolationsmaterials eine weitere Isolationsschicht zu erzeugen.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Isolationsgrabens anzugeben, mit dem sich auch sehr schmale und sehr tiefe Gräben, also Gräben mit einem hohen „Aspektverhältnis", zuverlässig mit Isolationsmaterial füllen lassen. Außerdem soll das Verfahren sicherstellen, dass nach Fertigstellung des Isolationsgrabens eine Weiterbearbeitung der Halbleiterstruktur einfach möglich ist.
  • Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind in Unteransprüchen angegeben.
  • Danach ist erfindungsgemäß ein Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur vorgesehen, bei dem
    • – in einer Oberfläche der Halbleiterstruktur ein Graben gebildet wird,
    • – der Graben mit einer Oxidschicht beschichtet wird,
    • – der beschichtete Graben mit einem Füllmaterial bis zu einer vorgegebenen Grabentiefe gefüllt wird, die unterhalb der Oberfläche der Halbleiterstruktur derart endet, dass ein oberer, sich bis zur Oberfläche der Halbleiterstruktur erstreckender Seitenwandbereich des beschichteten Grabens von dem Füllmaterial frei bleibt,
    • – der Graben nachfolgend mit einem Fülloxid aufgefüllt wird, das eine kleinere Ätzrate als die Oxidschicht aufweist und
    • – das Fülloxid sowie die Oxidschicht einem Ätzschritt unterzogen werden, wobei
    • – bei dem Ätzschritt zumindest ein oberer, an die Oberfläche der Halbleiterstruktur angrenzender Teilabschnitt des Sei tenwandbereichs des Grabens von der Oxidschicht befreit wird und eine Ätzstufe zwischen dem Fülloxid und der Oxidschicht gebildet wird.
  • Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass der an die Oberfläche der Halbleiterstruktur angrenzende Teilabschnitt des oberen Seitenwandbereichs frei von Isolationsmaterial bleibt. Dadurch ist es möglich, diesen Bereich zusätzlich zu der Oberfläche der Halbleiterstruktur zum Aufbau elektronischer Komponenten heranzuziehen. Beispielsweise lässt sich in dem von der Oxidschicht befreiten oberen Teilabschnitt des Grabens ein Teil eines Feldeffekttransistors ausbilden, dessen Hauptbestandteile in der Oberfläche der Halbleiterstruktur integriert werden. Mit anderen Worten ist es also möglich, aktive elektronische Komponenten wie Transistoren, insbesondere Feldeffekttransistoren, sowohl in der Oberfläche der Halbleiterstruktur als auch in dem oberen Teilabschnitt der Halbleiterstruktur unterzubringen.
  • Ein weiterer wesentlicher Vorteil des erfindungsgemäßen Verfahrens wird durch die Ätzstufe bewirkt. Durch die Ätzstufe wird nämlich erreicht, dass trotz des Freilegens des oberen Teilabschnitts des Grabens von der Oxidschicht die Dicke des Fülloxids weitgehend unverändert bleibt, so dass dessen Isolations- und mechanische Stützwirkung weitgehend unbeeinträchtigt bleibt.
  • Die Oxidschicht, mit der der Graben zunächst beschichtet wird, bevor das Füllmaterial eingefüllt wird, ist vorzugsweise eine „konformale" Oxidschicht. Unter einer „konformalen" Oxidschicht wird nachfolgend eine Schicht verstanden, die der Form des Grabens „winkeltreu" derart folgt, dass die Formgebung des Isolationsgrabens (im Querschnitt betrachtet) weitgehend unverändert bleibt. Eine „konformale" Oxidschicht weist vorzugsweise eine durchgehend gleichmäßige Dicke auf.
  • Als Füllmaterial wird bevorzugt polysiliziumhaltiges Material in den Graben eingefüllt. Beispielsweise handelt es sich bei dem Füllmaterial um „reines" Polysilizium. Reines Polysilizium weist den Vorteil auf, dass es sich auch in Gräben mit sehr hohen Aspektverhältnissen, also sehr tiefe und sehr schmale Gräben, problemlos einführen lässt.
  • Alternativ kann das Füllmaterial auch „mehrschichtig" aufgebaut sein. Beispielsweise kann auf die mit der Oxidschicht beschichteten Wände des Grabens zunächst eine Polysiliziumschicht aufgebracht werden. Der resultierende, mit der Polysiliziumschicht beschichtete Graben wird anschließend mit einem Isolationsmaterial bis zu der vorgegebenen Grabentiefe gefüllt. Nachfolgend wird die Polysiliziumschicht in dem oberen, sich bis zur Oberfläche der Halbleiterstruktur erstreckenden Seitenwandbereich des Grabens entfernt. Bei dieser vorteilhaften Variante des Verfahrens wird das Füllmaterial also durch unterschiedliche Materialien gebildet, die nacheinander aufgebracht werden.
  • Bezüglich der letzten Ausführungsvariante wird es außerdem als vorteilhaft angesehen, wenn die Polysiliziumschicht eine „konformale" Polysiliziumschicht ist, die sich an die Formgebung des Grabens anpasst. Eine „konformale" Polysiliziumschicht stellt sicher, dass sich das Isolationsmaterial nachfolgend zuverlässig in den Graben einführen lässt und Leer- oder Fehlstellen des Isolationsmaterials im Graben vermieden werden.
  • Zum Entfernen der Polysiliziumschicht von dem oberen, sich bis zur Oberfläche der Halbleiterstruktur erstreckenden Sei tenwandbereich – also „oberhalb" der vorgegebenen Grabentiefe – wird vorzugsweise ein Ätzmittel verwendet, das gegenüber Polysilizium eine größere Ätzrate als gegenüber dem Isolationsmaterial aufweist.
  • Das Isolationsmaterial kann beispielsweise aus der Gasphase abgeschieden werden. Alternativ kann eine Flüssigkeit auf die Polysiliziumschicht aufgebracht werden, die sich nach einem Aushärtvorgang das Isolationsmaterial bildet. Beispielsweise kann es sich bei dem Isolationsmaterial um ein Oxid handeln, das als Spin-on-Glas in den Graben eingefüllt wird.
  • Da Isolationsgräben insbesondere bei der Herstellung von DRAM-Speicherzellen eine große Rolle spielen, wird es als vorteilhaft angesehen, wenn das beschriebene Verfahren im Zusammenhang mit der Herstellung von DRAM-Speicherzellen verwendet wird. Bei der Halbleiterstruktur handelt es sich vorzugsweise um ein Siliziumsubstrat bzw. um eine Siliziumschicht, in das bzw. in die der Graben unter Verwendung einer zuvor strukturierten Ätzmaskenschicht geätzt wird. Demgemäß wird die Oberfläche der Halbleiterstruktur durch die Oberfläche des Siliziumsubstrats bzw. durch die Oberfläche der Siliziumschicht gebildet.
  • Die Ätzstufe zwischen dem Fülloxid und der Oxidschicht wird vorzugsweise im oberen Seitenwandbereich des Siliziumsubstrats bzw. der Siliziumschicht ausgebildet.
  • Die Ätzmaskenschicht kann vor oder nach dem die Ätzstufe bildenden Ätzschritt entfernt werden. Bei der Ätzmaskenschicht kann es sich beispielsweise um eine Nitridmaske handeln.
  • Die Erfindung wird nachfolgend anhand zweier Ausführungsbeispiele erläutert. Dabei zeigen:
  • 1a bis 1e ein erstes Ausführungsbeispiel des erfindungsgemäßen Verfahrens und die
  • 2a bis 2g ein zweites Ausführungsbeispiel des erfindungsgemäßen Verfahrens.
  • In den Figuren werden – soweit möglich – für identische oder vergleichbare Komponenten dieselben Bezugszeichen verwendet.
  • In der 1a erkennt man eine Halbleiterstruktur mit einem Siliziumsubstrat 10, in dessen Oberfläche 20 ein Graben 30 gebildet, beispielsweise geätzt, worden ist. Zur Herstellung des Grabens 30 wird auf die Oberfläche 20 des Siliziumsubstrats 10 zunächst eine Ätzmaskenschicht 40, beispielsweise eine Siliziumnitridschicht, aufgebracht und strukturiert. Die Ätzmaskenschicht 40 dient nachfolgend als Ätzmaske und schützt die bei diesem Ätzschritt nicht zu ätzende Oberfläche 20 des Substrats 10, so dass nur die von der Ätzmaskenschicht 40 unmaskierten Teilbereiche des Siliziumsubstrats 10 geätzt werden. Es entsteht somit vom Querschnitt her die in der 1a dargestellte Struktur mit zwei erhabenen Siliziumbereichen 50 und 60, dem Graben 30 zwischen den beiden erhabenen Siliziumbereichen 50 und 60 sowie einer weiteren Ausnehmung 70, die beispielsweise einen weiteren Graben bildet, rechts neben dem erhabenen Bereich 50.
  • In der 1a ist erkennbar, dass auf das strukturierte Siliziumsubstrat 10 sowie auf die Ätzmaskenschicht 40 eine Oxidschicht 80 aufgebracht worden ist. Diese Oxidschicht 80 kann beispielsweise eine Siliziumdioxidschicht sein. Die Oxidschicht 80 ist vorzugsweise eine konformale Schicht; dies bedeutet, dass die Schichtdicke der Oxidschicht 80 durchgehend ungefähr gleich dick ist, so dass sich die Oxidschicht 80 dem Verlauf der Struktur, insbesondere dem Verlauf des Grabens 30, bestmöglich anpassen kann.
  • Die Siliziumoxidschicht 80 kann beispielsweise aus einem SA(Sub Atmosphaeric)-Oxid, einem LP-CVD-(Low pressure chemical vapour deposition)Oxid oder einem anderen Oxid bestehen.
  • Auf die in der 1a dargestellte Struktur wird nachfolgend ganzflächig Polysilizium 100 als Füllmaterial abgeschieden; dies ist in der 1b gezeigt. Anschließend wird die resultierende Struktur gemäß 1b einem CMP(CMP: Chemical-Mechanical Polishing)-Schritt und einem weiteren, Polysilizium ätzenden Schritt unterzogen.
  • Durch den Polysilizium-Ätzschritt wird das Polysilizium auch im Grabenbereich entfernt; das Polysilizium verbleibt lediglich bis zu einer Grabentiefe T. Es entsteht die in der 1c im Querschnitt dargestellte Struktur mit einem oberen Seitenwandbereich 120, der von dem Polysilizium 100 befreit ist und sich bis zur Oberfläche 20 des Grabens 30 erstreckt.
  • Anschließend wird die Struktur gemäß der 1c mit einem Fülloxid 200 vollständig gefüllt. Es entsteht die in der 1d dargestellte Struktur. Wichtig ist, dass sich das Fülloxid 200 von der Oxidschicht 80 unterscheidet; konkret soll das Fülloxid 200 bezüglich Oxid-Ätzmitteln bzw. demjenigen Oxidätzmittel, das im Weiteren verwendet werden wird, (z. B. flusssäurehaltige Ätzmittel) eine kleinere Ätzrate aufweisen als die Oxidschicht 80. Die Oxidschicht 80 besteht beispielsweise aus SA-CVD-Oxid mit einer Ätzrate von 5 nm/min (DHF 200:1) und das Fülloxid 200 beispielsweise aus HDP(High density plasma)-Oxid mit einer Ätzrate von 1,5 nm/min (DHF 100:1).
  • Die Struktur gemäß der 1d wird anschließend einem oder mehreren Ätzschritten unterworfen, bei denen die Ätzmaskenschicht 40 und damit die auf der Ätzmaskenschicht 40 vorhandene Oxidschicht 80 sowie das auf der Ätzmaskenschicht 40 befindliche Fülloxid 200 entfernt wird.
  • Während dieses Ätzschrittes oder in einem separaten weiteren Ätzschritt werden die Oxidschicht 80 sowie das Fülloxid 200 mit einem Ätzmittel behandelt, das die Oxidschicht 80 stärker ätzt als das Fülloxid 200. Aufgrund der unterschiedlichen Ätzraten wird ein oberer, an die Oberfläche 20 des Siliziumsubstrats 10 unmittelbar angrenzender Teilabschnitt 210 des Grabens 30 bzw. die entsprechenden Randbereiche 210 der erhabenen Siliziumbereiche 50 und 60 von der Oxidschicht 80 befreit. Außerdem bilden sich Ätzstufen 220 aufgrund der unterschiedlichen Ätzraten der Oxidschicht 80 und des Fülloxids 200. Der fertige Isolationsgraben ist in der 1e gezeigt.
  • In den 2a bis 2g ist ein weiteres Ausführungsbeispiel für das erfindungsgemäße Verfahren gezeigt. Die 2a zeigt dabei das bereits im Zusammenhang mit der 1a erläuterte Siliziumsubstrat 10, in das die beiden Gräben 30 und 70 unter Verwendung der strukturierten Ätzmaskenschicht 40 hineingeätzt worden sind. Auf die resultierende Struktur ist eine konformale Oxidschicht 80 abgeschieden.
  • In einem nachfolgenden Schritt wird – im Unterschied zu dem ersten Ausführungsbeispiel – auf die Oxidschicht 80 eine konformale Polysiliziumschicht 300 abgeschieden. Dies zeigt die 2b.
  • In einem sich daran anschließenden Prozessschritt wird der Graben 30 mit einem Isolationsmaterial 310 gefüllt. Bei dem Isolationsmaterial 310 kann es sich beispielsweise um ein Spin-on-Siliziumoxidmaterial oder um ein „flowable" Oxid-Material. Die resultierende Struktur ist in der 2c gezeigt.
  • Nachfolgend wird das Isolationsmaterial 310 ganzflächig geätzt, so dass die Materialdicke des Isolationsmaterials 310 deutlich herabgesetzt wird. In dem Graben 30 verbleibt das Isolationsmaterial 310 lediglich nur noch bis zu einer Grabentiefe T. Die oberen, an die Oberfläche 20 des Siliziumsubstrats 10 angrenzenden Seitenwandbereiche 120 des Grabens 30 werden somit von dem Isolationsmaterial 310 befreit (vgl. 2d).
  • Anschließend wird die Polysiliziumschicht 300 an den Stellen weggeätzt, an denen sie nicht durch das Isolationsmaterial 310 geschützt wird. Um dies zu erreichen, wird ein Ätzmittel verwendet, das gegenüber der Polysiliziumschicht 300 eine große Ätzrate und gegenüber dem Isolationsmaterial 310 eine möglichst geringe Ätzrate hat. Im Ergebnis entsteht somit die in der 2e gezeigte Struktur, bei der der Graben 30 mit der Polysiliziumschicht 300 und dem Isolationsmaterial 310 lediglich noch bis zur Tiefe T gefüllt ist.
  • Nachfolgend wird auf die Struktur gemäß 2e ein Fülloxid 200 in Form einer „Kappenschicht" aufgebracht. Das Fülloxid 200 deckt das Siliziumsubstrat 10 sowie die beiden Gräben 30 und 70 vollständig ab (vgl. 2f). Anschließend wird die Struktur gemäß der 2f einem CMP-Schritt unterworfen, wodurch unter anderem die Ätzmaskenschicht 40 entfernt und die Oberfläche 20 des Siliziumsubstrats 10 freigelegt wird.
  • In einem nachfolgenden Ätzschritt werden die Oxidschicht 80 und das Fülloxid 200 geätzt, wobei die Oxidschicht 80 aufgrund der größeren Ätzrate gegenüber dem Fülloxid 200 schneller geätzt wird. Es entstehen somit Stufen 220 in den oberen Teilabschnitten 210 der beiden erhabenen Siliziumbereiche 50 und 60 bzw. der beiden oberen Seitenwandbereiche 120 des Grabens 30.
  • In den oberen Teilabschnitten 210 sind die beiden erhabenen Siliziumbereiche 50 und 60 vollständig von dem Oxid 80 befreit, so dass in diesen Teilabschnitten aktive Komponenten integriert werden können. Es ist also möglich, elektronische Komponenten nicht nur im Bereich der Oberfläche 20 des Siliziumsubstrates 10 zu integrieren, sondern darüber hinaus auch im Bereich der Teilabschnitte 210 der freigelegten Seitenwände der beiden erhabenen Siliziumbereiche 50 und 60.
  • Der fertige Isolationsgraben ist in der 2g gezeigt. Bezugszeichenliste
    10 Siliziumsubstrat
    20 Oberfläche des Siliziumssubstrats
    30 Graben
    40 Ätzmaskenschicht
    50 Erhabener Siliziumbereich
    60 Erhabener Siliziumbereich
    70 Weiterer Graben
    80 Oxidschicht
    100 Polysilizium
    120 Oberer Seitenwandbereich
    200 Fülloxid
    210 Teilabschnitt
    220 Stufe
    300 Polysiliziumschicht
    310 Isolationsmaterial
    T Grabentiefe

Claims (14)

  1. Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur (10), bei dem – in einer Oberfläche (20) der Halbleiterstruktur (10) ein Graben (30, 70) gebildet wird, – der Graben (30, 70) mit einer Oxidschicht (80) beschichtet wird, – der beschichtete Graben (30) mit einem Füllmaterial (100, 300) bis zu einer vorgegebenen Grabentiefe (T) gefüllt wird, die unterhalb der Oberfläche (20) der Halbleiterstruktur (10) derart endet, dass ein oberer, sich bis zur Oberfläche (20) der Halbleiterstruktur (10) erstreckender Seitenwandbereich (120) des beschichteten Grabens (30) von dem Füllmaterial frei bleibt, – der Graben (30) nachfolgend mit einem Fülloxid (200) aufgefüllt wird, das eine kleinere Ätzrate als die Oxidschicht (80) aufweist und – das Fülloxid (200) sowie die Oxidschicht (80) einem Ätzschritt unterzogen werden, dadurch gekennzeichnet, dass bei dem Ätzschritt zumindest ein oberer, an die Oberfläche (20) der Halbleiterstruktur (10) angrenzender Teilabschnitt (210) des Seitenwandbereichs (120) des Grabens (30) von der Oxidschicht (80) befreit wird und eine Ätzstufe (220) zwischen dem Fülloxid (200) und der Oxidschicht (80) gebildet wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Graben (30) mit einer konformalen Oxidschicht (80) beschichtet wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Füllmaterial ein polysiliziumhaltiges Material (100, 300) in den Graben (30) gefüllt wird.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass als Füllmaterial Polysilizium (100) in den Graben (30) gefüllt wird.
  5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass – auf die mit der Oxidschicht (80) beschichteten Wände des Grabens (30) eine Polysiliziumschicht (300) aufgebracht wird, – der derart beschichtete Graben (30) mit einem Isolationsmaterial (310) bis zu der vorgegebenen Grabentiefe (T) gefüllt wird und – die Polysiliziumschicht (300) nachfolgend in dem oberen, sich bis zur Oberfläche (20) der Halbleiterstruktur (10) erstreckenden Seitenwandbereich (120) des Grabens (30) entfernt wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeich net, dass als Polysiliziumschicht (300) eine konformale Polysiliziumschicht aufgebracht wird.
  7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass zum Entfernen der Polysiliziumschicht (300) von dem oberen, sich bis zur Oberfläche (20) der Halbleiterstruktur (10) erstreckenden Seitenwandbereich (120) des Grabens (30) ein Ätzmittel verwendet wird, das eine gegenüber Polysilizium größere Ätzrate als gegenüber dem Isolationsmaterial (310) aufweist.
  8. Verfahren nach einem der voranstehenden Ansprüche 5 bis 7, dadurch gekennzeichnet, dass das Isolationsmaterial (310) aus der Gasphase abgeschieden wird.
  9. Verfahren nach einem der voranstehenden Ansprüche 5 bis 7, dadurch gekennzeichnet, dass eine Flüssigkeit auf die Polysiliziumschicht (80) aufgebracht wird, die nach einem Aushärtvorgang das Isolationsmaterial (310) bildet.
  10. Verfahren nach einem der voranstehenden Ansprüche 5 bis 9, dadurch gekennzeichnet, dass als Isolationsmaterial (310) ein Oxid auf die Polysiliziumschicht (80) aufgebracht wird.
  11. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass – die Halbleiterstruktur durch ein Siliziumsubstrat (10) gebildet ist oder eine Siliziumschicht umfasst und – der Graben (30) in das Siliziumsubstrat (10) oder in die Siliziumschicht unter Verwendung einer zuvor strukturierten Ätzmaskenschicht (40) geätzt wird, – wobei die Oberfläche der Halbleiterstruktur durch die Oberfläche (20) des Siliziumsubstrats (10) oder die der Siliziumschicht gebildet wird.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Ätzstufe (220) zwischen dem Fülloxid (200) und der Oxidschicht (80) im oberen, an die Oberfläche (20) angrenzenden Randbereich (210) des Siliziumsubstrats (10) oder dem entsprechenden oberen Randbereich der Siliziumschicht gebildet wird.
  13. Verfahren nach einem der voranstehenden Ansprüche 11 oder 12, dadurch gekennzeichnet, dass die Ätzmaskenschicht (40) vor oder nach dem die Ätzstufe (220) bildenden Ätzschritt entfernt wird.
  14. Verfahren nach einem der voranstehenden Ansprüche 11 bis 13, dadurch gekennzeichnet, dass als Ätzmaskenschicht (40) eine Nitridmaske verwendet wird.
DE200410055649 2004-11-12 2004-11-12 Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur Expired - Fee Related DE102004055649B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410055649 DE102004055649B4 (de) 2004-11-12 2004-11-12 Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410055649 DE102004055649B4 (de) 2004-11-12 2004-11-12 Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur

Publications (2)

Publication Number Publication Date
DE102004055649A1 DE102004055649A1 (de) 2006-05-24
DE102004055649B4 true DE102004055649B4 (de) 2009-01-29

Family

ID=36313709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410055649 Expired - Fee Related DE102004055649B4 (de) 2004-11-12 2004-11-12 Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur

Country Status (1)

Country Link
DE (1) DE102004055649B4 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566229B2 (en) * 2001-03-05 2003-05-20 Samsung Electronics Co., Ltd. Method of forming an insulating layer in a trench isolation type semiconductor device
US6593207B2 (en) * 2001-07-03 2003-07-15 Samsung Electronics Co., Ltd. Method of forming a trench device isolation structure with upper liner pattern
US20040169005A1 (en) * 2003-02-17 2004-09-02 Hong-Gun Kim Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film
US20040197989A1 (en) * 2002-12-23 2004-10-07 Michael Sommer DRAM memory having vertically arranged selection transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566229B2 (en) * 2001-03-05 2003-05-20 Samsung Electronics Co., Ltd. Method of forming an insulating layer in a trench isolation type semiconductor device
US6593207B2 (en) * 2001-07-03 2003-07-15 Samsung Electronics Co., Ltd. Method of forming a trench device isolation structure with upper liner pattern
US20040197989A1 (en) * 2002-12-23 2004-10-07 Michael Sommer DRAM memory having vertically arranged selection transistors
US20040169005A1 (en) * 2003-02-17 2004-09-02 Hong-Gun Kim Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film

Also Published As

Publication number Publication date
DE102004055649A1 (de) 2006-05-24

Similar Documents

Publication Publication Date Title
DE10230088B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10003014B4 (de) Verfahren zur Herstellung einer planaren und dicht struktuierten Silizium-auf-Isolator-Struktur
DE10127622B4 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE10362148B4 (de) Verfahren zur Herstellung der Bodenelektrode eines Kondensators einer Halbleitervorrichtung
DE19956078B4 (de) Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators
DE4434230A1 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE19906030A1 (de) Grabenisolationsstruktur eines Halbleiterbauteils und Verfahren zum Herstellen einer Grabenisolationsstruktur mit Polysiliziumkontakt
DE102005052133A1 (de) Verfahren zur Herstellung eines Flash-Speicherbauelements
DE19736145B4 (de) Verfahren zum Planieren von Halbleiterwafern
DE102004052577B4 (de) Verfahren zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE102005063129B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben mit reduzierter Seitenwandverspannung
DE102008054068A1 (de) Veringern von Metallhohlräumen in einem metallischen Schichtstapel eines Halbleiterbauelements durch Vorsehen einer dielektrischen Barrierenschicht
DE102006048960B4 (de) Verfahren zur Herstellung von Isolationsstrukturen mit integrierten tiefen und flachen Gräben
DE102004042459B3 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
WO1999016125A1 (de) Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat
DE10233195A1 (de) Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung
DE102007063271B4 (de) Verfahren zur Herstellung eines dielektrischen Zwischenschichtmaterials mit unterschiedlichen Abtragsraten während eines CMP-Prozesses
DE102004055649B4 (de) Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur
DE10138510B4 (de) Grabenisolation mit selbstjustierender Oberflächenversiegelung und Verfahren zur Herstellung einer solchen Grabenisolation
EP1709677A1 (de) Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten
DE19531773A1 (de) Halbleiter-Bearbeitungsverfahren zum Ausbilden einer elektrischen Verbindung zwischen einer äußeren Schicht und einer inneren Schicht, und integrierter Schaltkreis
DE69837059T2 (de) Planarisierung von einem Halbleitersubstrat
DE10032795C2 (de) Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben
DE102021114103A1 (de) Metallische hartmasken zum reduzieren der leitungskrümmung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee