DE19736145B4 - Verfahren zum Planieren von Halbleiterwafern - Google Patents

Verfahren zum Planieren von Halbleiterwafern Download PDF

Info

Publication number
DE19736145B4
DE19736145B4 DE19736145A DE19736145A DE19736145B4 DE 19736145 B4 DE19736145 B4 DE 19736145B4 DE 19736145 A DE19736145 A DE 19736145A DE 19736145 A DE19736145 A DE 19736145A DE 19736145 B4 DE19736145 B4 DE 19736145B4
Authority
DE
Germany
Prior art keywords
columns
etching
trenches
caps
filling material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19736145A
Other languages
English (en)
Other versions
DE19736145A1 (de
Inventor
John Los Altos Snyder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19736145A1 publication Critical patent/DE19736145A1/de
Application granted granted Critical
Publication of DE19736145B4 publication Critical patent/DE19736145B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Verfahren zum Planieren von Halbleiterwafern, wobei Muster von Gräben (10) und Säulen (14) auf einem Halbleitersubstrat (15) gebildet, ein Füllmaterial (12) zum Füllen der Gräben (10) und Bedecken der gegebenenfalls mit Kappen (17) versehenen Säulen (14) und anschließend eine Photoresistschicht (19) über dem Füllmaterial (12) aufgebracht werden, wobei die exponierte Photoresistschicht (19) und das Füllmaterial (12) durch isotropes Ätzen behandelt werden, wobei die Photoresistschicht (19) nach ihrem Aufbringen zunächst durch Belichten und Ätzen im wesentlichen aus den Bereichen über den Säulen (14) entfernt, und wobei die verbliebene Photoresistschicht (19) und das Füllmaterial (12) bei einem Verhältnis der Photoresistätzrate zur Füllmaterialätzrate ≥ 1,0 gleichzeitig isotrop geätzt werden, wonach poliert wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Planieren von Halbleiterwafern nach Anspruch 1.
  • Das Ätzen von Gräben in Siliciumwafern zum elektrischen Isolieren verschiedener aktiver Bereiche eines elektronischen Schaltkreises ist bekannt. Um eine Weiterverarbeitung zu erleichtern, wird jedoch angestrebt, eine plane Oberseite auf dem Wafer beizubehalten, wozu chemiche Dampfabscheidungstechniken (CVD) verwendet werden, um die Gräben mit einem elektrisch isolierenden Material wie SiO2 zu füllen. Jedoch wird auf diese Weise Oxid sowohl in den Gräben als auch auf den Säulen in den aktiven Bereichen abgelagert. Daher ist eine Planierung in irgendeiner Weise notwendig, um eine im wesentlichen plane Oberseite zu erhalten. Chemisch-mechanisches Polieren (CMP) des so aufgebrachten Materials mag die einfachste Methode darstellen, jedoch treten hierbei lokale Polierratenschwankungen als auch Bombierungen und Probleme im Zusammenhang mit Oxidresten auf. Diese Schwankungen haben verschiedene Ursachen, die in der endlichen Steifheit von Kontaktstellen, wie sie beim CMP verwendet werden, Änderungen der lokalen Musterdichte und unterschiedlichen Ätzraten unterschiedlicher Materialien während des CMP liegen können.
  • Beispielsweise hängt die lokale Ätzrate stark von dem Muster von nahe benachbarten Gräben und insbesondere der Dichte dieses Musters ab. Ein Problem, das durch Ungleichmäßigkeiten in lokalen Ätzraten entsteht, ist ein "Bombieren" oder Ausbilden von Einsenkungen in weit offenen Grabenbereichen, wo Grabenbereiche und Nicht-Grabenbereiche mit unterschiedlicher Ätzgeschwindigkeit geätzt werden. Wegen der Kontaktstellenflexibilität können Füllmaterialreste auf aktiven Bereichen zwischen Gräben verbleiben, die die Planheit beeinträchtigen.
  • Ein weiteres Problem ist die schnelle Erosion von schmalen isolierten Nicht-Grabenteilen (Säulen) in weiten offenen Grabenbereichen. Die Kontaktstellenflexibilität über derartig isolierten Säulen führt zu einer lokalen Polierwirkung, so daß dort eine beschleunigte Erosion speziell an den Oberkanten der Säulen auftritt.
  • Zwar könnte man die Kontaktstellenflexibilität beim CMP-Verfahren verringern, jedoch wird eine gewisse Flexibilität benötigt, um sich einer Waferdurchbiegung anpassen zu können.
  • Es ist auch bekannt, einen zusätzlichen lithographischen Schritt einzusetzen, der im wesentlichen das Material in den Grabenbereichen schützt, während das Material in den Nicht-Grabenbereichen exponiert wird. Hierbei wird ein Ätzen durchgeführt, das die Masse des Füllmaterialoxids auf den Säulen entfernt. Dieses als anisotropes Plasmaätzen durchgeführte Ätzen beläßt Ohren von Füllmaterial, die noch einen beträchtlichen Anteil an verbliebenem Füllmaterial darstellen. Wenn hierauf ein CMP-Schritt folgt, besteht immer noch ein entsprechendes Potential für ein musterabhängiges Polieren, wie vorstehend beschrieben.
  • Gemäß US 54 98 565 wird gleichzeitig CVD-Oxid abgelagert und geätzt (d.h. es handelt sich um einen ECR-CVD-Prozeß). Die abgelagerte Schicht wird dann mit Photoresist maskiert, isotrop geätzt und dann mit tels CMP-Technik poliert. Hierdurch läßt sich eine geringere Musterempfindlichkeit in bezug auf den schließlichen Polierschritt durch die Verwendung eines isotropen Oxidätzens und effizienteren Entfernens des Oxids über den Säulen erzielen. Jedoch tritt bei dem hierbei verwendeten isotropen Ätzen ein Unterschneiden der Photoresistmaske auf. Wenn dies auf beiden Seiten eines schmalen Resiststreifens auftritt, ist es möglich, diesen vollständig zu unterschneiden und damit als einen Resiststrang freizulegen. Dieser kann dann abheben, auf andere Teile des Substrats herunterfallen und das isotrope Ätzen stören.
  • Aus Maskless Method for Shallow Trench Planarization, IBM Technical Disclosure Bulletin, Band 33, Nr. 4, September 1990, Seiten 433 und 434, ist ein Verfahren bekannt, bei dem die Photoresistschicht weder mit einem Muster versehen noch gleichzeitig mit dem Füllmaterial geätzt wird. Die Photoresistschicht wird zunächst insgesamt belichtet und geätzt, so daß nur noch Reste in Vertiefungen verbleiben. Diese Reste werden dann gehärtet, um als Maske für eine Siliciumnitridschicht zu dienen, die dann geätzt wird, wonach die gehärteten Reste entfernt werden. Danach erfolgt ein weiteres Planarisieren ohne Maske.
  • Aus Method for Planarizing over Shallow Trenches filled with Silicon Dioxide, IBM Technical Disclosure Bulletin, Band 32, Nr. 9A, Feb. 1990, Seite 439 und 440, ist ein Verfahren bekannt, bei dem ein Muster von Gräben und Säulen auf einem Halbleitersubstrat gebildet wird, ein Füllmaterial zum Füllen der Gräben und Bedecken der gegebenenfalls mit Kappen versehenen Säulen, danach eine dünne Polysiliciumschicht und anschließend eine Siliciumdioxidschicht aufgebracht werden. Danach werden großformatige Bereiche mit einer Photoresistschicht abgedeckt, die Siliciumdioxidschicht in kleinformatigen Bereichen entfernt, wonach die Photoresistschicht entfernt und Polysilicium, das auch die kleinformatigen Bereiche füllt, aus denen das Siliciumdioxid entfernt wurde, aufgebracht und anschließend bis auf die Höhe des Siliciumdioxids planarisiert wird. Anschließend wird weiter bis zur Siliciumnitridschicht durch reaktives Ionenätzen geätzt.
  • Aus US 5 494 857 ist ein Verfahren zum Planarisieren von Halbleiterwafern bekannt, wobei Muster von Gräben und Säulen auf einem Halbleitersubstrat gebildet, ein Füllmaterial zum Füllen der Gräben und Bedecken der gegebenenfalls mit Kappen versehenen Säulen und anschließend eine Photoresistschicht über dem Füllmaterial aufgebracht werden, wobei die exponierte Photoresistschicht und das Füllmaterial durch anisotropes Ätzen behandelt werden, wobei die Photoresistschicht nach ihrem Aufbringen zunächst durch Belichten und Ätzen im wesentlichen aus den Bereichen über den Säulen entfernt werden, wonach poliert wird.
  • Aus JP 07-016715 (A) ist ein Verfahren zum Planarisieren von Halbleiterwafern bekannt, wobei Muster von Lücken zwischen Leiterbahnen auf einem Halbleitersubstrat gebildet, ein Füllmaterial zum Füllen der Lücken und Bedecken der Leiterbahnen und anschließend eine Fotoresistschicht über dem Füllmaterial aufgebracht werden, wobei die exponierte Photoresistschicht und das Füllmaterial durch isotropes Ätzen behandelt werden. Die Photoresistschicht wird nach dem Aufbringen zunächst durch Belichten und Ätzen im wesentlichen aus den Bereichen zwischen den Leiterbahnen entfernt, wonach poliert wird.
  • Aufgabe der Erfindung ist es, ein Verfahren zu schaffen, das es ermöglicht, vor einem Polieren einen wesentlichen Teil an Füllmaterial über aktiven Bereichen in einfacher und unempfindlicher Weise zu entfernen, wobei die Gefahr von baumelnden Photoresiststreifen zumindest stark reduziert ist.
  • Diese Aufgabe wird entsprechend den Merkmalen des Anspruchs 1 gelöst.
  • Hierdurch ist es möglich, bis zu etwa 90% des Füllmaterials im aktiven Bereich durch gleichzeitiges isotropes Ätzen einer strukturierten Photoresistschicht und des Füllmaterials zu entfernen. Irgendwelche verbleibenden Kuppen sind sehr klein und können daher effektiv und schnell in einem nachfolgenden CMP-Schritt entfernt werden. Wenn mit einem Verhältnis von Resistätzrate zu Füllmaterialätzrate größer als 1,0 gearbeitet wird, ist die Wahrscheinlichkeit des Auftretens von baumeln den Resiststreifen stark reduziert, Kuppen können in einem größeren Ausmaß vor dem chemisch-mechanischen Polieren geätzt werden, und der Gasphasentransport des Ätzmittels zu den Kuppenbereichen ist verstärkt. Nach einem derartigen Ätzen kann durch einen CMP-Schritt die Oberfläche des Füllmaterials poliert werden, ohne die Kappen von gekappten Säulen zu exponieren. In einem schließlichen Ätzschritt können die Kappen der Säulen exponiert werden. Dies vermeidet vollständig eine Schalenbildung, Oxidreste und isolierte Säulenerosionsprobleme.
  • Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
  • Die Erfindung wird nachstehend anhand der in den beigefügten Abbildungen dargestellten Ausführungsbeispiele näher erläutert.
  • 1 zeigt im Schnitt ein Halbleitersubstrat mit Säulen und Gräben, Füllmaterial und einer strukturierten Photoresistschicht.
  • 2 zeigt das Halbleitersubstrat von 1 im Schnitt nach einem isotropen Ätzen.
  • 3 zeigt vergrößert im Schnitt einen Ätzbereich, wo eine Senkenbildung auftritt.
  • 4 zeigt im Schnitt den Zustand nach isotropem Ätzen.
  • 5 zeigt im Schnitt verschiedene Stufen der Verarbeitung.
  • 6 zeigt im Schnitt eine Struktur mit zweischichtigem Füllmaterial.
  • 7 zeigt im Schnitt die Maskierung der zweischichtigen Füllmaterialschicht von 6.
  • 8 zeigt die Struktur von 7 nach isotropem Ätzen.
  • 9 zeigt das Ergebnis des nachfolgenden Schritts des Resistablösens.
  • 10 zeigt das Ergebnis eines nachfolgenden Schritts eines kurzen CMP-Polierens.
  • 11 zeigt ein Flußdiagramm bezüglich der verschiedenen durchzuführenden Schritte zur Steuerung eines Verarbeitungsprozesses.
  • Gemäß 1 ist auf einem Halbleitersubstrat 15, etwa einem Siliciumsubstrat, ein Muster aus Säulen 14 und gefüllten Gräben 10 ausgebildet. Bei dem hier verwendeten Füllmaterial 12 handelt es sich üblicherweise um ein Oxid, das in Form einer Schicht auf dem Muster etwa durch ein CVD-Verfahren aufgebracht ist und in bekannter Weise verdichtet werden kann. Die Säulen 14 können Kappen 17 aus Nitrid oder einem anderen Material aufweisen, das dazu dient, die Säulen 14 während der nachfolgenden Bearbeitung zu schützen. Ein Auskleidungsoxid kann aufgewachsen werden, um das Halbleitersubstrat 15 vorzubereiten, bevor das Füllmaterial 12 aufgebracht wird.
  • Eine Photoresistschicht 19 wird aufgebracht und entsprechend dem Muster der darunterliegenden Gräben 10 und Säulen 14 bemustert. Das heißt, beim Bemustern der Photoresistschicht 19 ist es allgemein wünschenswert, daß Öffnungen oder "Spalten" 21 in der Photoresistschicht 19 direkt wenigstens über einigen Säulen 14 liegen. Vorzugsweise ist die bemusterte Photoresistschicht 19 das "perfekte Umgekehrte" des darunterliegenden Musters von Gräben 10 und Säulen 14, so daß die Photoresistschicht 19 nur von Bereichen entfernt ist, die direkt über den Säulen 14 liegen, wie in 1 dargestellt ist. Insbesondere ist die Breite der Öffnungen 21 in der Photoresistschicht 19 innerhalb einer Abweichung von etwa 5% der Breite der Säulen 14. Die Dicke der Photoresistschicht 19 sollte ausreichend sein, um ein vollständiges Entfernen der Photoresistschicht während eines nachfolgenden isotropen Resist/Oxidätzens zu entfernen.
  • Als nächstens werden Füllmaterial 12 und Photoresistschicht 19 gleichzeitig geätzt. Bevorzugt wird das Ätzen isotrop durchgeführt, und zwar beispielsweise mit einem oder mehreren Naßätzmitteln, wie etwa HF, H2O2, H2SO4 oder HNO3. (Alternativ kann das Ätzen trocken, etwa durch Plasmaätzen beispielsweise unter Verwendung von CH3F oder CF4 mit relativ erhöhtem Sauerstoffgehalt erfolgen.) Die sich so ergebende Halbleitertopographie ist in 2 dargestellt.
  • Wesentliche Teile der Photoresistschicht 19 und des Füllmaterials 12 wurden entfernt, wobei nur kleine Vogelschnäbel 20 nicht nur in den relativ weiten offenen Bereichen, sondern auch über den Gräben verbleiben. Der hauptsächliche Teil des Planierens wird auf diese Weise im Gegensatz zu einem Planieren erreicht, bei dem anisotropes Ätzen, gefolgt von Resistablösen durchgeführt wird. Resist 24, der zwischen Vogelschnäbeln 20 in weiten offenen Bereichen verbleibt, kann ohne weiteres konventionell entfernt werden. Pfeile "x" und "y" zeigen an, wie sich das Problem bei der nachfolgenden Verarbeitung ändert.
  • Gleichzeitiges isotropes Ätzen der Photoresistschicht 19 und des Füllmaterials 12 vermeidet das Problem von baumelnden engen Resiststrängen, die bei einem Ätzen erzeugt werden, das hinsichtlich des Resists stark selektiv ist, wobei diese Resiststränge, wenn sie relativ kurz sind, über dem Füllmaterial 12 hängen oder, was schlimmer ist, als Resiststrang herunterfallen können, um so ein Ätzen des Füllmaterials 12 in einem Bereich zu behindern, in dem dies nicht passieren sollte. Wenn Resist frei von dem darunter befindlichen Füllmaterial geätzt wird, kann dies eine Kontaminierung bewirken.
  • In diesem Zusammenhang ist es zweckmäßig, die Ätzraten des Füllmaterials und des Resists während des isotropen Ätzens praktisch gleich zu wählen. Gleiche Ätzraten dieser Materialien stellen sicher, daß keine Resistteile freigeätzt werden. Dementsprechend sollte folgende Gleichung gelten: Füllmaterialätzrate/Resistätzrate < 1,0 (1)
  • Wenn jedoch diese Gleichung erfüllt ist, besteht die Möglichkeit einer vorzeitigen Grabenoxidexponierung, was zu "Senken" unter die nominale Füllmaterialhöhe nach dem Ätzen führen kann, wie in 3 dargestellt ist. (3 basiert auf der Annahme, daß die Resistdicke etwa 33% größer als die Füllmaterialstufe ist, und berücksichtigt den schlimmsten Fall, bei dem die Oberseite des Resists über der Stufe flach bleibt.) Eine Senkenausbildung wird durch höhere Resistätzraten, steilere Füllmaterialseitenwandprofile und dünnere Resistschichten verschlimmert. Selbst wenn der Resist unendlich dick wäre, kann eine Senkenausbildung aufgrund von seitlichem Ätzen des Resists noch auftreten, wenn das Verhältnis von Resistätzrate zu Füllmaterialätzrate genügend groß ist und die Füllmaterialseitenwand genügend steil ist. Geht man von einer kreisförmigen Füllmaterialseitenwand und davon aus, daß das isotrope Resistätzen mit gleichförmiger Rate längs dieser Seitenwandung erfolgt, kann die Resistätzrate die Füllmaterialätzrate um einen Faktor von π/2 übersteigen, bevor eine Senkenausbildung auftritt. 3 zeigt die Grenzbedingung für einen unendlich dicken Resist, wobei Resistätzrate/Füllmaterialätzrate = π/2 = 1,57 (2)ist.
  • Für endliche Resiststärken unterstützt das oberseitige Resistätzen das seitliche Resistätzen, so daß die vorstehende Gleichung eine Obergrenze für das Verhältnis von Resistätzrate zu Füllmaterialätzrate ist, über der eine Senkenausbildung definitiv auftritt und unter der eine Senkenausbildung abhängig von der Resistdicke auftreten kann.
  • Verhältnisse von Resistätzrate zu Füllmaterialätzrate größer als 1,0 sind besonders bevorzugt, da 1) hierdurch eine Trennung der dünnen Resiststränge von dem darunter liegenden Füllmaterial aufgrund von Resisthinterschneidung verhindert wird, 2) der Gasphasentransport von Ätzmittel zu den Füllmaterialvogelschnäbeln 20 (4) unterstützt und 3) die Vogelschnäbel in größerem Maße geätzt werden als bei einem Ätzratenverhältnis von 1,0 beim isotropen Ätzen.
  • Nach dem gleichzeitigen Ätzen von Füllmaterial und Resist wird das verbleibende Füllmaterial beispielsweise mittels CMP-Technik "touch"-poliert, um irgendwelche verbleibenden Vogelschnäbel 20 zu entfernen, wie durch die Linie "B" von 5 dargestellt ist. Dieser CMP-Schritt braucht nur kurz zu sein, da Vogelschnäbel, die nach isotropem Ätzen verbleiben, wie oben aufgeführt, sehr viel kleiner als Ohren sind, die nach alleinigem Ätzen des Füllmaterials beispielsweise durch konventionelles anisotropes Ätzen erhalten würden. Das Polieren sollte gestoppt werden, bevor die darunter befindlichen aktiven Bereiche erreicht werden, wie durch die Linie "B" in 5 und den Pfeil "x" von 2 angedeutet ist, um unterschiedliche Polierraten und das folgliche Aushöhlen, Oxidrest- und isolierte Säulenerosionseffekte zu vermeiden.
  • Ein letztliches Ätzen kann durchgeführt werden, um Füllmaterial in nicht aktiven Bereichen zu entfernen. Hierbei ist es wichtig, die endgültige Stufenhöhe d zwischen der Oberseite des Füllmaterials zur Oberseite der Kappe des aktiven Bereichs (in 5 dargestellt) zu kontrollieren. Eine Ätztechnik mit Endpunktdetektion von (oder zeitbegrenzes Ätzen bis zur) Exponierung der Kappen des aktiven Bereichs ermöglicht eine aktive Rückkopplung (für ein individuelles Substrat) und Steuerung der endgültigen Stufenhöhe d, die besonders zweckmäßig ist.
  • Beispielsweise kann ein HF-Tauchen verwendet werden, um Nitridkappen zu exponieren.
  • Bei der in 6 dargestellten Ausführungsform ist das Füllmaterial in einer zweischichtigen Struktur aufgebracht. Beispielsweise wird zunächst eine Oxidschicht 30 im CVD-Verfahren und dann eine Nitridschicht 32 beispielsweise aus Si3N4 über dem Muster aus Säulen 14 (mit Nitridkappen 17), Gräben 10 und Feldoxidbereichen 33 aufgebracht. Außerdem kann eine dünne Schicht aus "Liner"- oder Einlageoxid 34, die sich auch unter den Nitridkappen 17 sowie unter der Oxidschicht 30 befindet, die Kanten der Säulen 14 und Gräben 10 runden. Die Dicke der Oxidschicht 30 und der Nitridschicht 33 sollten gleich der Grabentiefe sein, so daß die Oberfläche der Nitridkappen 17 und der Nitridschicht 32 koplanar sind und daher gleichzeitig als ein "Polierstopp" während der nachfolgenden Verarbeitung wirken.
  • Eine Maske 35 wird auf der Oberseite der Oxid-/Nitriddoppelschicht aus Füllmaterial bemustert, um ein "perfektes Umgekehrtes" des darunter liegenden Musters von Säulen 14 und Gräben 10 zu erhalten, wie in 7 dargestellt ist. Das bedeutet, daß der Resist so bemustert wird, daß er direkt oberhalb der Säulen 14 entfernt wird und über den Gräben 10 verbleibt.
  • Als nächstes wird ein isotropes Ätzen vorgenommen, um Resist, Nitrid und Oxid gleichzeitig zu entfernen. 8 zeigt das Profil nach dem isotropen Ätzen. Die Menge an Material, die während des Ätzens entfernt wird, ist geringer als die Summe der Dicken der Nitridschicht 32 und der Oxidschicht 30, so daß eine dünne Oxidschicht über den Nitridkappen 17 verbleibt. Resistteilbereiche 36 verbleiben über Nitridschichtabschnitten 38 in den Bereichen der Gräben 30.
  • Wie in 9 dargestellt ist, werden Nitridkappen 17 des Aktivbereichs, Hörner 40 und Nitridschichtabschnitte 38 freigelegt, nachdem die Resistteilabschnitte 36 abgelöst wurden, und nach einem kurzen HF-Tauchen.
  • Ein Entfernen der Nitridkappen 17 und der Nitridschichtabschnitte 38, das ausreichend ist, um die Oberfläche im wesentlichen zu planieren, wird durch ein kurzes "Touch"-Polieren nach dem CMP-Verfahren (chemisch-mechanisches Polieren) erzielt, wie es in 10 dargestellt ist. Effekte hinsichtlich Vertiefen, Verbleiben von Oxidrückständen in aktiven Bereichen und Erodieren von isolierten Säulen werden aufgrund der im wesentlichen planen Oberfläche und der nahezu vollständigen Nitridabdeckung der Oberfläche vermieden.
  • Heiße Phosphorsäure (155°C) kann verwendet werden, um Kappen 17 vor dem nachfolgenden Verarbeiten, beispielsweise Bondinseloxidentfernung, Gateoxidwachstum, Gateaufbringung und -bemusterung usw. zu entfernen.
  • Im Rahmen des Verfahrens ist es möglich, in erster Ordnung Änderungen in bezug auf Grabentiefe, Füllmaterialstärke und CMP-Polieren auf einer Basis von Wafer zu Wafer zu korrigieren. 11 erläutert schematisch die Korrektur von Fehlern von vorherigen Verarbeitungsstufen. Außerdem können Korrekturen in bezug auf Fehler in folgenden Verarbeitungsstufen korrigiert werden, etwa durch Aktivbereichskappendicke, Siliciumgrabentiefe, Füllmaterialdicke, CMP-Polieren, isotropes Füllmaterial-/Resistätzerate und endgültige Füllmaterialätzrate.
  • Beispielsweise können Schwankungen in der Aktivbereichskappendicke für das schließliche Füllmaterialätzen durch Steuern des Ausmaßes des Füllmaterialüberätzens nach Freilegen der Säulenkappen korrigiert werden, wobei konstante Stufenhöhe von der Oberseite des Füllmaterials zur Unterseite der Kappe aufrechterhalten werden. Kappendicken können nach Kappenablagerung (Punkt 1 in 11) gemessen und verwendet werden, um das Ausmaß des schließlichen Füllmaterialätzens einzustellen, oder die Menge an Kappenmaterialablagerung auf nachfolgenden zu bearbeitenden Wafern einzustellen.
  • Um die Schwankungen der Stufenhöhe d auf einem Wafer und zwischen Wafern stärker zu kontrollieren, kann die schließliche Grabentiefe auf einem Wafer (unter der Annahme, daß die Grabentiefe über einem Wafer konstant ist) verwendet werden, um die Tiefe zu kontrollieren, die während eines nachfolgenden isotropen Füllmaterial-/Resistätzens erreicht wird. Die Grabentiefe kann nach dem Grabenätzen gemessen werden (Punkt 3 in 11). Diese Information im Zusammenhang mit der Endpunkterkennung des schließlichen Füllmaterialätzens kann dabei beitragen, Stufenhöhenschwankungen aufgrund von Grabentiefenschwankungen von Wafer zu Wafer zu eliminieren.
  • Rückkopplungen können verwendet werden, um den Prozeßfluß zu regeln. Beispielsweise können die Kappendickendaten (gemessen nach dem schließlichen Füllmaterialüberätzen) als Rückkopplung für die Stufe verwendet werden, die der Stufe des Kappenmessens und -ablagerns vorangeht, um die nachfolgende Verarbeitung zu korrigieren.

Claims (13)

  1. Verfahren zum Planieren von Halbleiterwafern, wobei Muster von Gräben (10) und Säulen (14) auf einem Halbleitersubstrat (15) gebildet, ein Füllmaterial (12) zum Füllen der Gräben (10) und Bedecken der gegebenenfalls mit Kappen (17) versehenen Säulen (14) und anschließend eine Photoresistschicht (19) über dem Füllmaterial (12) aufgebracht werden, wobei die exponierte Photoresistschicht (19) und das Füllmaterial (12) durch isotropes Ätzen behandelt werden, wobei die Photoresistschicht (19) nach ihrem Aufbringen zunächst durch Belichten und Ätzen im wesentlichen aus den Bereichen über den Säulen (14) entfernt, und wobei die verbliebene Photoresistschicht (19) und das Füllmaterial (12) bei einem Verhältnis der Photoresistätzrate zur Füllmaterialätzrate ≥ 1,0 gleichzeitig isotrop geätzt werden, wonach poliert wird.
  2. Verfahren nach Anspruch 1, wobei das Füllmaterial (12) mit im wesentlichen überall gleicher Stärke auf allen exponierten horizontalen Flächen aufgebracht wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Füllmaterial (12) in einer Stärke mindestens gleich der Tiefe der Gräben (10) aufgebracht wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Breite von in der Photoresistschicht (19) während des Bemusterns angebrachten Öffnungen (21) gleich der Breite der Säulen (14) ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei durch das isotrope Ätzen eine Füllmaterialmenge entsprechend im wesentlichen der Tiefe der Gräben (10) entfernt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei eine erste Schicht (30) aus Füllmaterial, die die Gräben (10) füllt und die Kappen (17) der Säulen (14) abdeckt, und danach eine zweite Schicht (32) aus Füllmaterial aufgebracht werden.
  7. Verfahren nach Anspruch 6, wobei die erste Schicht (30) aus Füllmaterial mit Siliciumdioxid und die zweite Schicht (32) mit Siliciumnitrid hergestellt wird.
  8. Verfahren nach Anspruch 6 oder 7, wobei die beiden Schichten (30, 32) aus Füllmaterial mit coplanaren Oberflächen hergestellt werden.
  9. Verfahren nach einem der Ansprüche 6 bis 8, wobei die beiden Schichten (30, 32) durch mechanisches Polieren soweit entfernt werden, daß die Kappen (17) der Säulen (14) freigelegt werden.
  10. Verfahren zum Planieren von Gräben (10), wobei ein Muster von Gräben (10) und mit Kappen (17) versehenen Säulen (14) auf einem Halbleitersubstrat (15) gebildet, ein Füllmaterial (12) zum Füllen der Gräben (10) und Bedecken der Säulen (14) aufgebracht wird und das Füllmaterial (12) durch mechanisches Polieren derart entfernt wird, daß die Kappen (17) der Säulen (14) bedeckt bleiben, wonach das Füllmaterial zum Freilegen der Kappen (17) exponiert wird, nach einem der Ansprüche 1 bis 9.
  11. Verfahren nach Anspruch 10, wobei das Ätzen zum Exponieren der Kappen (17) anisotrop vorgenommen wird.
  12. Verfahren nach einem der Ansprüche 10 oder 11, wobei das Ätzen zum Exponieren der Kappen (17) mit Endpunkterkennung durchgeführt wird.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei das mechanische Polieren als chemisch-mechanisches Polieren vorgenommen wird.
DE19736145A 1996-09-25 1997-08-20 Verfahren zum Planieren von Halbleiterwafern Expired - Fee Related DE19736145B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/719,475 1996-09-25
US08/719,475 US5863828A (en) 1996-09-25 1996-09-25 Trench planarization technique

Publications (2)

Publication Number Publication Date
DE19736145A1 DE19736145A1 (de) 1998-04-02
DE19736145B4 true DE19736145B4 (de) 2007-03-01

Family

ID=24890215

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19736145A Expired - Fee Related DE19736145B4 (de) 1996-09-25 1997-08-20 Verfahren zum Planieren von Halbleiterwafern

Country Status (3)

Country Link
US (1) US5863828A (de)
KR (1) KR100256834B1 (de)
DE (1) DE19736145B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395620B1 (en) * 1996-10-08 2002-05-28 Micron Technology, Inc. Method for forming a planar surface over low density field areas on a semiconductor wafer
US5925575A (en) * 1997-09-29 1999-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Dry etching endpoint procedure to protect against photolithographic misalignments
TW498440B (en) * 1998-03-30 2002-08-11 Hitachi Ltd Manufacture method of semiconductor device
KR100271769B1 (ko) * 1998-06-25 2001-02-01 윤종용 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자
US6140233A (en) 1998-06-25 2000-10-31 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices thereby
US6309054B1 (en) * 1998-10-23 2001-10-30 Hewlett-Packard Company Pillars in a printhead
JP3566885B2 (ja) * 1999-06-02 2004-09-15 シャープ株式会社 トレンチアイソレーションの形成方法及び半導体装置の製造方法
JP2002208630A (ja) * 2000-11-08 2002-07-26 Sanyo Electric Co Ltd 半導体装置の製造方法
US6531265B2 (en) 2000-12-14 2003-03-11 International Business Machines Corporation Method to planarize semiconductor surface
EP1271631A1 (de) * 2001-06-29 2003-01-02 Interuniversitair Micro-Elektronica Centrum Vzw Herstellungsverfahren von Halbleiteranordnungen unter Verwendung eines chemisch-mechanischen Polierens
US7164837B2 (en) * 2002-12-06 2007-01-16 Agency For Science, Technology And Research Method of fabricating optical waveguide devices with smooth and flat dielectric interfaces
US6930007B2 (en) * 2003-09-15 2005-08-16 Texas Instruments Incorporated Integration of pre-S/D anneal selective nitride/oxide composite cap for improving transistor performance
US7524758B2 (en) * 2006-02-17 2009-04-28 Toshiba America Electronic Components, Inc. Interconnect structure and method for semiconductor device
TWI687987B (zh) * 2015-02-17 2020-03-11 愛爾蘭商滿捷特科技公司 填充蝕刻洞的製程
CN108281354B (zh) * 2017-01-06 2022-07-12 联华电子股份有限公司 平坦化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0716715A (ja) * 1993-07-06 1995-01-20 Nippon Steel Corp 溶湯注入ノズル
US5494857A (en) * 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates
US5498565A (en) * 1991-11-29 1996-03-12 Sony Corporation Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
US5580826A (en) * 1993-11-17 1996-12-03 Nec Corporation Process for forming a planarized interlayer insulating film in a semiconductor device using a periodic resist pattern

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654120A (en) * 1985-10-31 1987-03-31 International Business Machines Corporation Method of making a planar trench semiconductor structure
JPS6377122A (ja) * 1986-09-19 1988-04-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4876216A (en) * 1988-03-07 1989-10-24 Applied Micro Circuits Corporation Semiconductor integrated circuit manufacturing process providing oxide-filled trench isolation of circuit devices
US5077234A (en) * 1990-06-29 1991-12-31 Digital Equipment Corporation Planarization process utilizing three resist layers
US5139608A (en) * 1991-04-01 1992-08-18 Motorola, Inc. Method of planarizing a semiconductor device surface
US5175122A (en) * 1991-06-28 1992-12-29 Digital Equipment Corporation Planarization process for trench isolation in integrated circuit manufacture
US5245213A (en) * 1991-10-10 1993-09-14 Sgs-Thomson Microelectronics, Inc. Planarized semiconductor product
FR2717307B1 (fr) * 1994-03-11 1996-07-19 Maryse Paoli Procede d'isolement de zones actives d'un substrat semi-conducteur par tranchees peu profondes quasi planes, et dispositif correspondant
FR2717306B1 (fr) * 1994-03-11 1996-07-19 Maryse Paoli Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites, et dispositif correspondant.
US5560802A (en) * 1995-03-03 1996-10-01 Texas Instruments Incorporated Selective CMP of in-situ deposited multilayer films to enhance nonplanar step height reduction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498565A (en) * 1991-11-29 1996-03-12 Sony Corporation Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
JPH0716715A (ja) * 1993-07-06 1995-01-20 Nippon Steel Corp 溶湯注入ノズル
US5494857A (en) * 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates
US5580826A (en) * 1993-11-17 1996-12-03 Nec Corporation Process for forming a planarized interlayer insulating film in a semiconductor device using a periodic resist pattern

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Maskless Method for Shallow Trench Planarization, IBM Technical Disclosure Bulletin, Vol. 33, No. 4, September 1990, S. 433-434
Maskless Method for Shallow Trench Planarization, IBM Technical Disclosure Bulletin, Vol. 33, No. 4,September 1990, S. 433-434 *
Method for Planarizing over Shallow Trenches Filled with Silicon Dioxide, IBM Technical Disclosure Bulletin, Vol. 32, No. 9A, Feb. 1990, S. 439-440 *

Also Published As

Publication number Publication date
KR100256834B1 (ko) 2000-06-01
KR19980024229A (ko) 1998-07-06
DE19736145A1 (de) 1998-04-02
US5863828A (en) 1999-01-26

Similar Documents

Publication Publication Date Title
DE19736145B4 (de) Verfahren zum Planieren von Halbleiterwafern
DE102008007671B4 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
DE4434230C2 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE19526011C1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE3242113A1 (de) Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
DE4310954C2 (de) Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat
DE102007018760B4 (de) Verfahren zur Herstellung einer Transistorvorrichtung und Transistorvorrichtung mit vertieftem Gate
DE102005026565A1 (de) Mulden-Gate und Verfahren zur Herstellung eines Halbleiterbauelements mit demselben
DE4139200A1 (de) Verfahren zum bilden einer isolierten schicht einer halbleitervorrichtung
DE69634675T2 (de) Verfahren zur Isolierung einer Halbleiteranordnung
WO1997004319A1 (de) Verfahren zur herstellung von beschleunigungssensoren
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE102010063850A1 (de) Verfahren zum Herstellen einer vergrabenen Materialschicht in einem Halbleiterkörper und Halbleiteranordnung mit einer vergrabenen Materialschicht
DE2902665C2 (de)
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4003388A1 (de) Mos halbleitervorrichtung
EP0282820A1 (de) Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
DE19535779B4 (de) Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement
DE1955522A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE19902999A1 (de) Verfahren zur Ausbildung einer hohlraumfreien Grabenisolation
DE10032795C2 (de) Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben
EP1360711B1 (de) Halbleiteranordnung und verfahren zur ätzung einer schicht der halbleiteranordnung mittels einer siliziumhaltigen ätzmaske

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140301