KR100256834B1 - 트렌치 평탄화 기술 - Google Patents

트렌치 평탄화 기술 Download PDF

Info

Publication number
KR100256834B1
KR100256834B1 KR1019970044692A KR19970044692A KR100256834B1 KR 100256834 B1 KR100256834 B1 KR 100256834B1 KR 1019970044692 A KR1019970044692 A KR 1019970044692A KR 19970044692 A KR19970044692 A KR 19970044692A KR 100256834 B1 KR100256834 B1 KR 100256834B1
Authority
KR
South Korea
Prior art keywords
filler
resist
fill
trench
capped
Prior art date
Application number
KR1019970044692A
Other languages
English (en)
Other versions
KR19980024229A (ko
Inventor
존 스니더
Original Assignee
클라크 3세 존 엠.
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미콘덕터 코포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR19980024229A publication Critical patent/KR19980024229A/ko
Application granted granted Critical
Publication of KR100256834B1 publication Critical patent/KR100256834B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

기판상의 필러 및 트렌치의 평탄화 패턴을 위한 방법이 개시되었다. 트렌치는 그것의 깊이 이상의 두께를 위해 충전 재료를 침전하여 채워진다. 포토레지스트는 필러의 적어도 어떠한곳의 위에 놓여있는 적어도 어떠한 범위를 열기위하여 그 후 패턴된다. 노출된 레지스트 및 충전물는 실질적으로 패턴을 평탄하게 하기위해 그 후 등방성으로 에치된다. 일실시예에 있어서, 충전물 에치 속도에 대한 레지스트 에치 속도의 비는 1.0 이상이다. 다른 실시예에 있어서, 평탄화는 마개가된 필러의 캡을 노출하지 않고 비활성 범위에서 충전 재료를 에칭하여, 예를 들면, 종점 감지로써의 에칭을 하여 이루어졌다. 그 후, 마개가된 필러의 캡이 그 후 노출된다. 이러한 방법은 패턴 선택도를 감소시키는 기계 화학적 연마 단계와 결합하여 사용될 수 있으며, 또한 디싱 (dishing) 및 고립된 필러 부식을 피할 수 있다.

Description

트렌치 평탄화 기술
본 발명은 충전된 트렌치의 평탄화용 신기술에 관한 것이다. 이 기술은 SiO2로 충전된 트렌치 및 레지스트를 등방성으로 에칭하고 웨이퍼 표면상에 영역을 "활성" 하기 위한 연마없이 기계 화학적 연마 (CMP) 를 포함한다.
전기 회로의 다양한 활성 영역을 전기적으로 절연하도록 실리콘 웨이퍼로의 에칭 트렌치는 공지된 기술이다. 왜냐하면 그것은 더 나은 공정을 촉진하는데 바람직하기 때문에, 웨이퍼상의 상부 표면을 평탄하게 유지하기 위해, 화학 기상 증착 (CVD) 기술이 SiO2와 같은 전기적 절연 재료로써 트렌치를 충전하기 위해 사용된다. 그러나, CVD 는 양 트렌치 및 활성 영역내 필러의 고부상에 산화물을 증착한다 (예를 들면, 도 1a 가 대표적인 패턴을 도시). 따라서, 평탄화 절차의 어떤 종류가 고부 표면을 명목상으로 평평하게 하기 위해 사용되어야 한다. 증착된 재료로서의 기계 화학적 연마 (CMP) 는 가장 간단한 접근 방법이지만, 이 기술은 연마와 마찬가지의 국부 연마 속도 변화 및 잔류 산화물과 결합하는 문제를 가진다. 일반적으로 이러한 변화는 CMP 용으로 종래 사용된 패드의 유한 경직성과, 국부 패턴 밀도의 변화 및 CMP 시 다른 속도에서 다른 재료의 에치에 의해 야기된다고 말할 수 있다.
예를 들면, 국부 에치 속도는 트렌치 (10) 근처의 패턴 및 특히 이러한 패턴의 밀도에 강하게 의존한다. 국부 에치 속도에서의 비균일성에 의해 야기된 하나의 문제는 넓은 개공 트렌치 범위 (12) 내에서의 "디싱" 인데, 트렌치 범위 및 비트렌치 범위는 다른 속도에서 에치된다. 패드 유동성 때문에, 어떤 잔류 충전물는 트렌치 사이의 고부 활성 범위상에 남겨질 수 있고, 평면성이 감소한다.
다른 문제는 넓은 개공 트렌치 범위내 작게 절연된 비트렌치 형상 ("필러" 14) 의 빠른 부식이다. 그러한 절연 필러 상단에서 패드 유동성은 부식이 가속되도록 공평하게 국부화된 연마 활성을 유도하는데, 특히 필러의 상부 코너에서.
비록 CMP 의 많은 단점이 패드 유동성에 관한 것이지만, 패드의 경직성을 증가시키는 것은 일반적으로 유용한 해결책이 아니다. 어떤 패드 유동성은 패드용으로 총면적 웨이퍼 보잉 (bowing) 에 일치하도록 요구된다.
이러한 이유 때문에, 필러상 및 폭과 길이가 변화하는 트렌치에서 증착된 CVD 산화물의 CMP 는 일반적으로 행해지지 않거나 추천되지 않는다.
더 향상된 평탄화 공정은 비트렌치 (활성) 영역에서 재료를 노출할 때 트렌치 영역에서 재료를 본질적으로 보호하는 부가적인 리소그래피 단계를 포함한다. 그 후, 에치는 고부 필러 ("필러 산화물") 상에 충전물 산화물의 부피를 제거하는데 행해진다. 전형적으로, 이 에치는 충전물 재료의 "이어 (ear)" (16 및 18) 를 남겨놓는 이방성 플라즈마 에치이며, 이것은 도 1b 에 도시되었다. 충전물 재료의 지시량이 에치 단계에서 활성 영역으로부터 제거될 때, 이어의 형성시 미량이 잔류한다. 이 단계가 CMP 이후에 행해질 때, 그것은 여전히 상술한 것과 같이 잠재적인 패턴 의존 연마용이다.
고쵸 (Gocho) 에 발표되고 소니주식회사에 양도된, 미국 특허 제 5,498,565 호는, 필러 산화물의 파편보다 훨씬 더 많은 것을 제거하기 위해 등방성 (이방성의 반대) 산화물 에치를 사용함으로서 어떤 향상을 제안하였다. 고쵸는 CVD 산화물을 동시에 증착 및 에칭 (즉, ECR-CVD 공정) 으로 트렌치를 충전하는 방법을 기술하였다. 그 후, 증착된 층은 레지스트와, 등방성 에치 및 그 후 CMP 기술을 사용하는 연마로써 마스크된다. 고쵸는 등방성 산화물 에치의 사용하여 최종 연마 단계의 감소된 패턴 민감도에 관해 종래 기술보다 우수하고 또한 필러 산화물의 더욱 효율적인 제거를 가르치고 있다.
그러나, 고초는 분리된 레지스트 라인을 들어올리는 문제점을 어떻게 극복할 것인가에 대하여 개시하고 있지 않다. 고초 공정과 같은 등방성 에칭은 레지스트 마스크를 언드컷시킬 것이다. 만약 이러한 것이 좁은 레지스트 라인의 양 측면에서 발생하게 되면, 레지스트 라인을 완전히 언드컷시켜 유리시킨다. 그후, 그 라인은 표면에서 해방되어, 들어올려져, 표면의 다른 부분상에 떨어지거나, 안착하여, 거기서 등방성 에칭을 방해한다.
따라서, 작은 기하학적 구조와 함께 사용가능한 저 패턴감도의 단순하고도 효과적인 트랜치 평탄화기술이 보유하는 것이 바람직하다.
본 발명에 따른 방법은 CMP 전면의 활성영역으로부터 재료의 실질적인 마찰을 제거할 수 있어, CMP 공정의 패턴 의존성을 저감하고, 디싱 형성과 분리된 필러의 부식을 피할 수 있게 함으로써, 이들 및 다른 문제점을 해결한다.
본 발명에 따른 일 기술에서는, 트랜치/캡형태로 씌워진 필러 패턴이 충전재로 덮여진 후, 그 캡형태의 필러 영역상에서의 충전재의 선택적인 제거는 그 충전물과 패턴된 레지스트를 동시에 등방성 에칭함으로써 간단히 달성된다. 이러한 기술에 의해, 활성영역에서 충전물의 90% 에 근사하게 제거하는 것이 가능하며, 이는 종래 평탄화기술 (도 1b 참조) 에 의해 얻은 향상을 휠씬 뛰어넘어 크게 향상된 것이다. 잔존하는 어떠한 "커스프스(cusps)" 도 더 작아, 후속 CMP 공정에서 효과적이고도 신속하게 제거되어질 수 있다.
본 발명에 따른 방법이 레지스트 에칭 속도에 대한 충진물 에칭속도의 비가 1.0보다 크게 되도록 수행되는 경우, 레지스트 라인이 매달릴 가능성이 저감되며, 커스프스는 CMP 전에 광범위하게 에칭되어질 수 있으며, 에천트의 커스프 영역으로의 기상 이송이 향상되어진다. 그러한 등방성 레지스트/충전물 에칭후, CMP 가, 그 캡형태의 필러의 캡을 노출시키지 않고, 충전물의 상부 표면을 후면 연마 (polishing back) 하기 위하여 사용되어질 수 있다. 최종 에칭단계는 필러상에 캡을 노출시킨다. 이 기술은 디싱, 잔류 산화물, 분리된 필러 부식의 문제를 피할 수 있다.
도 1a 는 에칭전 충전된 트렌치 및 필러의 패턴 단면을 도해한 도면.
도 1b 는 이방성 충전물 에치후 충전된 트렌치의 단면을 도해한 도면.
도 2 는 화학 기상 증착을 이용하여 충전 재료로써 충전되고 "인버서" 활성 포토레지스트층으로써 패턴된 트렌치의 단면을 도해한 도면.
도 3 은 등방성 충전물 에치후 충전된 트렌치의 단면을 도해한 도면.
도 4 는 디핑 (dipping) 이 발생한 에치된 영역의 부분 단면도 및 분해도를 도해한 도면.
도 5 는 본 발명에 따른 등방성 에치후의 단면을 도해한 도면.
도 6 은 본 발명에 따른 공정의 몇가지 스테이지에서 충전된 트렌치 및 필러 패턴의 단면도를 도해한 도면.
도 7 은 본 발명에 따른 이중층 충전 재료로 충전된 트렌치의 단면을 도해한 도면.
도 8 은 본 발명에 따른 완전한 인버서 마스크 패터닝후 이중층 충전 재료로 충전된 트렌치의 단면을 도해한 도면.
도 9 는 레지스트, 질화물 및 산화물층을 제거하도록 본 발명에 따른 등방성 에치후 트렌치의 단면을 도해한 도면.
도 10 은 본 발명에 따른 레지스트 스트립 및 등방성 에치 단계후 트렌치의 단면을 도해한 도면.
도 11 은 본 발명에 따라 질화물 캡을 제거하는 짧은 CMP "터치" 연마후 트렌치의 단면을 도해한 도면.
도 12 는 본 발명에 따른 바이어스된 (biased) 인버스 마스크 패터닝후 이중층 충전 재료로 충전된 트렌치의 단면을 도해한 도면.
도 13 은 본 발명에 따른 일정 시간후에 작동하도록 장치한 이방성 에치후 이중층 충전 재료로 충전된 트렌치의 단면을 도해한 도면.
도 14 는 본 발명에 따라 활성 범위 질화물 캡을 노출하는 레지스트 스트립 및 짧은 HF 딥후 이중층 충전 재료로 충전된 트렌치의 단면을 도해한 도면.
도 15 는 본 발명에 따른 제 2 산화물 충전물 증착후 이중층 충전 재료로 충전된 트렌치의 단면을 도해한 도면.
도 16 은 본 발명에 따라 질화물 캡을 노출하는 최종 CMP 연마후 이중층 충전 재료로 충전된 트렌치의 단면을 도해한 도면.
도 17 은 피드포워드 (feedforward) 및 피드백 (feedback) 경로를 포함하는 본 발명에 따른 공정 제어용 방법과 동일 단계인 공정 흐름도.
※ 도면의 주요부분에 대한 부호의 설명 ※
10 : 트렌치 12 : 충전재
14 : 필러 15 : 기판
17 : 캡 19 : 포토레지스트층
21 : 갭 24 : 레지스트
30 : 산화물층 32 : 질화물층
33 : 산화물 영역 34 : 라이너 산화물
35 : 마스크 40 : 호른
본 발명은, 동일 참조 번호는 동일 소자로 언급한, 첨부된 도면을 참조하여 더욱 잘 이해될 것이다.
본 발명에 따른 방법은 특히 도 2 및 도 3 을 참조하여 논해졌다. 일반적으로, 본 발명에 따른 방법은 기판을 가로지르는 트렌치 패턴의 변화, 예를 들면, 트렌치 및 필러 밀도에 감소된 민감도를 갖는 향상된 평탄화 기술에 관한 것이다.
평탄화 방법은 필러 (14) 의 패턴상에서 일반적으로 행해지고, 충전된 트렌치 (10) 는 실리콘 웨이퍼와 같은 기판 (15) 상에 형성된다 (도 2 참조). 본 발명에 따른 방법의 일반적인 설계는 이하와 같다.
대개 산화물인, 충전 재료 (12) 는 CVD 와 같은 방법으로 패턴상의 층으로서 증착되고 기술 분야에서 공지된 바와 같이 밀도가 높아질 수 있다. 도 2 는 증착된 산화물의 투영층을 도시한 것이다. 필러는 일련 공정시 필러를 보호하기 위해 질화물이나 다른 재료로 구성된 캡 (17) 을 가질 수 있다. 라이너 산화물은 충전물 증착전 기판을 준비하기 위해 성장할 수 있다.
포토레지스트층 (19) 은 저부의 필러 및 트렌치의 패턴에 따라 패턴되고 적용된다 (applied). 다시말해, 레지스트 패터닝에 있어서, 적어도 어떤 필러에서 직접적으로 위에 놓여있는 개구 또는 "갭" (21) 이 일반적으로 바람직하다. 바람직하게는, 패턴된 레지스트는, 레지스트가 도 2 에 도시된 바와 같이 직접적으로 필러위에 놓인 범위으로부터 단지 제거되도록, 트렌치 및 필러의 저부 패턴의 "완전한 인버스" 이다. 더욱 바람직하게는, 레지스트내에 열린 갭의 폭은 필러 폭의 약 5% 내이다. 적용된 레지스트 두께는 매우 두껍기 때문에일련의 등방성 레지스트/산화물 에치의 완전한 제거를 피할수 있다. 도 2 는 이러한 스테이지에서 본 발명에 따른 공정의 기판의 대표적인 프로파일을 도해한 것이다.
다음으로, 충전물 및 필러의 노출된 범위은 동시에 에치된다. 소정의 실시예에 있어서, 에칭은 등방성으로 행해지는데, 예를 들면, HF, H2O2, H2SO4또는 HNO3와 같은 하나 이상의 습윤 에칭액으로 등방성으로 행해진다 (선택적으로, 에치는 예를 들면, 상대적으로 산소 농도가 증가하는 CH3F 또는 CF4를 사용하여, 플라즈마 에치와 같은 건조 에치일 수 있다). 도 3 은 이런 스테이지에서 본 발명에 따른 공정의 대표적인 프로파일을 도해한 것이다.
도 3 에 도시된 바와 같이, 실질적인 레지스트 (19) 및 필러 (12) 부가 제거되어, 상대적으로 넓은 열린 범위에서 뿐만아니라, 마찬가지로 트렌치 상단에 단지 작은 돌출점 (20) 만 남는다. 레지스트 스트립에 의한 아래의 이방성 에치를 사용하는 종래 평탄화 기술과 대조적으로, 평탄화의 주요 부분이 이루어진다. 넓은 열린 범위에서 돌출점 (20) 사이에 잔류하는 레지스트 (24) 는 종래 방법에 의해 쉽게 스트립된다. 화살표 "y" 는 프로파일이 이하 설명되는 본 발명의 다른 태양에서 일련의 공정 단계로써 변화하는 가를 가리킨다.
동시에 레지스트의 등방성 에칭 및 충전 재료는 레지스트에 매우 선택적인 종래 충전물 에칭 기술에서 발생된 좁은 레지스트 라인이 흔들리는 문제를 피한다. 이러한 종래 등방성 에치에서, 흔들리는 레지스트 라인은 충전물 상부에 매달리거나 (만약 얇은 레지스트 라인이 상대적으로 짧다면), 긴 라인의 경우에는, 붕괴되거나 떨어진다. 쓰러진 레지스트의 라인이 그렇지 않은 범위에서 충전물 에치를 방해할 수 있을 때, 후자의 경우가 가장 걱정스러운 것이다. 만약 레지스트가 저부의 충전물이 없다면, 레지스트는 오염을 야기한다.
이 문제에 대한 최선의 방법은 이런 단계시 충전물 및 레지스트의 에치 속도를 동일하게 하는 것이다. 이러한 재료의 동일 에치 속도는, 레지스트의 일부가 "에치됨이 없음" 이 아니라는 것을 확신한다. 사실, 이것은 충전물 및 레지스트 에치 속도의 어떠한 조합이 식 (1) 을 만족한다는 것을 말해준다. 식 1
섬유의 에치 속도/레지스트의 에치 속도 〈 1.0
그러나, 식 1 이 만족될 때, 도 4 에 도시된 바와 같이, 에치후 공칭 충전물 레벨 이하의 "딥" 을 야기하는 때아닌 트렌치 산화물 노출 가능성이 있다. (도 4 는 레지스트 두께가 충전물 단계보다 ~33 % 이상이고, 또한 단계 이상에서 레지스트 잔류 바닥의 상부면의 가장 나쁜 경우의 예를 취한 가정을 근거로 하였다.) 딥핑은 레지스트 에치 속도가 더 높아질수록, 충전물 측벽 프로파일이 더 가파르질수록 및 레지스트가 더 얇아질수록 나빠진다. 심지어 만약 레지스트가 대단히 두껍더라도, 만약 충전물 에치 속도에 대한 레지스트 에치 속도의 비가 충분히 크고 충전물 측벽이 충분히 가파르다면, 딥핑은 레지스트의 측면부 에칭 때문에 발생한다. 원형 충전물 측벽이라고 가정한다면, 등방성 레지스트 에치가 이런 측벽을 따라 균일한 속도에서 진행하고, 그 후 레지스트 에치 속도는 딥핑이 발생하기전에 π/2 의 인자만큼으로 충전물 에치 속도를 초과할 수 있다. 도 4 는 대단히 두꺼운 레지스트용 경계 조건을 도시한 것이다.
식 2
레지스트 에치 속도/충전물 에치 속도 = π/2 ≡1.57
유한 레지스트 두께에 대하여, 식 2 가 충전물 에치 속도에 대한 레지스트 에치 속도비의 상한선이 되게 하도록, 상위 레지스트 에칭은 측면부 레지스트 에칭을 돕고, 상한선 상단에서는 딥핑이 틀림없이 발생할 것이고, 또한 상한선 하단은 레지스트 두께에 의존하여 딥핑이 발생할 것이다.
1.0 이상인 충전물 에치 속도에 대한 레지스트 에치 속도비는, 1) 레지스트 언더컷 (undercut) 에 의한 저부의 충전물로부터 얇은 레지스트 라인의 분리를 방지하는데, 2) 가스 페이스에서 충전물 "돌출점" (20) 으로 부식액의 이동을 원조하는데 (도 5 참조), 또한 3) 1.0 에치 속도비 등방성 에치로써 이루어진 것 보다 더 큰 정도로 "돌출점" 을 에치하는데, 특히 바람직하다.
동시에 충전물 및 레지스트의 에칭후, 도 6 에서 라인 "b" 로 표시된 프로파일에 도시된 바와 같이, 어떠한 잔류 돌출점 (20) 을 제거하도록, 잔류 충전물은 제거될 수 있는데, 예를 들면, CMP 로 "터치" 연마된다. 상술한 이방성 에치후에 잔류하는 돌출점이 단지, 예를 들면 종래의 이방성 기술인, 충전물을 에칭한후에 잔류하는 이어 (ear) 보다 매우 작기 때문에, 이런 CMP 단계는 단지 짧게 요구한다. 차등의 연마 속도와, 잇달아 일어나는 디싱, 잔존 산화물 및 분리된 필러 부식 효과를 피하기 위해, 도 6 에 라인 "b" 및 도 3 의 화살표 "x" 로 표시된 프로파일에 도시된 바와 같이, 연마는 저부의 활성 범위에 도달하기전에 중지하여야 한다. 도 6 에 라인 "b" 및 도 3 의 화살표 "y" 로 도시된 바와 같이, 이러한 효과를 피하는 본 발명에 따른 방법에서 제안된 것 처럼, 활성 영역이 도달되기전에 CMP 단계는 중지한다.
최종 에치는 비활성 범위에서 충전 재료를 제거하도록 행해질 수 있다. 이런 단계에서, 활성 범위 캡의 정상으로 충전물의 정상사이의 최종 단계 고도 (d) 를 제어하는 것이 중요하다 (도 6 에 도시됨). 활성 범위 캡 노출의 종점 감지 (또는 정해진 시간까지의 에칭) 와 같은 에칭 기술은 활성 피드백 (개개 웨이퍼용으로) 을 허용하고 최종 단계 고도 (d) 를 제어하는 것은 특히 유용하다. 예를 들면, HF 딥은 질화물 캡을 노출하기 위해 사용될 수 있다.
도 7 내지 도 11 은 본 발명의 다른 태양을 도해한 것이다. 도 7 에 있어서, 충전 재료는 두가지 재료의 이중층 구조로 구성될 수도 있다. 예를 들면, 도 7 에 도시된 바와 같이, 산화물층 (30), 예를 들면, CVD TEOS, 및 그 후 질화물층 (32), 예를 들면, Si3N4, 은 필러 (14) 의 패턴 (질화물 캡 (17) 을 가짐), 트렌치 (10) 및 필드 산화물 영역 (33) 상단에 증착된다. 질화물 캡 (17) 및 산화물층 (30) 의 밑에 있는 "라이너 산화물" (34) 의 얇은 층은 필러 및 트렌치의 코너를 "둥글게 한다". 산화물층 (30) 및 질화물층 (32) 의 두께는 트렌치 깊이와 동일하여, 질화물 캡 (17) 및 질화물층 (32) 의 정상 표면이 동일 평면이고 따라서 본 발명에 따른 일련의 공정시 연마를 "중지" 하여 동시에 반응할 수 있다.
산화물/질화물 이중층 충전물의 정상에 적용된 마스크 (35) 는, 도 8 에 도시되고, 상술한 바와 같이, 필러 및 트렌치의 저부 패턴의 "완전한 인버스" 를 제공하도록 패턴된다. 다시 말해, 레지스트가 필러 및 넓게 열린 범위의 상부에서 직접 제거되도록 하기 위해, 레지스트가 패턴되지만, 트렌치 상부는 남아있다.
다음으로, 등방성 에치는 레지스트, 질화물 및 산화물을 동시에 제거하도록 행해진다. 도 9 는 이런 등방성 에치후의 프로파일을 도시한 것이다. 이런 에치시 제거된 재료량은, 얇은 산화물층이 질화물캡 (17) 상에 잔류하도록, 질화물층 (32) 및 산화물층 (30) 의 두께 합보다 적다. 트렌치 영역에서 레지스트부 (36) 는 질화물층부 (38) 상에 잔류한다.
도 10 에 도시된 바와 같이, 활성 범위 질화물 캡 (17), 호른 (40), 및 질화물층부 (38) 는 레지스트부 (36) 가 스트립된후 노출되고 HF 딥에 짧게 담근다.
실질적으로 표면 평탄에 충분한 질화물 캡 (17) 및 질화물층부 (38) 의 제거는, 도 11 에 도시된 바와 같이, 간단한 CMP "터치" 연마에 의해 이루어진다. 디싱, 활성 범위에 잔류하는 잔존 산화물, 및 분리된 필러의 부식 효과는 실질적인 표면 평면성 및 질화물에 의한 거의 완전한 표면 피복 때문에 피해진다.
고온의 인산 (155℃) 이, 예를 들면, 패드 산화물 제거, 게이트 산화물 성장, 게이트 증착 및 패터닝등과 같은 일련의 공정전에 캡을 스트립하는데 사용될 수 있다.
본 발명에 따른 방법은, 도 12 내지 도 16 에 도시된 바와 같이, 이방성 에치와 합체하여 적합하게 될 수 있다. 트렌치 에치 및 이중층 충전물 증착은 도 7 을 참조하여 상술되고 도시된바와 같이 완성된다. 그 후, 도 12 에 도시된 바와 같이, 포토레지스트 (42) 는 단지 충전된 트렌치 (10) 상에 마스크되는데, 다시말하면, 마스크는 트렌치 패턴의 인버스이다. 그러나, 포토레지스트 (42) 가 단지 질화물층 (32) 의 평면부 (43) 를 피복하는것과 같이 마스크는 "바이어스된다". 따라서, 포토레지스트 (42) 의 에지 (44) 는 충전된 트렌치 (10) 위에 놓여있는 질화물층 (32) 의 코너 (46) 를 "절단" 한다고 말해질 수 있다. 이런 바이어싱이 없이, 에칭후에 잔류하는 유효 크기의 질화물 호른 (40) 은 기계적 연마로써 간섭한다.
도 13 은 일정 시간후에 작동하도록 장치한, 비종점 이방성 에치후 프로파일을 도해한 것이다. 에치는 대부분의 산화물층 (30) 을 제거하는데 충분하고, 남아있는 산화물부 (46) 는 질화물 캡 (17) 을 피복한다. 게다가, 질화물층 (32) 은 하부 레지스트 (42) 를 제외하고 어디에서나 제거된다.
다음 단계에서, 질화물층 (32) 의 평면부 (43) 및 질화물 캡 (17) 은 레지스트 (42) 의 스트립핑에 따라 노출되고 필러상 산화물의 적은 양을 제거하도록 간단히 HF 딥된다. 도 14 에서 볼수 있는 것과 같이, 공정의 이런 스테이지에서 프로파일은 어느정도 둥글게되고 질화물층 (32) 의 평면부 (43) 는 범위 (48)에서 언더컷된다. 이러한 범위 (48) 은 충전되는 것이 필요한데, 예를 들면, 도 15 에 도시된 바와 같이, 소정의 연마 라인 이상 프로파일의 상부 표면 고도를 증가시키도록 다른 산화물층 (50) 의 증착으로 충전되는 것이 필요하다.
CMP 연마는 소정의 레벨, 예를 들면, 라인 (52) 으로 질화물 캡 (17) 및 질화물층 (32) 의 평면부 (43) 까지 표면을 평탄화하기 위해 완성된다. 이런 스테이지에서 공정의 프로파일이 도 16 에 도시되었다.
본 발명에 따른 다른 유용한 방법의 특징이 웨이퍼 대 웨이퍼를 기초로하여 트렌치 깊이, 충전물 두께 및 CMP 연마에 관한 변화를 정정 (제 1 순서로) 하는 것이 가능하다. 도 17 은 나중에 소개될 수 있는 이전의 공정 단계에서 생긴 에러의 정정을 위해 유리하게 고려하는 몇 개의 피드포워드 경로를 도해한 것이다. 그 다음의 에러는 공정 (활성 범위 캡 두께, 실리콘 트렌치 깊이, 충전물 두께, CMP 연마, 등방성 충전물/레지스트 에치 속도, 또한 최종 충전물 에치 속도) 에서 나중에 정정될 수 있다.
예를 들면, 활성 범위 캡 두께의 변화는 필러 캡을 노출한후 과다하게 에치한 충전물의 정도로 제어함으로써 최종 충전물에서 에치용으로 정정될 수 있으므로, 활성 범위 캡 단계 고도의 저부에서 충전물의 고부를 일정하게 유지한다. 캡 두께는 캡 증착 (도 17 에서 포인트 1) 후에 측정될 수 있고 최종 충전물 에치의 정도로 조정하는데 또는 진행되는 일련의 웨이퍼상에 활성 범위 캡 블랭킷 증착의 양을 조정하는데 사용된다.
웨이퍼 및 웨이퍼 사이를 가로질러는 단계 고도 (d) 의 변화를 더욱 가까이 제어하기 위해, 웨이퍼 (웨이퍼를 가로질러는 일정한 트렌치 깊이로 추정) 상에 최종 트렌치 깊이를 아는 것은 일련의 등방성 충저체/레지스트 에치시 이루어지는 깊이를 제어하는데 사용될 수 있다. 트렌치 깊이는 트렌치 에치 (도 17 에서의 포인트 3) 후에 측정될 수 있다. 최종 충전물 에치의 종점 감지와 결합한, 이러한 정보는 트렌치 깊이의 변화 때문에 웨이퍼 대 웨이퍼 단계 고도를 제거하는데 도움을 준다.
피드백 경로는 또한 본 발명에 따른 자기 정정 공정 흐름에 사용될 수 있다. 예를 들면, 하나의 피드백 경로에서, 캡 두께 데이터 (최종 충전물 과에치후에 측정된) 는 즉시 선행 캡 측정 단계로 되돌아가고 이후의 작동시 정정하도록 증착 단계로 되돌아간다.
본 발명이 소정의 실시예 및 상술한 보기를 참조하여 개시되었기 때문에, 이러한 보기가 제한된 의미보다 더 예시적인 것으로 의도되었다고 이해되어야 하는데, 마치 그것은 발명의 범위 및 정신내의 많은 변경이 기술 분야의 숙련자들에게 기꺼이 발생할 것이고 첨부된 청구항은 그같은 변화를 보호하는데 그 목적이 있다.
본 발명은 트렌치 평탄화 기술에 관한 것으로써 SiO2로 충전된 트렌치 및 레지스트를 등방성으로 에칭하고 웨이퍼 표면상에 영역을 활성하기 위해 연마없이 기계 화학적 연마를 포함한다.
본 발명은 패턴 선택도를 감소시키는 기계 화학적 연마 단계와 결합하여 사용될 수 있으며, 또한 디싱 및 고립된 필러 부식을 피할 수 있다.

Claims (25)

  1. 기판상에 트렌치 및 필러의 패턴을 제공하는 단계와,
    상기 트렌치를 충전하고 상기 캡된 필러를 피복하기 위해 충전물을 증착하는 단계와,
    적어도 어떤 상기 필러의 상부에 놓여있는 적어도 어떤 범위로부터 상기 레지스트를 제거하기 위해 상기 충전물 상부에 놓여있는 레지스트를 패턴하는 단계와, 및
    상기 패턴을 평탄화 하기 위해 동시에 충전물 및 노출된 레지스트를 등방성으로 에칭하는 단계를 포함하는, 트렌치 평탄화 방법.
  2. 제 1 항에 있어서, 상기 충전물는 상기 패턴의 모든 노출된 수직 표면상 두께가 실질적으로 균일하게 증착되는 것을 특징으로 하는 트렌치 평탄화 방법.
  3. 제 1 항에 있어서, 상기 충전물은 상기 트렌치의 깊이 이상의 두께로 증착되는 것을 특징으로 하는 트렌치 평탄화 방법.
  4. 제 1 항에 있어서, 레지스트는 패터닝이 실질적으로 상기 필러의 폭과 동일할시 상기 레지스트에 열린 갭의 폭과 같이 패턴되는 것을 특징으로 하는 트렌치 평탄화 방법.
  5. 제 1 항에 있어서, 상기 등방성 에칭 단계에서 충전물 에치 속도에 대한 레지스트 에치 속도의 비가 1.0 이상인 것을 특징으로 하는 트렌치 평탄화 방법.
  6. 제 1 항에 있어서, 상기 등방성 에칭 단계는 상기 트렌치의 깊이와 실질적으로 동일한 충전물량을 제거하는 것을 특징으로 하는 트렌치 평탄화 방법.
  7. 캡된 필러 및 충전재의 층 하부에 놓여있는 트렌치의 패턴을 갖는 기판을 장착하는 단계와,
    상기 캡된 필러의 상기 캡의 노출없이 기계적 연마로써 상기 충전재를 제거하는 단계와, 및
    상기 캡된 필러의 상기 캡을 노출하도록 상기 충전재를 에칭하는 단계를 포함하는, 트렌치 평탄화 방법.
  8. 제 7 항에 있어서, 상기 캡된 필러는 등방성 에칭 기술을 사용하여 노출되는 것을 특징으로 하는 트렌치 평탄화 방법.
  9. 제 7 항에 있어서, 상기 캡된 필러는 이방성 에칭 기술을 사용하여 노출되는 것을 특징으로 하는 트렌치 평탄화 방법.
  10. 제 7 항에 있어서, 상기 캡이 노출될시 상기 에칭 단계는 종점 감지를 포함하는 것을 특징으로 하는 트렌치 평탄화 방법.
  11. 제 7 항에 있어서, 상기 기계적 연마는 기계 화학적 연마인 것을 특징으로 하는 트렌치 평탄화 방법.
  12. 기판상에 캡된 필러 및 트렌치의 패턴을 제공하는 단계와,
    충전물 층을 증착하여 상기 캡된 필러를 피복하고 상기 트렌치를 충전하는 단계와,
    적어도 어떤 상기 필러의 상부에 놓여있는 적어도 어떤 범위로부터 상기 레지스트를 제거하기 위해 상기 충전물 층 상부에 놓여있는 레지스트를 패턴하는 단계와,
    상기 캡된 필러의 상기 캡의 노출없이 동시에 충전물 층 및 노출된 레지스트를 등방성으로 에칭하는 단계와,
    상기 캡된 필러의 상기 캡의 노출없이 기계적 연마로써 상기 충전물 층을 제거하는 단계와, 및
    상기 캡된 필러의 상기 캡을 노출하도록 상기 충전재를 에칭하는 단계를 포함하는, 트렌치 평탄화 방법.
  13. 제 12 항에 있어서, 상기 충전물은 상기 패턴의 모든 노출된 수직 표면상 두께가 실질적으로 균일하게 증착되는 것을 특징으로 하는 트렌치 평탄화 방법.
  14. 제 12 항에 있어서, 상기 충전물은 상기 트렌치의 깊이 이상의 두께로 증착되는 것을 특징으로 하는 트렌치 평탄화 방법.
  15. 제 12 항에 있어서, 레지스트는 패터닝이 실질적으로 상기 필러의 폭과 동일할시 상기 레지스트에 열린 갭의 폭과 같이 패턴되는 것을 특징으로 하는 트렌치 평탄화 방법.
  16. 제 12 항에 있어서, 상기 등방성 에칭 단계에서 충전물 에치 속도에 대한 레지스트 에치 속도의 비가 1.0 이상인 것을 특징으로 하는 트렌치 평탄화 방법.
  17. 제 12 항에 있어서, 상기 등방성 에칭 단계는 상기 트렌치의 깊이와 실질적으로 동일한 충전물량을 제거하는 것을 특징으로 하는 방법.
  18. 제 12 항에 있어서, 상기 캡된 필러는 등방성 에칭 기술을 사용하여 노출되는 것을 특징으로 하는 트렌치 평탄화 방법.
  19. 제 12 항에 있어서, 상기 캡된 필러는 이방성 에칭 기술을 사용하여 노출되는 것을 특징으로 하는 트렌치 평탄화 방법.
  20. 제 12 항에 있어서, 상기 캡이 노출될시 상기 에칭 단계는 종점 감지를 포함하는 것을 특징으로 하는 트렌치 평탄화 방법.
  21. 제 12 항에 있어서, 상기 기계적 연마는 기계 화학적 연마인 것을 특징으로 하는 트렌치 평탄화 방법.
  22. 기판상에 캡된 필러 및 트렌치의 패턴을 제공하는 단계와,
    제 1 충전물 층을 증착하여 상기 캡된 필러를 피복하고 상기 트렌치를 충전하는 단계와,
    상기 제 1 충전물 층상에 제 2 충전물 층상을 증착하는 단계와,
    적어도 어떤 상기 필러의 상부에 놓여있는 적어도 어떤 범위로부터 상기 레지스트를 제거하기 위해 상기 제 2 충전물 층 상부에 놓여있는 레지스트를 패턴하는 단계와,
    상기 패턴을 평탄화하기 위해 동시에 상기 제 1 충전물 층 및 상기 제 2 충전물 층과 노출된 레지스트를 등방성으로 에칭하는 단계를 포함하는, 트렌치 평탄화 방법.
  23. 제 22 항에 있어서, 상기 제 1 충전물 층은 이산화 실리콘을 구성하고 상기 제 2 충전물 층은 실리콘 질화물을 구성하고 있는 것을 특징으로 하는 트렌치 평탄화 방법.
  24. 제 22 항에 있어서, 상기 제 1 및 제 2 충전물 층은 각각 상부 표면을 구성하고 상기 제 1 충전물 층의 상기 상부 표면과 상기 제 2 충전물 층의 상기 상부 표면이 동일 평면인 것을 특징으로 하는 트렌치 평탄화 방법.
  25. 제 22 항에 있어서, 적어도 어떤 상기 제 1 및 제 2 층전제 층을 제거하도록 기계적 연마로써 상기 제 1 및 제 2 충전물 층을 제거함으로써 캡된 필러의 상기 캡을 노출하는 단계를 더 포함하는 것을 특징으로 하는 트렌치 평탄화 방법.
KR1019970044692A 1996-09-25 1997-08-30 트렌치 평탄화 기술 KR100256834B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/719,475 1996-09-25
US08/719,475 US5863828A (en) 1996-09-25 1996-09-25 Trench planarization technique

Publications (2)

Publication Number Publication Date
KR19980024229A KR19980024229A (ko) 1998-07-06
KR100256834B1 true KR100256834B1 (ko) 2000-06-01

Family

ID=24890215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970044692A KR100256834B1 (ko) 1996-09-25 1997-08-30 트렌치 평탄화 기술

Country Status (3)

Country Link
US (1) US5863828A (ko)
KR (1) KR100256834B1 (ko)
DE (1) DE19736145B4 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395620B1 (en) * 1996-10-08 2002-05-28 Micron Technology, Inc. Method for forming a planar surface over low density field areas on a semiconductor wafer
US5925575A (en) * 1997-09-29 1999-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Dry etching endpoint procedure to protect against photolithographic misalignments
TW498440B (en) 1998-03-30 2002-08-11 Hitachi Ltd Manufacture method of semiconductor device
US6140233A (en) 1998-06-25 2000-10-31 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices thereby
KR100271769B1 (ko) * 1998-06-25 2001-02-01 윤종용 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자
US6309054B1 (en) * 1998-10-23 2001-10-30 Hewlett-Packard Company Pillars in a printhead
JP3566885B2 (ja) * 1999-06-02 2004-09-15 シャープ株式会社 トレンチアイソレーションの形成方法及び半導体装置の製造方法
JP2002208630A (ja) * 2000-11-08 2002-07-26 Sanyo Electric Co Ltd 半導体装置の製造方法
US6531265B2 (en) 2000-12-14 2003-03-11 International Business Machines Corporation Method to planarize semiconductor surface
EP1271631A1 (en) * 2001-06-29 2003-01-02 Interuniversitair Micro-Elektronica Centrum Vzw A method for producing semiconductor devices using chemical mechanical polishing
US7164837B2 (en) * 2002-12-06 2007-01-16 Agency For Science, Technology And Research Method of fabricating optical waveguide devices with smooth and flat dielectric interfaces
US6930007B2 (en) * 2003-09-15 2005-08-16 Texas Instruments Incorporated Integration of pre-S/D anneal selective nitride/oxide composite cap for improving transistor performance
US7524758B2 (en) * 2006-02-17 2009-04-28 Toshiba America Electronic Components, Inc. Interconnect structure and method for semiconductor device
TWI687987B (zh) * 2015-02-17 2020-03-11 愛爾蘭商滿捷特科技公司 填充蝕刻洞的製程
CN108281354B (zh) * 2017-01-06 2022-07-12 联华电子股份有限公司 平坦化方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654120A (en) * 1985-10-31 1987-03-31 International Business Machines Corporation Method of making a planar trench semiconductor structure
JPS6377122A (ja) * 1986-09-19 1988-04-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4876216A (en) * 1988-03-07 1989-10-24 Applied Micro Circuits Corporation Semiconductor integrated circuit manufacturing process providing oxide-filled trench isolation of circuit devices
US5077234A (en) * 1990-06-29 1991-12-31 Digital Equipment Corporation Planarization process utilizing three resist layers
US5139608A (en) * 1991-04-01 1992-08-18 Motorola, Inc. Method of planarizing a semiconductor device surface
US5175122A (en) * 1991-06-28 1992-12-29 Digital Equipment Corporation Planarization process for trench isolation in integrated circuit manufacture
US5245213A (en) * 1991-10-10 1993-09-14 Sgs-Thomson Microelectronics, Inc. Planarized semiconductor product
DE69232648T2 (de) * 1991-11-29 2003-02-06 Sony Corp Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung
JPH0716715A (ja) * 1993-07-06 1995-01-20 Nippon Steel Corp 溶湯注入ノズル
US5494857A (en) * 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates
US5580826A (en) * 1993-11-17 1996-12-03 Nec Corporation Process for forming a planarized interlayer insulating film in a semiconductor device using a periodic resist pattern
FR2717307B1 (fr) * 1994-03-11 1996-07-19 Maryse Paoli Procede d'isolement de zones actives d'un substrat semi-conducteur par tranchees peu profondes quasi planes, et dispositif correspondant
FR2717306B1 (fr) * 1994-03-11 1996-07-19 Maryse Paoli Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites, et dispositif correspondant.
US5560802A (en) * 1995-03-03 1996-10-01 Texas Instruments Incorporated Selective CMP of in-situ deposited multilayer films to enhance nonplanar step height reduction

Also Published As

Publication number Publication date
US5863828A (en) 1999-01-26
DE19736145B4 (de) 2007-03-01
DE19736145A1 (de) 1998-04-02
KR19980024229A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
KR100256834B1 (ko) 트렌치 평탄화 기술
KR100213196B1 (ko) 트렌치 소자분리
JPH0526337B2 (ko)
JPH0661342A (ja) トレンチ素子分離膜製造方法
US6080628A (en) Method of forming shallow trench isolation for integrated circuit applications
US7892941B2 (en) Technique for forming shallow trench isolation structure without corner exposure
US6660599B2 (en) Semiconductor device having trench isolation layer and method for manufacturing the same
KR19980085035A (ko) 라운딩된 프로파일을 갖는 트렌치 형성방법 및 이를 이용한 반도체장치의 소자분리방법
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
US7045434B2 (en) Semiconductor device and method for manufacturing the same
JP2000036533A (ja) 半導体装置の製造方法
US6316815B1 (en) Structure for isolating integrated circuits in semiconductor substrate and method for making it
US6586814B1 (en) Etch resistant shallow trench isolation in a semiconductor wafer
KR100278883B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US20040087106A1 (en) Method for forming isolation film in silicon substrate
JP2748465B2 (ja) 半導体装置の製造方法
KR100632034B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100652288B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100422357B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
KR100579851B1 (ko) 반도체 소자의 분리 방법
US6436831B1 (en) Methods of forming insulative plugs and oxide plug forming methods
KR100586072B1 (ko) 얕은 트렌치 아이솔레이션 코너의 모우트 개선방법
KR100829375B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100681204B1 (ko) 높은 선택성을 갖는 슬러리를 이용한 폴리실리콘 플러그형성방법
KR19990080468A (ko) 반도체 소자 분리를 위한 트랜치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee