DE102004055649B4 - Method for producing an isolation trench in a semiconductor structure - Google Patents

Method for producing an isolation trench in a semiconductor structure Download PDF

Info

Publication number
DE102004055649B4
DE102004055649B4 DE200410055649 DE102004055649A DE102004055649B4 DE 102004055649 B4 DE102004055649 B4 DE 102004055649B4 DE 200410055649 DE200410055649 DE 200410055649 DE 102004055649 A DE102004055649 A DE 102004055649A DE 102004055649 B4 DE102004055649 B4 DE 102004055649B4
Authority
DE
Germany
Prior art keywords
trench
layer
oxide
semiconductor structure
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200410055649
Other languages
German (de)
Other versions
DE102004055649A1 (en
Inventor
Jörg Radecker
Florian Schmitt
Hans-Peter Sperlich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE200410055649 priority Critical patent/DE102004055649B4/en
Publication of DE102004055649A1 publication Critical patent/DE102004055649A1/en
Application granted granted Critical
Publication of DE102004055649B4 publication Critical patent/DE102004055649B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur (10), bei dem
– in einer Oberfläche (20) der Halbleiterstruktur (10) ein Graben (30, 70) gebildet wird,
– der Graben (30, 70) mit einer Oxidschicht (80) beschichtet wird,
– der beschichtete Graben (30) mit einem Füllmaterial (100, 300) bis zu einer vorgegebenen Grabentiefe (T) gefüllt wird, die unterhalb der Oberfläche (20) der Halbleiterstruktur (10) derart endet, dass ein oberer, sich bis zur Oberfläche (20) der Halbleiterstruktur (10) erstreckender Seitenwandbereich (120) des beschichteten Grabens (30) von dem Füllmaterial frei bleibt,
– der Graben (30) nachfolgend mit einem Fülloxid (200) aufgefüllt wird, das eine kleinere Ätzrate als die Oxidschicht (80) aufweist und
– das Fülloxid (200) sowie die Oxidschicht (80) einem Ätzschritt unterzogen werden,
dadurch gekennzeichnet, dass
bei dem Ätzschritt zumindest ein oberer, an die Oberfläche (20) der Halbleiterstruktur (10) angrenzender Teilabschnitt (210) des Seitenwandbereichs (120) des...Method for producing an isolation trench in a semiconductor structure (10), in which
A trench (30, 70) is formed in a surface (20) of the semiconductor structure (10),
The trench (30, 70) is coated with an oxide layer (80),
- the coated trench (30) is filled with a filling material (100, 300) up to a predetermined trench depth (T), which ends below the surface (20) of the semiconductor structure (10) such that an upper, up to the surface ( 20) of the semiconductor structure (10) extending side wall region (120) of the coated trench (30) remains free of the filling material,
- The trench (30) is subsequently filled with a filling oxide (200) having a smaller etch rate than the oxide layer (80) and
The filling oxide (200) and the oxide layer (80) are subjected to an etching step,
characterized in that
in the etching step, at least one upper section (210) of the side wall region (120) of the side wall region (120), which adjoins the surface (20) of the semiconductor structure (10), is located in the etching step.

Figure 00000001
Figure 00000001

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur mit den Merkmalen gemäß dem Oberbegriff des Anspruchs 1.The The invention relates to a method of manufacturing an isolation trench in a semiconductor structure having the features according to the preamble of claim 1.

Ein Verfahren mit den Merkmalen des Oberbegriffs des Anspruch 1 ist aus der US 2004/0 169 005 A1 bekannt.A method having the features of the preamble of claim 1 is known from US 2004/0 169 005 A1 known.

Darüber hinaus ist aus der US-Patentschrift US 4,509,249 A ein Verfahren bekannt, wonach in eine Oberfläche eines eine Halbleiterstruktur bildenden Silizium-Wafers ein Graben geätzt wird. Die Wände des Grabens werden mit einer Siliziumoxidschicht beschichtet, und anschließend wird der so beschichtete Graben mit Polysilizium als Füllmaterial bis zu einer vorgegebenen Grabentiefe gefüllt. Die Grabentiefe ist derart gewählt, dass ein oberer, sich bis zur Oberfläche des Silizium-Wafers erstreckender Seitenwandbereich des oxidbeschichteten Grabens von dem Polysilizium frei bleibt.In addition, from the US patent US 4,509,249 A a method is known, according to which a trench is etched into a surface of a silicon wafer forming a semiconductor structure. The walls of the trench are coated with a silicon oxide layer, and then the thus-coated trench is filled with polysilicon as filler to a predetermined trench depth. The trench depth is selected such that an upper sidewall region of the oxide-coated trench extending to the surface of the silicon wafer remains free of the polysilicon.

Aus der US 2004/0 197 989 A1 ist zudem ein Verfahren bekannt, wonach ein mit einer dielektrischen Schicht ausgekleideter Graben mit einer Polysiliziumfüllung gefüllt und oberhalb der Polysiliziumfüllung eine Oxidschicht aufgebracht wird, die in einem nachfolgenden Schritt teilweise wieder entfernt wird.From the US 2004/0 197 989 A1 In addition, a method is known according to which a trench lined with a dielectric layer is filled with a polysilicon filling and an oxide layer is applied above the polysilicon filling, which oxide layer is partially removed in a subsequent step.

Des Weiteren offenbart die US 6 566 229 B2 ein Verfahren, wonach ein Graben mit einem Spin-on-glass-Material gefüllt und ein Oxidmaterial auf dem Spin-on-glass-Material abgeschieden wird.Furthermore, the US 6 566 229 B2 a method wherein a trench is filled with a spin-on-glass material and an oxide material is deposited on the spin-on-glass material.

Darüber hinaus ist aus der US 6 593 207 B2 bekannt, einen Graben, dessen Seitenwände mit einer Liner-Oxidschicht verse hen sind, mit einem Isolationsmaterial zu füllen und oberhalb dieses Isolationsmaterials eine weitere Isolationsschicht zu erzeugen.In addition, from the US Pat. No. 6,593,207 B2 known to fill a trench whose side walls are hen with a liner oxide layer, to fill with an insulating material and above this insulating material to produce a further insulating layer.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Isolationsgrabens anzugeben, mit dem sich auch sehr schmale und sehr tiefe Gräben, also Gräben mit einem hohen „Aspektverhältnis", zuverlässig mit Isolationsmaterial füllen lassen. Außerdem soll das Verfahren sicherstellen, dass nach Fertigstellung des Isolationsgrabens eine Weiterbearbeitung der Halbleiterstruktur einfach möglich ist.Of the Invention is based on the object, a method for manufacturing an isolation trench, with which also very narrow and very deep ditches, so ditches with a high "aspect ratio", reliable with Fill insulation material to let. Furthermore the procedure should ensure that after completion of the isolation trench a further processing of the semiconductor structure is easily possible.

Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind in Unteransprüchen angegeben.These The object is achieved by a method having the features of the claim 1 solved. Advantageous embodiments of the method according to the invention are specified in subclaims.

Danach ist erfindungsgemäß ein Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur vorgesehen, bei dem

  • – in einer Oberfläche der Halbleiterstruktur ein Graben gebildet wird,
  • – der Graben mit einer Oxidschicht beschichtet wird,
  • – der beschichtete Graben mit einem Füllmaterial bis zu einer vorgegebenen Grabentiefe gefüllt wird, die unterhalb der Oberfläche der Halbleiterstruktur derart endet, dass ein oberer, sich bis zur Oberfläche der Halbleiterstruktur erstreckender Seitenwandbereich des beschichteten Grabens von dem Füllmaterial frei bleibt,
  • – der Graben nachfolgend mit einem Fülloxid aufgefüllt wird, das eine kleinere Ätzrate als die Oxidschicht aufweist und
  • – das Fülloxid sowie die Oxidschicht einem Ätzschritt unterzogen werden, wobei
  • – bei dem Ätzschritt zumindest ein oberer, an die Oberfläche der Halbleiterstruktur angrenzender Teilabschnitt des Sei tenwandbereichs des Grabens von der Oxidschicht befreit wird und eine Ätzstufe zwischen dem Fülloxid und der Oxidschicht gebildet wird.
Thereafter, a method for producing an isolation trench in a semiconductor structure is provided according to the invention, in which
  • A trench is formed in a surface of the semiconductor structure,
  • The trench is coated with an oxide layer,
  • The coated trench is filled with a filling material up to a predetermined trench depth which ends below the surface of the semiconductor structure such that an upper side wall region of the coated trench extending up to the surface of the semiconductor structure remains free of the filling material,
  • - The trench is subsequently filled with a filler oxide having a smaller etch rate than the oxide layer and
  • - The filler oxide and the oxide layer are subjected to an etching step, wherein
  • - In the etching step at least one upper, adjacent to the surface of the semiconductor structure portion of the Be tenwandbereichs of the trench is freed from the oxide layer and an etching step between the Fülloxid and the oxide layer is formed.

Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass der an die Oberfläche der Halbleiterstruktur angrenzende Teilabschnitt des oberen Seitenwandbereichs frei von Isolationsmaterial bleibt. Dadurch ist es möglich, diesen Bereich zusätzlich zu der Oberfläche der Halbleiterstruktur zum Aufbau elektronischer Komponenten heranzuziehen. Beispielsweise lässt sich in dem von der Oxidschicht befreiten oberen Teilabschnitt des Grabens ein Teil eines Feldeffekttransistors ausbilden, dessen Hauptbestandteile in der Oberfläche der Halbleiterstruktur integriert werden. Mit anderen Worten ist es also möglich, aktive elektronische Komponenten wie Transistoren, insbesondere Feldeffekttransistoren, sowohl in der Oberfläche der Halbleiterstruktur als auch in dem oberen Teilabschnitt der Halbleiterstruktur unterzubringen.One An essential advantage of the method according to the invention is that the to the surface of the Semiconductor structure adjacent portion of the upper sidewall area remains free of insulation material. This makes it possible for this Area in addition to the surface the semiconductor structure to build up electronic components. For example, let in the freed from the oxide layer upper portion of the Grabens form part of a field effect transistor, whose main components in the surface be integrated with the semiconductor structure. In other words it is therefore possible active electronic components such as transistors, in particular Field effect transistors, both in the surface of the semiconductor structure as well as in the upper portion of the semiconductor structure to accommodate.

Ein weiterer wesentlicher Vorteil des erfindungsgemäßen Verfahrens wird durch die Ätzstufe bewirkt. Durch die Ätzstufe wird nämlich erreicht, dass trotz des Freilegens des oberen Teilabschnitts des Grabens von der Oxidschicht die Dicke des Fülloxids weitgehend unverändert bleibt, so dass dessen Isolations- und mechanische Stützwirkung weitgehend unbeeinträchtigt bleibt.Another important advantage of the method according to the invention is brought about by the etching stage. Namely, it is achieved by the etching stage that, despite the exposure of the upper portion of the trench of the oxide layer, the thickness of the filler oxide remains largely unchanged, so that its isolation and mechanical support effect remains largely unaffected.

Die Oxidschicht, mit der der Graben zunächst beschichtet wird, bevor das Füllmaterial eingefüllt wird, ist vorzugsweise eine „konformale" Oxidschicht. Unter einer „konformalen" Oxidschicht wird nachfolgend eine Schicht verstanden, die der Form des Grabens „winkeltreu" derart folgt, dass die Formgebung des Isolationsgrabens (im Querschnitt betrachtet) weitgehend unverändert bleibt. Eine „konformale" Oxidschicht weist vorzugsweise eine durchgehend gleichmäßige Dicke auf.The Oxide layer with which the trench is first coated before the filling material filled is preferably a "conformal" oxide layer becomes a "conformal" oxide layer hereinafter understood a layer that follows the shape of the trench "angle true" such that the shape of the isolation trench (seen in cross-section) largely unchanged remains. A "conformal" oxide layer has preferably a continuous uniform thickness.

Als Füllmaterial wird bevorzugt polysiliziumhaltiges Material in den Graben eingefüllt. Beispielsweise handelt es sich bei dem Füllmaterial um „reines" Polysilizium. Reines Polysilizium weist den Vorteil auf, dass es sich auch in Gräben mit sehr hohen Aspektverhältnissen, also sehr tiefe und sehr schmale Gräben, problemlos einführen lässt.When filling material Preferably, polysilicon-containing material is filled into the trench. For example, it acts it is the filler to "pure" polysilicon Polysilicon has the advantage that it is also in trenches with very high aspect ratios, So very deep and very narrow trenches, easy to introduce.

Alternativ kann das Füllmaterial auch „mehrschichtig" aufgebaut sein. Beispielsweise kann auf die mit der Oxidschicht beschichteten Wände des Grabens zunächst eine Polysiliziumschicht aufgebracht werden. Der resultierende, mit der Polysiliziumschicht beschichtete Graben wird anschließend mit einem Isolationsmaterial bis zu der vorgegebenen Grabentiefe gefüllt. Nachfolgend wird die Polysiliziumschicht in dem oberen, sich bis zur Oberfläche der Halbleiterstruktur erstreckenden Seitenwandbereich des Grabens entfernt. Bei dieser vorteilhaften Variante des Verfahrens wird das Füllmaterial also durch unterschiedliche Materialien gebildet, die nacheinander aufgebracht werden.alternative can the filler material also be "multi-layered". For example, on the coated with the oxide layer walls of the Grabens first a polysilicon layer are applied. The resulting, with the polysilicon layer coated trench is then with an insulation material filled up to the predetermined trench depth. following the polysilicon layer in the upper, is up to the surface of the Semiconductor structure extending sidewall region of the trench removed. In this advantageous variant of the method, the filler material So formed by different materials, one after the other be applied.

Bezüglich der letzten Ausführungsvariante wird es außerdem als vorteilhaft angesehen, wenn die Polysiliziumschicht eine „konformale" Polysiliziumschicht ist, die sich an die Formgebung des Grabens anpasst. Eine „konformale" Polysiliziumschicht stellt sicher, dass sich das Isolationsmaterial nachfolgend zuverlässig in den Graben einführen lässt und Leer- oder Fehlstellen des Isolationsmaterials im Graben vermieden werden.Regarding the last embodiment it will as well considered advantageous when the polysilicon layer is a "conformal" polysilicon layer is that adapts to the shape of the trench. A "conformal" polysilicon layer ensures that the insulation material subsequently reliably in the Insert trench lets and Blanks or missing parts of the insulation material in the trench are avoided.

Zum Entfernen der Polysiliziumschicht von dem oberen, sich bis zur Oberfläche der Halbleiterstruktur erstreckenden Sei tenwandbereich – also „oberhalb" der vorgegebenen Grabentiefe – wird vorzugsweise ein Ätzmittel verwendet, das gegenüber Polysilizium eine größere Ätzrate als gegenüber dem Isolationsmaterial aufweist.To the Removing the polysilicon layer from the top, to the surface of the Semiconductor structure extending Be tenwandbereich - ie "above" the given Trench depth - will preferably an etchant used that opposite Polysilicon a larger etch rate than across from having the insulating material.

Das Isolationsmaterial kann beispielsweise aus der Gasphase abgeschieden werden. Alternativ kann eine Flüssigkeit auf die Polysiliziumschicht aufgebracht werden, die sich nach einem Aushärtvorgang das Isolationsmaterial bildet. Beispielsweise kann es sich bei dem Isolationsmaterial um ein Oxid handeln, das als Spin-on-Glas in den Graben eingefüllt wird.The Insulation material can be deposited, for example, from the gas phase become. Alternatively, a liquid be applied to the polysilicon layer, which after a curing process forms the insulating material. For example, it may be at the Insulation material to act an oxide, which is called spin-on glass in filled the ditch becomes.

Da Isolationsgräben insbesondere bei der Herstellung von DRAM-Speicherzellen eine große Rolle spielen, wird es als vorteilhaft angesehen, wenn das beschriebene Verfahren im Zusammenhang mit der Herstellung von DRAM-Speicherzellen verwendet wird. Bei der Halbleiterstruktur handelt es sich vorzugsweise um ein Siliziumsubstrat bzw. um eine Siliziumschicht, in das bzw. in die der Graben unter Verwendung einer zuvor strukturierten Ätzmaskenschicht geätzt wird. Demgemäß wird die Oberfläche der Halbleiterstruktur durch die Oberfläche des Siliziumsubstrats bzw. durch die Oberfläche der Siliziumschicht gebildet.There isolation trenches especially in the production of DRAM memory cells play a major role, it is considered advantageous if the method described used in connection with the manufacture of DRAM memory cells becomes. The semiconductor structure is preferably a Silicon substrate or around a silicon layer into or into the the trench using a previously patterned etch mask layer etched becomes. Accordingly, the surface the semiconductor structure through the surface of the silicon substrate or through the surface the silicon layer is formed.

Die Ätzstufe zwischen dem Fülloxid und der Oxidschicht wird vorzugsweise im oberen Seitenwandbereich des Siliziumsubstrats bzw. der Siliziumschicht ausgebildet.The etching step between the filler oxide and the oxide layer is preferably in the upper sidewall region formed of the silicon substrate or the silicon layer.

Die Ätzmaskenschicht kann vor oder nach dem die Ätzstufe bildenden Ätzschritt entfernt werden. Bei der Ätzmaskenschicht kann es sich beispielsweise um eine Nitridmaske handeln.The etching mask layer may before or after the etching step forming etching step be removed. In the etching mask layer it may be, for example, a nitride mask.

Die Erfindung wird nachfolgend anhand zweier Ausführungsbeispiele erläutert. Dabei zeigen:The Invention will be explained below with reference to two embodiments. there demonstrate:

1a bis 1e ein erstes Ausführungsbeispiel des erfindungsgemäßen Verfahrens und die 1a to 1e a first embodiment of the method according to the invention and the

2a bis 2g ein zweites Ausführungsbeispiel des erfindungsgemäßen Verfahrens. 2a to 2g A second embodiment of the method according to the invention.

In den Figuren werden – soweit möglich – für identische oder vergleichbare Komponenten dieselben Bezugszeichen verwendet.In the characters are - so far possible - for identical or similar components use the same reference numerals.

In der 1a erkennt man eine Halbleiterstruktur mit einem Siliziumsubstrat 10, in dessen Oberfläche 20 ein Graben 30 gebildet, beispielsweise geätzt, worden ist. Zur Herstellung des Grabens 30 wird auf die Oberfläche 20 des Siliziumsubstrats 10 zunächst eine Ätzmaskenschicht 40, beispielsweise eine Siliziumnitridschicht, aufgebracht und strukturiert. Die Ätzmaskenschicht 40 dient nachfolgend als Ätzmaske und schützt die bei diesem Ätzschritt nicht zu ätzende Oberfläche 20 des Substrats 10, so dass nur die von der Ätzmaskenschicht 40 unmaskierten Teilbereiche des Siliziumsubstrats 10 geätzt werden. Es entsteht somit vom Querschnitt her die in der 1a dargestellte Struktur mit zwei erhabenen Siliziumbereichen 50 und 60, dem Graben 30 zwischen den beiden erhabenen Siliziumbereichen 50 und 60 sowie einer weiteren Ausnehmung 70, die beispielsweise einen weiteren Graben bildet, rechts neben dem erhabenen Bereich 50.In the 1a one recognizes a semiconductor structure with a silicon substrate 10 in its surface 20 a ditch 30 formed, for example, has been etched. For the production of the trench 30 will be on the surface 20 of the silicon substrate 10 first an etching mask layer 40 , For example, a silicon nitride layer, applied and patterned. The etching mask layer 40 subsequently serves as an etching mask and protects the surface which is not to be etched in this etching step 20 of the substrate 10 so that only those from the etching mask layer 40 unmasked portions of the silicon substrate 10 be etched. It thus arises from the cross section in the 1a shown structure with two raised silicon areas 50 and 60 the ditch 30 between the two raised silicon areas 50 and 60 and a further recess 70 which, for example, forms another trench, to the right of the raised area 50 ,

In der 1a ist erkennbar, dass auf das strukturierte Siliziumsubstrat 10 sowie auf die Ätzmaskenschicht 40 eine Oxidschicht 80 aufgebracht worden ist. Diese Oxidschicht 80 kann beispielsweise eine Siliziumdioxidschicht sein. Die Oxidschicht 80 ist vorzugsweise eine konformale Schicht; dies bedeutet, dass die Schichtdicke der Oxidschicht 80 durchgehend ungefähr gleich dick ist, so dass sich die Oxidschicht 80 dem Verlauf der Struktur, insbesondere dem Verlauf des Grabens 30, bestmöglich anpassen kann.In the 1a it can be seen that the structured silicon substrate 10 as well as on the etch mask layer 40 an oxide layer 80 has been applied. This oxide layer 80 may for example be a silicon dioxide layer. The oxide layer 80 is preferably a conformal layer; This means that the layer thickness of the oxide layer 80 is approximately the same thickness throughout, so that the oxide layer 80 the course of the structure, in particular the course of the trench 30 , as best as possible.

Die Siliziumoxidschicht 80 kann beispielsweise aus einem SA(Sub Atmosphaeric)-Oxid, einem LP-CVD-(Low pressure chemical vapour deposition)Oxid oder einem anderen Oxid bestehen.The silicon oxide layer 80 For example, it may consist of an SA (sub-atmospheric) oxide, an LP-CVD (low pressure chemical vapor deposition) oxide or other oxide.

Auf die in der 1a dargestellte Struktur wird nachfolgend ganzflächig Polysilizium 100 als Füllmaterial abgeschieden; dies ist in der 1b gezeigt. Anschließend wird die resultierende Struktur gemäß 1b einem CMP(CMP: Chemical-Mechanical Polishing)-Schritt und einem weiteren, Polysilizium ätzenden Schritt unterzogen.On the in the 1a structure shown below is subsequently polysilicon over the entire surface 100 deposited as filler; this is in the 1b shown. Subsequently, the resulting structure according to 1b subjected to a CMP (Chemical Mechanical Polishing) step and another polysilicon etching step.

Durch den Polysilizium-Ätzschritt wird das Polysilizium auch im Grabenbereich entfernt; das Polysilizium verbleibt lediglich bis zu einer Grabentiefe T. Es entsteht die in der 1c im Querschnitt dargestellte Struktur mit einem oberen Seitenwandbereich 120, der von dem Polysilizium 100 befreit ist und sich bis zur Oberfläche 20 des Grabens 30 erstreckt.The polysilicon etching step also removes the polysilicon in the trench region; The polysilicon remains only up to a trench depth T. It arises in the 1c shown in cross-section structure with an upper side wall portion 120 that of the polysilicon 100 is liberated and up to the surface 20 of the trench 30 extends.

Anschließend wird die Struktur gemäß der 1c mit einem Fülloxid 200 vollständig gefüllt. Es entsteht die in der 1d dargestellte Struktur. Wichtig ist, dass sich das Fülloxid 200 von der Oxidschicht 80 unterscheidet; konkret soll das Fülloxid 200 bezüglich Oxid-Ätzmitteln bzw. demjenigen Oxidätzmittel, das im Weiteren verwendet werden wird, (z. B. flusssäurehaltige Ätzmittel) eine kleinere Ätzrate aufweisen als die Oxidschicht 80. Die Oxidschicht 80 besteht beispielsweise aus SA-CVD-Oxid mit einer Ätzrate von 5 nm/min (DHF 200:1) und das Fülloxid 200 beispielsweise aus HDP(High density plasma)-Oxid mit einer Ätzrate von 1,5 nm/min (DHF 100:1).Subsequently, the structure according to the 1c with a filler oxide 200 completely filled. It arises in the 1d illustrated structure. It is important that the filler oxide 200 from the oxide layer 80 different; specifically, the filler oxide should 200 with respect to oxide etchants or oxide etchants which will be used hereinafter (eg, hydrofluoric acid etchants) have a lower etch rate than the oxide layer 80 , The oxide layer 80 For example, it consists of SA-CVD oxide with an etching rate of 5 nm / min (DHF 200: 1) and the filler oxide 200 for example, from HDP (high density plasma) oxide with an etching rate of 1.5 nm / min (DHF 100: 1).

Die Struktur gemäß der 1d wird anschließend einem oder mehreren Ätzschritten unterworfen, bei denen die Ätzmaskenschicht 40 und damit die auf der Ätzmaskenschicht 40 vorhandene Oxidschicht 80 sowie das auf der Ätzmaskenschicht 40 befindliche Fülloxid 200 entfernt wird.The structure according to the 1d is then subjected to one or more etching steps in which the Ätzmaskenschicht 40 and thus on the etch mask layer 40 existing oxide layer 80 as well as on the etch mask layer 40 Filler oxide present 200 Will get removed.

Während dieses Ätzschrittes oder in einem separaten weiteren Ätzschritt werden die Oxidschicht 80 sowie das Fülloxid 200 mit einem Ätzmittel behandelt, das die Oxidschicht 80 stärker ätzt als das Fülloxid 200. Aufgrund der unterschiedlichen Ätzraten wird ein oberer, an die Oberfläche 20 des Siliziumsubstrats 10 unmittelbar angrenzender Teilabschnitt 210 des Grabens 30 bzw. die entsprechenden Randbereiche 210 der erhabenen Siliziumbereiche 50 und 60 von der Oxidschicht 80 befreit. Außerdem bilden sich Ätzstufen 220 aufgrund der unterschiedlichen Ätzraten der Oxidschicht 80 und des Fülloxids 200. Der fertige Isolationsgraben ist in der 1e gezeigt.During this etching step or in a separate further etching step, the oxide layer 80 and the filler oxide 200 treated with an etchant containing the oxide layer 80 etched more strongly than the filler oxide 200 , Due to the different etching rates becomes an upper, to the surface 20 of the silicon substrate 10 immediately adjacent section 210 of the trench 30 or the corresponding border areas 210 the raised silicon areas 50 and 60 from the oxide layer 80 freed. In addition, etch stages are formed 220 due to the different etch rates of the oxide layer 80 and the filler oxide 200 , The finished isolation trench is in the 1e shown.

In den 2a bis 2g ist ein weiteres Ausführungsbeispiel für das erfindungsgemäße Verfahren gezeigt. Die 2a zeigt dabei das bereits im Zusammenhang mit der 1a erläuterte Siliziumsubstrat 10, in das die beiden Gräben 30 und 70 unter Verwendung der strukturierten Ätzmaskenschicht 40 hineingeätzt worden sind. Auf die resultierende Struktur ist eine konformale Oxidschicht 80 abgeschieden.In the 2a to 2g a further embodiment of the inventive method is shown. The 2a shows this already in connection with the 1a explained silicon substrate 10 into which are the two trenches 30 and 70 using the patterned etch mask layer 40 etched into it. The resulting structure is a conformal oxide layer 80 deposited.

In einem nachfolgenden Schritt wird – im Unterschied zu dem ersten Ausführungsbeispiel – auf die Oxidschicht 80 eine konformale Polysiliziumschicht 300 abgeschieden. Dies zeigt die 2b.In a subsequent step - in contrast to the first embodiment - on the oxide layer 80 a conformal polysilicon layer 300 deposited. This shows the 2 B ,

In einem sich daran anschließenden Prozessschritt wird der Graben 30 mit einem Isolationsmaterial 310 gefüllt. Bei dem Isolationsmaterial 310 kann es sich beispielsweise um ein Spin-on-Siliziumoxidmaterial oder um ein „flowable" Oxid-Material. Die resultierende Struktur ist in der 2c gezeigt.In a subsequent process step, the ditch becomes 30 with an insulation material 310 filled. In the insulation material 310 For example, it may be a spin-on silica material or a "flowable" oxide material 2c shown.

Nachfolgend wird das Isolationsmaterial 310 ganzflächig geätzt, so dass die Materialdicke des Isolationsmaterials 310 deutlich herabgesetzt wird. In dem Graben 30 verbleibt das Isolationsmaterial 310 lediglich nur noch bis zu einer Grabentiefe T. Die oberen, an die Oberfläche 20 des Siliziumsubstrats 10 angrenzenden Seitenwandbereiche 120 des Grabens 30 werden somit von dem Isolationsmaterial 310 befreit (vgl. 2d). The following is the insulation material 310 Etched over the entire surface, so that the material thickness of the insulating material 310 is significantly reduced. In the ditch 30 the insulation material remains 310 only up to a trench depth T. The upper, to the surface 20 of the silicon substrate 10 adjacent side wall areas 120 of the trench 30 are thus of the insulation material 310 liberated (cf. 2d ).

Anschließend wird die Polysiliziumschicht 300 an den Stellen weggeätzt, an denen sie nicht durch das Isolationsmaterial 310 geschützt wird. Um dies zu erreichen, wird ein Ätzmittel verwendet, das gegenüber der Polysiliziumschicht 300 eine große Ätzrate und gegenüber dem Isolationsmaterial 310 eine möglichst geringe Ätzrate hat. Im Ergebnis entsteht somit die in der 2e gezeigte Struktur, bei der der Graben 30 mit der Polysiliziumschicht 300 und dem Isolationsmaterial 310 lediglich noch bis zur Tiefe T gefüllt ist.Subsequently, the polysilicon layer 300 etched away in places where they are not protected by the insulation material 310 is protected. To achieve this, an etchant is used, which is opposite to the polysilicon layer 300 a large etch rate and to the insulation material 310 has the lowest possible etching rate. As a result, the result in the 2e shown structure in which the trench 30 with the polysilicon layer 300 and the insulation material 310 only filled to the depth T is.

Nachfolgend wird auf die Struktur gemäß 2e ein Fülloxid 200 in Form einer „Kappenschicht" aufgebracht. Das Fülloxid 200 deckt das Siliziumsubstrat 10 sowie die beiden Gräben 30 und 70 vollständig ab (vgl. 2f). Anschließend wird die Struktur gemäß der 2f einem CMP-Schritt unterworfen, wodurch unter anderem die Ätzmaskenschicht 40 entfernt und die Oberfläche 20 des Siliziumsubstrats 10 freigelegt wird.The following is the structure according to 2e a filler oxide 200 applied in the form of a "cap layer" 200 covers the silicon substrate 10 as well as the two trenches 30 and 70 completely off (cf. 2f ). Subsequently, the structure according to the 2f subjected to a CMP step, whereby, inter alia, the etching mask layer 40 removed and the surface 20 of the silicon substrate 10 is exposed.

In einem nachfolgenden Ätzschritt werden die Oxidschicht 80 und das Fülloxid 200 geätzt, wobei die Oxidschicht 80 aufgrund der größeren Ätzrate gegenüber dem Fülloxid 200 schneller geätzt wird. Es entstehen somit Stufen 220 in den oberen Teilabschnitten 210 der beiden erhabenen Siliziumbereiche 50 und 60 bzw. der beiden oberen Seitenwandbereiche 120 des Grabens 30.In a subsequent etching step, the oxide layer 80 and the filler oxide 200 etched, with the oxide layer 80 due to the larger etch rate over the filler oxide 200 is etched faster. There are thus steps 220 in the upper sections 210 the two raised silicon areas 50 and 60 or the two upper side wall areas 120 of the trench 30 ,

In den oberen Teilabschnitten 210 sind die beiden erhabenen Siliziumbereiche 50 und 60 vollständig von dem Oxid 80 befreit, so dass in diesen Teilabschnitten aktive Komponenten integriert werden können. Es ist also möglich, elektronische Komponenten nicht nur im Bereich der Oberfläche 20 des Siliziumsubstrates 10 zu integrieren, sondern darüber hinaus auch im Bereich der Teilabschnitte 210 der freigelegten Seitenwände der beiden erhabenen Siliziumbereiche 50 und 60.In the upper sections 210 are the two raised silicon areas 50 and 60 completely from the oxide 80 freed, so that active components can be integrated in these sections. So it's possible to have electronic components not just in the surface area 20 of the silicon substrate 10 but also in the subsections 210 the exposed sidewalls of the two raised silicon areas 50 and 60 ,

Der fertige Isolationsgraben ist in der 2g gezeigt. Bezugszeichenliste 10 Siliziumsubstrat 20 Oberfläche des Siliziumssubstrats 30 Graben 40 Ätzmaskenschicht 50 Erhabener Siliziumbereich 60 Erhabener Siliziumbereich 70 Weiterer Graben 80 Oxidschicht 100 Polysilizium 120 Oberer Seitenwandbereich 200 Fülloxid 210 Teilabschnitt 220 Stufe 300 Polysiliziumschicht 310 Isolationsmaterial T Grabentiefe The finished isolation trench is in the 2g shown. LIST OF REFERENCE NUMBERS 10 silicon substrate 20 Surface of the silicon substrate 30 dig 40 etching mask 50 Raised silicon area 60 Raised silicon area 70 Another ditch 80 oxide 100 polysilicon 120 Upper sidewall area 200 pad oxide 210 part Of 220 step 300 polysilicon layer 310 insulation material T grave depth

Claims (14)

Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur (10), bei dem – in einer Oberfläche (20) der Halbleiterstruktur (10) ein Graben (30, 70) gebildet wird, – der Graben (30, 70) mit einer Oxidschicht (80) beschichtet wird, – der beschichtete Graben (30) mit einem Füllmaterial (100, 300) bis zu einer vorgegebenen Grabentiefe (T) gefüllt wird, die unterhalb der Oberfläche (20) der Halbleiterstruktur (10) derart endet, dass ein oberer, sich bis zur Oberfläche (20) der Halbleiterstruktur (10) erstreckender Seitenwandbereich (120) des beschichteten Grabens (30) von dem Füllmaterial frei bleibt, – der Graben (30) nachfolgend mit einem Fülloxid (200) aufgefüllt wird, das eine kleinere Ätzrate als die Oxidschicht (80) aufweist und – das Fülloxid (200) sowie die Oxidschicht (80) einem Ätzschritt unterzogen werden, dadurch gekennzeichnet, dass bei dem Ätzschritt zumindest ein oberer, an die Oberfläche (20) der Halbleiterstruktur (10) angrenzender Teilabschnitt (210) des Seitenwandbereichs (120) des Grabens (30) von der Oxidschicht (80) befreit wird und eine Ätzstufe (220) zwischen dem Fülloxid (200) und der Oxidschicht (80) gebildet wird.Method for producing an isolation trench in a semiconductor structure ( 10 ), in which - in a surface ( 20 ) of the semiconductor structure ( 10 ) a ditch ( 30 . 70 ), - the trench ( 30 . 70 ) with an oxide layer ( 80 ), - the coated trench ( 30 ) with a filling material ( 100 . 300 ) up to a given trench depth (T) is filled, which is below the surface ( 20 ) of the semiconductor structure ( 10 ) ends so that an upper, up to the surface ( 20 ) of the semiconductor structure ( 10 ) extending sidewall region ( 120 ) of the coated trench ( 30 ) remains free of the filling material, - the trench ( 30 ) subsequently with a filler oxide ( 200 ), which has a smaller etch rate than the oxide layer ( 80 ) and - the filler oxide ( 200 ) as well as the oxide layer ( 80 ) are subjected to an etching step, characterized in that in the etching step at least one upper, to the surface ( 20 ) of the semiconductor structure ( 10 ) adjacent subsection ( 210 ) of the sidewall region ( 120 ) of the trench ( 30 ) of the oxide layer ( 80 ) and an etching step ( 220 ) between the filler oxide ( 200 ) and the oxide layer ( 80 ) is formed. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Graben (30) mit einer konformalen Oxidschicht (80) beschichtet wird.Method according to claim 1, characterized in that the trench ( 30 ) with a conformal oxide layer ( 80 ) is coated. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Füllmaterial ein polysiliziumhaltiges Material (100, 300) in den Graben (30) gefüllt wird.Method according to claim 1 or 2, characterized in that a polysilicon-containing material ( 100 . 300 ) in the ditch ( 30 ) is filled. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass als Füllmaterial Polysilizium (100) in den Graben (30) gefüllt wird.A method according to claim 3, characterized in that as filler polysilicon ( 100 ) in the ditch ( 30 ) is filled. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass – auf die mit der Oxidschicht (80) beschichteten Wände des Grabens (30) eine Polysiliziumschicht (300) aufgebracht wird, – der derart beschichtete Graben (30) mit einem Isolationsmaterial (310) bis zu der vorgegebenen Grabentiefe (T) gefüllt wird und – die Polysiliziumschicht (300) nachfolgend in dem oberen, sich bis zur Oberfläche (20) der Halbleiterstruktur (10) erstreckenden Seitenwandbereich (120) des Grabens (30) entfernt wird.A method according to claim 3, characterized in that - on the with the oxide layer ( 80 ) coated walls of the trench ( 30 ) a polysilicon layer ( 300 ), - the trench thus coated ( 30 ) with an insulating material ( 310 ) is filled to the predetermined trench depth (T) and - the polysilicon layer ( 300 ) subsequently in the upper, to the surface ( 20 ) of the semiconductor structure ( 10 ) extending sidewall region ( 120 ) of the trench ( 30 ) Will get removed. Verfahren nach Anspruch 5, dadurch gekennzeich net, dass als Polysiliziumschicht (300) eine konformale Polysiliziumschicht aufgebracht wird.A method according to claim 5, characterized in that as polysilicon layer ( 300 ) a conformal polysilicon layer is applied. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass zum Entfernen der Polysiliziumschicht (300) von dem oberen, sich bis zur Oberfläche (20) der Halbleiterstruktur (10) erstreckenden Seitenwandbereich (120) des Grabens (30) ein Ätzmittel verwendet wird, das eine gegenüber Polysilizium größere Ätzrate als gegenüber dem Isolationsmaterial (310) aufweist.A method according to claim 5 or 6, characterized in that for removing the polysilicon layer ( 300 ) from the top to the top ( 20 ) of the semiconductor structure ( 10 ) extending sidewall region ( 120 ) of the trench ( 30 ) an etching agent is used which has a greater polysilicon etching rate than the insulating material ( 310 ) having. Verfahren nach einem der voranstehenden Ansprüche 5 bis 7, dadurch gekennzeichnet, dass das Isolationsmaterial (310) aus der Gasphase abgeschieden wird.Method according to one of the preceding claims 5 to 7, characterized in that the insulating material ( 310 ) is separated from the gas phase. Verfahren nach einem der voranstehenden Ansprüche 5 bis 7, dadurch gekennzeichnet, dass eine Flüssigkeit auf die Polysiliziumschicht (80) aufgebracht wird, die nach einem Aushärtvorgang das Isolationsmaterial (310) bildet.Method according to one of the preceding claims 5 to 7, characterized in that a liquid on the polysilicon layer ( 80 ) is applied, after a curing process, the insulating material ( 310 ). Verfahren nach einem der voranstehenden Ansprüche 5 bis 9, dadurch gekennzeichnet, dass als Isolationsmaterial (310) ein Oxid auf die Polysiliziumschicht (80) aufgebracht wird.Method according to one of the preceding claims 5 to 9, characterized in that as insulating material ( 310 ) an oxide on the polysilicon layer ( 80 ) is applied. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass – die Halbleiterstruktur durch ein Siliziumsubstrat (10) gebildet ist oder eine Siliziumschicht umfasst und – der Graben (30) in das Siliziumsubstrat (10) oder in die Siliziumschicht unter Verwendung einer zuvor strukturierten Ätzmaskenschicht (40) geätzt wird, – wobei die Oberfläche der Halbleiterstruktur durch die Oberfläche (20) des Siliziumsubstrats (10) oder die der Siliziumschicht gebildet wird.Method according to one of the preceding claims, characterized in that - the semiconductor structure through a silicon substrate ( 10 ) is formed or comprises a silicon layer and - the trench ( 30 ) into the silicon substrate ( 10 ) or in the silicon layer using a previously structured etching mask layer ( 40 ), wherein the surface of the semiconductor structure is etched through the surface ( 20 ) of the silicon substrate ( 10 ) or the silicon layer is formed. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Ätzstufe (220) zwischen dem Fülloxid (200) und der Oxidschicht (80) im oberen, an die Oberfläche (20) angrenzenden Randbereich (210) des Siliziumsubstrats (10) oder dem entsprechenden oberen Randbereich der Siliziumschicht gebildet wird.Method according to claim 11, characterized in that the etching stage ( 220 ) between the filler oxide ( 200 ) and the oxide layer ( 80 ) in the upper, to the surface ( 20 ) adjacent border area ( 210 ) of the silicon substrate ( 10 ) or the corresponding upper edge region of the silicon layer is formed. Verfahren nach einem der voranstehenden Ansprüche 11 oder 12, dadurch gekennzeichnet, dass die Ätzmaskenschicht (40) vor oder nach dem die Ätzstufe (220) bildenden Ätzschritt entfernt wird.Method according to one of the preceding claims 11 or 12, characterized in that the etching mask layer ( 40 ) before or after the etching step ( 220 ) forming etching step is removed. Verfahren nach einem der voranstehenden Ansprüche 11 bis 13, dadurch gekennzeichnet, dass als Ätzmaskenschicht (40) eine Nitridmaske verwendet wird.Method according to one of the preceding claims 11 to 13, characterized in that as an etching mask layer ( 40 ) a nitride mask is used.
DE200410055649 2004-11-12 2004-11-12 Method for producing an isolation trench in a semiconductor structure Expired - Fee Related DE102004055649B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410055649 DE102004055649B4 (en) 2004-11-12 2004-11-12 Method for producing an isolation trench in a semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410055649 DE102004055649B4 (en) 2004-11-12 2004-11-12 Method for producing an isolation trench in a semiconductor structure

Publications (2)

Publication Number Publication Date
DE102004055649A1 DE102004055649A1 (en) 2006-05-24
DE102004055649B4 true DE102004055649B4 (en) 2009-01-29

Family

ID=36313709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410055649 Expired - Fee Related DE102004055649B4 (en) 2004-11-12 2004-11-12 Method for producing an isolation trench in a semiconductor structure

Country Status (1)

Country Link
DE (1) DE102004055649B4 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566229B2 (en) * 2001-03-05 2003-05-20 Samsung Electronics Co., Ltd. Method of forming an insulating layer in a trench isolation type semiconductor device
US6593207B2 (en) * 2001-07-03 2003-07-15 Samsung Electronics Co., Ltd. Method of forming a trench device isolation structure with upper liner pattern
US20040169005A1 (en) * 2003-02-17 2004-09-02 Hong-Gun Kim Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film
US20040197989A1 (en) * 2002-12-23 2004-10-07 Michael Sommer DRAM memory having vertically arranged selection transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566229B2 (en) * 2001-03-05 2003-05-20 Samsung Electronics Co., Ltd. Method of forming an insulating layer in a trench isolation type semiconductor device
US6593207B2 (en) * 2001-07-03 2003-07-15 Samsung Electronics Co., Ltd. Method of forming a trench device isolation structure with upper liner pattern
US20040197989A1 (en) * 2002-12-23 2004-10-07 Michael Sommer DRAM memory having vertically arranged selection transistors
US20040169005A1 (en) * 2003-02-17 2004-09-02 Hong-Gun Kim Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film

Also Published As

Publication number Publication date
DE102004055649A1 (en) 2006-05-24

Similar Documents

Publication Publication Date Title
DE10230088B4 (en) Method for producing a semiconductor device
DE10003014B4 (en) Process for producing a planar and densely structured silicon on insulator structure
DE10127622B4 (en) Method of making an isolation trench filled with HDPCVD oxide
DE10362148B4 (en) A method of manufacturing the bottom electrode of a capacitor of a semiconductor device
DE19956078B4 (en) Method for producing an insulation collar in a trench capacitor
DE4434230A1 (en) Chemical-mechanical polishing process for leveling insulating layers
DE19906030A1 (en) Trench isolation structure of a semiconductor device and method for producing a trench isolation structure with polysilicon contact
DE3242113A1 (en) METHOD FOR PRODUCING A THIN DIELECTRIC INSULATION IN A SILICON SEMICONDUCTOR BODY
DE102005052133A1 (en) Method of manufacturing a flash memory device
DE10258787A1 (en) Manufacture of self-aligned floating gate in flash memory cell by forming capping layer on trench insulating film, and performing etching process to etch the trench insulating film to desired dimension
DE19736145B4 (en) Method for planarizing semiconductor wafers
DE102008054068A1 (en) Narrowing metal cavities in a metallic layer stack of a semiconductor device by providing a dielectric barrier layer
DE102004052577B4 (en) A method of making a dielectric etch stop layer over a structure containing narrow pitch lines
DE102005063129B4 (en) Method for producing a semiconductor device with isolation trench with reduced sidewall strain
DE102006048960B4 (en) Method for producing insulation structures with integrated deep and shallow trenches
EP1019958B1 (en) Method for making a groove structure in a silicon substrate
DE102004042459B3 (en) A method of making a high aspect ratio trench isolation structure
DE102007030020B4 (en) A method of forming a semiconductor structure comprising forming at least one sidewall spacer structure
DE102007063271B4 (en) A method of making a dielectric interlayer material having different removal rates during a CMP process
DE102004055649B4 (en) Method for producing an isolation trench in a semiconductor structure
DE10138510B4 (en) Trench isolation with self-aligning surface seal and method of making such trench isolation
EP1709677A1 (en) Passivation of deep isolating separating trenches with sunk covering layers
DE19531773A1 (en) Semiconductor processing method for forming an electrical connection between an outer layer and an inner layer, and integrated circuit
DE69837059T2 (en) Planarization of a semiconductor substrate
DE10032795C2 (en) Manufacturing method for a semiconductor device with a trench

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee