DE102004033452A1

DE102004033452A1 - Oszillatorschaltung und Oszillatorsignalerzeugungsverfahren

Info

Publication number: DE102004033452A1
Application number: DE102004033452A
Authority: DE
Inventors: Byeong-Hoon Lee; Sun-Kwon Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-07-10
Filing date: 2004-07-06
Publication date: 2005-02-10
Anticipated expiration: 2024-07-07
Also published as: KR20050006893A; KR100510535B1; FR2857525B1; US7030707B2; FR2872355B1; US20050007201A1; FR2872355A1; FR2857525A1; DE102004033452B4

Abstract

Die Erfindung bezieht sich auf eine Oszillatorschaltung und auf ein zugehöriges Verfahren zum Erzeugen eines Oszillatorsignals. DOLLAR A Erfindungsgemäß umfasst die Oszillatorschaltung einen Vergleichsspannungsgenerator (110), der von einer Versorgungsspannung (VDD) getrieben wird und Vergleichsspannungen (VA, VB) erzeugt, die sich in Reaktion auf Taktsignale (CLK1, CLK2), deren Frequenzen sich umgekehrt proportional zur Versorgungsspannung (VDD) ändern, und einer ersten Referenzspannung (Vref1) verändern, eine Vergleichsschaltung (120), welche die Pegel der Vergleichsspannungen (VA, VB) mit einem Pegel einer zweiten Referenzspannung (Vref2) vergleicht und logische Signale (LS1, LS2) ausgibt, deren Pegel das Vergleichsergebnis repräsentieren, und eine Taktumschaltschaltung (130), welche die Taktsignale (CLK1, CLK2), deren Frequenzen sich umgekehrt proportional mit der Versorgungsspannung (VDD) ändern, in Reaktion auf die logischen Signale (LS1, LS2) ausgibt. DOLLAR A Verwendung z. B. für Halbleiterspeicherbausteine vom Flash-Typ.

Description

Die Erfindung betrifft eine Oszillatorschaltung und ein zugehöriges Verfahren zum Erzeugen eines Oszillatorsignals.

Oszillatorschaltungen werden in verschiedenen Halbleiterbausteinen angewendet. Ein Halbleiterspeicherbaustein wird vorliegend beispielhaft als ein Halbleiterbaustein betrachtet, der eine solche Oszillatorschaltung benutzen und eine Anhebespannungsgeneratorschaltung enthalten kann, die eine Anhebespannung erzeugt, die höher als eine externe Versorgungsspannung ist. Eine solche Anhebespannungsgeneratorschaltung kann als Wortleitungstreiber, Bitleitungsisolationsschaltung und/oder Datenausgabepuffer in einem Halbleiterspeicherbaustein verwendet werden.

Des Weiteren kann ein Flash-Speicherbaustein in tragbaren digitalen Geräten, wie einem Camcorder, einer Digitalkamera, einem persönlichen digitalen Assistenten (PDA) und/oder einem MPEG-1-Schicht3(MP3)-Wiedergabegerät verwendet werden. Eine Speicherzelle des Flash-Speicherbausteins kann durch Injektion heißer Elektronen programmiert und durch Fowler-Nordheim(FN)-Tunneln zurückgesetzt werden, das in einer Isolationsschicht zwischen einer Sourceelektrode der Speicherzelle und einem floatenden Gate der Speicherzelle auftritt. Als solches kann der Flash-Speicherbaustein eine hohe Spannung zum Programmieren und Zurücksetzen benutzen. Daher kann der Flash-Speicherbaustein auch eine Generatorschaltung zum Erzeugen einer hohen Spannung umfassen.

Eine Anhebespannungsgeneratorschaltung eines Halbleiterspeicherbausteins und/oder eine Generatorschaltung zum Erzeugen einer hohen Spannung in einem Flash-Speicherbaustein können allgemein eine Pumpschaltung und einen Oszillator umfassen. Die Pumpschaltung kann eine Anhebespannung oder eine hohe Spannung in Reaktion auf ein Pulssteuersignal erzeugen und der Oszillator erzeugt das Pulssteuersignal.

Mit dem ansteigenden Bedarf an tragbaren digitalen Geräten, die in der Lage sind, über eine lange Zeitdauer mit einer Batterie zu arbeiten, wurden Versuche unternommen, den Leistungsverlust der tragbaren digitalen Geräte zu reduzieren. Ein Grund für den Leistungsverlust in tragbaren digitalen Geräten ist die Erzeugungsschaltung für hohe Spannungen im Flash-Speicherbaustein. Insbesondere in dieser kann die Frequenzänderung eines von einem Oszillator ausgegebenen Signals, das den Betrieb der Pumpschaltung steuert, einen Einfluss auf den Betrag des verbrauchten Stroms des tragbaren digitalen Gerätes haben. Daher kann es erwünscht sein, die Frequenz des Oszillatorausgabesignals zu steuern, so dass der vom tragbaren digitalen Gerät verbrauchte Strom reduziert wird.

1A zeigt einen herkömmlichen Ringoszillator 10 und 1B zeigt ein detailliertes Schaltbild eines Inverters aus 1A. Wie aus 1A ersichtlich ist, umfasst der Ringoszillator 10 eine Mehrzahl, beispielswei se erste bis fünfte, Inverter 11 bis 15, die in Reihe geschaltet sind. Ein Taktsignal CLK_IN wird in den ersten Inverter 11 eingegeben. Ein vom fünften Inverter 15 ausgegebenes Taktsignal CLK_OUT wird zum ersten Inverter 11 zurückgeführt. Das Taktsignal CLK_OUT wird um eine vorbestimmte Zeitspanne von jedem der ersten bis fünften Inverter 11 bis 15 verzögert. Da das vom fünften Inverter 15 ausgegebene Taktsignal CLK_OUT zum ersten Inverter 11 zurückgeführt wird, gibt der Ringoszillator das Taktsignal CLK_OUT wiederholend aus.

Jeder der ersten bis fünften Inverter 11 bis 15 kann beispielsweise als CMOS-Inverter implementiert werden. Wie aus 1B ersichtlich ist, umfasst der Inverter 11 in diesem Fall einen PMOS-Transistor PM und einen NMOS-Transistor NM. Ein Sourceanschluss des PMOS-Transistors PM ist mit einer Versorgungsspannung VDD verbunden und ein Drainanschluss des PMOS-Transistors PM ist mit einem Drainanschluss des NMOS-Transistors NM verbunden. Ein Sourceanschluss des NMOS-Transistors NM ist mit einer Massespannung VSS verbunden. Ein Eingabesignal IN wird an Gateanschlüsse des PMOS-Transistors PM und des NMOS-Transistors NM angelegt. Ein Ausgabesignal OUT wird von den Drainanschlüssen des PMOS-Transistors PM und des NMOS-Transistors NM ausgegeben. Der erste Inverter 11 verzögert das Eingabesignal IN um eine bestimmte Zeitdauer und gibt das verzögerte Signal als Ausgabesignal OUT aus.

Mit abnehmender Versorgungsspannung VDD nimmt die vorbestimmte Verzögerungszeit des ersten Inverters 11 zu. Wenn folglich die Versorgungsspannung VDD zunimmt, nimmt die Frequenz des Taktsignals CLK_OUT zu, das vom Ringoszillator 10 ausgegeben wird, und wenn die Versorgungsspannung VDD abnimmt, nimmt die Frequenz des Taktsignals CLK_OUT ab, das vom Ringoszillator 10 ausgegeben wird.

2 zeigt eine schematische Darstellung des Zusammenhangs zwischen Ausgabesignalfrequenz, Strom und Versorgungsspannung in einem herkömmlichen Oszillator eines Systems. In 2 repräsentiert eine Kennlinie A die Ausgabesignalfrequenz in Abhängigkeit von der Versorgungsspannung, eine Kennlinie B repräsentiert einen Strom, der vom System mit dem Oszillator in Abhängigkeit von der Versorgungsspannung und der Ausgabesignalfrequenz des Oszillators verbraucht wird, und eine Kennlinie C repräsentiert einen Strom, der von einem Stromerzeugungsblock mit dem Oszillator im System in Abhängigkeit von der Versorgungsspannung und der Ausgabesignalfrequenz des Oszillators erzeugt wird. Der Stromerzeugungsblock kann beispielsweise die Generatorschaltung für die hohe Spannung des Flash-Speicherbausteins sein.

Nimmt die Versorgungsspannung von einem Pegel V1 auf einen Pegel V2 zu, dann kann aus der Kennlinie A abgelesen werden, dass die Frequenz des Oszillatorausgabesignals von einer Frequenz F1 auf eine Frequenz F2 zunimmt. Nimmt die Versorgungsspannung vom Pegel V1 auf den Pegel V2 zu und nimmt die Frequenz des Oszillatorausgabesignals von der Frequenz F1 auf die Frequenz F2 zu, dann kann aus der Kennlinie B abgelesen werden, dass der verbrauchte Strom von einem Wert I3 auf einen Wert I4 zunimmt, und aus der Kennlinie C kann abgelesen werden, dass der erzeugte Strom von einem Wert I1 auf einen Wert I2 zunimmt. Hierbei ist I1 der kleinste Stromwert für den Betrieb des gesamten Systems und I3 ist der kleinste Stromwert für den im Betrieb des Systems verbrauchten Strom. Wie aus den Kennlinien der 2 ersichtlich ist, nehmen der vom System erzeugte Strom und der vom System verbrauchte Strom zu, wenn die Frequenz des Oszillatorausgabesignals erhöht wird.

In der Patentschrift US 6.295.217 wird eine Energieversorgung beschrieben, die einen spannungsgesteuerten Oszillator (VCO) umfasst, der in Reaktion auf eine gleichgerichtete Netzspannung betrieben wird, die in einer Standby-Betriebsart einen Betrieb mit variabler Frequenz zur Verfügung stellt. Die Frequenzausgabe des VCO ist umgekehrt proportional zur Netzspannung, d.h. nimmt die Netzspannung zu, dann nimmt die Schaltfrequenz ab, wodurch die Ausgabeleistung abnimmt.

Es ist Aufgabe der Erfindung, eine Oszillatorschaltung zur Verfügung stellen, welche die oben erwähnten Schwierigkeiten des Standes der Technik ganz oder teilweise vermeidet, und ein zugehöriges Verfahren zum Erzeugen eines Oszillatorsignals anzugeben.

Die Erfindung löst diese Aufgabe durch eine Oszillatorschaltung mit den Merkmalen des Patentanspruchs 1 und durch ein Oszillatorsignalerzeugungsverfahren mit den Merkmalen des Patentanspruchs 14.

Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Es zeigen:
1A ein Blockschaltbild eines herkömmlichen Ringoszillators,
1B ein Schaltbild eines Inverters des herkömmlichen Ringoszillators aus 1,
2 eine schematische Darstellung des Zusammenhangs zwischen Ausgabesignalfrequenz, Strom und Versorgungsspannung in einem herkömmlichen Oszillator,
3 ein Schaltbild eines erfindungsgemäßen Oszillators, dessen Frequenz sich umgekehrt proportional zu einer Versorgungsspannung ändert,
4 eine grafische Darstellung des Zusammenhangs zwischen einer ersten Vergleichsspannung und einer Periode eines ersten Taktsignals im Oszillator aus 3,
5 eine grafische Darstellung des Zusammenhangs zwischen Ausgabesignalfrequenz, Strom und Versorgungsspannung im Oszillator aus 3 und
6 ein Schaltbild eines Referenzspannungsgenerators eines erfindungsgemäßen Oszillators, dessen Frequenz sich umgekehrt proportional zu einer Versorgungsspannung ändert.
Die Erfindung kann in verschiedenen Formen ausgeführt werden und ist nicht auf die dargestellten Ausführungsbeispiele beschränkt. So umfasst jede der dargestellten Ausführungsformen auch die entsprechende Ausführung mit Komponenten vom komplementären Leitungstyp. Gleiche Bezugszeichen betreffen durchgängig gleiche Elemente. Es versteht sich, dass wenn ein Element als „verbunden mit" oder „gekoppelt mit" beschrieben wird, selbiges direkt oder über zwischenliegende Elemente mit dem anderen Element verbunden oder gekoppelt sein kann. Im Gegensatz dazu ist ein Element direkt, d.h. ohne zwischenliegende Elemente, mit dem anderen Element verbunden, wenn dies durch die Aussage „direkt verbunden" oder „direkt gekoppelt" beschrieben wird.
3 zeigt ein Schaltbild eines erfindungsgemäßen Ausführungsbeispiels eines Oszillators 100, dessen Frequenz sich umgekehrt proportional zu einer Versorgungsspannung ändert. Wie aus 3 ersichtlich ist, umfasst der Oszillator 100 eine Vergleichsspannungsgeneratorschal tung 110, eine Vergleichsschaltung 120 und eine Taktumschaltschaltung 130. Die Vergleichsspannungsgeneratorschaltung 110 umfasst einen ersten Vergleichsspannungsgenerator 111 und einen zweiten Vergleichsspannungsgenerator 112. Der erste Vergleichsspannungsgenerator 111 erzeugt eine erste Vergleichsspannung VA in Reaktion auf ein zweites Taktsignal CLK2 und eine erste Referenzspannung Vref1. Der zweite Vergleichsspannungsgenerator 112 erzeugt eine zweite Vergleichsspannung VB in Reaktion auf ein erstes Taktsignal CLK1 und die erste Referenzspannung Vref1.
Der erste Vergleichsspannungsgenerator 111 umfasst einen PMOS-Transistor P1, NMOS-Transistoren N1 und N2 und einen Kondensator C1. Ein Sourceanschluss des PMOS-Transistors P1 ist mit einer Versorgungsspannung VDD verbunden und ein Drainanschluss des PMOS-Transistors P1 ist mit einem ersten Knoten NODE1 verbunden. Ein Drainanschluss des NMOS-Transistors N1 ist mit dem ersten Knoten NODE1 und ein Sourceanschluss des NMOS-Transistors N1 ist mit einem Drainanschluss des NMOS-Transistors N2 verbunden. Das zweite Taktsignal CLK2 wird an die Gateanschlüsse des PMOS-Transistors P1 und des NMOS-Transistors N1 angelegt.
Ein Sourceanschluss des NMOS-Transistors N2 ist mit einer Massespannung verbunden und ein Gateanschluss des NMOS-Transistors N2 ist mit der ersten Referenzspannung Vref1 verbunden. Der Kondensator C1 ist zwischen dem ersten Knoten NODE1 und der Massespannung eingeschleift. Die erste Vergleichsspannung VA wird vom ersten Knoten ausgegeben.
Der zweite Vergleichsspannungsgenerator 112 umfasst einen PMOS-Transistor P2, NMOS-Transistoren N3 und N4 und einen Kondensator C2. Ein Sourceanschluss des PMOS-Transistors P2 ist mit der Versorgungsspannung VDD verbunden und ein Drainanschluss des PMOS- Transistors P2 ist mit einem zweiten Knoten NODE2 verbunden. Ein Drainanschluss des NMOS-Transistors N3 ist mit dem zweiten Knoten NODE2 und ein Sourceanschluss des NMOS-Transistors N3 ist mit einem Drainanschluss des NMOS-Transistors N4 verbunden. Das erste Taktsignal CLK1 wird an die Gateanschlüsse des PMOS-Transistors P2 und des NMOS-Transistors N3 angelegt.
Ein Sourceanschluss des NMOS-Transistors N4 ist mit der Massespannung verbunden und ein Gateanschluss des NMOS-Transistors N4 ist mit der ersten Referenzspannung Vref1 verbunden. Der Kondensator C2 ist zwischen dem zweiten Knoten NODE2 und der Massespannung eingeschleift. Die zweite Vergleichsspannung VB wird vom zweiten Knoten ausgegeben.
Die Vergleichsschaltung 120 umfasst einen ersten Komparator 121 und einen zweiten Komparator 122. Der erste Komparator 121 vergleicht die erste Vergleichsspannung VA mit einer zweiten Referenzspannung Vref2 und gibt ein erstes logisches Signal LS1 aus. Der zweite Komparator 122 vergleicht die zweite Vergleichsspannung VB mit der zweiten Referenzspannung Vref2 und gibt ein zweites logisches Signal LS2 aus.
Die erste Vergleichsspannung VA wird an einen negativen Eingabeanschluss (–) des ersten Komparators 121 eingegeben und die zweite Referenzspannung Vref2 wird an einen positiven Eingabeanschluss (+) des ersten Komparators 121 eingegeben. Analog wird die zweite Vergleichsspannung VB an einen negativen Eingabeanschluss (–) des zweiten Komparators 122 eingegeben und die zweite Referenzspannung Vref2 wird an einen positiven Eingabeanschluss (+) des zweiten Komparators 122 eingegeben.
Die Taktumschaltschaltung 130 kann z.B. als RS-Zwischenspeicherschaltung implementiert sein und wird nachfolgend auch als solche be zeichnet. Die RS-Zwischenspeicherschaltung 130 empfängt das erste logische Signal LS1 über ihren Setzanschluss S und empfängt das zweite logische Signal LS2 über ihren Rücksetzanschluss R. Die RS-Zwischenspeicherschaltung 130 gibt das erste Taktsignal CLK1 über einen ersten Ausgabeanschluss Q und das zweite Taktsignal CLK2 über einen zweiten Ausgabeanschluss QB aus, abhängig von den Werten des ersten logischen Signals LS1 und des zweiten logischen Signals LS2. Das erste Taktsignal CLK1 und das zweite Taktsignal CLK2, die von der RS-Zwischenspeicherschaltung 130 ausgegeben werden, werden zum zweiten Vergleichsspannungsgenerator 112 bzw. zum ersten Vergleichsspannungsgenerator 111 zurückgeführt.
Die erste Referenzspannung Vref1 und die zweite Referenzspannung Vref2 können verschieden oder identisch sein. Nachfolgend wird die Funktionsweise des Oszillators 100 für den Fall beschrieben, dass die erste Referenzspannung Vref1 und die zweite Referenzspannung Vref2 verschieden sind, ohne auf diese Ausführungsform beschränkt zu sein.
Der erste Vergleichsspannungsgenerator 111 gibt die erste Vergleichsspannung VA in Reaktion auf das zweite Taktsignal CLK2 und die erste Referenzspannung Vref1 aus, und der zweite Vergleichsspannungsgenerator 112 gibt die zweite Vergleichsspannung VB in Reaktion auf das erste Taktsignal CLK1 und die erste Referenzspannung Vref1 aus. Dabei sind im Anfangszustand z.B., wenn der Kondensator C1 geladen ist, das zweite Taktsignal CLK2 auf einem niedrigen logischen Pegel und das erste Taktsignal CLK1 auf einem hohen logischen Pegel. Dadurch werden im ersten Vergleichsspannungsgenerator 111 in Reaktion auf das zweite Taktsignal CLK2 der PMOS-Transistor P1 leitend geschaltet und der NMOS-Transistors N1 sperrend geschaltet. Als Konsequenz wird der Kondensator C1 über den PMOS-Transistor P1 auf die Versorgungsspannung VDD aufgeladen. Mit dem Aufladen des Kondensators C1 nimmt die erste Vergleichsspannung VA entsprechend zu, die vom ersten Knoten NODE1 ausgegeben wird.
Im zweiten Vergleichsspannungsgenerator 112 werden in Reaktion auf das erste Taktsignal CLK1 der PMOS-Transistor P2 sperrend geschaltet und der NMOS-Transistor N3 leitend geschaltet. Als Ergebnis wird der Kondensator C2 über den NMOS-Transistor N3 und den NMOS-Transistor N4 auf die Massespannung entladen. Mit dem Entladen des Kondensators C2 nimmt die zweite Vergleichsspannung VB entsprechend ab, die vom zweiten Knoten NODE2 ausgegeben wird. Speziell nimmt die zweite Vergleichsspannung VB über die Zeit t nach der Gleichung: VB = VDD – ((i2/C)·t) (1)ab, wobei i2 einen Strom repräsentiert, der fließt, wenn der Kondensator C2 über den NMOS-Transistor N3 und den NMOS-Transistor N4 auf die Massespannung entladen wird, und C einen Ladungswert des Kondensators C2 repräsentiert.
Der NMOS-Transistor N2 des ersten Vergleichsspannungsgenerators 111 und der NMOS-Transistor N4 des zweiten Vergleichsspannungsgenerators 112 erzeugen in Reaktion auf die erste Referenzspannung Vref1 einen Strom i1 bzw. i2. Da die erste Referenzspannung auf einem bestimmten Pegel gehalten wird, werden auch die Ströme i1 und i2 auf bestimmten Werten gehalten, unabhängig von Änderungen der Versorgungsspannung VDD.
Der erste Komparator 121 der Vergleichs- bzw. Komparatorschaltung 120 vergleicht die erste Vergleichsspannung VA mit der zweiten Referenzspannung Vref2 und gibt das erste logische Signal LS1 aus. Der zweite Komparator 122 der Komparatorschaltung 120 vergleicht die zweite Vergleichsspannung VB mit der zweiten Referenzspannung Vref2 und gibt das zweite logische Signal LS2 aus. Ist die erste Vergleichsspannung VA höher als die zweite Referenzspannung Vref2, dann gibt der erste Komparator 121 das erste logische Signal LS1 mit einem niedrigen Pegel aus. Ist die erste Vergleichsspannung VA niedriger als die zweite Referenzspannung Vref2, dann gibt der erste Komparator 121 das erste logische Signal LS1 mit einem hohen Pegel aus. Der zweite Komparator 122 arbeitet analog zum ersten Komparator 121 und gibt das zweite logische Signal LS2 mit einem hohen oder niedrigen Pegel aus.
Für den Fall, dass die erste Vergleichsspannung VA niedriger als die zweite Referenzspannung Vref2 ist und die zweite Vergleichsspannung VB niedriger als die zweite Referenzspannung Vref2 ist, gibt der erste Komparator 121 das erste logische Signal LS1 mit einem niedrigen Pegel aus und der zweite Komparator 122 gibt das zweite logische Signal LS2 mit einem hohen Pegel aus.
Die RS-Zwischenspeicherschaltung 130 gibt in Reaktion auf das erste logische Signale LS1 und das zweite logische Signal das erste Taktsignal CLKL1 mit einem niedrigen Pegel über den ersten Ausgabeanschluss Q und das zweite Taktsignal CLK2 mit einem hohen Pegel über den zweiten Ausgabeanschluss QB aus.
Mit dem Wechsel des Pegels des zweiten Taktsignals CLK2 von einem niedrigen auf einen hohen Pegel wird der PMOS-Transistor P1 des ersten Vergleichsspannungsgenerators 111 sperrend geschaltet und der NMOS-Transistor N1 des ersten Vergleichsspannungsgenerators 111 wird leitend geschaltet. Daraus resultiert, dass der Kondensator C1 über die NMOS-Transistoren N1 und N2 auf Massespannungspotential entladen wird. Mit dem Entladen des Kondensators C1 nimmt die erste Vergleichsspannung VA entsprechend ab, die vom ersten Knoten NODE1 ausgegeben wird. Speziell nimmt die erste Vergleichsspannung VA über die Zeit t analog der Rate ab, die in der obigen Gleichung 1 angegeben ist, d.h. die erste Spannung VA berechnet sich nach der Gleichung VA = VDD – ((i1/C')·t), wobei i1 einen Strom repräsentiert, der fließt, wenn der Kondensator C1 über den NMOS-Transistor N1 und den NMOS-Transistor N2 auf die Massespannung entladen wird, während C' einen Ladungswert des Kondensators C1 repräsentiert.
Mit dem Wechsel des Pegels des ersten Taktsignals CLK1 von einem hohen auf einen niedrigen Pegel wird der PMOS-Transistor P2 des zweiten Vergleichsspannungsgenerators 112 leitend geschaltet und der NMOS-Transistor N3 wird sperrend geschaltet. Daraus resultiert, dass der Kondensator C2 über den PMOS-Transistor P2 auf die Versorgungsspannung VDD aufgeladen wird. Mit dem Laden des Kondensators C2 nimmt die zweite Vergleichsspannung VB entsprechend zu.
Da die erste Vergleichsspannung VA niedriger als die zweite Referenzspannung Vref2 ist, gibt der erste Komparator 121 das erste logische Signal LS1 mit einem hohen Pegel aus. Ist die zweite Vergleichsspannung VB höher als die zweite Referenzspannung Vref2, dann gibt der zweite Komparator 122 das zweite logische Signal LS2 mit einem niedrigen Pegel aus.
Daraus resultiert, dass die RS-Zwischenspeicherschaltung 130 in Reaktion auf das erste logische Signal LS1 und das zweite logische Signal das erste Taktsignal CLKL1 mit einem hohen Pegel über den ersten Ausgabeanschluss Q und das zweite Taktsignal CLK2 mit einem niedrigen Pegel über den zweiten Ausgabeanschluss QB ausgibt.
Durch Wiederholen der oben beschriebenen Vorgänge gibt der Oszillator 100 das erste Taktsignal CLK1, das alternierend zwischen dem hohen und dem niedrigen Pegel wechselt, und das zweite Taktsignal CLK2 aus, dessen Zustand gegenüber dem ersten Taktsignal CLK1 invertiert ist.
Ändert sich die Versorgungsspannung VDD, dann ergeben sich Änderungen der Frequenz und des Stromes des ersten Taktsignals CLK1 und des zweiten Taktsignals CLK2, die vom Oszillator 100 ausgegeben werden, wie sie nachstehend unter Bezugnahme auf 4 und 5 beschrieben werden.
4 zeigt eine grafische Darstellung des Zusammenhangs zwischen der ersten Vergleichsspannung VA und der Periodendauer des ersten Taktsignals CLK1 im Oszillator 100 und 5 zeigt eine grafische Darstellung des Zusammenhangs zwischen Ausgabesignalfrequenz, Strom und Versorgungsspannung im Oszillator 100, gemäß Ausführungsbeispielen der Erfindung.
Mit dem Ansteigen der Versorgungsspannung VDD nimmt die Ladung im Kondensator C1 zu. Daher nimmt die erste, vom ersten Knoten NODE1 ausgegebene Vergleichsspannung VA zu. Nimmt die erste Vergleichsspannung VA von einem Wert VA1 auf einen Wert VA2 zu, dann nimmt, wie aus 4 ersichtlich ist, die Periodendauer des ersten Taktsignals CLK1 von einem Wert T1 auf einen Wert T2 zu, was eine Abnahme der Frequenz des ersten Taktsignals CLK1 bedeutet.
Nimmt der Pegel der ersten Versorgungsspannung VA zu, dann kann die Periodendauer des ersten Taktsignals CLK1 zunehmen, da mit dem Entladen des Kondensators C1 die vom ersten Knoten NODE1 ausgegebene erste Vergleichsspannung VA entsprechend abnimmt, wie aus den Kennlinien D und E aus 4 ersichtlich ist. Hierbei nimmt die erste Vergleichsspannung VA mit dem in Gleichung 1 angegebenen Verhältnis (i2/C)·t ab. Der Strom i2 wird durch die erste Referenzspannung Vref1 auf einem bestimmten Wert gehalten, unabhängig von einer Änderung der Versorgungsspannung VDD.
Da der Strom i2 auch dann konstant ist, wenn die erste Vergleichsspannung VA vom Wert VA1 auf den Wert VA2 ansteigt, sind die Steigungen der Kennlinien D und E gleich. Daraus resultiert, wie aus 4 ersichtlich ist, dass die Periodendauer des ersten Taktsignals CLK1, das vom Oszillator 100 ausgegeben wird, größer ist, wenn die erste Vergleichsspannung VA den Wert VA2 hat, verglichen mit dem Fall, dass die erste Vergleichsspannung VA den Wert VA1 hat. Schließlich nimmt die Frequenz des ersten vom Oszillator 100 ausgegebenen Taktsignals CLK1 ab, wenn die Versorgungsspannung zunimmt.
Wie aus 4 weiter ersichtlich ist, wird das zweite Taktsignal CLK2 vom ersten Komparator 121 und der RS-Zwischenspeicherschaltung 130 auf einen hohen oder niedrigen Pegel invertiert, wenn die erste Vergleichsspannung VA niedriger als die zweite Referenzspannung Vref2 ist, und der Kondensator C1 wird gemäß dem Zustand des zweiten Taktsignals CLK2 geladen oder entladen. Konsequenterweise ist die Periodendauer des ersten Taktsignals CLK1 gleich der Zeitdauer, welche die erste Vergleichsspannung VA benötigt, um den gleichen Pegel wie die zweite Referenzspannung Vref2 zu erreichen.
Wie aus 5 ersichtlich ist, repräsentiert eine Kennlinie A' die Frequenz des Ausgabesignals des Oszillator, d.h. CLK1 oder CLK2, in Abhängigkeit von der Versorgungsspannung, eine Kennlinie B' repräsentiert einen vom System mit Oszillator verbrauchten Strom in Abhängigkeit von der Versorgungsspannung und der Frequenz des Ausgabesignals des Oszillators und eine Kennlinie C' repräsentiert einen von einem Stromgeneratorblock mit Oszillator erzeugten Strom in Abhängigkeit von der Versorgungsspannung und der Frequenz des Ausgabesignals des Oszillators. Hierbei kann der Stromgeneratorblock beispielsweise eine Generatorschaltung für hohe Spannung eines Flash-Speicherbausteins sein.
Steigt die Versorgungsspannung von einem Wert V1 auf einen Wert V2 an, dann ist aus der Kennlinie A' ersichtlich, dass die Frequenz des Oszillatorausgabesignals von einem Wert OF1 auf einen Wert OF2 abnimmt. Steigt die Versorgungsspannung vom Wert V1 auf den Wert V2 an und nimmt die Frequenz des Oszillatorausgabesignals vom Wert OF1 auf den Wert OF2 ab, dann ist aus der Kennlinie B' ersichtlich, dass der verbrauchte Strom auf einem Wert I3' gehalten wird, und es ist aus der Kennlinie C' ersichtlich, dass der erzeugte Strom auf einem Wert I2' gehalten wird.
Hierbei entspricht der Wert I2' dem minimalen Strom, der für den Betrieb des gesamten Systems benutzt wird, und I3' repräsentiert den minimalen Strom, der während des Betriebs des gesamten Systems verbraucht wird. Wie aus den Kennlinien der 5 ersichtlich ist, nimmt die Frequenz des Oszillatorausgabesignals ab, wenn die Versorgungsspannung ansteigt. Daraus resultiert, dass der verbrauchte Strom und der erzeugte Strom des Systems nicht ansteigen, sondern im Wesentlichen konstant gehalten werden.
6 zeigt ein Schaltbild eines Referenzspannungsgenerators 140 eines erfindungsgemäßen Ausführungsbeispiels eines Oszillators, der seine Frequenz umgekehrt proportional zu einer Versorgungsspannung ändert. Wie aus 6 ersichtlich ist, umfasst der Referenzspannungsgenerator 140 eine Konstantstromquelle 150 und eine Stromspiegelschaltung 160. Die Konstantstromquelle 150 erzeugt einen konstanten Strom Ir in Reaktion auf ein Steuersignal EN und umfasst einen Inverter 141, PMOS-Transistoren P11 bis P13, NMOS-Transistoren N11 bis N13 und einen Widerstand R. Der Inverter 141 invertiert das Steuersignal EN und gibt ein invertiertes Steuersignal /EN aus. Sourceanschlüsse der PMOS-Transistoren P11 und P12 sind mit der Versorgungsspannung VDD verbunden und Gateanschlüsse der PMOS-Transistoren P11 und P12 sind mit einem Drainanschluss des NMOS-Transistors N13 verbunden. Ein Sourceanschluss des PMOS-Transistors P13 ist mit einem Drainanschluss des PMOS-Transistors P12 verbunden und das invertierte Steuersignal /EN wird an einen Gateanschluss des PMOS-Transistors P13 angelegt.
Ein Drainanschluss des NMOS-Transistors N11 ist mit einem Drainanschluss des PMOS-Transistors P11 verbunden und ein Sourceanschluss des NMOS-Transistors N11 ist mit einem Drainanschluss des NMOS-Transistors N12 verbunden. Das Steuersignal EN wird an einen Gateanschluss des NMOS-Transistors N11 angelegt. Ein Sourceanschluss des NMOS-Transistors N12 ist mit Masse verbunden. Ein Drainanschluss des NMOS-Transistors N13 ist mit einem Drainanschluss des PMOS-Transistors P13 verbunden und ein Sourceanschluss des NMOS-Transistors N13 ist über den Widerstand R mit Masse verbunden. Gateanschlüsse der NMOS-Transistoren N12 und N13 sind mit einem Drainanschluss des NMOS-Transistors N11 verbunden.
Die Stromspiegelschaltung 160 umfasst einen ersten Stromspiegel 170 und einen zweiten Stromspiegel 180. Der erste Stromspiegel 170 gibt die erste Referenzspannung Vref1 in Reaktion auf das invertierte Steuersignal /EN aus. Der zweite Stromspiegel 180 gibt die zweite Referenzspannung Vref2 in Reaktion auf das Steuersignal EN aus.
Der erste Stromspiegel 170 umfasst PMOS-Transistoren P21 und P22 und NMOS-Transistoren N21 und N22. Der zweite Stromspiegel 180 umfasst PMOS-Transistoren P31 und P32 und NMOS-Transistoren N31 und N32.
Sourceanschlüsse der PMOS-Transistoren P21 und P31 sind mit der Versorgungsspannung VDD verbunden und Drainanschlüsse der PMOS-Transistoren P21 und P31 sind jeweils mit Sourceanschlüssen der PMOS-Transistoren P22 und P32 verbunden. Gateanschlüsse der PMOS-Transistoren P21 und P31 sind mit einem Gateanschluss des PMOS-Transistors P12 verbunden. Das invertierte Steuersignal /EN wird an die Gateanschlüsse der PMOS-Transistoren P22 und P32 angelegt. Drainanschlüsse der PMOS-Transistoren P22 und P32 sind mit einem ersten Ausgabeknoten OUTN1 bzw. einem zweiten Ausgabeknoten OUTN2 verbunden.
Drainanschlüsse der NMOS-Transistoren N21 und N22 sind jeweils mit dem ersten Ausgabeknoten OUTN1 und Drainanschlüsse der NMOS-Transistoren N31 und N32 sind jeweils mit dem zweiten Ausgabeknoten OUTN2 verbunden. Sourceanschlüsse der NMOS-Transistoren N21, N22, N31 und N32 sind mit Masse verbunden. Das invertierte Steuersignal /EN wird an die Gateanschlüsse der NMOS-Transistoren N22 und N32 angelegt.
Gateanschlüsse der NMOS-Transistoren N21 und N31 sind mit dem ersten Ausgabeknoten OUTN1 bzw. dem zweiten Ausgabeknoten OUTN2 verbunden. Die erste Referenzspannung Vref1 wird vom ersten Ausgabeknoten OUTN1 und die zweite Referenzspannung VREF2 wird vom zweiten Ausgabeknoten OUTN2 ausgegeben.
Ohne Beschränkung der Erfindung auf die beschriebene Ausführungsform wird nachfolgend die Funktionsweise der Referenzspannungsgeneratorschaltung 140 unter Bezugnahme auf 6 beschrieben. Wird das Steuersignal EN auf einem hohen Pegel aktiviert, dann invertiert der Inverter 141 das Steuersignal EN und gibt das invertierte Steuersignal /EN mit einem niedrigen Pegel aus.
In der Konstantstromquelle 150 wird der PMOS-Transistor P13 in Reaktion auf das invertierte Steuersignal /EN leitend geschaltet und der NMOS-Transistor N11 wird in Reaktion auf das Steuersignal EN leitend geschaltet. Wenn der NMOS-Transistor N11 leitend geschaltet ist, werden auch die NMOS-Transistoren N12 und N13 leitend geschaltet. Dann erzeugt die Stromquelle 150 den konstanten Strom Ir.
Im ersten Stromspiegel 170 und im zweiten Stromspiegel 180 werden in Reaktion auf das invertierte Steuersignal /EN die PMOS-Transistoren P22 und P32 leitend geschaltet und die NMOS-Transistoren N22 und N32 werden sperrend geschaltet. Sind die PMOS-Transistoren P22 und P32 leitend geschaltet, dann werden auch die NMOS-Transistoren N21 und N31 leitend geschaltet. Daraus resultiert, dass der erste Stromspiegel 170 und der zweite Stromspiegel 180 jeweils Referenzströme Im1 und Im2 erzeugen, die proportional zum konstanten Strom Ir sind, und die erste Referenzspannung Vref1 und die zweite Referenzspannung Vref2, welche durch die Referenzströme Im1 und Im2 bestimmt werden, am ersten Ausgabeknoten OUTN1 bzw. zweiten Ausgabeknoten OUTN2 ausgeben.
Hierbei können die erste Referenzspannung Vref1 und die zweite Referenzspannung Vref2 mit den Stromtreiberfähigkeiten des ersten Stromspiegels 170 und des zweiten Stromspiegels 180 variieren.
Ist das Steuersignal EN deaktiviert, dann werden die PMOS-Transistoren P13, P22 und P32 und die NMOS-Transistoren N11, N21 und N31 sperrend geschaltet. Die NMOS-Transistoren N22 und N32 werden leitend geschaltet und daher werden die erste Referenzspannung Vref1 vom ersten Ausgabeknoten OUTN1 und die zweite Referenzspannung Vref2 vom zweiten Ausgabeknoten OUTN2 jeweils auf Massespannungspotential ausgegeben.
Sind die Pegel der ersten Referenzspannung Vref1 und der zweiten Referenzspannung Vref2, die in den Oszillator 100 aus 3 eingegeben werden, identisch, dann kann es genügen, dass die Referenzspannungsgeneratorschaltung 140 nur einen Stromspiegel umfasst, der die einzige Referenzspannung erzeugt.

Claims

Oszillatorschaltung, gekennzeichnet durch – einen Vergleichsspannungsgenerator (110), der von einer Versorgungsspannung (VDD) getrieben wird und Vergleichsspannungen (VA, VB) erzeugt, die sich in Reaktion auf Taktsignale (CLK1, CLK2), deren Frequenz sich umgekehrt proportional zur Versorgungsspannung (VDD) ändert, und einer ersten Referenzspannung (Vref1) verändern, – eine Vergleichsschaltung (120), welche die Pegel der Vergleichsspannungen (VA, VB) mit einem Pegel einer zweiten Referenzspannung (Vref2) vergleicht und logische Signale (LS1, LS2) ausgibt, deren Pegel das Vergleichsergebnis repräsentieren, und – eine Taktumschaltschaltung (130), welche in Reaktion auf die logischen Signale (LS1, LS2) die Taktsignale (CLK1, CLK2) ausgibt, deren Frequenz sich umgekehrt proportional mit der Versorgungsspannung (VDD) ändert.
Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Vergleichsspannungsgenerator (110) folgende Komponenten umfasst: – eine erste Vergleichsspannungsgeneratorschaltung (111), die eine erste der Vergleichsspannungen (VA) in Reaktion auf ein zweites der Taktsignale (CLK2) und auf die erste Referenzspannung (Vref1) ausgibt, und – eine zweite Vergleichsspannungsgeneratorschaltung (112), die eine zweite der Vergleichsspannungen (VB) in Reaktion auf ein erstes der Taktsignale (CLK1) und auf die erste Referenzspannung (Vref1) ausgibt.
Oszillatorschaltung nach Anspruch 2, dadurch gekennzeichnet, dass – die erste Vergleichsspannungsgeneratorschaltung (111) eine erste Ladeschaltung umfasst, die einen Ladevorgang oder einen Entladevorgang mit einem ersten Kondensator (C1) entsprechend einem Pegel des zweiten Taktsignals (CLK2) ausführt, um einen Pegel der ersten Vergleichsspannung (VA) zu ändern, – die zweite Vergleichsspannungsgeneratorschaltung (112) eine zweite Ladeschaltung umfasst, die einen Ladevorgang oder einen Entladevorgang mit einem zweiten Kondensator (C2) entsprechend einem Pegel des ersten Taktsignals (CLK1) ausführt, um einen Pegel der zweiten Vergleichsspannung (VB) zu ändern, – wobei die zweite Ladeschaltung einen Entladevorgang ausführt, wenn die erste Ladeschaltung einen Ladevorgang ausführt.
Oszillatorschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Vergleichsschaltung (120) folgende Komponenten umfasst: – einen ersten Komparator (121), der die erste Vergleichsspannung (VA) mit der zweiten Referenzspannung (Vref2) vergleicht und ein erstes der logischen Signale (LS1, LS2) ausgibt, und – einen zweiten Komparator (122), der die zweite Vergleichsspannung (VB) mit der zweiten Referenzspannung (Vref2) vergleicht und ein zweites der logischen Signale (LS1, LS2) ausgibt.
Oszillatorschaltung nach Anspruch 4, dadurch gekennzeichnet, dass – der erste Komparator (121) das erste logische Signal (LS1) mit einem niedrigen Pegel ausgibt, wenn die erste Vergleichsspannung (VA) höher als die zweite Referenzspannung (Vref2) ist, und das erste logische Signal (LS1) mit einem hohen Pegel ausgibt, wenn die erste Vergleichsspannung (VA) niedriger als die zweite Referenzspannung (Vref2) ist, und – der zweite Komparator (122) das zweite logische Signal (LS2) mit einem niedrigen Pegel ausgibt, wenn die zweite Vergleichsspannung (VB) höher als die zweite Referenzspannung (Vref2) ist, und das zweite logische Signal (LS2) mit einem hohen Pegel ausgibt, wenn die zweite Vergleichsspannung (VB) niedriger als die zweite Referenzspannung (Vref2) ist.
Oszillatorschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Taktumschaltschaltung (130) eine RS-Zwischenspeicherschaltung umfasst, welche das erste Taktsignal (CLK1) über einen ersten Ausgabeanschluss (Q) in Reaktion auf das erste logische Signal (LS1) ausgibt, welches über einen ersten Eingangsanschluss (S) empfangen wird, und das zweite Taktsignal (CLK2) über einen zweiten Ausgabeanschluss (QB) in Reaktion auf das zweite logische Signal (LS2) ausgibt, das über einen zweiten Eingangsanschluss (R) empfangen wird.
Oszillatorschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die zweite Referenzspannung (Vref2) von der ersten Referenzspannung (Vref1) verschieden ist.
Oszillatorschaltung nach Anspruch 7, gekennzeichnet durch einen Referenzspannungsgenerator (140), welcher die erste Referenzspannung (Vref1) und die zweite Referenzspannung (Vref2) in Reaktion auf ein Steuersignal (EN) erzeugt.
Oszillatorschaltung nach Anspruch 8, dadurch gekennzeichnet, dass der Referenzspannungsgenerator (140) folgende Komponenten umfasst: – eine Konstantstromquelle (150), welche in Reaktion auf das Steuersignal (EN) einen konstanten Strom (Ir) erzeugt, – eine erste Stromspiegelschaltung (170), welche in Reaktion auf das Steuersignal (EN) einen ersten, zum konstanten Strom (Ir) proportionalen Referenzstrom (Im1) erzeugt und die erste Referenzspannung (Vref1) ausgibt, welche vom ersten Referenzstrom (Im1) bestimmt wird, und – eine zweite Stromspiegelschaltung (180), welche in Reaktion auf das Steuersignal (EN) einen zweiten, zum konstanten Strom (Ir) proportionalen Referenzstrom (Im2) erzeugt und die zweite Referenzspannung (Vref2) ausgibt, welche vom zweiten Referenzstrom (Im2) bestimmt wird.
Oszillatorschaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Pegel der zweiten Referenzspannung (Vref2) identisch mit dem Pegel der ersten Referenzspannung (Vref1) ist, was eine einzige Referenzspannung definiert.
Oszillatorschaltung nach Anspruch 10, gekennzeichnet durch einen Referenzspannungsgenerator (140), welcher die einzige Referenzspannung in Reaktion auf ein Steuersignal (EN) erzeugt.
Oszillatorschaltung nach Anspruch 11, dadurch gekennzeichnet, dass der Referenzspannungsgenerator (140) folgende Komponenten umfasst: – eine Konstantstromquelle (150), welche in Reaktion auf das Steuersignal (EN) einen konstanten Strom (Ir) erzeugt, – eine Stromspiegelschaltung (160), welche in Reaktion auf das Steuersignal (EN) einen zum konstanten Strom (Ir) proportionalen Referenzstrom erzeugt und die einzige Referenzspannung ausgibt, welche vom Referenzstrom bestimmt wird.
Oszillatorschaltung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass sie in einer Generatorschaltung für hohe Spannung eines Flash-Speicherbausteins integriert ist.
Verfahren zum Erzeugen eines Oszillatorsignals, gekennzeichnet durch folgende Schritte: – Erzeugen von Vergleichsspannungen (VA, VB), die sich in Reaktion auf Taktsignale (CLK1, CLK2) verändern, deren Frequenzen sich umgekehrt proportional zur Versorgungsspannung (VDD) und einer ersten Referenzspannung (Vref1) ändern, – Vergleichen von Pegeln der Vergleichsspannungen (VA, VB) mit einem Pegel einer zweiten Referenzspannung (Vref2), um logische Signale (LS1, LS2) mit vorbestimmten Pegeln bereitzustellen, die das Vergleichsergebnis repräsentieren, und – Erzeugen der Taktsignale (CLK1, CLK2), deren Frequenzen sich umgekehrt proportional mit der Versorgungsspannung (VDD) ändern, in Reaktion auf die logischen Signale (LS1, LS2).
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Erzeugung der Vergleichsspannungen (VA, VB) folgende Teilschritte umfasst: – Erzeugen einer ersten der Vergleichsspannungen (VA) in Reaktion auf ein zweites der Taktsignale (CLK2) und auf die erste Referenzspannung (Vref1) und – Erzeugen einer zweiten der Vergleichsspannungen (VB) in Reaktion auf ein erstes der Taktsignale (CLK1) und auf die erste Referenzspannung (Vref1).
Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass – das Erzeugen der ersten Vergleichsspannung (VA) einen Ladevorgang oder einen Entladevorgang mit einem ersten Kondensator (C1) entsprechend einem Pegel des zweiten Taktsignals (CLK2) umfasst, um einen Pegel der ersten Vergleichsspannung (VA) zu ändern, und – das Erzeugen der zweiten Vergleichsspannung (VB) einen Ladevorgang oder einen Entladevorgang mit einem zweiten Kondensator (C2) entsprechend einem Pegel des ersten Taktsignals (CLK1) umfasst, um einen Pegel der zweiten Vergleichsspannung (VB) zu ändern.
Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass der Vergleichsschritt folgende Teilschritte umfasst: – Vergleichen der ersten Vergleichsspannung (VA) mit der zweiten Referenzspannung (Vref2) und Ausgabe eines ersten der logischen Signale (LS1) und – Vergleichen der zweiten Vergleichsspannung (VB) mit der zweiten Referenzspannung (Vref2) und Ausgabe eines zweiten der logischen Signale (LS2).
Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass – das erste logische Signal (LS1) mit einem niedrigen Pegel ausgegeben wird, wenn die erste Vergleichsspannung (VA) höher als die zweite Referenzspannung (Vref2) ist, und das erste logische Signal (LS1) mit einem hohen Pegel ausgegeben wird, wenn die erste Vergleichsspannung (VA) niedriger als die zweite Referenzspannung (Vref2) ist, und – das zweite logische Signal (LS2) mit einem niedrigen Pegel ausgegeben wird, wenn die zweite Vergleichsspannung (VB) höher als die zweite Referenzspannung (Vref2) ist, und das zweite logische Signal (LS2) mit einem hohen Pegel ausgegeben wird, wenn die zweite Vergleichsspannung (VB) niedriger als die zweite Referenzspannung (Vref2) ist.
Verfahren nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, dass die zweite Referenzspannung (Vref2) von der ersten Referenzspannung (Vref1) verschieden ist.
Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass die erste Referenzspannung (Vref1) und die zweite Referenzspannung (Vref2) in Reaktion auf ein Steuersignal (EN) erzeugt werden.
Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Erzeugung der ersten Referenzspannung (Vref1) und der zweiten Referenzspannung (Vref2) in Reaktion auf das Steuersignal (EN) folgende Teilschritte umfasst: – Erzeugen eines konstanten Stroms (Ir) in Reaktion auf das Steuersignal (EN), – Erzeugen eines ersten, zum konstanten Strom (Ir) proportionalen Referenzstroms (Im1) in Reaktion auf das Steuersignal (EN) zum Ausgeben der ersten Referenzspannung (Vref1), welche vom ersten Referenzstrom (Im1) bestimmt wird, und – Erzeugen eines zweiten, zum konstanten Strom (Ir) proportionalen Referenzstroms (Im2) in Reaktion auf das Steuersignal (EN) zum Ausgeben der zweiten Referenzspannung (Vref2), welche vom zweiten Referenzstrom (Im2) bestimmt wird.
Verfahren nach einem der Ansprüche 14 bis 21, dadurch gekennzeichnet, dass der Pegel der zweiten Referenzspannung (Vref2) identisch mit dem Pegel der ersten Referenzspannung (Vref1) ist, um eine einzige Referenzspannung zu definieren.
Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass die einzige Referenzspannung in Reaktion auf ein Steuersignal (EN) erzeugt wird.
Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass die Erzeugung der einzigen Referenzspannung in Reaktion auf das Steuersignal folgende Teilschritte umfasst: – Erzeugen eines konstanten Stroms in Reaktion auf das Steuersignal und – Erzeugen eines zum konstanten Strom proportionalen Referenzstroms in Reaktion auf das Steuersignal zum Ausgeben der einzigen Referenzspannung, welche vom Referenzstrom bestimmt wird.