-
Hintergrund der Erfindung
-
1. Gebiet der Erfindung
-
Die
vorliegende Erfindung betrifft eine Leistungsverwaltung und genauer
eine Leistungsverwaltungsschaltung unter Verwendung eines Spannungsreglers,
um die Substratvorspannung und Zufuhrspannung in einem digitalen
CMOS-Schaltkreis zu steuern.
-
2. Beschreibung des Standes
der Technik
-
Mit
den Fortschritten in der Technologie komplementärer Metalloxid-Halbleiter (CMOS)
werden die Kanallänge
und der Diffusionsbereich eines Transistors verringert, wodurch
ein Vorteil des Effekts einer niedrigen parasitären Kapazität im Aufbau eines CMOS-Schaltkreises
erhalten wird. Wenn jedoch der Diffusionsbereich des Transistors
verringert wird, tritt ein Kurzkanaleffekt auf. Dieser erhöht den Leckstrom des
Transistors und verursacht ferner einen größeren Stromverbrauch in einer
integrierten Schaltung. Um solch ein Problem zu überwinden, wurde eine „Body Biasing"-Vorrichtung/Substratvorspannungsvorrichtung
entwickelt. Die Substratvorspannungsvorrichtung im CMOS-Schaltkreis
kann die Verbindungskapazität
zwischen dem Diffusionsbereich und dem Substrat verringern.
-
Es
sei auf 1 Bezug genommen. 1 ist eine
schematische Darstellung, die eine herkömmliche Substratvorspannungsvorrichtung 10 darstellt. Die
herkömmliche
Substratvorspannungsvorrichtung 10 nutzt eine Ladepumpe 14a, 14b,
um eine positive Spannung V+ zu erzeugen, die höher als eine Systemspannung
(Vdd) ist, und um eine negative Spannung V– zu erzeugen, die niedriger
als eine Massespannung (Vgnd) ist, jeweils um das Substrat bzw. den
Substratanschluss des PMOS-Transistors MP und das Substrat bzw.
den Substratanschluss des NMOS-Transistors MN des CMOS-Schaltkreises 12 zu
steuern. Im Normalbetrieb steuert ein Schaltungssteuersignal SB_enable
die Schalter 16a, 16b, um wahlweise eine Verbindung
mit der Systemspannung Vdd oder der Massespannung Vss herzustellen.
Mit anderen Worten werden das Substrat des PMOS-Transistors MP und
das Substrat des NMOS-Transistors
MN jeweils mit der Systemspannung Vdd und der Massespannung Vss
verbunden. Es sei angemerkt, dass, wenn die Source des PMOS-Transistors
MP und die Source des NMOS-Transistors
MN jeweils mit der Systemspannung Vdd und der Massespannung Vss
verbunden sind, das Substrat des PMOS-Transistors MP und das Substrat des
NMOS-Transistors MN ebenfalls jeweils mit der Systemspannung Vdd
und der Massespannung Vss verbunden sind. Alternativ, wenn das System
im Standby-Modus arbeitet, steuert ein Schaltungssteuersignal SB_enable
den Schalter 16a, um die Spannung V+ zu wählen, wodurch
das Substrat des PMOS-Transistors MP mit einer Spannung verbunden
wird, die höher
ist, als die Systemspannung Vdd. Dementsprechend wird dadurch die Schwellenspannung
des PMOS-Transistors MP erhöht,
was den Leckstrom verringert, da die Substratspannung höher als
die Source-Spannung ist. In ähnlicher
Weise steuert im Standby-Modus das Schaltungssteuersignal SB_enable
den Schalter 16b, um eine Spannung V– zu wählen, um somit die Schwellenspannung
des NMOS-Transistors MN zu erhöhen, was
ebenfalls den Leckstrom verringert.
-
Jedoch
wird die Funktion der Ladepumpen 14a, 14b durch
einen Oszillator angetrieben, der das Taktsignal bereitstellt, um
das Laden und das Entladen des Kondensators zu steuern, weshalb
von der herkömmlichen
Substratvorspannungsvorrichtung 10 ein zusätzlicher
Verbraucherstrom benötigt
wird, was die Anzahl von Vorrichtungen auf dem Chip erhöht. Außerdem,
wenn die Spannung V+, V– zum Beispiel
von einer Quelle außerhalb des
Chips bereitgestellt wird, dann kann nicht die gesamte Spannung von
außerhalb
des Chips zugeführt
werden, wodurch einige der Anschlüsse des Chips benötigt werden, um
die Empfangsspannung V+, V– hinzuzufügen.
-
Zusammenfassung der Erfindung
-
Es
ist deshalb eine Aufgabe der vorliegenden Erfindung, eine Leistungsverwaltungsvorrichtung
bereitzustellen, die ein Body Biasing nutzt und eine Versorgungsspannung
bereitstellt, um die oben genannten Probleme zu lösen.
-
Gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung wird eine Leistungsverwaltungsvorrichtung
offenbart. Die Leistungsverwaltungsvorrichtung zum Steuern einer
ersten Versorgungsspannung, einer zweiten Versorgungsspannung und
einer Substratspannung eines digitalen Schaltkreises umfasst: eine
Spannungserzeugungsvorrichtung zum Erzeugen einer ersten Referenzspannung
und einer zweiten Referenzspannung; eine mit der Spannungserzeugungsvorrichtung
gekoppelte Spannungsumschaltvorrichtung, um die erste Versorgungsspannung,
die zweite Versorgungsspannung und die Substratspannung einzustellen;
wobei, wenn der digitale Schaltkreis in einem ersten Betriebsmodus
arbeitet, die Spannungsumschaltvorrichtung die zweite Referenzspannung
als die erste Versorgungsspannung und die Substratspannung ausgibt;
und wenn der digitale Schaltkreis in einem zweiten Betriebsmodus arbeitet,
die Spannungsumschaltvorrichtung die erste Referenzspannung als
die erste Versorgungsspannung ausgibt und die zweite Referenzspannung als
die zweite Versorgungsspannung ausgibt.
-
Gemäß einem
weiteren Ausführungsbeispiel der
vorliegenden Erfindung wird eine Leistungsverwaltungsvorrichtung
offenbart. Die Leistungsverwaltungsvorrichtung dient zum Steuern
einer Versorgungsspannung von Transistoren in einem digitalen Schaltkreis,
wobei der digitale Schaltkreis zumindest einen PMOS-Transistor und
einen NMOS-Transistor umfasst. Die Leistungsverwaltungsvorrichtung
umfasst: eine Spannungserzeugungsvorrichtung zum Erzeugen einer
ersten Referenzspannung und einer zweiten Referenzspannung; und
eine Spannungsumschaltvorrichtung, die mit der Spannungserzeugungsvorrichtung
verbunden ist, um die Versorgungsspannung des PMOS-Transistors und
des NMOS-Transistors
einzustellen. Wenn der digitale Schaltkreis in einem ersten Betriebsmodus
arbeitet, gibt die Spannungsumschaltvorrichtung die zweite Referenzspannung
an den Source-Anschluss des PMOS-Transistors und das Substrat des PMOS-Transistors
aus; und wenn der digitale Schaltkreis in einem zweiten Betriebsmodus
arbeitet, gibt die Spannungsumschaltvorrichtung die erste Referenzspannung
an den Source-Anschluss des PMOS-Transistors aus und gibt die zweite
Referenzspannung an den Source-Anschluss des NMOS-Transistors aus.
-
Diese
und weitere Ziele der vorliegenden Erfindung werden ohne Zweifel
für die
Fachleute auf dem Gebiet nach dem Lesen der nachfolgenden genauen
Beschreibung des bevorzugten Ausführungsbeispiels, das in den
verschiedenen Figuren und Zeichnungen dargestellt ist, offensichtlich
werden.
-
Kurzbeschreibung der Zeichnungen
-
1 ist
eine schematische Darstellung einer herkömmlichen Substratvorspannungsvorrichtung.
-
2 ist
eine schematische Darstellung einer Leistungsverwaltungsvorrichtung
gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung.
-
3 ist
eine schematische Darstellung einer Leistungsverwaltungsvorrichtung
gemäß einem zweiten
Ausführungsbeispiel
der vorliegenden Erfindung.
-
Ausführliche Beschreibung
-
Bestimmte
Begriffe werden in der nachfolgenden Beschreibung und in den nachfolgenden
Ansprüchen
durchgängig
verwendet, um auf bestimmte Systemkomponenten zu verweisen. Wie
ein Fachmann auf dem Gebiet anerkennen wird, können Hersteller von Unterhaltungselektronik
ein Bauteil mit verschiedenen Namen bezeichnen. Dieses Dokument
soll nicht zwischen Bauteilen unterscheiden, die sich im Namen unterscheiden,
aber nicht in ihrer Funktion. In der nachfolgenden Diskussion und
in den Ansprüchen
werden die Begriffe „einschließlich" und „umfassend" in einer offenen
Art und Weise verwendet und sollten so interpretiert werden, dass
sie „einschließlich, aber
nicht beschränkt
auf ..." bedeuten.
Die Begriffe „verbinden" und „verbindet" sollen entweder
eine direkte oder eine indirekte elektrische Verbindung bedeuten.
Wenn somit eine erste Vorrichtung mit einer zweiten Vorrichtung
verbunden ist, kann diese Verbindung über eine direkte elektrische Verbindung
oder durch eine indirekte Verbindung über andere Geräte oder
Verbindungen vorgenommen werden.
-
Es
sei auf 2 Bezug genommen. 2 ist eine
schematische Darstellung einer Leistungsverwaltungsvorrichtung 200 gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung. Die Leistungsverwaltungsvorrichtung 200 wird
verwendet, um einen CMOS-Schaltkreis mit einer Vorspannung zu versehen.
Es sei angemerkt, dass die Leistungsverwaltungsvorrichtung 200 ein
Ausführungsbeispiel darstellen
soll und keine Einschränkung
der vorliegenden Erfindung ist, insbesondere sind der PMOS-Transistor und der
NMOS-Transistor keine einschränkenden
Faktoren. In 2 ist das P-Substrat des NMOS-Transistors
M2 mit Masse verbunden (z. B. mit einer Massespannung Vgnd verbunden). Die
Leistungsverwaltungsvorrichtung 200 umfasst einen ersten
Spannungsgenerator 104, einen zweiten Spannungsgenerator 106 und
eine Spannungsumschaltvorrichtung 108. Der erste Spannungsgenerator 104 wird
verwendet, um eine erste Referenzspannung V1 für den PMOS-Transistor M1 bereitzustellen;
der zweite Spannungsgenerator 106 wird verwendet, um eine
zweite Referenzspannung V2 für den
NMOS-Transistor
M2 bereitzustellen, wobei sowohl die erste Spannung V1 als auch
die zweite Spannung V2 positive Spannungen sind und die erste Referenzspannung
V1 höher
als die zweite Referenzspannung V2 ist.
-
Die
Spannungsumschaltvorrichtung 108 ist mit einer ersten und
einer zweiten Spannungsquelle 104, 106, einer
ersten Systemspannung Vdd, einer Massespannung Vgnd, einem PMOS-Transistor M1 und
einem NMOS-Transistor M2 verbunden. In diesem Ausführungsbeispiel
sind der erste Spannungsgenerator 104 und der zweite Spannungsgenerator 106 durch
einen Spannungsregler implementiert. Für die Spannungsumschaltvorrichtung 108 ist
eine erste Umschaltvorrichtung 110 in einer ersten Schaltkreisverbindungskonfiguration
mit der Source des PMOS-Transistors
M1 und der zweiten Spannungsquelle 106 verbunden, und in
einer zweiten Schaltkreisverbindungskonfiguration mit der Source
des PMOS-Transistors M1 und der ersten Spannungsquelle 104 verbunden;
eine zweite Umschaltvorrichtung 112 ist in der ersten Schaltkreisverbindungskonfiguration
mit dem Substrat des PMOS-Transistors M1 und der zweiten Spannungsquelle 106 verbunden,
und in der zweiten Schaltkreisverbindungskonfiguration mit dem Substrat
des PMOS-Transistors
M1 und einer dritten Referenzspannung (wie die Systemspannung Vdd)
verbunden. In diesem Ausführungsbeispiel
ist die dritte Referenzspannung höher als die erste Referenzspannung;
und eine dritte Umschaltvorrichtung 114 ist in der ersten
Schaltkreisverbindungskonfiguration mit der Source des NMOS-Transistors
M2 und der Massespannung Vgnd verbunden und in der zweiten Schaltkreisverbindungskonfiguration
mit der Source des NMOS-Transistors
M2 und der zweiten Spannungsquelle 106 verbunden.
-
Wenn
die Leistungsverwaltungsvorrichtung 200 in einem ersten
Betriebsmodus, der die erste Schaltkreisverbindungskonfiguration
umfasst, arbeitet, befindet sich der CMOS-Schaltkreis 102 im
Normalbetrieb. Wie oben unter Bezugnahme auf 1 beschrieben,
sollten im Normalbetrieb der Sourcespannungspegel des PMOS-Transistors
M1 und des NMOS-Transistors M2 gleich dem Spannungspegel des Substrats
sein. Für
den Zweck der Beschreibung legt dieses Ausführungsbeispiel fest, dass Vdd,
V1, V2 und Vgnd jeweils 1,8V, 1,5V, 1V bzw. 0V sind. Die Spannungsumschaltvorrichtung 108 steuert
die erste Umschaltvorrichtung 110, die Source des PMOS-Transistors
M1 mit der zweiten Spannungsquelle 106 zu verbinden, weshalb
die Sourcespannung des PMOS-Transistors M1 die zweite Referenzspannung
V2 (d. h. 1V) ist. Zusätzlich
steuert die Spannungsumschaltvorrichtung 108 die zweite
Umschaltvorrichtung 112, das Substrat des PMOS-Transistors
M1 mit der zweiten Spannungsquelle 106 zu verbinden, weshalb
die Substratspannung des PMOS-Transistors M1 die zweite Referenzspannung V2
(d. h. 1V) ist. Zusätzlich
steuert die Spannungsumschaltvorrichtung 108 die dritte
Umschaltvorrichtung 114, die Source des NMOS-Transistors
M2 mit der Massespannung Vgnd zu verbinden, weshalb die Sourcespannung
des NMOS-Transistors M2 0V ist.
-
Wenn
andererseits die Leistungsverwaltungsvorrichtung 200 in
einem zweiten Betriebsmodus, der die zweite Schaltkreisverbindungskonfiguration
enthält,
arbeitet, befindet sich der CMOS-Schaltkreis 102 im Standby-Modus.
Wie oben unter Bezugnahme auf 1 beschrieben,
erhöht
der Substrateffekt des PMOS-Transistors M1 und des NMOS-Transistors M2 die
Schwellenspannung des PMOS-Transistors M1 und des NMOS-Transistors
M2, wodurch als Folge der Leckstrom vermindert wird. Deshalb steuert
die Spannungsumschaltvorrichtung 108 die erste Umschaltvorrichtung 110,
die Source des PMOS-Transistors M1 mit der ersten Spannungsquelle 104 zu
verbinden, weshalb die Sourcespannung des PMOS-Transistors M1 die
erste Referenzspannung V1 (d. h. 1,5V) ist. Zusätzlich steuert die Spannungsumschaltvorrichtung 108 die
zweite Umschaltvorrichtung 112, das Substrat des PMOS-Transistors M1 mit
der dritten Referenzspannung zu verbinden (z. B. ist die dritte
Referenzspannung in diesem Ausführungsbeispiel
die Systemspannung Vdd, d.h. 1,8V). Zusätzlich steuert die Spannungsumschaltvorrichtung 108 die
dritte Umschaltvorrichtung 114, die Source des NMOS-Transistors M2 mit
der zweiten Spannungsquelle 106 zu verbinden, wodurch die
Sourcespannung des NMOS-Transistors M2 in diesem Ausführungsbeispiel
0,8V beträgt. Dementsprechend
ist die Substratspannung des PMOS-Transistors M1 0,3V höher als
die Sourcespannung, und die Substratspannung des NMOS-Transistors M2 ist
0,8V höher
als die Sourcespannung, wodurch die Bedingung für die Erzeugung des Substrateffekts
erfüllt
ist. Der CMOS-Schaltkreis 102 kann den Leckstrom im Standby-Modus verringern
und somit den Leistungsverlust verkleinern. Es sei angemerkt, dass
der CMOS-Schaltkreis 102 in 2 vereinfacht
als ein Inverter dargestellt ist.
-
Weiterhin
ist in diesem Ausführungsbeispiel der
vorliegenden Erfindung, um den Substrateffekt des PMOS-Transistors
M1 im Standby-Modus zu erzeugen, die erste Referenzspannung V1,
die vom ersten Spannungsgenerator 104 erzeugt wird, eine positive
Spannung und niedriger als die dritte Referenzspannung (d. h. die
Systemspannung Vdd). Jedoch ist bekannt, dass immer dann, wenn die
Substratspannung höher
als die Sourcespannung ist, der Substrateffekt entsteht. Deshalb
ist die vorliegende Erfindung nicht auf die positive Spannung der
ersten Referenzspannung V1, die vom ersten Spannungsgenerator 104 erzeugt
wird, beschränkt.
Zum Beispiel kann in einem weiteren Ausführungsbeispiel der vorliegenden
Erfindung der erste Spannungsgenerator 104 so ausgelegt
sein, dass er eine erste Referenzspannung V1 ausgibt, die zu einer
negativen Spannung korrespondiert, die ebenfalls den PMOS-Transistor
M1 treiben kann, um einen Substrateffekt im Standby-Modus zu erhalten.
-
Es
sei auf 3 Bezug genommen. 3 ist eine
schematische Darstellung einer Leistungsverwaltungsvorrichtung 400 gemäß einem
zweiten Ausführungsbeispiel
der vorliegenden Erfindung. In 3 wird ein
Spannungspegelschieber 308, der mit einem Ausgangsanschluss
Out des CMOS-Schaltkreises 102 verbunden ist, verwendet,
um einen logischen Pegel des Ausgangssignals einzustellen. Der Spannungspegelschieber 308 ist
denjenigen mit durchschnittlichen Kenntnissen auf diesem Gebiet gut
bekannt und deshalb wird eine zusätzliche Beschreibung der Kürze wegen
weggelassen. Die Leistungsverwaltungsvorrichtung 400 umfasst
eine erste Regulierungsschaltung 304, eine zweite Regulierungsschaltung 306 und
eine Spannungsumschaltvorrichtung 108. Die erste Regulierungsschaltung 304 wird
verwendet, um eine erste Referenzspannung V1 für den PMOS-Transistor M1 bereitzustellen.
Die zweite Regulierungsschaltung 306 wird verwendet, um
eine zweite Referenzspannung V2 für den NMOS-Transistor M2 bereitzustellen. Die in 3 gezeigte
Leistungsverwaltungsvorrichtung 400 setzt ein Verfahren
zur Folgenutzung von Strom ein, um die erste Regulierungsschaltung 304 und
die zweite Regulierungsschaltung 306 zu implementieren.
-
In
diesem Ausführungsbeispiel
der vorliegenden Erfindung umfasst die erste Regulierungsschaltung 304 einen
ersten Nebenanschluss-Spannungsregler (Shunt-Spannungsregler) 3042 und
eine P-Kanal-Durchlasstransistor Mp1, wobei ein Ausgangsanschluss
des ersten Nebenanschluss-Spannungsreglers 3042 mit der
Source des P-Kanal-Durchlasstransistors Mp1 verbunden ist. Der erste
Nebenanschluss-Spannungsregler 3042 liefert die erste Referenzspannung
V1 von Vdd-V_SVR1, der Strom ist jedoch nur I_VR1. Weiterhin kann
der Gesamtstrom I_load1, der von der ersten Regulierungsschaltung 304 verbraucht
wird, vom CMOS-Schaltkreis 102 in Folge genutzt werden,
da die erste Regulierungsschaltung 304 nicht direkt mit
Masse verbunden ist. Wenn sich der Strom I_load1 ändert, passt der
erste Nebenanschluss-Spannungsregler 3042 die Gate-Spannung Vctrl1 des
P-Kanal-Durchlasstransistors Mp1 an, um den Strom I_PE1 einzustellen.
Als nächstes
liefert der erste Nebenanschluss-Spannungsregler 3042 den
Strom I_load1 als eine Rückführung. Weiterhin
umfasst die zweite Regulierungsschaltung 306 einen zweiten
Nebenanschluss-Spannungsregler
(Shunt-Spannungsregler) 3062 und einen N-Kanal-Durchlasstransistor
Mn1, wobei ein Ausgangsanschluss des zweiten Nebenanschluss-Spannungsreglers 3062 mit
der Source des N-Kanal-Durchlasstransistors Mn1 verbunden ist. Der
zweite Nebenanschluss-Spannungsregler 3062 liefert die
zweite Referenzspannung V2 von V_SVR2-Vgnd, der Strom ist jedoch
nur I_VR2. Weiterhin ist der Gesamtstrom I_load2, der von der zweiten
Regulierungsschaltung 306 verbraucht wird, gleich dem Strom
des CMOS-Schaltkreises 102, da die zweite Regulierungsschaltung 306 nicht
direkt mit der Systemspannung Vdd verbunden ist. Wenn sich der Strom
I_load2 des CMOS-Schaltkreises 302 ändert, passt
der zweite Nebenanschluss-Spannungsregler 3062 die
Gate-Spannung Vctrl2 des N-Kanal-Durchlasstransistors
Mn1 an, um den Strom I_PE2 einzustellen, dann wird zum Strom I_load2
zurückgeführt. Es
sei angemerkt, dass in diesem Ausführungsbeispiel der vorliegenden
Erfindung der Nebenanschluss-Spannungsregler als Beispiel und nicht
einschränkend
verwendet wird. Es ist denjenigen mit durchschnittlichen Kenntnissen
auf diesem Gebiet bekannt, dass ein herkömmlicher Spannungsregler, ein
linearer Regler oder ein Schaltregler, je nach den Anforderungen,
ebenfalls verwendet werden können.
-
Die
Fachleute auf dem Gebiet werden leicht erkennen, dass viele Modifikationen
und Veränderungen
der Vorrichtung und des Verfahrens vorgenommen werden können, während die
Lehren der Erfindung erhalten bleiben. Dementsprechend soll die obige
Offenbarung so interpretiert werden, dass sie nur durch Maß und Ziel
der beigefügten
Ansprüche beschränkt ist.