DE102004024924A1 - Verfahren zum Herstellen polykristallinen Siliciums sowie Schaltbauteil unter Verwendung polykristallinen Siliciums - Google Patents

Verfahren zum Herstellen polykristallinen Siliciums sowie Schaltbauteil unter Verwendung polykristallinen Siliciums Download PDF

Info

Publication number
DE102004024924A1
DE102004024924A1 DE102004024924A DE102004024924A DE102004024924A1 DE 102004024924 A1 DE102004024924 A1 DE 102004024924A1 DE 102004024924 A DE102004024924 A DE 102004024924A DE 102004024924 A DE102004024924 A DE 102004024924A DE 102004024924 A1 DE102004024924 A1 DE 102004024924A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
mask
alignment marks
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004024924A
Other languages
English (en)
Other versions
DE102004024924B4 (de
Inventor
Young-Joo Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of DE102004024924A1 publication Critical patent/DE102004024924A1/de
Application granted granted Critical
Publication of DE102004024924B4 publication Critical patent/DE102004024924B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2022—Epitaxial regrowth of non-monocrystalline semiconductor materials, e.g. lateral epitaxy by seeded solidification, solid-state crystallization, solid-state graphoepitaxy, explosive crystallization, grain growth in polycrystalline materials
    • H01L21/2026—Epitaxial regrowth of non-monocrystalline semiconductor materials, e.g. lateral epitaxy by seeded solidification, solid-state crystallization, solid-state graphoepitaxy, explosive crystallization, grain growth in polycrystalline materials using a coherent energy beam, e.g. laser or electron beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F2009/005—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Ein Verfahren zum Herstellen polykristallinen Siliciums beinhaltet Folgendes: Herstellen einer Halbleiterschicht aus amorphem Silicium auf einem Substrat (110) mit einem ersten Bereich (I) und einem diesen umgebenden zweiten Bereich (II); Herstellen mehrerer flacher Ausrichtungsmarkierungen (116) im zweiten Bereich (II) unter Verwendung einer ersten Maske; Herstellen mehrerer konvexer Ausrichtungsmarkierungen aus den mehreren flachen Ausrichtungsmarkierungen und Kristallisieren der Halbleiterschicht im ersten Bereich (I) unter Verwendung einer zweiten Maske und unter Verwendung der mehreren konvexen Ausrichtungsmarkierungen.

Description

  • HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Die Erfindung betrifft ein Verfahren zum Kristallisieren amorphen Siliciums, und spezieller betrifft sie ein Verfahren zum Herstellen polykristallinen Siliciums unter Verwendung einer Ausrichtungsmarkierung sowie ein Schaltbauteil unter Verwendung des polykristallinen Siliciums.
  • Erörterung der einschlägigen Technik
  • Flachtafeldisplays (FPDs), die tragbar sind und geringe Energie verbrauchen, sind angesichts des bevorstehenden Informationszeitalters Gegenstand jüngerer Forschungen. Unter den verschiedenen Arten von FPDs werden Flüssigkristalldisplays (LCDs) in weitem Umfang als Monitore für Notebookcomputer und Desktopcomputer verwendet, da sie hohe Auflösung, die Fähigkeit, Farben anzuzeigen und hervorragende Eigenschaften beim Anzeigen bewegter Bilder zeigen.
  • Im Allgemeinen verfügt ein LCD über zwei Substrate, die so angeordnet sind, dass jeweilige Elektroden derselben einander zugewandt sind. Zwischen den jeweiligen Elektroden ist eine Flüssigkristallschicht eingefügt. Wenn an die zwei Elektroden eine Spannung angelegt wird, wird ein elektrisches Feld erzeugt. Das elektrische Feld moduliert das Licht-Transmissionsvermögen der Flüssigkristallschicht durch Umorientieren der Flüssigkristallmoleküle, um dadurch Bilder auf dem LCD anzuzeigen.
  • Aktivmatrixdisplays, bei denen eine Vielzahl von Pixelbereichen matrixförmig angeordnet ist und ein Schaltelement, wie ein Dünnschichttransistor (TFT), in jedem Pixelbereich ausgebildet ist, werden wegen ihrer hervorragenden Anzeige bewegter Bilder allgemein verwendet. In jüngerer Zeit wurden LCDs mit TFTs unter Verwendung von polykristallinem Silicium (p-Si) in weitem Umfang erforscht und entwickelt. Bei einem LCD unter Verwendung polykristallinen Siliciums können sowohl ein TFT eines Anzeigebereichs als auch eine Treiberschaltung auf einem Substrat hergestellt werden. Darüber hinaus ist der Gesamtherstellprozess für das LCD vereinfacht, da ein zusätzlicher Prozess zum Verbinden des TFT des Anzeigebereichs und der Treiberschaltung nicht erforderlich ist. Da die Feldeffekt-Beweglichkeit polykristallinen Siliciums einige hundert Mal so groß wie die von amorphem Silicium ist, zeigt ein LCD unter Verwendung von polykristallinem Silicium eine kurze Ansprechzeit und hohe Stabilität gegen Wärme und Licht.
  • Amorphes Silicium kann zu polykristallinem Silicium kristallisiert werden. In weitem Umfang wird als Kristallisationsverfahren ein Lasertemperverfahren verwendet, bei dem ein Laserstrahl auf einen Film aus polykristallinem Silicium gestrahlt wird. Da jedoch die Oberflächentemperatur des bestrahlten Films aus amorphem Silicium ungefähr 1400°C erreicht, neigt der Siliciumfilm an seiner Oberfläche zur Oxidation. Insbesondere kann, da der Laserstrahl beim Lasertemperungsverfahren mehrmals eingestrahlt wird, an der Oberseite des Siliciumsfilms Siliciumoxid (SiO2) erzeugt werden, wenn die Einstrahlung des Laserstrahls bei Umgebungsluft ausgeführt wird. Demgemäß kann der Laserstrahl in einem Vakuum von ungefähr 10–7 bis 10–6 Torr eingestrahlt werden. Um die Probleme des Lasertemperungsverfahrens zu überwinden, wurde ein Verfahren mit sequenzieller lateraler Erstarrung (SLS = sequential lateral solidification) unter Verwendung eines Laserstrahls vorgeschlagen und erforscht.
  • Ein SLS-Verfahren nutzt die Tatsache, dass die Körner eines Siliciumsfilms entlang einer Richtung orthogonal zu einer Grenzfläche zwischen einem Flüssigphasenbereich und einem Festphasenbereich des Siliciumfilms wachsen. Bei einem SLS-Verfahren wachsen Körner dadurch entlang einer lateralen Richtung, dass die Energiedichte und der Bestrahlungsbereich eines Laserstrahls eingestellt werden und dieser bewegt wird (Robert S. Sposilli, M.A. Crowder und James S. Im, Material Research Society Symp. Proc. Vol. 452, Seiten 956–957, 1997).
  • Die 1A ist eine schematische Draufsicht einer Maske, wie sie bei einem bekannten Verfahren mit sequenzieller, lateraler Erstarrung verwendet wird, und die 1B ist eine schematische Draufsicht einer Halbleiterschicht, die unter Verwendung der Maske der 1A kristallisiert wurde.
  • In der 1A kann, da eine Maske 10 für ein SLS-Verfahren über ein Schlitzmuster 12 mit einer Breite einiger Mikrometer verfügt, ein Laserstrahl mit einer Breite einiger Mikrometer auf eine Halbleiterschicht gestrahlt werden. Obwohl es in der 1A nicht dargestellt ist, kann der Zwischenraum zwischen benachbarten Schlitzmustern 12 einige Mikrometer betragen. Z.B. kann das Schlitzmuster 12 eine Breite von ungefähr 2 μm bis ungefähr 3 μm aufweisen.
  • In der 1B wird ein Laserstrahl (nicht dargestellt) durch das Schlitzmuster 12 der Maske 10 in der 1A auf eine Halbleiterschicht 20 aus polykristallinem Silicium gestrahlt. Ein durch den Laserstrahl bestrahlter Bereich 22 der Halbleiterschicht 20 wird vollständig aufgeschmolzen, und es wachsen Körner 24a und 24b, während das geschmolzene Silicium erstarrt. Die Körner 24a und 24b wachsen lateral ausgehend von beiden Enden des bestrahlten Bereichs 22, und ihr Wachstum stoppt im zentralen Abschnitt des bestrahlten Bereichs 22, um eine Korngrenze 28b zu bilden, an der die Körner 24a und 24b aufeinandertreffen. Obwohl es in den 1A und 1B nicht dargestellt ist, verfügt die Maske 10 über mehrere Schlitzmuster 12, und ein der Maske 10 entsprechender kristallisierter Abschnitt kann als Kristallisations-Gebietseinheit bezeichnet werden. Die Halbleiterschicht 20 aus polykristallinem Silicium kann dadurch vollständig kristallisiert werden, dass das Einstrahlen des Laserstrahls auf verschiedene Bereiche der Halbleiterschicht 20, einschließlich des bestrahlten Bereichs 22, wiederholt wird.
  • Die 2 ist eine schematische Draufsicht einer Halbleiterschicht, die durch ein Verfahren mit sequenzieller, lateraler Erstarrung gemäß der einschlägigen Technik kristallisiert wurde. In der 2 verfügt eine Halbleiterschicht aus polykristallinem Silicium über mehrere Kristallisations-Gebietseinheiten 30. Zwischen benachbarten Kristallisations-Gebietseinheiten 30 werden ein erstes und ein zweites Überlappungsgebiet 40 und 50 gebildet, in die ein Laserstrahl wiederholt eingestrahlt wird. Das erste Überlappungsgebiet 40 ist entlang einer vertikalen Richtung zwischen zwei benachbarten Kristallisations-Gebietseinheiten 30 angeordnet, und das zweite Überlappungsgebiet 50 ist entlang einer horizontalen Richtung zwischen zwei benachbarten Kristallisations-Gebietseinheiten 30 angeordnet. Da der Laserstrahl mehrmals auf das erste und das zweite Überlappungsgebiet 40 und 50 gestrahlt wird, verfügen diese über ungleichmäßige Kris tallisation. Diese ungleichmäßig kristallisierten Abschnitte verursachen eine Verringerung der Anzeigequalität eines LCD, insbesondere dann, wenn die ungleichmäßigen Abschnitte dazu verwendet werden, einen TFT eines Anzeigebereichs bei einem LCD zu bilden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung ist auf ein Verfahren zum Herstellen polykristallinen Siliciums und ein Schaltbauteil unter Verwendung des hergestellten polykristallinen Siliciums gerichtet, die eines oder mehrere der Probleme aufgrund von Einschränkungen und Nachteilen bei der hintergrundbildenden Technik vermeiden.
    •
  • Es ist eine Aufgabe der Erfindung, ein Verfahren zum Herstellen polykristallinen Siliciums sowie ein Schaltbauteil unter Verwendung des hergestellten polykristallinen Siliciums zu schaffen, bei denen die Ausbildung ungleichmäßiger Abschnitte in einer Halbleiterschicht verringert oder beseitigt ist und die Herstellzeit verkürzt ist.
  • Es ist eine andere Aufgabe der Erfindung, ein Kristallisationsverfahren zu schaffen, bei dem ein ausgewählter Teil einer Schicht unter Verwendung einer Maske und einer Ausrichtungsmarkierung kristallisiert wird.
  • Es ist eine andere Aufgabe der Erfindung, ein Kristallisationsverfahren und ein Fotolithografieverfahren unter Verwendung einer Ausrichtungsmarkierung sowohl für das Kristallisationsverfahren als auch das Fotolithografieverfahren sowie ein Verfahren zum Herstellen der Ausrichtungsmarkierung zu schaffen.
  • Zusätzliche Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung dargelegt, und sie gehen teilweise aus der Beschreibung hervor oder ergeben sich beim Ausüben der Erfindung. Die Ziele und andere Vorteile der Erfindung werden durch die Struktur realisiert und erzielt, wie sie speziell in der schriftlichen Beschreibung und den zugehörigen Ansprüchen sowie den beigefügten Zeichnungen dargelegt ist.
  • Um diese und andere Vorteile zu erzielen, und gemäß dem Zweck der Erfindung, wie sie realisiert wurde und hier in weitem Umfang beschrieben wird, ist ein Verfahren zum Herstellen polykristallinen Siliciums mit Folgendem geschaffen: Herstellen einer Halbleiterschicht aus amorphem Silicium auf einem Substrat mit einem ersten Bereich und einem diesen umgebenden zweiten Bereich; Herstellen mehrerer flacher Ausrichtungsmarkierungen im zweiten Bereich unter Verwendung einer ersten Maske; Herstellen mehrerer konvexer Ausrichtungsmarkierungen aus den mehreren flachen Ausrichtungsmarkierungen und Kristallisieren der Halbleiterschicht im ersten Bereich unter Verwendung einer zweiten Maske und unter Verwendung der mehreren konvexen Ausrichtungsmarkierungen.
  • Gemäß einer Erscheinungsform der Erfindung ist ein Verfahren zum Herstellen einer Ausrichtungsmarkierung, die bei einem Kristallisationsprozess für amorphes Silicium verwendbar ist geschaffen, umfassend: – Herstellen einer Halbleiterschicht aus amorphem Silicium auf einem Substrat; Kristallisieren von Eckabschnitten der Halbleiterschicht zum Herstellen mehrerer flacher Ausrichtungsmarkierungen; und Eintauchen der Eckabschnitte der Halbleiterschicht in ein Ätzmittel mit Ätzselektivität für polykristallines Silicium gegenüber amorphem Silicium, um mehrere Ausrichtungsmarkierungsmuster mit einer Steigung gegenüber dem Substrat herzustellen.
  • Gemäß einer Erscheinungsform der Erfindung ist ein Verfahren zum Herstellen eines Schaltelements geschaffen, umfassend: Herstellen einer Halbleiterschicht aus amorphem Silicium auf einem Substrat mit einem ersten Bereich und einem diesen umgebenden zweiten Bereich; Herstellen mehrerer flacher Ausrichtungsmarkierungen im zweiten Bereich unter Verwendung einer ersten Maske; Herstellen mehrerer Ausrichtungsmarkierungsmuster aus den mehreren flachen Ausrichtungsmarkierungen, wobei die mehreren Ausrichtungsmarkierungsmuster eine Steigung gegenüber dem Substrat aufweisen; Kristallisieren der Halbleiterschicht im ersten Bereich durch Ausrichten einer zweiten Maske in Bezug auf die mehreren Ausrichtungsmarkierungsmuster; und selektives Entfernen der Halbleiterschicht zum Herstellen einer aktiven Schicht mit einem Kanalbereich sowie einem Source- und einem Drainbereich an den Seiten desselben.
  • Gemäß einer Erscheinungsform der Erfindung ist ein Schaltbauteil mit Folgendem geschaffen: einem Substrat mit einem ersten Bereich und einem diesen umgebenden zweiten Bereich; mehreren Ausrichtungsmarkierungsmustern aus polykristallinem Silicium auf dem Substrat im zweiten Bereich, wobei diese mehreren konvexen Ausrichtungsmarkierungen eine Steigung gegenüber dem Substrat aufweisen; einer aktiven Schicht aus polykristallinem Silicium auf dem Substrat im ersten Bereich, die über einen Kanalbereich sowie einen Source- und einen Drainbereich an den Seiten desselben verfügt; einer Gateisolierschicht auf der aktiven Schicht; einer Gateelektrode auf der Gateisolierschicht; einer Zwischenschicht-Isolierschicht auf der Gateelektrode, wobei diese Zwischenschicht-Isolierschicht ein erstes, den Sourcebereich freilegendes Kontaktloch und ein zweites, den Drainbereich freilegendes Kontaktloch aufweist; und einer Source- und einer Drainelektrode auf der Zwischenschicht-Isolierschicht, wobei die Sourceelektrode durch das erste Kontaktloch mit dem Sourcebereich verbunden ist und die Drainelektrode durch das zweite Kontaktloch mit dem Drainbereich verbunden ist.
  • Gemäß einer Erscheinungsform der Erfindung ist eine Displaystruktur mit Folgendem geschaffen: einem Substrat mit einem Anzeigebereich und einem Randbereich; mehreren Ausrichtungsmarkierungen in Ecken im Randbereich; mehreren Pixelbereichen im Anzeigebereich und mehreren Schaltelementbereichen, von denen jeweils einer in einem der Pixelbereiche vorhanden ist.
  • Gemäß einer Erscheinungsform der Erfindung ist ein Verfahren zum Herstellen polykristallinen Siliciums geschaffen, umfassend: Herstellen einer Halbleiterschicht mit ersten Abschnitten und zweiten Abschnitten aus amorphem Silicium auf einem Substrat mit einem ersten Bereich und einem an diesen angrenzenden zweiten Bereich; Herstellen mehrerer flacher Ausrichtungsmarkierungen in den ersten Abschnitten der Halbleiterschicht im zweiten Bereich des Substrats unter Verwendung einer ersten Maske; Herstellen mehrerer Ausrichtungsmarkierungsmuster in den ersten Abschnitten der Halbleiterschicht; und Ausrichten der mehreren Ausrichtungsmarkierungsmuster und Kristallisieren der ersten Abschnitte der Halbleiterschicht im ersten Bereich des Substrats unter Verwendung einer zweiten Maske.
  • Es ist zu beachten, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erläuternd sind und dazu vorgesehen sind, für eine weitere Erläuterung der beanspruchten Erfindung zu sorgen.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen, die enthalten sind, um für ein weiteres Verständnis der Erfindung zu sorgen, und die in diese Beschreibung eingeschlossen sind und einen Teil derselben bilden, veranschaulichen Ausführungsformen der Erfindung und dienen gemeinsam mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern. In den Zeichnungen ist Folgendes dargestellt.
  • 1A ist eine schematische Draufsicht einer Maske, wie sie bei einem Verfahren mit sequenzieller, lateraler Erstarrung gemäß der einschlägigen Technik verwendet wird;
  • 1B ist eine schematische Draufsicht einer Halbleiterschicht, die unter Verwendung der Maske der 1A kristallisiert wurde;
  • 2 ist eine schematische Draufsicht einer Halbleiterschicht, die durch ein Verfahren mit sequenzieller, lateraler Erstarrung gemäß der einschlägigen Technik kristallisiert wurde;
  • 3 ist eine schematische Draufsicht eines Substrats, wie es bei einem Verfahren zum Herstellen einer Halbleiterschicht aus polykristallinem Silicium gemäß einer ersten Ausführungsform der Erfindung verwendet wird;
  • 4 ist eine vergrößerte Draufsicht eines Abschnitts III in der 3;
  • 5 ist eine schematische Schnittansicht entlang der Linie IV-IV in der 4;
  • 6 ist eine schematische Draufsicht eines Substrats, wie es bei einem Verfahren zum Herstellen einer Halbleiterschicht aus polykristallinem Silicium gemäß einer zweiten Ausführungsform der Erfindung verwendet wird;
  • 7 ist eine vergrößerte Draufsicht eines Abschnitts V in der 6;
  • 8 ist eine schematische Schnittansicht entlang der Linie VI-VI in der 7;
  • 9A ist eine schematische Draufsicht zum Veranschaulichen eines Prozesses zum Herstellen konvexer Ausrichtungsmarkierungen gemäß einer Ausführungsform der Erfindung;
  • 9B ist ein Beispiel eines ebenen Bilds einer konvexen Ausrichtungsmarkierung aus polykristallinem Silicium, die gemäß dem Prozess der 9A hergestellt wurde;
  • 10 ist eine schematische Draufsicht einer Maske zum Herstellen flacher Ausrichtungsmarkierungen gemäß einer Ausführungsform der Erfindung;
  • 11 ist eine schematische Draufsicht einer Maske zum Herstellen von Pixelbereichen gemäß einer Ausführungsform der Erfindung;
  • 12A und 12B sind vergrößerte Draufsichten, die zwei verschiedene Beispiele eines ersten Bereichs 452 in der 11 zeigen;
  • 13A bis 13C sind schematische Draufsichten, die eine Vorrichtung und ein Verfahren zum Herstellen von polykristallinem Silicium gemäß der Erfindung zeigen;
  • 14 ist ein Flussdiagramm zum Veranschaulichen des Verfahrens zum Herstellen von polykristallinem Silicium gemäß den 13A bis 13C; und
  • 15 ist eine schematische Schnittansicht, die ein Schaltbauteil aus polykristallinem Silicium gemäß einer Ausführungsform der Erfindung zeigt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Nun wird im Detail auf die bevorzugten Ausführungsformen der Erfindung Bezug genommen, die in den beigefügten Zeichnungen veranschaulicht sind. Wo immer es möglich ist, sind in allen Zeichnungen ähnliche Bezugszahlen dazu verwendet, dieselben oder ähnliche Teile zu kennzeichnen.
  • Die 3 ist eine schematische Draufsicht eines Substrats, wie es bei einem Verfahren zum Herstellen einer Halbleiterschicht aus polykristallinem Silicium gemäß der ersten Ausführungsform der Erfindung verwendet wird, und die 4 ist eine vergrößerte Draufsicht des Abschnitts III in der 3.
  • In der 3 verfügt ein Substrat 110 mit einer Halbleiterschicht (114 in der 5) über einen ersten Bereich I und einen zweiten Bereich II am Umfang des ersten Bereichs I. In jedem Eckabschnitt im zweiten Bereich II des Substrats 110 ist eine Ausrichtungsmarkierung 116 ausgebildet. Der erste Bereich I verfügt über mehrere Pixelbereiche P. Ein Pixelbereich P ist ein Einheitsbereich zum Anzeigen von Bildern, und er verfügt über einen Schaltelementabschnitt 118, in dem die Halbleiterschicht aus polykristallinem Silicium kristallisiert ist, und einen Pixelabschnitt 120, in dem die Halbleiterschicht aus polykristallinem Silicium nicht kristallisiert ist. Die Pixelbereiche P können solche einer Anzeigevorrichtung wie eines LCD sein, und der Schaltelementabschnitt 118 kann ein Dünnschichttransistor sein. Darüber hinaus sind die Ausrichtungsmarkierungen 116 des zweiten Bereichs II kristallisiert, jedoch ist die Halbleiterschicht aus polykristallinem Silicium in anderen Abschnitten des zweiten Bereichs II nicht kristallisiert.
  • Die Ausrichtungsmarkierungen 116 werden dazu verwendet, das amorphe Silicium im Schaltelementabschnitt 118 mit Präzision zu kristallisieren. Diesbezüglich werden als Erstes die Ausrichtungsmarkierungen 116 kristallisiert. Dann wird die Halbleiterschicht aus polykristallinem Silicium im Schaltelementabschnitt 118 des ersten Bereichs I unter Verwendung der Ausrichtungsmarkierungen 116 kristallisiert. Die Ausrichtungsmarkierungen 116 können aus polykristallinem Silicium bestehen, und der Schaltelementabschnitt 118 kann aus einkristallinem Silicium bestehen. Außerdem können die Ausrichtungsmarkierungen 116 und der Schaltelementabschnitt 118 unter Verwendung derselben Kristallisationsvorrichtung kristallisiert werden. Obwohl die Ausrichtungsmarkierungen 116 bei der ersten Ausführungsform die in der 3 dargestellte Form aufweisen (mit einem horizontalen und einem vertikalen Schenkel (⏋)), können die Ausrichtungsmarkierungen 116 bei anderen Ausführungsformen verschiedene Formen aufweisen.
  • In der 4 verfügt die Ausrichtungsmarkierung 116 im zweiten Bereich II über ein erstes und ein zweites Ausrichtungsmuster 116a und 116b. Das erste Ausrichtungsmuster 116a verfügt über mehrere erste rechteckig geformte Gebiete, die voneinander beabstandet sind und entlang einer ersten Richtung angeordnet sind. Das zweite Ausrichtungsmuster 116b verfügt über mehrere zweite rechteckig geformte Gebiete, die voneinander beabstandet sind und entlang einer zweiten Richtung rechtwinklig zur ersten Richtung angeordnet sind. Im Ergebnis bilden das erste und das zweite Ausrichtungsmuster 116a und 116b insgesamt einer Form mit zwei Schenkeln (⏋). Das erste und das zweite Ausrichtungsmuster 116a und 116b bestehen aus polykristallinem Silicium, während alle anderen Teile des zweiten Bereichs II aus amorphem Silicium bestehen. D.h., dass die Halbleiterschicht mit dem ersten und zweiten Ausrichtungsmuster 116a und 116b selektiv so kristallisiert wird, dass die Ausrichtungsmarkierungen 116 aus polykristallinem Silicium bestehen. Für die Ausrichtungsmarkierung(en) 116 können andere Muster, Formen und Größen verwendet werden. Z.B. kann für die Ausrichtungsmarkierung(en) 116 ein Muster für einen Fotolithografieprozess verwendet werden.
  • Die 5 ist eine schematische Schnittansicht der Ausrichtungsmarkierung 116 entlang der Linie IV-IV in der 4. In der 5 ist auf dem Substrat 110 eine Pufferschicht 112 vorhanden, auf der die Halbleiterschicht 114 ausgebildet ist. Die Halbleiterschicht 114 verfügt über einen Bereich 114a aus polykristallinem Silicium sowie einen Bereich 114b aus amorphem Silicium, wobei der Bereich 114a aus polykristallinem Silicium hier dem zweiten Ausrichtungsmuster 116b entspricht.
  • Nach dem Kristallisieren der Halbleiterschicht 114 im Schaltelementabschnitt 118 (3) unter Verwendung der Ausrichtungsmarkierungen 116 (der 4) wird ein Fotolithografieprozess für die Halbleiterschicht 114 ausgeführt. Im Allgemeinen wird in einer Belichtungsvorrichtung für einen Fotolithografieprozess eine Maske unter Verwendung einer Stufe einer Ausrichtungsmarkierung als Bezugspunkt zu einem Substrat ausgerichtet. Da jedoch in der 3 die Ausrichtungsmarkierung 116 der ersten Ausführungsform über keine Stufe verfügt (d.h. da sie nicht von der Substratoberfläche hochsteht), ist eine zusätzliche oder gesonderte Ausrichtungsmarkierung für den Fotolithografieprozess erforderlich. Bei einer zweiten Ausführungsform der Erfindung ist eine Ausrichtungsmarkierung vorhanden, die sowohl beim Kristallisationsprozess als auch beim Fotolithografieprozess verwendet werden kann.
  • Die 6 ist eine schematische Draufsicht eines Substrats, das beim Verfahren zum Herstellen einer Halbleiterschicht aus polykristallinem Silicium gemäß der zweiten Ausführungsform der Erfindung verwendet wird.
  • In der 6 verfügt ein Substrat 210 mit einer Halbleiterschicht aus amorphem Silicium auf ihr über einen ersten Bereich I und einen zweiten Bereich II am Umfang des ersten Bereichs I. Der erste und der zweite Bereich I und II des Substrats 210 können als Anzeigebereich bzw. Randbereich bezeichnet werden. Eine Pufferschicht 212 kann zwischen dem Substrat 210 und der Halbleiterschicht hergestellt werden. Der erste Bereich I verfügt über mehrere Pixelbereiche P. Ein Pixelbereich P ist ein Einheitsbereich zum Anzeigen von Bildern, und er verfügt über einen Schaltelementabschnitt 218, in den die Halbleiterschicht aus amorphem Silicium kristallisiert ist, und einen Pixelabschnitt 220, in dem die Halbleiterschicht aus amorphem Silicium nicht kristallisiert ist. In jedem Eckabschnitt im zweiten Bereich II des Substrats 210 ist eine Ausrichtungsmarkierung 216 ausgebildet. Darüber hinaus sind die Ausrichtungsmarkierungen 216 des zweiten Bereichs II kristallisiert, während die Halbleiterschicht aus amorphem Silicium in bestimmten anderen Abschnitten im zweiten Bereich II entfernt ist, so dass das Substrat 210 (falls keine Pufferschicht vorhanden ist) oder die Pufferschicht 212 selektiv freigelegt ist.
  • Die 7 ist eine vergrößerte Draufsicht des Abschnitts V in der 6, und sie zeigt die Ausrichtungsmarkierung 216. In der 7 verfügt die Ausrichtungsmarkierung 216 mit Grob⏋-Form über ein erstes und ein zweites Ausrichtungsmuster 216a und 216b. Das erste Ausrichtungsmuster 216a verfügt über erste rechteckig geformte Gebiete, die voneinander beabstandet sind und entlang einer ersten Richtung angeordnet sind. Das zweite Ausrichtungsmuster 216b verfügt über zweite reckteckig geformte Gebiete, die voneinander beabstandet sind und entlang einer zweiten Richtung rechtwinklig zur ersten Richtung angeordnet sind. Im Ergebnis bilden das erste und das zweite Ausrichtungsmuster 216a und 216b insgesamt im Wesentlichen eine ⏋-Form. Das erste und das zweite Ausrichtungsmuster 216a und 216b bestehen aus polykristallinem Silicium, während bestimmte andere Abschnitte der Halbleiterschicht 214 im zweiten Bereich II entfernt sind, wodurch Abschnitte der Pufferschicht 212 oder des Substrats 210, falls keine Pufferschicht vorhanden ist, freigelegt sind. Diese Freilegung ist in den 6 und 7 durch Beseitigen der in den 3 und 4 dargestellten Schraffierung dargestellt. Obwohl die Ausrichtungsmarkierung 216 bei der zweiten Ausführungsform im Wesentlichen ⏋-Form aufweist, kann sie bei anderen Ausführungsformen verschiedene Formen aufweisen.
  • Die 8 ist eine schematische Schnittansicht der Ausrichtungsmarkierung 216 entlang der Linie VI-VI in der 7. In der 8 ist die Pufferschicht 212 auf dem Substrat 210 hergestellt, und zunächst wird auf der Pufferschicht 212 eine Halbleiterschicht 214 aus amorphem Silicium hergestellt. Dann verfügt die Halbleiterschicht 214 durch Kristallisieren selektiver Abschnitte derselben, über einen Bereich 214a aus polykristallinem Silicium sowie einen Bereich 214b aus amorphem Silicium. Der Bereich 214a aus polykristallinem Silicium entspricht dem zweiten Ausrichtungsmuster 216b (bei diesem Beispiel), und er besteht aus polykristallinem Silicium, das durch den vorliegenden Kristallisationsprozess hergestellt wurde. Der Bereich 214b aus amorphem Silicium entspricht Lücken im zweiten Ausrichtungsmuster 216b, und er wird dadurch hergestellt, dass Abschnitte der Halbleiterschicht 214 entfernt werden. Im Ergebnis wird die Ausrichtungsmarkierung 216 erzeugt, die von der Oberfläche der Pufferschicht 212 hochsteht und so über Stufen in Bezug auf die umgebenden Oberflächen verfügt. Demgemäß kann die Ausrichtungsmarkierung 216 sowohl für einen Kristallisationsprozess als auch einen Fotolithografieprozess verwendet werden, da sie nun über eine vorstehende oder konvexe Form einschließlich Stufen gegenüber der Pufferschicht 212 verfügt.
  • Die konvexen Ausrichtungsmarkierungen 216 oder die Stufen derselben können dadurch erhalten werden, dass das Substrat mit der Halbleiterschicht wie folgt in ein Trocken-Ätzmittel getaucht wird, das über Ätzselektivität hinsichtlich polykristallinem Silicium und amorphem Silicium verfügt.
  • Die 9A ist eine schematische Ansicht, die einen Prozess zum Herstellen einer konvexen Ausrichtungsmarkierung gemäß einer Ausführungsform der Erfindung veranschaulicht, und die 9B ist ein Beispiel eines ebenen Bilds der durch den Prozess der 9A erzeugten konvexen Ausrichtungsmarkierung.
  • In der 9A werden, nachdem eine Halbleiterschicht (nicht gekennzeichnet) aus amorphem Silicium auf einem Substrat 320 hergestellt wurde, flache Ausrichtungsmarkierungen 314 durch Kristallisieren der Halbleiterschicht in Ecken des Substrats 320 ausgebildet. Die flachen Ausrichtungsmarkierungen 314 können die Ausrichtungsmarkierungen 116 der 3 sein, und sie können auf dieselbe Weise wie diese hergestellt werden. Andere Abschnitte in den Randgebieten des Substrats 320 werden nicht kristallisiert (d.h., sie verbleiben als amorphes Silicium). Ein Seitenabschnitt des Substrats 320 mit den flachen Ausrichtungsmarkierungen 314 wird in ein trockenes Mittel 310 in einem Gefäß 312 getaucht. Amorphes und polykristallines Silicium verfügen in einem Trockenätzmittel über verschiedene Ätzraten. D.h., dass das Trockenätzmittel Ätzselektivität hinsichtlich polykristallinem und amorphem Silicium aufweist. Demgemäß wird der eingetauchte Teil der Halbleiterschicht aus amorphem Silicium entfernt, wohingegen die flachen Ausrichtungsmarkierungen 314 aus polykristallinem Silicium verbleiben, um dadurch konvexe Ausrichtungsmarkierungen 316 mit Stufen zu erzeugen. In ähnlicher Weise können konvexe Ausrichtungsmarkierungen im anderen Seitenabschnitt des Substrats 320 dadurch erhalten werden, dass dieser, der über die flachen Ausrichtungsmarkierungen 314 verfügt, in das Trockenätzmittel 310 getaucht wird. Da die konvexen Ausrichtungsmarkierungen dadurch erhalten werden, dass die Halbleiterschicht strukturiert wird, können sie als Ausrichtungsmarkierungsmuster bezeichnet werden. Die konvexen Ausrichtungsmarkierungen (oder die Ausrichtungsmarkierungsmuster) können in einem zugehörigen Randabschnitt über eine Steigung gegenüber dem Substrat verfügen.
  • Als Beispiel enthält das Trockenätzmittel 310 Fluorwasserstoffsäure (HF) und Kaliumdichromat (K2Cr2O7), wobei das Verhältnis HF:K2Cr2O7 ungefähr 2:1 beträgt. Das Trockenätzmittel kann so eingestellt werden, dass es eine Molekonzentration von ungefähr 1,5 M (mole/l) enthält.
  • Nachdem das Substrat 320 in das Trockenätzmittel 310 getaucht wurde, kann ein Reinigungsprozess unter Verwendung von Fluorwasserstoffsäure (HF) ausgeführt werden, um oxidierte Materialien von einer Fläche der Halbleiterschicht zu entfernen.
  • Wie es in der 9B dargestellt ist, verbleibt die konvexe Ausrichtungsmarkierung aus polykristallinem Silicium während ihr Umgebungsgebiet die Pufferschicht freilegt. Durch den Eintauchprozess wird die Halbleiterschicht aus amorphem Silicium um die Ausrichtungsmarkierungen effektiv entfernt, wobei die entsprechende Pufferschicht auf dem Substrat freigelegt wird. Die konvexen Ausrichtungsmarkierungen können als Ausrichtungsmarkierungen für einen Fotolithografieprozess verwendet werden, da sie Stufen gegenüber der Pufferschicht zeigen. Im Ergebnis sind gemäß der Erfindung keine zusätzlichen oder gesonderten Ausrichtungsmarkierungen für einen Fotolithografieprozess erforderlich.
  • Die 10 ist eine schematische Draufsicht einer Maske, die dazu verwendet werden kann, Ausrichtungsmarkierungen gemäß einer Ausführungsform der Erfindung herzustellen, und die 11 ist eine schematische Draufsicht einer Maske, die dazu verwendet werden kann, Pixelbereiche gemäß einer Ausführungsform der Erfindung herzustellen.
  • In der 10 verfügt eine Maske 410 zum Herstellen von Ausrichtungsmarkierungen über ein Muster 412 mit einem ersten transmissiven Abschnitt 412a und einem zweiten transmissiven Abschnitt 412b. Der erste transmissive Abschnitt 412a verfügt über rechteckig geformte Gebiete, die voneinander beabstandet sind und entlang einer ersten Richtung angeordnet sind. Der zweite transmissive Abschnitt 412b verfügt über rechteckig geformte Gebiete, die voneinander beabstandet sind und entlang einer zweiten Richtung rechtwinklig zur ersten Richtung angeordnet sind. Das Muster 412 kann entsprechend einer Vergrößerung einer Projektionslinse einer Lasertempervorrichtung entworfen werden. Obwohl der erste und der zweite transmissive Abschnitt 412a und 412b bei dieser Ausführungsform über rechteckig geformte Gebiete verfügen, können sie bei anderen Ausführungsformen über quadratisch geformte Gebiete verfügen.
  • Als Beispiel kann, um Ausrichtungsmarkierungen in vier Ecken eines Substrats auszubilden, die Maske 410 zum Herstellen der Ausrichtungsmarkierungen (auf dem Substrat) in einen Abschnitt bewegt werden, der einer Ecke des Substrats entspricht, und dann wird ein Laserstrahl auf die Maske ge strahlt, um eine Ausrichtungsmarkierung herzustellen. Dann kann dieselbe Maske in einen anderen Abschnitt bewegt werden, der einer anderen Ecke des Substrats entspricht, und dann wird der Laserstrahl auf die Maske gestrahlt, um eine andere Ausrichtungsmarkierung herzustellen. Die Ausrichtungsmarkierungen in vier oder anderen Ecken können dadurch erhalten werden, dass diese Prozedur wiederholt wird, zu der die Bewegung der Maske und das Einstrahlen des Laserstrahls gehören. Da der Laserstrahl den ersten und den zweiten transmissiven Abschnitt 412a und 412b der Maske 410 durchdringt, kann eine diesen entsprechende Halbleiterschicht durch den Laserstrahl selektiv kristallisiert werden, der durch den ersten und den zweiten transmissiven Abschnitt 412a und 412b der Maske 410 auf sie gestrahlt wird.
  • Die Ausrichtungsmarkierungen können unter Verwendung derselben Lasertempervorrichtung hergestellt werden, die dazu verwendet wird, eine Halbleiterschicht in einem Pixelbereich zu kristallisieren. Obwohl es in der 10 nicht dargestellt ist, können die Form und die Größe der Ausrichtungsmarkierungen und des Musters 412 in der Maske nach Wunsch auf eine andere Form und Größe geändert werden.
  • Die 11 zeigt ein Beispiel einer Maske, die dazu verwendet wird, Pixelbereiche gemäß einer Ausführungsform der Erfindung herzustellen. In der 11 verfügt eine Maske 450 zum Erzeugen der Pixelbereiche über erste Bereiche 452, die voneinander beabstandet sind. Jeder erste Bereich 452 entspricht einem Pixelbereich (nicht dargestellt) eines Substrats, und es ist ein zweiter Bereich 454 mit transmissiven Abschnitten vorhanden. Da ein Laserstrahl die transmissiven Abschnitte der Maske 450 durchdringt, kann eine diesen entsprechende Halbleiterschicht (nicht dargestellt) durch den Laserstrahl selektiv kristallisiert werden. Außerdem wird, da andere Abschnitte der Maske 450 den Laserstrahl ausblen den, die diesen anderen Abschnitten entsprechende Halbleiterschicht nicht kristallisiert.
  • Die 12A und 12B sind vergrößerte Draufsichten, die zwei verschiedene Beispiele eines ersten Bereichs 452 in der 11 zeigen. In der 12A verfügt jeder erste Bereich 452 der Maske zum Herstellen der Pixelbereiche über einen zweiten Bereich 454 mit Schlitzen 456 in einem Block. Die Schlitze 456 sind voneinander beabstandet und entlang einer Richtung angeordnet. Wenn eine derartige Maske zum Herstellen der Pixelbereiche mit den Schlitzen 456 in einem Block zur Kristallisation einer Halbleiterschicht in den Pixelbereichen verwendet wird, kann ein Laserstrahl entlang mehreren Richtungen, z.B. zwei orthogonalen Richtungen, auf die Halbleiterschicht gestrahlt werden. Dieses Lasertemperverfahren kann als Verfahren mit mehreren Scanvorgängen bezeichnet werden. Andere Abschnitte des zweiten Bereichs 454 im ersten Bereich 452 blenden den Laserstrahl aus.
  • Bei einem anderen Beispiel, wie es in der 12B dargestellt ist, verfügt jeder erste Bereich 452 der Maske zum Herstellen der Pixelbereiche über einen zweiten Bereich 454 mit ersten Schlitzen 462 in einem ersten Block 458 sowie zweiten Schlitzen 464 in einem zweiten Block 460. Die ersten Schlitze 462 sind voneinander beabstandet, und auch die zweiten Schlitze 464 sind voneinander beabstandet. Die ersten Schlitze 462 sind abwechselnd mit den zweiten Schlitzen 464 angeordnet. Wenn eine derartige Maske zum Herstellen der Pixelbereiche mit den ersten und den zweiten Schlitzen 462 und 464 in zwei Blöcken zur Kristallisation einer Halbleiterschicht in den Pixelbereichen verwendet wird, kann ein Laserstrahl entlang einer Richtung auf die Halbleiterschicht gestrahlt werden, und dieses Lasertemperverfahren kann als Verfahren mit einem einzelnen Scanvorgang bezeichnet werden. Beim Verfahren mit einem einzelnen Scanvorgang kann der Durchsatz beim Kristallisationsprozess verbessert werden, da die Effekte des Scannens in zwei Richtungen nun durch ein Scannen in einer Richtung erzielt werden können. Andere Abschnitte des zweiten Bereichs 454 im ersten Bereich 452 blenden den Laserstrahl aus.
  • Die 13A bis 13C sind schematische Ansichten, die eine Vorrichtung und ein Verfahren zum Herstellen von polykristallinem Silicium gemäß einer Ausführungsform der Erfindung zeigen.
  • In der 13A wird zunächst ein Substrat 514 mit einer Halbleiterschicht 512 aus amorphem Silicium auf ihm auf einem bewegten Tisch 510 angeordnet. Obwohl keine Pufferschicht dargestellt ist, kann eine solche zwischen dem Substrat 514 und der Halbleiterschicht vorhanden sein, wie es in der 5 dargestellt ist. Über der Halbleiterschicht 512 wird eine Projektionslinse 516 zum Fokussieren eines Laserstrahls mit einer speziellen Vergrößerung angeordnet, und über der Projektionslinse 516 wird ein Maskentisch 518 angeordnet. Auf dem Maskentisch 518 wird eine Maske 520 zum Herstellen von Ausrichtungsmarkierungen angeordnet, und über der Maske 520 wird ein Spiegel 522 zum Ändern der Richtung des Laserstrahls angeordnet. Die Maske 520 kann über das Muster 412 (der 10) verfügen, und sie kann so angeordnet werden, dass sie einer ersten Ecke des Substrats 514 entspricht. Eine erste flache Ausrichtungsmarkierung 524 in der ersten Ecke des Substrats 514 kann dadurch erhalten werden, dass der Laserstrahl durch die Maske 520 gestrahlt wird. Die anderen drei flachen Ausrichtungsmarkierungen in den anderen drei Eckabschnitten des Substrats 514 können dadurch erhalten werden, dass die Bewegung des Verstelltischs 510 und die Einstrahlung des Laserstrahls wiederholt werden. Im Ergebnis können vier flache Ausrichtungsmarkierungen 524 aus polykristallinem Silicium dadurch erhalten werden, dass Abschnitte der Halbleiterschicht 512 aus amorphem Silicium unter Verwendung der Vorrichtung der 13A kristallisiert werden. Die flachen Ausrichtungsmarkierungen 524 weisen an ihren Grenzen keine Stufen zum Substrat 514 auf, da die Dicke der die flachen Ausrichtungsmarkierungen 524 umgebenden Halbleiterschicht 512 dieselbe wie die der flachen Ausrichtungsmarkierungen 524, oder ihr ähnlich, ist.
  • Dann wird, in der 13B, ein Seitenabschnitt des Substrats 514 mit den flachen Ausrichtungsmarkierungen 524 aus polykristallinem Silicium in ein Trockenätzmittel 550 in einem Gefäß 552 getaucht. Amorphes Silicium und polykristallines Silicium zeigen im Trockenätzmittel 550 verschiedene Ätzraten. D.h., dass das Trockenätzmittel 550 Ätzselektivität von polykristallinem Silicium gegenüber amorphem Silicium aufweist. Demgemäß wird die Halbleiterschicht 512 (13A) aus amorphem Silicium selektiv entfernt, um die flachen Ausrichtungsmarkierungen 524 aus polykristallinem Silicium in konvexe Ausrichtungsmarkierungen 526 mit Stufen zu wandeln, was durch Eintauchen eines Seitenabschnitts des Substrats 514 in das Trockenätzmittel 550 erfolgt. In ähnlicher Weise können konvexe Ausrichtungsmarkierungen im anderen Seitenabschnitt des Substrats 514 dadurch erhalten werden, dass dieser in das Trockenätzmittel 550 getaucht wird. Diese Prozedur wird auch in Zusammenhang mit der 9A erörtert.
  • Als Beispiel enthält das Trockenätzmittel 550 Fluorwasserstoffsäure (HF) und Kaliumdichromat (K2Cr2O7), wobei das Verhältnis HF:K2Cr2O7 ungefähr 2:1 beträgt. Das Trockenätzmittel kann so eingestellt werden, dass es eine Molekonzentration von ungefähr 1,5M (mole/l) enthält.
  • Nachdem das Substrat 514 in das Trockenätzmittel 550 getaucht wurde, kann ein Reinigungsprozess unter Verwendung von Fluorwasserstoffsäure (HF) ausgeführt werden, um oxidierte Materialien von einer Fläche der Halbleiterschicht 512 zu entfernen.
  • Dann wird, in der 13C, das Substrat 514 mit den konvexen Ausrichtungsmarkierungen 526 auf dem Verstelltisch 510 angeordnet, und der Maskentisch 518 wird über dem Substrat 514 angeordnet. Auf dem Maskentisch 518 wird eine Maske 570 zum Erzeugen von Pixelbereichen angeordnet. Die Maske 570 verfügt über mehrere voneinander beabstandete erste Bereiche 572. Jeder erste Bereich 572 verfügt über einen zweiten Bereich 574, der Schlitze (in der 13C nicht dargestellt) aufweisen kann. Der Spiegel 522 wird über der Maske 570 angeordnet, um den Pfad des Laserstrahls zu ändern.
  • Die Maske 570 wird unter Verwendung der konvexen Ausrichtungsmarkierung(en) 562 mit den Pixelbereichen P der Halbleiterschicht 512 ausgerichtet, und der Laserstrahl wird auf die Halbleiterschicht 512 in den Pixelbereichen P gestrahlt, um die Halbleiterschicht 512 in den Pixelbereichen P selektiv zu kristallisieren. D.h., dass die Position von Korngrenzen der Halbleiterschicht 512 aus polykristallinem Silicium kontrolliert werden kann und unter Verwendung der konvexen Ausrichtungsmarkierungen 526 als Bezugsstellen bestimmt werden kann. Jeder erste Bereich 572 der Maske 570 entspricht einem Pixelbereich P in der Halbleiterschicht 512, und jeder zweite Bereich 574 der Maske 570 entspricht einem Schaltelementbereich 580 im entsprechenden Pixelbereich P der Halbleiterschicht 512.
  • Als Beispiel kann die Halbleiterschicht 512 in den Schaltelementbereichen 580 durch ein Verfahren mit sequenzieller, lateraler Erstarrung (SLS) kristallisiert werden. Darüber hinaus unterscheidet sich, da die Lasertemperbedingungen für die Halbleiterschicht 512 in den Schaltelementbereichen 580 von den für die konvexen Ausrichtungsmarkierungen 526 ver schieden sind, die Kristallinität der Halbleiterschicht 512 in den Schaltelementbereichen 580 auch von der der konvexen Ausrichtungsmarkierungen 526. Z.B. kann die Kristallinität der Halbleiterschicht 512 in den Schaltelementbereichen 580 besser als die der konvexen Ausrichtungsmarkierungen 526 sein.
  • Da die Halbleiterschicht 512 unter Verwendung der konvexen Ausrichtungsmarkierungen 526 selektiv kristallisiert wird, wird Gleichmäßigkeit der Kristallisation erzielt, und die Position von Korngrenzen wird mit Präzision kontrolliert. Darüber hinaus, da nämlich die konvexen Ausrichtungsmarkierungen 526 Stufen gegenüber dem Substrat 514 (oder der Pufferschicht, falls vorhanden) aufweisen, können sie erkannt werden und bei einem folgenden Fotolithografieprozess verwendet werden. Demgemäß sind keine zusätzlichen oder gesonderten Ausrichtungsmarkierungen für den Fotolithografieprozess erforderlich, und der gesamte Herstellprozess zum Herstellen der Schaltelemente, wie Dünnschichttransistoren, in einer Anzeigevorrichtung wie einem Flüssigkristalldisplay ist vereinfacht. Außerdem kann die Position der aktiven Schicht eines Schaltelements unter Verwendung der konvexen Ausrichtungsmarkierung(en) 526 als Bezugsposition bestimmt werden.
  • Die 14 ist ein Flussdiagramm zum Veranschaulichen des Verfahrens zum Herstellen von polykristallinem Silicium gemäß einer Ausführungsform der Erfindung. Die Schritte dieses Verfahrens können in der Vorrichtung der 13A–13C unter Verwendung der in den 10–12B verwendeten Masken, wie oben erörtert, realisiert werden.
  • Gemäß der 14 werden, in ST1, Masken zur Kristallisation bereitgestellt. Zu den Masken für Kristallisation gehören eine Maske zum Herstellen von Ausrichtungsmarkierungen sowie eine Maske zum Herstellen von Pixelbereichen durch Kristallisieren einer Halbleiterschicht aus amorphem Silicium, wie oben erörtert. Außerdem kann zu den Masken für Kristallisation eine Maske zum Herstellen eines Treiberbereichs gehören. Z.B. kann eine Maske mit Mustern, die zu hoher Kristallinität und geringem Durchsatz führen, als Maske zum Herstellen eines Treiberbereichs einer Anzeigevorrichtung verwendet werden. Darüber hinaus kann die Maske zum Herstellen von Ausrichtungsmarkierungen über ein Muster mit ersten und zweiten transmissiven Abschnitten mit rechteckig geformten Gebieten verfügen. Der erste und der zweite transmissive Abschnitt können gemeinsam im Wesentlichen eine ⏋-geformte Konfiguration bilden, jedoch ist die Erfindung nicht auf diese Konfiguration beschränkt. Die Maske zum Herstellen von Pixelbereichen kann über einen oder mehrere transmissive Abschnitte verfügen, die einem Schaltelementbereich einer Halbleiterschicht entsprechen.
  • In ST2 werden flache Ausrichtungsmarkierungen aus polykristallinem Silicium in Ecken eines Substrats durch Einstrahlen eines Laserstrahls auf eine Halbleiterschicht aus amorphem Silicium auf dem Substrat durch die Maske zum Herstellen von Ausrichtungsmarkierungen erzeugt, wie es oben erörtert wurde. Die flachen Ausrichtungsmarkierungen können dadurch erhalten werden, dass die Halbleiterschicht aus amorphem Silicium kristallisiert wird, und sie können eine Form aufweisen, die einem Muster der Maske zum Herstellen von Ausrichtungsmarkierungen entspricht.
  • In ST3 werden konvexe Ausrichtungsmarkierungen durch Eintauchen der Halbleiterschicht mit den flachen Ausrichtungsmarkierungen in ein Trockenätzmittel oder ein anderes geeignetes Ätzmittel erzeugt. Das Trockenätzmittel zeigt Ätzselektivität für polykristallines Silicium gegenüber amorphem Silicium. Demgemäß verbleiben die flachen Ausrichtungsmar kierungen aus polykristallinem Silicium, während einige andere Abschnitte aus amorphem Silicium in der Halbleiterschicht entfernt werden, um dadurch konvexe Ausrichtungsmarkierungen mit Stufen gegenüber dem Substrat oder der Pufferschicht zu erzeugen. Da die konvexen Ausrichtungsmarkierungen durch Strukturieren der Halbleiterschicht erhalten werden, können sie als Ausrichtungsmarkierungsmuster bezeichnet werden. Die konvexen Ausrichtungsmarkierungen (oder die Ausrichtungsmarkierungsmuster) können gegenüber dem Substrat in einem zugehörigen Grenzabschnitt eine Steigung aufweisen. Beispielsweise können die konvexen Ausrichtungsmarkierungen dadurch an vier Ecken des Substrats erzeugt werden, dass beide Seiten des Substrats aufeinanderfolgend oder gleichzeitig in das Trockenätzmittel getaucht werden. Hierbei bildet das Substrat nur eine Flüssigkristalltafel, jedoch gehört zur Erfindung ein Substrat mit mehreren Konturen von Flüssigkristalldisplay-Tafeln, um mehrere Displaytafeln herzustellen. Die konvexen Ausrichtungsmarkierungen können selbst dann in vier Ecken des Substrats hergestellt werden, wenn durch dieses mehrere Flüssigkristalldisplay-Tafeln hergestellt werden.
  • Beispielsweise kann das beim Verfahren gemäß der 14 verwendete Trockenätzmittel Fluorwasserstoffsäure (HF) und Kaliumdichromat (K2Cr2O7) enthalten, wobei das Verhältnis HF:K2Cr2O7 ungefähr 2:1 beträgt. Das Trockenätzmittel kann so eingestellt werden, dass es eine Molekonzentration von ungefähr 1,5M (mole/l) enthält.
  • Außerdem kann, nach dem Eintauchen des Substrats in das Trockenätzmittel, ein Reinigungsprozess unter Verwendung von Fluorwasserstoffsäure (HF) ausgeführt werden, um oxidierte Materialien von einer Fläche der Halbleiterschicht zu entfernen.
  • In ST4 wird die Maske für Pixelbereiche unter Verwendung der konvexen Ausrichtungsmarkierungen so zur Halbleiterschicht ausgerichtet, dass die transmissiven Abschnitte der Maske für Pixelbereiche einem Schaltelementbereich entsprechen, und durch diese Maske hindurch wird ein Laserstrahl auf die Halbleiterschicht im Schaltelementbereich gestrahlt. Da der Schaltelementbereich selektiv kristallisiert, ist die Kristallinität der Halbleiterschicht deutlich verbessert. Darüber hinaus wird, da die Halbleiterschicht unter Verwendung der konvexen Ausrichtungsmarkierungen als Bezugsposition kristallisiert wird, die Position der Korngrenze auf einfache Weise kontrolliert, und es wird eine Kristallisation der Halbleiterschicht in einem offenen Bereich, der einer Pixelelektrode entspricht, verhindert. Demgemäß werden Defekte in der Pufferschicht oder im Substrat aufgrund der Kristallisation der Halbleiterschicht verhindert, und es wird eine sich aus diesen Defekten ergebende Verfärbung von Anzeigebildern verhindert.
  • Die Halbleiterschicht im Schaltelementbereich kann durch ein Verfahren mit sequenzieller, lateraler Erstarrung (SLS) kristallisiert werden, wobei der Laserstrahl eine Energiedichte aufweist, die einem Bereich mit völligem Aufschmelzen von Silicium entspricht. Außerdem kann eine Maske zum Herstellen eines Treiberbereichs unter Verwendung der konvexen Ausrichtungsmarkierungen so ausgerichtet werden, dass sie einem Treiberbereich um die Pixelbereiche herum entspricht. Die Halbleiterschicht im Treiberbereich kann durch Einstrahlen eines Laserstrahls durch diese Maske hindurch kristallisiert werden. Da die Halbleiterschicht im Treiberbereich unter Verwendung der konvexen Ausrichtungsmarkierungen als Bezugsposition kristallisiert wird, wird die Position der Korngrenze auf einfache Weise kontrolliert. Im Ergebnis sind die Eigenschaften von Schaltelementen in einer Treiberschaltung sowie die Treiberschaltung stark verbessert.
  • In ST5 wird dann die Halbleiterschicht mit dem polykristallinen Silicium, wie oben erörtert, so strukturiert, dass sie eine Halbleiterschicht (aktive Schicht) für ein Schaltelement ist, was durch einen Fotolithografieprozess unter Verwendung derselben konvexen Ausrichtungsmarkierungen als Foto-Ausrichtungsmarkierungen erfolgt. Zum Fotolithografieprozess gehört das Herstellen einer Fotoresist(PR)schicht auf der Halbleiterschicht, das Herstellen eines PR-Musters durch Belichten und Entwickeln der PR-Schicht sowie ein Strukturieren der Halbleiterschicht auf dem Substrat unter Verwendung des PR-Musters als Ätzmaske. In einem Belichtungsschritt wird eine Maske zum Strukturieren der Halbleiterschicht unter Verwendung der konvexen Ausrichtungsmarkierungen ausgerichtet. Demgemäß ist keine zusätzliche oder gesonderte Ausrichtungsmarkierung zum Strukturieren der Halbleiterschicht zum Ausbilden der aktiven Schichte eines Schaltelements erforderlich, und der gesamte Prozess zum Herstellen von Schaltelementen und eines Flüssigkristalldisplays ist vereinfacht.
  • Die 15 ist ein schematische Schnittansicht, die ein Schaltelement mit dem polykristallinen Silicium der Erfindung gemäß einer Ausführungsform derselben zeigt.
  • In der 15 wird eine Pufferschicht 612 auf einem Substrat 610 hergestellt, und auf dieser Pufferschicht 612 wird eine Halbleiterschicht (aktive Schicht) 614 aus polykristallinem Silicium hergestellt. Die Halbleiterschicht 614 aus polykristallinem Silicium kann unter Verwendung der oben erörterten Kristallisations- und Strukturierverfahren hergestellt werden, und sie verfügt über einen Kanalbereich VII sowie einen Source- und einen Drainbereich VIII und IX zu beiden Seiten desselben. Auf der Halbleiterschicht 614 wird im Kanalbereich VII eine Gateisolierschicht 616 hergestellt, auf der eine Gateelektrode 618 hergestellt wird. Auf der Gateelektrode 618 und der Pufferschicht 612 wird eine Zwischenschicht-Isolierschicht 624 hergestellt. Diese Zwischenschicht-Isolierschicht 624 enthält erste und zweite Kontaktlöcher 620 und 622. Die ersten und zweiten Kontaktlöcher 620 und 622 legen die Halbleiterschicht 614 im Source- bzw. Drainbereich VIII bzw. IX frei. Auf der Zwischenschicht-Isolierschicht 624 werden eine Source- und eine Drainelektrode 626 und 628 hergestellt. Die Sourceelektrode 626 ist durch das erste Kontaktloch 620 elektrisch mit der Halbleiterschicht 614 im Sourcebereich VIII verbunden, und die Drainelektrode 628 ist durch das zweite Kontaktloch 622 elektrisch mit der Halbleiterschicht 614 im Drainbereich IX verbunden. Auf der Source- und der Drainelektrode 626 und 628 wird eine Passivierungsschicht 630 hergestellt. Die Halbleiterschicht 614 im Source- und im Drainbereich VIII und IX wird mit Fremdstoffen vom n(Negativ)-Typ oder vom p(Positiv)-Typ dotiert.
  • Wie oben angegeben, kann die Halbleiterschicht 614 unter Verwendung des oben erörterten Kristallisationsprozesses gemäß den verschiedenen Ausführungsformen der Erfindung hergestellt werden. Z.B. kann für die Halbleiterschicht 614 mittels eines Verfahrens mit sequenzieller, lateraler Erstarrung (SLS) einkristallines Silicium verwendet werden. Die Halbleiterschicht 614, die Gateelektrode 618, die Sourceelektrode 626 und die Drainelektrode 628 bilden ein Schaltelement T, wie einen Dünnschichttransistor TFT.
  • Bei der Erfindung ist, da eine Halbleiterschicht selektiv unter Verwendung konvexer Ausrichtungsmarkierungen kristallisiert wird, die Gleichmäßigkeit der Kristallisationseigenschaften verbessert, und die Position der Korngrenzen wird auf genaue und einfache Weise kontrolliert. Im Ergebnis sind die Ansteuereigenschaften einer Treiberschaltung aufgrund der einfachen Positionskontrollierbarkeit der Korngrenzen einer Halbleiterschicht verbessert, und die Anzeigequalität einer Anzeigevorrichtung unter Verwendung der Halbleiterschicht ist aufgrund der selektiven Kristallisation verbessert. Darüber hinaus können, da konvexe Ausrichtungsmarkierungen Stufen gegenüber dem Substrat oder der Pufferschicht aufweisen, dieselben konvexen Ausrichtungsmarkierungen sowohl für den Kristallisationsprozess als auch einen Fotolithografieprozess einer Halbleiterschicht, insbesondere bei einer Belichtungsvorrichtung, verwendet werden. Demgemäß sind keine zusätzlichen oder gesonderten Ausrichtungsmarkierungen für den Fotolithografieprozess erforderlich, und der gesamte Prozess zum Herstellen eines Schaltelements wie eines TFT ist vereinfacht.
  • Das vorliegende Verfahren zum Herstellen von Pixelbereichen, Schaltelementen und Treiberbereichen wird dazu verwendet, eine Flüssigkristalldisplay-Tafel/Vorrichtung oder andere geeignete Vorrichtungen herzustellen.
  • Während die Erfindung unter Bezugnahme auf eine veranschaulichte Ausführungsform derselben speziell dargestellt und beschrieben wurde, erkennt es der Fachmann, dass die vorstehenden und andere Änderungen hinsichtlich der Form und Einzelheiten daran vorgenommen werden können, ohne vom Grundgedanken und Schutzumfang der Erfindung abzuweichen.

Claims (65)

  1. Verfahren zum Herstellen polykristallinen Siliciums, umfassend: – Herstellen einer Halbleiterschicht aus amorphem Silicium auf einem Substrat mit einem ersten Bereich (I) und einem diesen umgebenden zweiten Bereich (II); – Herstellen mehrerer flacher Ausrichtungsmarkierungen im zweiten Bereich (II) unter Verwendung einer ersten Maske; – Herstellen mehrerer konvexer Ausrichtungsmarkierungen aus den mehreren flachen Ausrichtungsmarkierungen und – Kristallisieren der Halbleiterschicht im ersten Bereich (I) unter Verwendung einer zweiten Maske und unter Verwendung der mehreren konvexen Ausrichtungsmarkierungen.
  2. Verfahren nach Anspruch 1, bei dem der Schritt des Herstellens der mehreren konvexen Ausrichtungsmarkierungen Folgendes aufweist: – selektives Entfernen von Abschnitten der Halbleiterschicht im zweiten Bereich, die die mehreren flachen Ausrichtungsmarkierungen umgeben, wobei die mehreren konvexen Ausrichtungsmarkierungen Stufen gegenüber dem Substrat aufweisen.
  3. Verfahren nach Anspruch 1, bei dem die erste Maske mehrere transmissive Gebiete enthält, die voneinander beabstandet sind, wobei jedes transmissive Gebiet Rechteckform aufweist.
  4. Verfahren nach Anspruch 1, bei dem der Schritt des Herstellens der mehreren flachen Ausrichtungsmarkierungen Folgendes aufweist: – Anordnen der ersten Maske auf der Halbleiterschicht und – Einstrahlen eines Laserstrahls auf die Halbleiterschicht durch die erste Maske hindurch, um selektiv Abschnitte der Halbleiterschicht zu kristallisieren, die mehreren der transmissiven Abschnitte der ersten Maske entsprechen.
  5. Verfahren nach Anspruch 4, bei dem der Bestrahlungsschritt die mehreren flachen Ausrichtungsmarkierungen aus polykristallinem Silicium erzeugt.
  6. Verfahren nach Anspruch 1, bei dem die mehreren flachen Ausrichtungsmarkierungen aus polykristallinem Silicium hergestellt werden und der Schritt des Herstellens der mehreren konvexen Ausrichtungsmarkierungen Folgendes aufweist: – Eintauchen eines Abschnitts des Substrats mit den flachen Ausrichtungsmarkierungen in ein Trockenätzmittel mit Ätzselektivität für polykristallines Silicium gegenüber amorphem Silicium.
  7. Verfahren nach Anspruch 6, bei dem der Eintauchschritt Abschnitte der Halbleiterschicht um die mehreren flachen Ausrichtungsmarkierungen herum entfernt, um diese mehreren flachen Ausrichtungsmarkierungen in die mehreren konvexen Ausrichtungsmarkierungen zu wandeln.
  8. Verfahren nach Anspruch 7, bei dem das Trockenätzmittel Fluorwasserstoffsäure (HF) und Kaliumdichromat (K2Cr2O7) mit einem Verhältnis HF:K2Cr2O7 von ungefähr 2:1 enthält.
  9. Verfahren nach Anspruch 7, bei dem das Trockenätzmittel eine Molekonzentration von ungefähr 1,5M (mole/l) aufweist.
  10. Verfahren nach Anspruch 6, ferner umfassend: – Reinigen der Halbleiterschicht unter Verwendung von Fluorwasserstoffsäure (HF).
  11. Verfahren nach Anspruch 1, bei dem die mehreren flachen Ausrichtungsmarkierungen in vier Ecken des Substrats hergestellt werden.
  12. Verfahren nach Anspruch 1, bei dem die zweite Maske einen ersten Maskenbereich mit einem einen Laserstrahl ausblendenden Abschnitt und einen zweiten Maskenbereich mit mehreren Schlitzen aufweist.
  13. Verfahren nach Anspruch 12, bei dem die mehreren Schlitze entlang einer Richtung angeordnet sind.
  14. Verfahren nach Anspruch 12, bei dem zu den mehreren Schlitzen erste Schlitze und zweite Schlitze, die abwechselnd zu den ersten Schlitzen vorliegen, gehören.
  15. Verfahren nach Anspruch 12, bei dem der zweite Maskenbereich in einer Ecke des ersten Maskenbereichs vorhanden ist.
  16. Verfahren nach Anspruch 12, bei dem beim Kristallisationsschritt Abschnitte der Halbleiterschicht, die den mehreren Schlitzen in der zweiten Maske entsprechen, dadurch selektiv kristallisiert werden, dass ein Laserstrahl durch die zweite Maske hindurch auf die Halbleiterschicht gestrahlt wird.
  17. Verfahren nach Anspruch 1, bei dem der erste Bereich des Substrats Pixelbereiche und einen diese umgebenden Treiberbereich enthält.
  18. Verfahren nach Anspruch 17, ferner umfassend: – Kristallisieren der Halbleiterschicht im Treiberbereich durch Ausrichten einer dritten Maske in Bezug auf die mehreren konvexen Ausrichtungsmarkierungen.
  19. Verfahren nach Anspruch 18, bei dem die dritte Maske mehrere voneinander beabstandete Schlitze aufweist.
  20. Verfahren nach Anspruch 1, ferner umfassend: – Strukturieren der Halbleiterschicht, nach dem Kristallisationsschritt, mittels eines Fotolithografieprozesses unter Verwendung eines Fotoresists.
  21. Verfahren nach Anspruch 20, bei dem der Fotolithografieprozess Folgendes umfasst: – Ausrichten einer vierten Maske in Bezug auf die mehreren konvexen Ausrichtungsmarkierungen; – Belichten des Fotoresists durch die vierte Maske; – Entwickeln des Fotoresists, um ein Fotoresistmuster auszubilden; und – Ätzen der Halbleiterschicht unter Verwendung des Fotoresistmusters als Ätzmaske.
  22. Verfahren nach Anspruch 1, bei dem der Kristallisationsschritt Folgendes aufweist: – Ausrichten der zweiten Maske in Bezug auf die mehreren konvexen Ausrichtungsmarkierungen; und dann – Einstrahlen eines Laserstrahls auf die Halbleiterschicht durch die zweite Maske hindurch.
  23. Verfahren zum Herstellen einer Ausrichtungsmarkierung, die bei einem Kristallisationsprozess für amorphes Silicium verwendbar ist, umfassend: – Herstellen einer Halbleiterschicht aus amorphem Silicium auf einem Substrat; – Kristallisieren von Eckabschnitten der Halbleiterschicht zum Herstellen mehrerer flacher Ausrichtungsmarkierungen; und – Eintauchen der Eckabschnitte der Halbleiterschicht in ein Ätzmittel mit Ätzselektivität für polykristallines Silicium gegenüber amorphem Silicium, um mehrere Ausrichtungsmarkierungsmuster mit einer Steigung gegenüber dem Substrat herzustellen.
  24. Verfahren nach Anspruch 23, bei dem die mehreren flachen Ausrichtungsmarkierungen in vier Ecken des Substrats angeordnet werden.
  25. Verfahren nach Anspruch 23, bei dem das Trockenätzmittel Fluorwasserstoffsäure (HF) und Kaliumdichromat (K2Cr2O7) mit einem Verhältnis HF:K2Cr2O7 von ungefähr 2:1 enthält.
  26. Verfahren nach Anspruch 23, bei dem das Trockenätzmittel eine Molekonzentration von ungefähr 1,5M (mole/l) aufweist.
  27. Verfahren nach Anspruch 23, ferner umfassend: – Reinigen der Halbleiterschicht unter Verwendung von Fluorwasserstoffsäure (HF).
  28. Verfahren zum Herstellen eines Schaltelements, umfassend: – Herstellen einer Halbleiterschicht aus amorphem Silicium auf einem Substrat mit einem ersten Bereich und einem diesen umgebenden zweiten Bereich; – Herstellen mehrerer flacher Ausrichtungsmarkierungen im zweiten Bereich unter Verwendung einer ersten Maske; – Herstellen mehrerer Ausrichtungsmarkierungsmuster aus den mehreren flachen Ausrichtungsmarkierungen, wobei die mehreren Ausrichtungsmarkierungsmuster eine Steigung gegenüber dem Substrat aufweisen; – Kristallisieren der Halbleiterschicht im ersten Bereich durch Ausrichten einer zweiten Maske in Bezug auf die mehreren Ausrichtungsmarkierungsmuster; und – selektives Entfernen der Halbleiterschicht zum Herstellen einer aktiven Schicht mit einem Kanalbereich sowie einem Source- und einem Drainbereich an den Seiten desselben.
  29. Verfahren nach Anspruch 28, ferner umfassend: – Herstellen einer Gateisolierschicht auf der aktiven Schicht; – Herstellen einer Gateelektrode auf der Gateisolierschicht; – Herstellen einer Zwischenschicht-Isolierschicht auf der Gateelektrode, wobei die Zwischenschicht-Isolierschicht über ein erstes, den Sourcebereich freilegendes Kontaktloch sowie ein zweites, den Drainbereich freilegendes Kontaktloch verfügt; und – Herstellen einer Source- und einer Drainelektrode auf der Zwischenschicht-Isolierschicht, wobei die Sourceelektrode durch das erste Kontaktloch mit dem Sourcebereich verbunden ist und die Drainelektrode durch das zweite Kontaktloch mit dem Drainbereich verbunden ist.
  30. Verfahren nach Anspruch 28, ferner umfassend: – Herstellen einer Pufferschicht zwischen dem Substrat und der Halbleiterschicht.
  31. Verfahren nach Anspruch 29, ferner umfassend: – Herstellen einer Passivierungsschicht auf der Source- und der Drainelektrode.
  32. Verfahren nach Anspruch 28, bei dem der Source- und der Drainbereich mit Fremdstoffen vom n(Negativ)-Typ oder vom p(Positiv)-Typ dotiert werden.
  33. Verfahren nach Anspruch 29, bei dem die aktive Schicht, die Gateelektrode, die Sourceelektrode und die Drainelektrode einen Dünnschichttransistor bilden.
  34. Schaltbauteil mit: – einem Substrat mit einem ersten Bereich und einem diesen umgebenden zweiten Bereich; – mehreren Ausrichtungsmarkierungsmustern aus polykristallinem Silicium auf dem Substrat im zweiten Bereich, wobei diese mehreren konvexen Ausrichtungsmarkierungen eine Steigung gegenüber dem Substrat aufweisen; – einer aktiven Schicht aus polykristallinem Silicium auf dem Substrat im ersten Bereich, die über einen Kanalbereich sowie einen Source- und einen Drainbereich an den Seiten desselben verfügt; – einer Gateisolierschicht auf der aktiven Schicht; – einer Gateelektrode auf der Gateisolierschicht; – einer Zwischenschicht-Isolierschicht auf der Gateelektrode, wobei diese Zwischenschicht-Isolierschicht ein erstes, den Sourcebereich freilegendes Kontaktloch und ein zweites, den Drainbereich freilegendes Kontaktloch aufweist; und – einer Source- und einer Drainelektrode auf der Zwischenschicht-Isolierschicht, wobei die Sourceelektrode durch das erste Kontaktloch mit dem Sourcebereich verbunden ist und die Drainelektrode durch das zweite Kontaktloch mit dem Drainbereich verbunden ist.
  35. Schaltbauteil nach Anspruch 34, bei dem die Kristallinität der aktiven Schicht von der der mehreren Ausrichtungsmarkierungsmuster verschieden ist.
  36. Schaltbauteil nach Anspruch 34, bei dem die Position der aktiven Schicht unter Verwendung der mehreren Ausrichtungsmarkierungsmuster als Bezugsposition bestimmt ist.
  37. Schaltbauteil nach Anspruch 34, ferner mit: – einer Pufferschicht zwischen dem Substrat und der aktiven Schicht.
  38. Schaltbauteil nach Anspruch 34, ferner mit: – einer Passivierungsschicht auf der Source- und der Drainelektrode.
  39. Schaltbauteil nach Anspruch 34, bei dem der Source- und der Drainbereich mit Fremdstoffen vom n(Negativ)-Typ oder vom p(Positiv)-Typ dotiert sind.
  40. Schaltbauteil nach Anspruch 34, bei dem die aktive Schicht, die Gateelektrode, die Sourceelektrode und die Drainelektrode einen Dünnschichttransistor bilden.
  41. Displaystruktur mit: – einem Substrat mit einem Anzeigebereich und einem Randbereich; – mehreren Ausrichtungsmarkierungen in Ecken im Randbereich; – mehreren Pixelbereichen im Anzeigebereich und – mehreren Schaltelementbereichen, von denen jeweils einer in einem der Pixelbereiche vorhanden ist.
  42. Struktur nach Anspruch 41, bei dem die Ausrichtungsmarkierungen mit ungebenden Oberflächen des Substrats fluchten.
  43. Struktur nach Anspruch 41, bei dem die Ausrichtungsmarkierungen von umgebenden Oberflächen des Substrats hochstehen.
  44. Verfahren zum Herstellen polykristallinen Siliciums, umfassend: – Herstellen einer Halbleiterschicht (114) mit ersten Abschnitten (114a) und zweiten Abschnitten (114b) aus amorphem Silicium auf einem Substrat (110) mit einem ersten Bereich (I) und einem an diesen angrenzenden zweiten Bereich (II); – Herstellen mehrerer flacher Ausrichtungsmarkierungen (116) in den ersten Abschnitten (114a) der Halbleiterschicht (114) im zweiten Bereich (II) des Substrats (110) unter Verwendung einer ersten Maske (410); – Herstellen mehrerer Ausrichtungsmarkierungsmuster (216) in den ersten Abschnitten (114a) der Halbleiterschicht (114); und – Ausrichten der mehreren Ausrichtungsmarkierungsmuster (216) und Kristallisieren der ersten Abschnitte (118) der Halbleiterschicht (114) im ersten Bereich (I) des Substrats (110) unter Verwendung einer zweiten Maske (450).
  45. Verfahren nach Anspruch 44, bei dem der Schritt des Herstellens der mehreren Ausrichtungsmarkierungsmuster Folgendes aufweist: – selektives Entfernen der zweiten Abschnitte der Halbleiterschicht im ersten Bereich des Substrats, die angrenzend an die mehreren Ausrichtungsmarkierungsmuster liegen, wobei die mehreren Ausrichtungsmarkierungsmuster eine Steigung gegenüber dem Substrat aufweisen.
  46. Verfahren nach Anspruch 44, bei dem die Maske mehrere transmissive Gebiete aufweist, die voneinander beabstandet sind und jeweils quadratische Form aufweisen.
  47. Verfahren nach Anspruch 44, bei dem der Schritt zum Herstellen der mehreren flachen Ausrichtungsmarkierungen Folgendes aufweist: – Anordnen der ersten Maske über der Halbleiterschicht und – Einstrahlen eines Laserstrahls auf die Halbleiterschicht mit den ersten Abschnitten und den zweiten Abschnitten durch die erste Maske, um die ersten Abschnitte der Halbleiterschicht, entsprechend mehreren transmissiven Abschnitten der ersten Maske, selektiv zu kristallisieren.
  48. Verfahren nach Anspruch 47, bei dem durch den Einstrahlungsschritt die mehreren flachen Ausrichtungsmarkierungen aus polykristallinem Silicium, kristallinem Silicium oder einfachem Silicium erzeugt werden und die zweiten Abschnitte er Halbleiterschicht aus amorphem Silicium erzeugt werden.
  49. Verfahren nach Anspruch 48, bei dem die mehreren flachen Ausrichtungsmarkierungen aus polykristallinem Silicium hergestellt werden und der Schritt des Herstellens der mehreren Ausrichtungsmarkierungsmuster Folgendes aufweist: – Eintauchen des ersten Bereichs des Substrats mit den flachen Ausrichtungsmarkierungen in ein Ätzmittel mit selektiver Ätzrate zwischen polykristallinem und amorphem Silicium.
  50. Verfahren nach Anspruch 49, bei dem durch den Eintauchschritt die Abschnitte der Halbleiterschicht aus amorphem Silicium um die mehreren flachen Ausrichtungsmarkierungen herum entfernt werden, um diese in die mehreren Ausrichtungsmarkierungsmuster zu wandeln.
  51. Verfahren nach Anspruch 49, bei dem das Trockenätzmittel Fluorwasserstoffsäure (HF) und Kaliumdichromat (K2Cr2O7) mit einem Verhältnis HF:K2Cr2O7 von ungefähr 2:1 enthält.
  52. Verfahren nach Anspruch 49, bei dem das Trockenätzmittel eine Molekonzentration von ungefähr 1,5M (mole/l) aufweist.
  53. Verfahren nach Anspruch 49, ferner umfassend: – Reinigen der Halbleiterschicht unter Verwendung von Fluorwasserstoffsäure (HF).
  54. Verfahren nach Anspruch 44, bei dem die mehreren flachen Ausrichtungsmarkierungen in vier Ecken des Substrats hergestellt werden.
  55. Verfahren nach Anspruch 44, bei dem die zweite Maske einen ersten Maskenbereich mit einem einen Laserstrahl ausblendenden Abschnitt und einen zweiten Maskenbereich mit mehreren Schlitzen aufweist.
  56. Verfahren nach Anspruch 55, bei dem die mehreren Schlitze entlang einer Richtung angeordnet sind.
  57. Verfahren nach Anspruch 55, bei dem zu den mehreren Schlitzen erste Schlitze und zweite Schlitze, die abwechselnd zu den ersten Schlitzen vorliegen, gehören.
  58. Verfahren nach Anspruch 55, bei dem der zweite Maskenbereich in einer Ecke des ersten Maskenbereichs vorhanden ist.
  59. Verfahren nach Anspruch 55, bei dem beim Kristallisationsschritt Abschnitte der Halbleiterschicht, die den mehreren Schlitzen in der zweiten Maske entsprechen, dadurch selektiv kristallisiert werden, dass ein Laserstrahl durch die zweite Maske hindurch auf die Halbleiterschicht gestrahlt wird.
  60. Verfahren nach Anspruch 44, bei dem der erste Bereich des Substrats Pixelbereiche und einen diese umgebenden Treiberbereich enthält.
  61. Verfahren nach Anspruch 60, ferner umfassend: – Kristallisieren der Halbleiterschicht im Treiberbereich durch Ausrichten einer dritten Maske in Bezug auf die mehreren konvexen Ausrichtungsmarkierungen.
  62. Verfahren nach Anspruch 61, bei dem die dritte Maske mehrere voneinander beabstandete Schlitze aufweist.
  63. Verfahren nach Anspruch 44, ferner umfassend: – Strukturieren der Halbleiterschicht, nach dem Kristallisationsschritt, mittels eines Fotolithografieprozesses unter Verwendung eines Fotoresists.
  64. Verfahren nach Anspruch 63, bei dem der Fotolithografieprozess Folgendes umfasst: – Ausrichten einer vierten Maske in Bezug auf die mehreren konvexen Ausrichtungsmarkierungen; – Belichten des Fotoresists durch die vierte Maske; – Entwickeln des Fotoresists, um ein Fotoresistmuster auszubilden; und – Ätzen der Halbleiterschicht unter Verwendung des Fotoresistmusters als Ätzmaske.
  65. Verfahren nach Anspruch 64, bei dem der Kristallisationsschritt Folgendes aufweist: – Ausrichten der zweiten Maske in Bezug auf die mehreren konvexen Ausrichtungsmarkierungen; und dann – Einstrahlen eines Laserstrahls auf die Halbleiterschicht durch die zweite Maske hindurch.
DE102004024924A 2003-05-20 2004-05-19 Verfahren zum Herstellen polykristallinen Siliciums, Verfahren zum Herstellen einer Ausrichtungsmarkierung, sowie Verfahren zum Herstellen eines Schaltelements Active DE102004024924B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0031810A KR100519948B1 (ko) 2003-05-20 2003-05-20 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자
KR10-2003-0031810 2003-05-20
KRP2003/0031810 2003-05-20

Publications (2)

Publication Number Publication Date
DE102004024924A1 true DE102004024924A1 (de) 2005-03-03
DE102004024924B4 DE102004024924B4 (de) 2007-12-13

Family

ID=36582874

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102004024924A Active DE102004024924B4 (de) 2003-05-20 2004-05-19 Verfahren zum Herstellen polykristallinen Siliciums, Verfahren zum Herstellen einer Ausrichtungsmarkierung, sowie Verfahren zum Herstellen eines Schaltelements
DE102004064099.8A Active DE102004064099B4 (de) 2003-05-20 2004-05-19 Schaltbauteil und Displaystruktur unter Verwendung polykristallinen Siliciums

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102004064099.8A Active DE102004064099B4 (de) 2003-05-20 2004-05-19 Schaltbauteil und Displaystruktur unter Verwendung polykristallinen Siliciums

Country Status (6)

Country Link
US (2) US7180198B2 (de)
JP (1) JP4336246B2 (de)
KR (1) KR100519948B1 (de)
CN (1) CN1327484C (de)
DE (2) DE102004024924B4 (de)
GB (4) GB2421851B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
JP2004265897A (ja) * 2003-01-20 2004-09-24 Sharp Corp 結晶化半導体素子およびその製造方法ならびに結晶化装置
KR100519948B1 (ko) * 2003-05-20 2005-10-10 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
KR100531416B1 (ko) * 2003-09-17 2005-11-29 엘지.필립스 엘시디 주식회사 Ｓｌｓ 장비 및 이를 이용한 실리콘 결정화 방법
KR101026935B1 (ko) * 2003-12-10 2011-04-04 엘지디스플레이 주식회사 디스펜서 정렬장치 및 그 방법
US8901268B2 (en) * 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
KR100719682B1 (ko) * 2005-04-06 2007-05-17 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR101368570B1 (ko) * 2005-08-16 2014-02-27 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막의 고수율 결정화
US7232969B1 (en) * 2006-04-06 2007-06-19 Speed Tech Corp. Keypad
KR101255508B1 (ko) * 2006-06-30 2013-04-16 엘지디스플레이 주식회사 플렉서블 디스플레이 및 이의 얼라인 키의 제조 방법
KR101289066B1 (ko) * 2006-06-30 2013-07-22 엘지디스플레이 주식회사 결정화방법 및 결정화 마스크 제작방법
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
EP2387081B1 (de) * 2010-05-11 2015-09-30 Samsung Electronics Co., Ltd. Lichtemittierende Halbleitervorrichtung und Verfahren zu ihrer Herstellung
KR101698511B1 (ko) * 2010-07-27 2017-01-23 삼성디스플레이 주식회사 표시 장치 제조 방법
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
CN103904125A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN109881250A (zh) * 2014-05-09 2019-06-14 中国科学院宁波材料技术与工程研究所 一种单晶硅倒金字塔阵列结构绒面及其制备方法和应用
US10544329B2 (en) 2015-04-13 2020-01-28 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
KR102636736B1 (ko) 2016-09-08 2024-02-15 삼성디스플레이 주식회사 표시 장치
JP2019061130A (ja) * 2017-09-27 2019-04-18 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
JP2021192396A (ja) * 2018-09-14 2021-12-16 キオクシア株式会社 集積回路装置及び集積回路装置の製造方法
CN112885924A (zh) * 2021-02-05 2021-06-01 泰州隆基乐叶光伏科技有限公司 一种太阳能电池及其制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5413958A (en) * 1992-11-16 1995-05-09 Tokyo Electron Limited Method for manufacturing a liquid crystal display substrate
TW272319B (de) * 1993-12-20 1996-03-11 Sharp Kk
TW279275B (de) * 1993-12-27 1996-06-21 Sharp Kk
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
CA2256699C (en) 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
AU1174599A (en) * 1997-11-20 1999-06-15 Nikon Corporation Mark detection method and mark position sensor
JP3169068B2 (ja) * 1997-12-04 2001-05-21 日本電気株式会社 電子線露光方法及び半導体ウエハ
KR100288772B1 (ko) * 1998-11-12 2001-05-02 윤종용 액정 표시 장치 및 그 제조 방법
JP4232997B2 (ja) * 1999-03-31 2009-03-04 本田技研工業株式会社 自動二輪車の操舵装置
JP2000349290A (ja) * 1999-06-01 2000-12-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2001083521A (ja) * 1999-09-16 2001-03-30 Toshiba Corp 液晶表示装置
JP2001148480A (ja) * 1999-11-18 2001-05-29 Nec Corp 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法
EP1122561A1 (de) * 2000-02-03 2001-08-08 Corning Incorporated Genaues Ausrichtungsverfahren optischer Bauelemente auf einer dicken Kladdingschicht
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6833883B2 (en) * 2001-02-13 2004-12-21 Lg. Philips Lcd Co., Ltd. Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
KR100808466B1 (ko) * 2001-07-30 2008-03-03 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
GB2379412A (en) * 2001-09-10 2003-03-12 Seiko Epson Corp Deposition of soluble materials
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6727125B2 (en) * 2002-04-17 2004-04-27 Sharp Laboratories Of America, Inc. Multi-pattern shadow mask system and method for laser annealing
JP2004055771A (ja) * 2002-07-18 2004-02-19 Nec Lcd Technologies Ltd 半導体薄膜の製造方法及びレーザ照射装置
US7433303B2 (en) * 2002-08-02 2008-10-07 Null Networks Llc Preemptive network traffic control for regional and wide area networks
TWI227913B (en) * 2003-05-02 2005-02-11 Au Optronics Corp Method of fabricating polysilicon film by excimer laser crystallization process
KR100519948B1 (ko) * 2003-05-20 2005-10-10 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자

Also Published As

Publication number Publication date
GB2421851B (en) 2006-12-13
GB2421634A (en) 2006-06-28
CN1574225A (zh) 2005-02-02
GB2421851A (en) 2006-07-05
JP2004349699A (ja) 2004-12-09
GB2403065A (en) 2004-12-22
DE102004024924B4 (de) 2007-12-13
DE102004064099B4 (de) 2016-01-07
US20040235279A1 (en) 2004-11-25
KR20040099735A (ko) 2004-12-02
GB0525649D0 (en) 2006-01-25
GB0525651D0 (en) 2006-01-25
GB0525655D0 (en) 2006-01-25
GB0410865D0 (en) 2004-06-16
GB2421634B (en) 2006-12-27
GB2421850B (en) 2006-10-25
US7326598B2 (en) 2008-02-05
US20060125120A1 (en) 2006-06-15
US7180198B2 (en) 2007-02-20
JP4336246B2 (ja) 2009-09-30
GB2421850A (en) 2006-07-05
CN1327484C (zh) 2007-07-18
KR100519948B1 (ko) 2005-10-10
GB2403065B (en) 2006-07-12

Similar Documents

Publication Publication Date Title
DE102004024924B4 (de) Verfahren zum Herstellen polykristallinen Siliciums, Verfahren zum Herstellen einer Ausrichtungsmarkierung, sowie Verfahren zum Herstellen eines Schaltelements
DE4344897B4 (de) Verfahren zur Herstellung von Dünnfilmtransistoren
DE102005030339B4 (de) Verfahren zum Herstellen eines Farbfilter-Arraysubstrats
DE3325134C2 (de)
DE102006061869B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE69633378T2 (de) Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung
DE102004031441B4 (de) Verfahren zum Herstellen einer Schicht aus kristallinem Silicium, Verfahren zum Herstellen einer aktiven Schicht aus einer solchen Schicht, Verfahren zum Herstellen eines Schaltelements aus einer solchen aktiven Schicht sowie Schaltelement mit einer Schicht aus kristallinem Silicium
DE102013111753B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE102008050200B4 (de) Flüssigkristallanzeige und Verfahren zum Herstellen derselben
DE102004061596B4 (de) Lasermaske und Kristallisationsverfahren unter Verwendung derselben
DE602005003087T2 (de) Verfahren zur Herstellung einer Flüssigkristallanzeige und Maske zur Verwendung darin
DE102009052788B4 (de) Elektrophoretische Anzeigevorrichtung und Verfahren zum Herstellen derselben
DE19651590B4 (de) Verfahren zur Ausbildung eines Dünnschichttransistors
DE4440230A1 (de) Verfahren zur Ausbildung feiner Halbleitervorrichtungsmuster
DE19913920A1 (de) Ansteuerschaltung einer Halbleiteranzeigevorrichtung und Halbleiteranzeigevorrichtung
DE10297732T5 (de) Mehrdomänen-Flüssigkristallanzeige und ein Dünnfilmtransistorsubstrat derselben
DE102006060734A1 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE102004027152B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung, welche Dünnschichttransistoren mit polykristallinem Silizium aufweist
DE102017101511B4 (de) Verfahren zur Herstellung eines Matrixsubstrats, Matrixsubstrat, Anzeigefeld und Anzeigevorrichtung
DE3538065A1 (de) Fluessigkristall-anzeigeeinrichtung und verfahren zu ihrer herstellung
KR100486026B1 (ko) 평판 디스플레이소자용 어레이 기판의 결정화 방법
DE102008001264A1 (de) Lithographie-Blendenlinsen, Beleuchtungssysteme und Verfahren
DE69913314T2 (de) Herstellung elektronischer bauelemente mit dünnschichtschaltkreiselementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/20 AFI20051017BHDE

8369 Partition in:

Ref document number: 102004064099

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 102004064099

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

8328 Change in the person/name/address of the agent

Representative=s name: TER MEER STEINMEISTER & PARTNER GBR PATENTANWAELTE