DE102004010706A1 - Selbsttrimmender Spannungsgenerator - Google Patents

Selbsttrimmender Spannungsgenerator Download PDF

Info

Publication number
DE102004010706A1
DE102004010706A1 DE102004010706A DE102004010706A DE102004010706A1 DE 102004010706 A1 DE102004010706 A1 DE 102004010706A1 DE 102004010706 A DE102004010706 A DE 102004010706A DE 102004010706 A DE102004010706 A DE 102004010706A DE 102004010706 A1 DE102004010706 A1 DE 102004010706A1
Authority
DE
Germany
Prior art keywords
voltage
integrated circuit
internal
voltages
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004010706A
Other languages
English (en)
Inventor
Gunther Dr. Lehmann
Gerd Dr. Frankowsky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102004010706A1 publication Critical patent/DE102004010706A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004Voltage

Abstract

Es werden integrierte Schaltungschips beschrieben, die zu einer Selbstjustierung einer internen Spannung des integrierten Schaltungschips fähig sind, sowie Verfahren zur Justierung der internen Spannung eines integrierten Schaltungschips. Die Verfahren umfassen das Vergleichen einer intern erzeugten Spannung mit einer externen Sollspannung.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Anordnung zum Trimmen der durch eine integrierte Schaltung erzeugten internen Spannungen.
  • Moderne integrierte Schaltungschips, wie zum Beispiel DRAM-Chips (Dynamischer Speicher mit wahlfreiem Zugriff) weisen viele verschiedene Spannungen auf, die durch mehrere Generatoren auf dem Chip erzeugt werden müssen. Jeder der Generatoren wird so hergestellt, dass er der integrierten Schaltung eine spezifische Spannung zuführt. Aufgrund von Schwankungen in dem Herstellungsprozess kann die von jedem Generator bereitgestellte tatsächliche Spannung jedoch anfänglich außerhalb eines akzeptablen Bereichs variieren. Um diese Schwankungen zu korrigieren, werden die Spannungsgeneratoren auf integrierten Schaltungen häufig getrimmt, um eine interne Spannung innerhalb des akzeptablen Bereichs bereitzustellen.
  • 1 zeigt ein herkömmliches Verfahren zum Trimmen der Spannung eines Spannungsgenerators auf einem integrierten Schaltungschip 100. Der integrierte Schaltungschip 100 enthält einen Spannungsgenerator 102, eine Steuerung für einen Prüfmodus 104 und einen Anschluss für ein Prüfgerät 106. Der Spannungsgenerator 102 erzeugt aus einer externen Spannung 110 eine interne Spannung 108. Der Spannungsgenerator kann zum Beispiel einen Spannungsteiler oder eine Spannungspumpe enthalten, der bzw. die eine interne Spannung 108 erzeugt, die kleiner oder größer als die externe Spannung 110 ist. Die interne Spannung 108 kann über eine elektrische Verbindung 112 einer integrierten Schaltung zugeführt werden. Die integrierte Schaltung kann zum Beispiel ein Speicherfeld enthalten. Die interne Spannung 108 wird außerdem über eine elektrische Verbindung 114 dem Anschluss für das Prüfgerät 106 zugeführt.
  • Um die interne Spannung zu trimmen, wird die interne Spannung 108 einem externen Prüfgerät 118 zugeführt, indem zwischen dem externen Prüfgerät 118 und dem Anschluss für das Prüfgerät 106 eine elektrische Verbindung 116 hergestellt wird. Das externe Prüfgerät 118 bestimmt den Wert der internen Spannung 108. Wenn die interne Spannung 108 getrimmt werden muss, sendet das externe Prüfgerät 118 ein Prüfsignal 120 zu der Steuerung für den Prüfmodus 104. Die Steuerung für den Prüfmodus 104 übersetzt das Prüfsignal 120 in Steuersignale 122 zum Justieren des Spannungsgenerators 102. Die Justierungen an dem Spannungsgenerator 102 modifizieren die von dem Spannungsgenerator 102 erzeugte interne Spannung 108.
  • Die interne Spannung 108 wird kontinuierlich modifiziert, bis sie innerhalb eines vorher festgelegten Bereichs liegt. Wenn die interne Spannung in dem vorher festgelegten Bereich liegt, können die an dem Spannungsgenerator 102 zur Trimmung vorgenommenen Justierungen durch entsprechendes Programmieren des Status der Steuersignale auf der integrierten Schaltung permanent gemacht werden. Eine permanente Programmierung kann zum Beispiel durch Setzen nichtflüchtiger Speicherelemente, die auf der integrierten Schaltung angeordnet sind, erreicht werden. Zu diesen Speicherelementen können zum Beispiel Laserschmelzelemente gehören (d.h. Schmelzelemente, die durch einen externen Laserstrahl programmiert werden) oder elektri sche Schmelzelemente, die durch ein elektrisches Signal programmiert werden.
  • Bei dem herkömmlichen Verfahren zum Trimmen der internen Spannung eines integrierten Schaltungschips misst man mit einem externen Prüfgerät jede interne Spannung und leitet diese Informationen dann zu dem Chip zurück. Da das externe Prüfgerät typischerweise jede Spannung einzeln messen muss, ist es schwierig, gleichzeitig mehrere interne Spannungen zu trimmen, ohne ein kompliziertes externes Prüfgerät zu verwenden. Da moderne integrierte Schaltungschips wie DRAMS häufig mehrere interne Spannungen aufweisen, ist eine Anordnung von Spannungsgeneratoren, die ein einfaches und effizientes gleichzeitiges Trimmen mehrerer interner Spannungen ermöglichen kann, wünschenswert. Außerdem sind bei dem herkömmlichen Verfahren dem gleichzeitigen Prüfen mehrerer integrierter Schaltungschips Grenzen gesetzt, weil das externe Prüfgerät die Steuer- und Messsignale für mehr als einen Chip typischerweise nicht gemeinsam verwenden kann. Jede Spannung auf jedem Chip muss unabhängig gemessen werden. Ferner müssen die Informationen über das Trimmen jedem Chip einzeln zugeführt werden. Folglich ist eine Anordnung von Spannungsgeneratoren wünschenswert, die das gleichzeitige Trimmen mehrerer integrierter Schaltungschips ermöglicht, um die Effizienz des Trimmungsverfahrens zu erhöhen.
  • Die vorliegende Erfindung betrifft integrierte Schaltungschips, die zu einer Selbstjustierung einer internen Spannung des integrierten Schaltungschips fähig sind, und Verfahren zum Einstellen der internen Spannung eines integrierten Schaltungschips.
  • Bei einer Ausführungsform enthält der integrierte Schaltungschip einen Spannungsgenerator, der eine interne Spannung erzeugt, einen Komparator zum Vergleichen einer extern zugeführten Spannung mit der internen Spannung und eine Steuerschaltung, die Signale zur Justierung der internen Spannung liefert.
  • Vorzugsweise enthält der integrierte Schaltungschip ein Speicherfeld. Vorzugsweise ist das Speicherfeld ein DRAM-Feld (Dynamischer Speicher mit wahlfreiem Zugriff). Vorzugsweise liefert die Steuerschaltung Signale zur Justierung der internen Spannung nach Empfang eines Signals von dem Komparator, und nachdem die integrierte Schaltung ein Prüfsignal von einer externen Quelle empfangen hat.
  • Vorzugsweise ist der Spannungsgenerator eine Spannungspumpe oder ein Spannungsteiler. Vorzugsweise umfasst die Steuerschaltung eine Steuerung für einen eingebauten Selbsttest (BIST, "Built-In Self-Test") wobei die BIST-Steuerung die Schaltung aktiviert, während sie Signale zur Justierung der internen Spannung liefert.
  • Bei einer anderen Ausführungsform enthält der integrierte Schaltungschip mehrere Spannungsgeneratoren, mehrere Komparatoren zum Vergleichen extern zugeführter Spannungen mit durch die Spannungsgeneratoren erzeugten Spannungen und eine Steuerschaltung, die Signale zur Justierung der durch die Spannungsgeneratoren erzeugten Spannungen liefert. Vorzugsweise werden die durch die Spannungsgeneratoren erzeugten Spannungen durch Signale eingestellt, die von der Steuerschaltung gleichzeitig geliefert werden.
  • Bei einer Ausführungsform umfasst das Verfahren zur Justierung einer internen Spannung eines integrierten Schaltungschips die folgenden Schritte: Liefern einer externen Spannung an einen Komparator auf dem integrierten Schaltungschip, Liefern einer internen Spannung an den Komparator, Vergleichen der externen Spannung mit der internen Spannung und Einstellen der internen Spannung abhängig von dem Vergleich zwischen der internen Spannung der externen Spannung. Vorzugsweise wird die interne Spannung eingestellt, wenn der integrierte Schaltungschip ein Prüfsignal von einer externen Quelle empfängt.
  • Eine weitere Ausführungsform ist ein Verfahren zum Einstellen interner Spannungen eines integrierten Schaltungschips durch Liefern mehrerer externer Spannungen an mehrere Komparatoren auf einem integrierten Schaltungschip, Liefern mehrerer interner Spannungen an die Komparatoren, Vergleichen der externen Spannungen mit den internen Spannungen und Variieren der internen Spannungen abhängig von den Vergleichen zwischen den internen Spannungen und den externen Spannungen.
  • Eine weitere Ausführungsform ist ein Verfahren zum Einstellen interner Spannungen mehrerer integrierter Schaltungschips durch Liefern einer externen Spannung an mehrere integrierte Schaltungschips, Erzeugen mehrerer interner Spannungen, Vergleichen der externen Spannung mit den internen Spannungen und Einstellen der internen Spannungen abhängig von dem Vergleich zwischen den internen Spannungen und der externen Spannung. Vorzugsweise werden die internen Spannungen eingestellt, wenn die integrierten Schaltungschips ein Prüfsignal von einer externen Quelle empfangen, das den integrierten Schaltungschips zugeführt wird.
  • Die Erfindung wird durch Bezugnahme auf die ausführliche Beschreibung der Erfindung in Verbindung mit den beigefügten Zeichnungen besser verständlich. Es zeigen:
  • 1 ein herkömmliches Verfahren zum Trimmen der Spannung eines Spannungsgenerators auf einem integrierten Schaltungschip;
  • 2 eine Anordnung zur Selbsttrimmung einer Spannung zum Trimmen der Spannung eines Spannungsgenerators auf einem integrierten Schaltungschip;
  • 3 eine Anordnung zur Selbsttrimmung einer Spannung, bei dem mehrere Spannungsgeneratoren auf einem integrierten Schaltungschip gleichzeitig getrimmt werden;
  • 4 eine Anordnung zur Selbsttrimmung einer Spannung, bei dem Spannungsgeneratoren auf einem integrierten Schaltungschip zur selben Zeit getrimmt werden und bei dem Kopplungseffekte zwischen den Spannungsgeneratoren berücksichtigt werden; und
  • 5 eine Anordnung zur Selbsttrimmung einer Spannung, bei dem mehrere Spannungen auf mehreren integrierten Schaltungschips gleichzeitig getrimmt werden.
  • Ausführliche Beschreibung der Erfindung
  • Mit Bezug auf 2 bis 5 werden Anordnungen von selbstjustierenden Generatoren zum Trimmen der internen Spannungen eines integrierten Schaltungschips beschrieben. Die Anordnun gen von selbstjustierenden Generatoren ermöglichen es einem integrierten Schaltungschip, die durch einen oder mehrere Spannungsgeneratoren gelieferte interne Spannung zu justieren, wenn eine externe Sollspannung bzw. Sollspannungen an den Chip angelegt werden.
  • 2 zeigt eine Ausführungsform einer Anordnung zur Selbstjustierung eines Generators zum Trimmen der Spannung eines Spannungsgenerators auf einem integrierten Schaltungschip 200. Der integrierte Schaltungschip 200 enthält einen Spannungsgenerator 202, eine Steuerschaltung 204, eine Steuerung für einen Prüfmodus 206, einen Komparator 208 und einen Anschluss für ein Prüfgerät 210. Der Spannungsgenerator 202 erzeugt aus einer externen Spannung 212 eine interne Spannung 214. Der Spannungsgenerator kann zum Beispiel einen Spannungsteiler oder eine Spannungspumpe enthalten, der bzw. die eine interne Spannung 214 erzeugt, die kleiner oder größer als die externe Spannung 212 ist. Die interne Spannung 214 kann über elektrische Verbindung 216 einer integrierten Schaltung zugeführt werden. Eine bevorzugte elektrische Schaltung ist ein Speicherfeld, besonders bevorzugt ein DRAM-Feld.
  • Die interne Spannung 214 wird außerdem durch eine elektrische Verbindung 218 einem Komparator 208 zugeführt. Außerdem ist der Anschluss für das Prüfgerät 210 elektrisch mit dem Komparator 208 verbunden. Um die interne Spannung zu trimmen, wird unter Verwendung eines externen Prüfgeräts 220 eine externe Sollspannung 222 an den Anschluss für das Prüfgerät 210 angelegt. Die Sollspannung 222 hat einen vorher festgelegten Wert. Die Sollspannung 222 wird dem Komparator 208 zugeführt und dort mit der internen Spannung 214 verglichen. Der Komparator 208 sendet ein Vergleichssignal 226 zu der Steuerschal tung 204. Vorzugsweise gibt das Vergleichssignal 226 an, ob die interne Spannung 214 höher, niedriger oder gleich der Sollspannung 222 ist. Wenn die interne Spannung 214 zu hoch oder zu niedrig ist, justiert die Steuerschaltung 204 den Spannungsgenerator 202 unter Verwendung der Steuersignale 228 nach. Die an dem Spannungsgenerator 202 vorgenommenen Justierungen werden vorübergehend in einem flüchtigen Speicher gespeichert. Solche Speicher sind zum Beispiel SRAM-Schaltungen oder Register, die mit Flipflops implementiert werden. Wenn eine entgültige und ausreichende Justierung der Steuersignale gefunden worden ist, kann diese Justierung permanent in einen nichtflüchtigen Speicher auf dem integrierten Schaltungschip einprogrammiert werden. Zum Beispiel könnte ein solcher nichtflüchtiger Speicher mit Laserschmelzelementen, elektrischen Schmelzelementen oder ferroelektrischen Speicherzellen implementiert werden.
  • Die Anordnung zur Selbstjustierung eines Generators umfasst vorzugsweise eine Steuerung für einen Prüfmodus 206. Die Steuerung für den Prüfmodus 206 empfängt von dem externen Prüfgerät 220 ein externes Prüfsignal 226. Nach dem Empfang des externen Prüfsignals 226 sendet die Steuerung für den Prüfmodus 206 ein Prüfmodussignal 230 zu der Steuerschaltung 204, die dann mit der Justierung des Spannungsgenerators 202 beginnt.
  • Die Steuerschaltung 204 kann die interne Spannung auf vielfältige Weise einstellen. Zum Beispiel enthält bei einer Ausführungsform die Steuerschaltung 204 einen einfachen Binärzähler. Bei dieser Ausführungsform beginnt der Binärzähler zu zählen, wenn die Steuerschaltung 204 das Prüfmodussignal 206 empfängt. Jede Binärzahl stellt eine verschiedene Einstellung dar, die an dem Spannungsgenerator 202 vorgenommen wird. Der Binärzähler kann dann gestoppt werden, wenn die Steuerschaltung 204 ein Vergleichssignal 226 empfängt, das angibt, dass die interne Spannung 218 mit der Sollspannung 222 übereinstimmt. Bei dieser Ausführungsform würde die Steuerschaltung bis zu N2 Schritte zur Einstellung der Spannung des Spannungsgenerators 202 verwenden (mit N = Anzahl von Steuersignalen 228).
  • Die Steuerschaltung 204 kann auch eine Steuerung für einen eingebauten Selbsttest (BIST) enthalten. Die BIST-Steuerung kann die integrierte Schaltung aktivieren und die Ausführung von Schaltvorgängen in der integrierten Schaltung veranlassen. Solche Schaltvorgänge sind zum Beispiel Schaltvorgänge zum Lesen von Daten, Schaltvorgänge zum Schreiben von Daten oder arithmetische Operationen, wie zum Beispiel eine Multiplikation. Die Schaltvorgänge verursachen über die elektrische Verbindung 216 ein Abfallen der Spannung. Folglich kann der BIST den Betrieb der integrierten Schaltung simulieren. Auf diese Weise kann die BIST-Steuerung den Einfluss der integrierten Schaltung auf die interne Spannung 214 während der Justierung des Spannungsgenerators 202 berücksichtigen.
  • 3 zeigt eine Ausführungsform einer Anordnung zur Selbstjustierung eines Generators zum Trimmen mehrerer Spannungen, die von mehreren Spannungsgeneratoren auf einem integrierten Schaltungschip 300 erzeugt werden. Der integrierte Schaltungschip 300 enthält mehrere interne Spannungen 302. Die internen Spannungen können gemäß diesem Verfahren auf einen oder mehrere verschiedene Werte oder auch auf denselben Wert eingestellt werden. Jede interne Spannung 302 wird durch eine interne Justierschaltung 304 für die Spannung eingestellt. Jede interne Justierschaltung 304 enthält einen Spannungsgenerator 306, eine Steuerschaltung 308 und einen Komparator 310. Wie mit Bezug auf die in 2 gezeigte Ausführungsform beschrieben, können die Spannungsgeneratoren 306 zum Beispiel einen Spannungsteiler oder eine Spannungspumpe enthalten, der bzw. die aus einer oder mehreren externen Spannungen 312 eine interne Spannung 302 erzeugt. Die internen Spannungen 302 können über elektrische Verbindungen 314 einer integrierten Schaltung, wie zum Beispiel einem DRAM-Feld, zugeführt werden.
  • Jede interne Spannung 302 wird außerdem einem Komparator 310 zugeführt. Die Justierschaltung für interne Spannungen 304, die getrimmt werden sollen, um dieselben internen Spannungen 302 zu liefern, können sich demselben Anschluss für ein Prüfgerät 316 teilen, oder jede Justierschaltung für eine interne Spannung 304 kann mit ihrem eigenen Anschluss für ein Prüfgerät 316 ausgestattet werden. Die Anschlüsse für ein Prüfgerät 316 sind elektrisch mit Komparatoren 310 der Justierschaltungen für interne Spannungen 304 verbunden. Um die internen Spannungen zu trimmen, wird unter Verwendung eines externen Prüfgeräts 318 eine externe Sollspannung 320 an jeden Anschluss für ein Prüfgerät 316 angelegt. Die externen Sollspannungen 320 weisen jeweils einen einer internen Spannung 314 entsprechenden vorher festgelegten Wert auf. Wie mit Bezug auf das in 2 beschriebene Verfahren beschrieben, werden die Sollspannungen 320 jeweils einem Komparator 310 zugeführt und dort mit einer internen Spannung 302 verglichen. Die Komparatoren 310 senden dann ein Vergleichssignal zu den Steuerschaltungen 308. Die Steuerschaltungen 308 justieren die Spannungsgeneratoren 306 gemäß dem Vergleichssignal nach. Die an den Spannungsgeneratoren 306 vorgenommenen Justierungen können auf dieselbe Weise wie mit Bezug auf 2 beschrieben permanent gemacht werden.
  • Diese Anordnung zur Selbstjustierung von Generatoren enthält eine einzige Steuerung für einen Prüfmodus 322. Die Steuerung für den Prüfmodus 322 empfängt ein externes Prüfsignal 324 aus einem externen Prüfgerät 318. Nach dem Empfang des externen Prüfsignals 324 sendet die Steuerung für den Prüfmodus 322 ein Prüfmodussignal 326 zu jeder Steuerschaltung 308, um den Prozess des Justierens der Spannungsgeneratoren 306 einzuleiten.
  • Diese Anordnung zur Justierung von Spannungen ermöglicht eine effiziente Justierung mehrerer Spannungsgeneratoren 306 gleichzeitig. Das gleichzeitige Trimmen von mehr als einer internen Spannung kann die zum Trimmen einer integrierten Schaltung erforderliche Zeit verringern.
  • 4 zeigt eine konkrete Ausführungsform der mit Bezug auf 3 beschriebenen Anordnung zur Selbstjustierung von Generatoren. In 4 werden die internen Spannungen 302 derselben integrierten Schaltung 400 zugeführt. Bei dieser Ausführungsform wird durch die integrierte Schaltung 400 eine interne Spannung 302 mit einer anderen internen Spannung 302 gekoppelt. Folglich kann sich die Justierung einer internen Spannung 302 auf eine oder mehrere andere interne Spannungen 302 auswirken.
  • Vorzugsweise werden die Spannungsgeneratoren 306 eingestellt, während die integrierte Schaltung 400 aktiv ist. Wenn die integrierte Schaltung ein Speicherfeld, wie zum Beispiel ein DRAM-Feld, umfasst, werden die Spannungsgeneratoren 306 vorzugsweise justiert, während Schaltvorgänge wie zum Beispiel das Lesen von Daten, das Schreiben von Daten, das Vorspannen einer Bank oder ein Auffrischen durchgeführt werden. Indem das gleichzeitige Trimmen mehrerer interner Spannungen 302 ermöglicht wird, während der Chip aktiv ist, ermöglicht dieses selbstjustierende Verfahren zur Trimmung ein genaueres Trimmen der internen Spannungen 302 durch Berücksichtigen von Kopplungseffekten, die zwischen den internen Spannungen 302 eines integrierten Schaltungschips 300 auftreten können.
  • 5 zeigt eine weitere Ausführungsform einer Anordnung zur Selbsttrimmung eines Spannungsgenerators, das die in 3 beschriebene Anordnung verwendet. In 5 liefert ein externes Prüfgerät 318 eine externe Sollspannung 320 an mehrere integrierte Schaltungschips 300. Zusätzlich wird ein externes Prüfsignal 324 allen integrierten Schaltungschips 300 zugeführt. Da alle integrierten Schaltungschips typischerweise auf demselben Satz von Referenzspannungen eingestellt werden, können die durch das externe Prüfgerät erzeugten externen Sollspannungen 320 gemeinsam von den integrierten Schaltungschips 300 verwendet werden. Durch gemeinsame Benutzung des Signals 324 können alle mit dem externen Prüfgerät verbundenen integrierten Schaltungen das Trimmen ihrer jeweiligen internen Spannungen gleichzeitig ausführen. Im Vergleich zu herkömmlichen Verfahren kann folglich die Zeit für das Trimmen verringert werden. Wenn zum Beispiel 20 integrierte Schaltungschips 300 parallel getrimmt werden, kann die für das Trimmen erforderliche Zeit um einen Faktor 20 verringert werden.
  • Die obige Beschreibung wird angegeben, um es Fachleuten zu ermöglichen, die Erfindung herzustellen und zu verwenden, und sie wird im Kontext einer konkreten Anwendung und ihrer Anforderungen dargestellt. Fachleuten werden ohne weiteres verschiedene Modifikationen zu den bevorzugten Ausführungsformen einfallen, und die hier definierten generischen Prinzipien können auf andere Ausführungsformen und Anwendungen angewandt werden, ohne vom Gedanken und Umfang der Erfindung abzuweichen. Die vorliegende Erfindung soll also nicht auf die gezeigten Ausführungsformen begrenzt werden, sondern gilt gemäß dem größtmöglichen Umfang, der mit den hier offengelegten Prinzipien und Merkmalen vereinbar ist.

Claims (29)

  1. Integrierter Schaltungschip, umfassend: einen Spannungsgenerator, wobei der Spannungsgenerator eine interne Spannung erzeugt; einen Komparator zum Vergleichen einer extern zugeführten Spannung mit der internen Spannung; und eine Steuerschaltung, die Signale zur Justierung der internen Spannung liefert.
  2. Integrierter Schaltungschip nach Anspruch 1, der weiterhin ein Speicherfeld umfasst.
  3. Integrierter Schaltungschip nach Anspruch 2, wobei das Speicherfeld ein DRAM-Feld ist.
  4. Integrierter Schaltungschip nach einem der Ansprüche 1 bis 3, wobei die Steuerschaltung die Signale zur Justierung der internen Spannung nach dem Empfang eines Signals von dem Komparator, und nachdem die integrierte Schaltung ein Prüfsignal von einer externen Quelle empfangen hat, liefert.
  5. Integrierter Schaltungschip nach einem der Ansprüche 1 bis 4, wobei der Spannungsgenerator eine Spannungspumpe oder ein Spannungsteiler ist.
  6. Integrierter Schaltungschip nach einem der Ansprüche 1 bis 5, wobei die Steuerschaltung eine Steuerung für einen eingebauten Selbsttest umfasst, wobei die Steuerung für den eingebauten Selbsttest die Schaltung aktiviert, während sie Signale zur Justierung der internen Spannung liefert.
  7. Integrierter Schaltungschip, umfassend: mehrere Spannungsgeneratoren; mehrere Komparatoren zum Vergleichen extern zugeführter Spannungen mit durch die Spannungsgeneratoren erzeugten Spannungen; und eine Steuerschaltung, die Signale zur Justierung der durch die Spannungsgeneratoren erzeugten Spannungen liefert.
  8. Integrierter Schaltungschip nach Anspruch 7, wobei die durch die Spannungsgeneratoren erzeugten Spannungen gleichzeitig durch die von der Steuerschaltung gelieferten Signale eingestellt werden.
  9. Integrierter Schaltungschip nach Anspruch 7 oder 8, der weiterhin ein Speicherfeld umfasst.
  10. Integrierter Schaltungschip nach Anspruch 9, wobei das Speicherfeld ein DRAM-Feld ist.
  11. Integrierter Schaltungschip nach einem der Ansprüche 7 bis 10, wobei die Steuerschaltung die Signale zur Justierung der durch die Spannungsgeneratoren erzeugten Spannungen nach dem Empfang eines Signals von mindestens einem der Komparatoren, und nachdem die integrierte Schaltung ein Prüfsignal von einer externen Quelle empfangen hat, liefert.
  12. Integrierter Schaltungschip nach einem der Ansprüche 7 bis 11, wobei die Spannungsgeneratoren Spannungspumpen oder Spannungsteiler sind.
  13. Integrierter Schaltungschip nach einem der Ansprüche 7 bis 12, wobei die Steuerschaltung eine Steuerung für einen eingebauten Selbsttest umfasst, wobei die Steuerung für den eingebauten Selbsttest eine Schaltung aktiviert, während sie Signale zur Justierung der durch die Spannungsgeneratoren erzeugten Spannungen liefert.
  14. Verfahren zur Justierung einer internen Spannung eines integrierten Schaltungschips, mit den folgenden Schritten: Versorgen eines Komparators auf dem integrierten Schaltungschip mit einer externen Spannnung; Versorgen des Komparators mit einer internen Spannung; Vergleichen der externen Spannung mit der internen Spannung; und Justieren der internen Spannung abhängig von dem Vergleich zwischen der internen Spannung und der externen Spannung.
  15. Verfahren nach Anspruch 14, wobei die integrierte Schaltung ein Speicherfeld umfasst.
  16. Verfahren nach Anspruch 15, wobei das Speicherfeld ein DRAM-Feld ist.
  17. Verfahren nach einem der Ansprüche 14 bis 16, wobei die interne Spannung justiert wird, wenn der integrierte Schaltungschip ein Prüfsignal von einer externen Quelle empfängt.
  18. Verfahren nach einem der Ansprüche 14 bis 17, wobei die interne Spannung durch eine Spannungspumpe oder einen Spannungsteiler erzeugt wird.
  19. Verfahren nach einem der Ansprüche 14 bis 18, wobei der integrierte Schaltungschip eine Steuerung für einen eingebauten Selbsttest umfasst, wobei die Steuerung für den eingebauten Selbsttest eine integrierte Schaltung aktiviert, während sie Signale zur Justierung der internen Spannung liefert.
  20. Verfahren zur Einstellung interner Spannungen eines integrierten Schaltungschips mit den folgenden Schritten: Versorgen mehrerer Komparatoren auf dem integrierten Schaltungschip mit mehreren externen Spannungen; Versorgen der Komparatoren mit mehreren internen Spannungen; Vergleichen der externen Spannungen mit den internen Spannungen; und Variieren der internen Spannungen abhängig von den Vergleichen zwischen den internen Spannungen und den externen Spannungen.
  21. Verfahren nach Anspruch 20, wobei die integrierte Schaltung ein Speicherfeld umfasst.
  22. Verfahren nach Anspruch 21, wobei das Speicherfeld ein DRAM-Feld ist.
  23. Verfahren nach einem der Ansprüche 20 bis 22, wobei die internen Spannungen justiert werden, wenn der integrierte Schaltungschip ein Prüfsignal von einer externen Quelle empfängt.
  24. Verfahren nach einem der Ansprüche 20 bis 23, wobei der integrierte Schaltungschip eine Steuerung für einen eingebauten Selbsttest umfasst, wobei die Steuerung für den eingebauten Selbsttest eine integrierte Schaltung aktiviert, während sie Signale zur Justierung der internen Spannungen liefert.
  25. Verfahren zur Justierung interner Spannungen mehrerer integrierter Schaltungschips mit den folgenden Schritten: Versorgen mehrerer integrierter Schaltungschips mit einer externen Spannung; Erzeugen mehrerer interner Spannungen; Vergleichen der externen Spannung mit den internen Spannungen; und Justieren der internen Spannungen abhängig von dem Vergleich zwischen der internen Spannung und der externen Spannung.
  26. Verfahren nach Anspruch 25, wobei die internen Spannungen eingestellt werden, wenn die integrierten Schaltungschips ein Prüfsignal von einer externen Quelle empfangen, das den integrierten Schaltungschips zugeführt wird.
  27. Verfahren nach Anspruch 25 oder 26, wobei die integrierten Schaltungschips Speicherfelder umfassen.
  28. Verfahren nach Anspruch 27, wobei die Speicherfelder DRAM-Felder sind.
  29. Verfahren nach einem der Ansprüche 25 bis 28, wobei die integrierten Schaltungschips eine Steuerung für einen eingebauten Selbsttest umfassen, wobei die Steuerung für den eingebauten Selbsttest eine integrierte Schaltung aktiviert, während sie Signale zur Justierung einer internen Spannung liefert.
DE102004010706A 2003-03-14 2004-03-04 Selbsttrimmender Spannungsgenerator Ceased DE102004010706A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/387,435 US6909642B2 (en) 2003-03-14 2003-03-14 Self trimming voltage generator
US10/387435 2003-03-14

Publications (1)

Publication Number Publication Date
DE102004010706A1 true DE102004010706A1 (de) 2004-10-21

Family

ID=32961892

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004010706A Ceased DE102004010706A1 (de) 2003-03-14 2004-03-04 Selbsttrimmender Spannungsgenerator

Country Status (2)

Country Link
US (1) US6909642B2 (de)
DE (1) DE102004010706A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012007899A1 (de) * 2012-04-23 2013-10-24 Micronas Gmbh Spannungsregler

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575882B1 (ko) * 2003-11-26 2006-05-03 주식회사 하이닉스반도체 번인 테스트용 내부 전압 발생 장치
KR100605596B1 (ko) * 2004-09-22 2006-07-28 주식회사 하이닉스반도체 반도체 기억 소자의 내부 전원 전압 트리밍 회로 및 방법
US7154794B2 (en) * 2004-10-08 2006-12-26 Lexmark International, Inc. Memory regulator system with test mode
US7719340B2 (en) * 2004-12-20 2010-05-18 Hynix Semiconductor Inc. Internal voltage trimming circuit for use in a semiconductor memory device and method thereof
US7277350B2 (en) * 2005-06-01 2007-10-02 Infineon Technologies Ag Implementation of a fusing scheme to allow internal voltage trimming
DE602006012299D1 (de) * 2006-06-30 2010-04-01 St Microelectronics Srl Methode zur automatischen Regulierung der Referenzquellen in einem nichtflüchtigen Speicher und entsprechender nichtflüchtiger Speicher
KR100873613B1 (ko) * 2006-11-14 2008-12-12 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로 및 방법
GB0625322D0 (en) * 2006-12-19 2007-01-24 Pharmakodex Ltd Pharmaceutical compositions
US8013579B2 (en) * 2007-08-02 2011-09-06 Micron Technology, Inc. Voltage trimming
KR100897301B1 (ko) * 2008-03-12 2009-05-14 주식회사 하이닉스반도체 반도체 집적회로의 전압 조정 장치 및 방법
CN101285848B (zh) * 2008-05-28 2010-06-02 炬力集成电路设计有限公司 一种校正和获取参考电压的方法和装置
EP2253966B1 (de) * 2009-05-18 2014-04-30 Dialog Semiconductor GmbH Selbstanpassung und Selbsttest von On-Chip-Werten
KR101586325B1 (ko) * 2009-11-09 2016-02-03 삼성전자주식회사 트림 회로 및 이를 포함하는 반도체 메모리 장치
KR20120019882A (ko) * 2010-08-27 2012-03-07 주식회사 하이닉스반도체 반도체 집적회로
EP2487797B1 (de) 2011-02-11 2014-04-09 Dialog Semiconductor GmbH Abgleichungs-DAW zur Erzielung einer minimalen differentiellen nicht-linearität
WO2016194090A1 (ja) * 2015-05-29 2016-12-08 株式会社日立製作所 電子機器
KR102400103B1 (ko) 2015-08-20 2022-05-19 삼성전자주식회사 내부 전압 트리밍 장치와 이를 구비하는 반도체 집적 회로
US11056210B1 (en) 2020-02-13 2021-07-06 Dialog Semiconductor (Uk) Limited Electrical circuit comprising a trim circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792416B2 (ja) * 1993-11-17 1998-09-03 日本電気株式会社 半導体集積回路
JP3676904B2 (ja) * 1997-04-11 2005-07-27 株式会社ルネサステクノロジ 半導体集積回路
DE19960244C1 (de) * 1999-12-14 2001-02-01 Infineon Technologies Ag Anordnung zum Trimmen von Referenzspannungen in Halbleiterchips, insb. Halbleiterspeichern
KR100675273B1 (ko) * 2001-05-17 2007-01-26 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 전압 레벨 및 지연 시간 조절회로
KR100460459B1 (ko) * 2002-07-30 2004-12-08 삼성전자주식회사 향상된 테스트 모드를 갖는 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012007899A1 (de) * 2012-04-23 2013-10-24 Micronas Gmbh Spannungsregler
DE102012007899B4 (de) * 2012-04-23 2017-09-07 Tdk-Micronas Gmbh Spannungsregler

Also Published As

Publication number Publication date
US20040179417A1 (en) 2004-09-16
US6909642B2 (en) 2005-06-21

Similar Documents

Publication Publication Date Title
DE102004010706A1 (de) Selbsttrimmender Spannungsgenerator
DE4328605C2 (de) Halbleiterspeichereinrichtung
DE10304673B4 (de) Auffrischschaltung für dynamische Speicher
DE19960244C1 (de) Anordnung zum Trimmen von Referenzspannungen in Halbleiterchips, insb. Halbleiterspeichern
DE19956550B4 (de) Trimmschaltung für systemintegrierte Schaltung
DE102013114365A1 (de) Variable dynamische Speicherauffrischung
DE4332618A1 (de) Einbrenntestschaltung für eine Halbleiterspeichervorrichtung
DE102006004851B4 (de) Integrierter Halbleiterspeicher mit Erzeugung von Spannungen
DE19807237C2 (de) Halbleiterbauelement-Testgerät
DE69925797T2 (de) Ferroelektrische Speicheranordnung
DE102006030888A1 (de) Verfahren und Vorrichtung zum Erzeugen eines Startwertes für einen Pseudo-Zufallszahlengenerator
DE60032497T2 (de) Verfahren und anordnung zur leistungsversorgung von geregelter speisespannung für speicherkomponenten
DE102006002889A1 (de) Erzeugen einer internen Referenzspannung zum Testen von integrierten Schaltkreisen
DE102008013099A1 (de) Speichertestschaltung
DE602004007906T2 (de) Testeinrichtung und einstellverfahren
DE19921756A1 (de) Speichertestvorrichtung und Datenselektionsschaltkreis
DE102005005301B4 (de) Integrierter Halbleiterspeicher
DE102006053387A1 (de) Speichervorrichtung, die Testergebnisse an mehrere Ausgangsanschlussflächen liefert
DE102005050394A1 (de) Simulieren einer Bedingung einer floatenden Wortleitung in einer Speichervorrichtung und verwandte Techniken
DE10231419B4 (de) Vorrichtung und Verfahren zur Kalibrierung von Signalen
DE10123582B4 (de) Mustergenerator für ein Halbleiterprüfsystem sowie Verfahren zur Prüfmustererzeugung
DE102006008017A1 (de) Verfahren zum Herstellen und Verfahren zum Betreiben eines integrierten Halbleiterspeichers
DE19548940A1 (de) Halbleitereinrichtung und Verfahren zum Einstellen eines internen Stromversorgungspotentials der Halbleitereinrichtung
DE102005007084A1 (de) Integrierter Halbleiterspeicher mit einstellbarer interner Spannung
DE10326088B4 (de) Autoeinstellung einer Selbstauffrischfrequenz

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R002 Refusal decision in examination/registration proceedings
R006 Appeal filed
R008 Case pending at federal patent court
R011 All appeals rejected, refused or otherwise settled
R003 Refusal decision now final

Effective date: 20121227