DE10200039B4 - Drahtloser Empfänger, Synchronisations- und Frequenzsteuerverfahren - Google Patents

Drahtloser Empfänger, Synchronisations- und Frequenzsteuerverfahren Download PDF

Info

Publication number
DE10200039B4
DE10200039B4 DE10200039A DE10200039A DE10200039B4 DE 10200039 B4 DE10200039 B4 DE 10200039B4 DE 10200039 A DE10200039 A DE 10200039A DE 10200039 A DE10200039 A DE 10200039A DE 10200039 B4 DE10200039 B4 DE 10200039B4
Authority
DE
Germany
Prior art keywords
signal
output
data
frequency
system clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10200039A
Other languages
English (en)
Other versions
DE10200039A1 (de
Inventor
Chris Goodings
Matthew Young
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VTech Communications Ltd
Original Assignee
VTech Communications Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VTech Communications Ltd filed Critical VTech Communications Ltd
Publication of DE10200039A1 publication Critical patent/DE10200039A1/de
Application granted granted Critical
Publication of DE10200039B4 publication Critical patent/DE10200039B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W56/00Synchronisation arrangements
    • H04W56/0035Synchronisation arrangements detecting errors in frequency or phase
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/24Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H04B7/2662Arrangements for Wireless System Synchronisation
    • H04B7/2671Arrangements for Wireless Time-Division Multiple Access [TDMA] System Synchronisation
    • H04B7/2675Frequency synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M1/00Substation equipment, e.g. for use by subscribers
    • H04M1/72Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
    • H04M1/725Cordless telephones
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

Drahtloser Empfänger, der digitale Daten von einem entfernt gelegenen Sender über eine Hochfrequenz-Kommunikationsverbindung empfängt, die aus einer Mehrzahl von Datenrahmen besteht, und der folgende Elemente enthält:
einen Zähler (100) mit einem Zählereingangssignal, das aus einem Systemtaktsignal (180) abgeleitet wird, das innerhalb des drahtlosen Empfängers erzeugt wird, und mit einem Zwischenspeichereingangssignal (110), das aus einem während jedes Datenrahmens erzeugten Rahmensynchronisationssignal abgeleitet ist;
einen Schleifenfilter (120) mit einem aus einem Ausgangssignal des Zählers abgeleiteten Eingangssignal;
einen Schleifenverstärkungsblock (150), der ein von einem Ausgangssignal des Schleifenfilters abgeleitetes Eingangssignal empfängt und ein Ausgangssignal erzeugt, das von einer Differenz zwischen dem Schleifenfilterausgangssignal und einem konfigurierbaren Kalibrierungswert (130) abhängt; und
einen frequenzabstimmbaren Oszillator (160, 170), der das Ausgangssignal des Schleifenverstärkungsblocks empfängt und das Systemtaktsignal erzeugt, wobei die Frequenz des Systemtaktsignals von dem Ausgangssignal des Schleifenverstärkungsblocks abhängig und zu dem entfernt gelegenen Sender synchronisiert ist.

Description

  • Die Erfindung bezieht sich auf einen drahtlosen Empfänger sowie auf ein Synchronisations- und ein Frequenzsteuerverfahren, wie sie für drahtlose digitale Kommunikationsvorgänge geeignet sind, insbesondere von Basis- und Mobilstationen in einem digitalen Kommunikationssystem, wie einem Schnurlostelefonsystem, mit Synchronisation von Systemtakten dieser Stationen.
  • Zeitteilungsduplex(TDD)-Rahmenstrukturen werden in drahtlosen Kommunikationsvorgängen allgemein verwendet, um sowohl Empfangs- als auch Sendesignale über einen gemeinsamen Hochfrequenzkanal zu übertragen. Während TDD in vielen Anwendungen verwendet wird, die von Satellitensystemen bis zu Mobilfunktelefonsystemen reichen, wird es auch in digitalen Schnurlostelefonsystemen üblicherweise eingesetzt.
  • Ein typisches digitales TDD-Schnurlostelefonsystem kann aus einer Basisstation bestehen, die mit einem Handapparat im Vollduplexbetrieb kommuniziert. In einer derartigen TDD-Rahmenstruktur sendet die Ba sisstation Daten zu dem Handapparat in einer Hälfte des Rahmens, und der Handapparat erwidert in der anderen Hälfte des Rahmens. Speziell werden, wenn der Nutzer in den Empfänger des Handapparats spricht, die Sprachsignale in regelmäßigen Intervallen abgetastet, codiert, komprimiert und während eines ersten Teils jedes TDD-Rahmens in periodischen Datenbündeln zu der Basisstation gesendet. Abwechselnd dazu empfängt der Handapparat Datenbündel, die von der Basisstation während eines zwei ten Teils jedes TDD-Rahmens gesendet werden, die dann dekomprimiert, decodiert und in ein Audiosignal umgewandelt werden. Da die Basisstation und der Handapparat abwechselnd Daten in Datenbündeln über den gleichen Kanal gemäß der TDD-Rahmenstruktur senden und empfangen, empfängt weder der Handapparat noch die Basiseinheit einen kontinuierlichen Strom von Daten, wobei der Nutzer dennoch in der Lage ist, eine Konversation mit einem zweiten Teilnehmer ohne Unterbrechungen der Kontinuität der Audio-Kommunikationsvorgänge durchzuführen.
  • Damit dieses kontinuierliche Audiosignal am Telefonempfänger zu hören ist, werden typischerweise Puffer verwendet, um die Datenbündel zu glätten. Im Handapparat können die komprimierten Sprachdaten des Nutzers in einem First-In-First-Out(FIFO)-Datenpuffer gesammelt werden. Die komprimierten Abtastungen werden dann aus dem FIFO entnommen, in Paketen gesammelt und während des Sendeteils des TDD-Rahmens in Datenbündeln über die Luft gesendet. Während des Empfangsteils des TDD-Rahmens wird ein zweiter FIFO-Puffer mit den empfangenen Daten gefüllt, und die komprimierten Abtastungen werden dann in regelmäßigen Intervallen aus dem Puffer entnommen und dekomprimiert, um einen kontinuierlichen Audiostrom zu dem Nutzer zu erzeugen. Ein analoger Vorgang wird an der Basisstation durchgeführt.
  • Der Betrieb dieser Puffer sowohl in dem Handapparat als auch in der Basisstation ist für die Bereitstellung einer kontinuierlichen Sprachkommunikationsverbindung entscheidend. Wenn die Puffer vollständig gefüllt sind, bevor Daten entnommen und gesendet werden, oder wenn die Puffer beim Abrufen von Daten zum Senden leer werden, dann können Audioaussetzer und eine Unterbrechung der nahtlosen Kommunikationsverbindung auftreten. Die Rate, mit der die Puffer gefüllt und entleert werden, ist von den Frequenzen der Takte der Basisstation und des Handapparats abhängig. Diese Takte werden häufig durch einen Kristalloszillator (oder "Kristall") getrieben. Die zwei Systeme werden jeweils von ihren eigenen unabhängigen Kristallen betrieben, und während die Kristalle bei der Herstellung frequenzangepasst werden, driften die Betriebsfrequenzen der Kristalle der Basisstation und des Handapparats mit der Zeit und bei Temperaturschwankungen häufig auseinander. Wenn die Taktfrequenz der Basisstation etwas niedriger als die Taktfrequenz des Handapparats ist, dann wird der Datenpuffer des Handapparats eventuell leer, da die Rate, mit der die Basiseinheit Audiodaten sendet, kleiner als die Rate ist, mit welcher der Handapparat Daten zur Dekomprimierung und zum Audio-Wiederabspielen aus dem Puffer zieht. Das entgegengesetzte Phänomen tritt auf, wenn die Taktfrequenz des Handapparats etwas niedriger als die Taktfrequenz der Basisstation ist. Beide Szenarien führen mit hoher Wahrscheinlichkeit zu Audio-Aussetzern, was Irritationen bei den Nutzern des Kommunikationssystems verursacht. Daher ist die Aufrechterhaltung äquivalenter Taktfrequenzen sowohl im Handapparat als auch in der Basisstation für den Betrieb einer TDD-Kommunikationsverbindung entscheidend.
  • Eine Technik, die verwendet werden kann, um zur Aufrechterhaltung der Synchronisation zwischen einer Basis und einem Handapparat beizutragen, beinhaltet die Verwendung von Bitzählern, die in der Basisstation und dem Handapparat arbeiten. Am Beginn jedes Rahmens sendet die Basisstation eine Synchronisationsmarkierung und setzt gleichzeitig einen Bitzähler zurück. Der Handapparat setzt bei Detektion der Synchronisationsmarkierung ebenfalls einen Bitzähler zurück. Die Bitzähler der Basisstation und des Handapparats werden jeweils entsprechend ihrem eigenen lokalen Takt inkrementiert, und jedes Gerät verlässt sich auf seinen Bitzähler, um die zeitliche Abstimmung innerhalb eines gegebenen Rahmens zu bestimmen. Diese Technik verhindert, dass kleine Differenzen in dem lokalen Takt den Empfang jedes Datenrahmens unterbrechen, indem die Takte der Basisstation und des Handapparats periodisch neu justiert werden.
  • Selbst wenn jedoch ein derartiges Synchronisationsmarkierungsverfahren ausgeführt wird, hat eine Differenz der lokalen Taktfrequenzen über viele Datenrahmen hinweg weiterhin mit hoher Wahrscheinlichkeit einen nachteiligen Effekt auf das FIFO-Verhalten, da sich die Menge an Daten, die in den Empfangs-FIFO des Handapparats eingespeist wird, von der Menge an Daten unterscheidet, die aus dem Sende-FIFO der Basisstation entnommen wird, während der Rahmen des Handapparats über die Synchronisationsmarkierung mit dem Rahmen der Basisstation synchronisiert ist. Dies bewirkt, dass der Empfangs-FIFO des Handapparats vorzeitig entweder aufgefüllt oder entleert wird, in Abhängigkeit davon, ob der Takt der Basisstation schneller oder langsamer als der Takt des Handapparats ist, und führt wahrscheinlich im Laufe der Zeit zu einem Audio-Aussetzer. Somit ist das Bitzählerverfahren alleine keine ausreichende Lösung.
  • Eine weitere Technik, die zur Kompensation unterschiedlicher Taktfrequenzen verwendet werden kann, besteht in einer Überabtastung der empfangenen Daten. Eine Überabtastung kann eingesetzt werden, da verschiedene Kristallfrequenzen dahingehend wirken, dass sich die Abtastrate des Audiostroms ändert. Wenn die Kristallfrequenzen des Handapparats und der Basisstation fehlangepasst sind, erreicht somit der Audiostrom den Handapparat mit einer anderen Abtastfrequenz, als von dem Handapparat basierend auf der Kristallfrequenz des Handapparats erwartet wird. Eine Lösung für dieses Problem besteht darin, den ankommenden Audiostrom überabzutasten und ihn dann zur Anpassung an die lokale Abtasffrequenz erneut abzutasten. Wenngleich dies Unterbrechungen in dem Audiostrom am Empfänger verhindert, erfordert der Wiederabtastprozess einen signifikanten Mikroprozessorzusatzaufwand, da eine große Anzahl an Berechnungen beim Vielfachen der Audioabtastrate ablaufen, was es aufgrund von Faktoren wie erhöhte Kosten, Abmessung, Teileanzahl und/oder erhöhter Leistungsverbrauch für viele Anwendungen zu einer unerwünschten Lösung macht.
  • Aus der Offenlegungsschrift GB 2 315 197 A sind ein Verfahren und eine Vorrichtung zur Frequenzeinstellung des Taktes in einem Handapparat eines Schnurlostelefonsystems in Synchronisation mit einem in einer Sende-/Empfangsstation verwendeten Systemtakt beschrieben, wozu dort ein vorgegebener, periodisch auftretender Teil eines Digitalsignals detektiert wird und Taktimpulse eines zum Taktsignal des Handapparates synchronen Taktsignals zwischen zwei Detektionsereignissen des vorgegebenen Digitalsignalteils, z. B. eines Präambelteils und eines Synchronisierwortteils, gezählt werden. Der Takt für den Handapparat wird dann in Abhängigkeit von der Anzahl gezählter Impulse korrigiert.
  • In der Offenlegungsschrift DE 198 20 572 A1 sind eine Einrichtung und ein Verfahren zum Gewinnen eines Nutzsignals aus einem synchronen digitalen Eingangssignal insbesondere eines Nachrichtenübertragungssystems beschrieben, bei denen ein Pufferspeicher zum Zwischenspeichern eines Eingangssignals vorgesehen ist, der mit einem von einem Takterzeugungsmittel erzeugten, regenerierten Taktsignal ausgelesen wird. Das Takterzeugungsmittel umfasst ein Berechnungsmittel zum Bestimmen eines Mittelwertes über ein Intervall zwischen zwei Pointeraktionen des Eingangssignals und zum Ableiten eines Abstimmsignals aus dem Mittelwert, das zum Abgleich des regenerierten Taktsignals benutzt wird. Das Berechnungsmittel beinhaltet eine Vorrichtung zur Detektion der Pointeraktionen, einen ersten Zähler zum Zählen von Schreibtaktsignalimpulsen, einen zweiten Zähler zum Zählen der Impulse des regenerierten Taktsignals und einen Addierer zum Subtrahieren der Zählerstände der beiden Zähler zwecks Erzeugung eines entsprechenden Differenzwerts.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines drahtlosen Empfängers sowie eines Synchronisations- und eines Frequenzsteuerverfahrens hierfür zugrunde, die mit relativ geringem Auf wand eine vergleichsweise zuverlässige Taktfrequenzsteuerung ermöglichen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines drahtlosen Empfängers mit den Merkmalen des Anspruchs 1 oder 2 sowie eines Synchronisationsverfahrens mit den Merkmalen des Anspruchs 6 und eines Frequenzsteuerverfahrens mit den Merkmalen des Anspruchs 7. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Es werden ein Verfahren und eine Vorrichtung zur Synchronisierung des Taktes eines drahtlosen, digitalen Empfängers offenbart. Gemäß einem Aspekt der Erfindung kann der Empfänger einen Steuerschaltkreis mit Rückkopplungsschleife zum Steuern der Taktfrequenz beinhalten. Die Schleife beinhaltet einen Zähler, ein Schleifenfilter, einen Schleifenverstärkungsblock und einen frequenzabstimmbaren Oszillator. Der Zähler beinhaltet einen Zähleingang und eine Ausgangszwischenspeicherleitung. Ein Signal, das vom Empfängertakt abgeleitet wird, wird an den Zähleingang angelegt. Ein Rahmensynchronisationssignal, das von den empfangenen digitalen Daten abgeleitet wird, wird an die Zwischenspeicherleitung angelegt. Der frequenzabstimmbare Oszillator kann einen Ditital-Analog-Wandler beinhalten, der das Ausgangssignal des Schleifenverstärkungsblocks empfängt und an einen Steuereingang eines Varaktors eine analoge Spannung anlegt. Der Varaktor kann mit einem Kristall parallel ge schaltet sein, um einen spannungsgesteuerten Oszillator zu bilden, der das Taktsignal erzeugt. Ein Summierblock kann implementiert sein, um eine Kalibrierung der Taktfrequenz einer Basiskonfiguration durch die Addition eines konfigurierbaren Kalibrierungswertes zu ermöglichen. In einer Ausführungsform kann der Summierblock zwischen dem Schleifenfilterausgang und dem Eingang des Schleifenverstärkungsblocks positioniert sein.
  • Gemäß einem weiteren Aspekt der Erfindung kann der Rückkopplungsschleifenzähler aus einem Aufwärts-/Abwärts-Zähler bestehen, dessen Zustand den Status eines Datenpuffers reflektiert, in dem empfangene Daten temporär gespeichert werden. Die Schleife arbeitet so, dass die Taktfrequenz des Empfängers derart eingestellt wird, dass ein vorgegebener Pegel von Daten in dem Puffer durch Steuern der Rate aufrechterhalten wird, mit welcher Daten aus dem Puffer ausgelesen werden.
  • 1 ist ein Blockdiagramm einer ersten Ausführungsform der Erfindung, die dafür ausgelegt ist, die Systemtakte von zwei Funksystemen zu synchronisieren.
  • 2 ist ein Blockdiagramm einer zweiten Ausführungsform der Erfindung, die dafür ausgelegt ist, die Systemtaktsignale von zwei Funksystemen zu synchronisieren.
  • 3 ist eine graphische Darstellung, welche Abtastpegel in einem FIFO-Puffer als Funktion der Zeit darstellt.
  • Wenngleich diese Erfindung einer Ausführung in vielen verschiedenen Formen zugänglich ist, sind spezifische Ausführungsformen in den Zeichnungen gezeigt und werden hierin detailliert beschrieben. Die vorliegende Offenbarung ist als exemplarisches Beispiel für das Prinzip der Erfindung zu betrachten, das dazu gedacht ist, die Erfindung lediglich zu erläutern und zu illustrieren, und nicht dazu gedacht ist, die Erfindung in irgendeiner Weise auf die dargestellten Ausführungsformen zu beschränken.
  • 1 stellt einen Phasenregelkreis(PLL)-Schaltkreis dar, der in einem drahtlosen Kommunikationssystem, wie einem TDD-System, dazu verwendet werden kann, die Taktfrequenz eines Geräts dynamisch einzustellen, um eine Synchronisation mit einem anderen Gerät aufrechtzuerhalten. Der Schaltkreis ist im Zusammenhang mit einem Schnurlostelefonsystem dargestellt, das eine Basiseinheit und einen Handapparat beinhaltet, wenngleich seine Anwendung nicht auf ein derartiges System beschränkt ist. Mit dem Schaltkreis von 1 synchronisiert der Handapparat die Taktfrequenz des Handapparats mit der Taktfrequenz der Basisstation. Das PLL-System von 1 beinhaltet: Zähler 100, Schleifenfilter 120, Nulleinstellung 130, Summierblock 140, Schleifenverstärkung 150, Digital-Analog-Wandler (DAC) 160 und spannungsgesteuerter Kristalloszillator (VCXO) 160.
  • Der Zähler 100 ist ein Freilaufzähler, der durch ein Taktsignal 180 des Handapparats getaktet wird. Ein Synchronisationsmarkierungssignal 110, das von der Basisstation am Beginn jedes Rahmens gesendet wird, stellt einen Zwischenspeicher für den Zähler 100 derart bereit, dass der Zähler 100 den Wert der Gesamtzahl an Taktzyklen des Handapparats abgibt, die zwischen zwei aufeinanderfolgenden Synchronisationsmarkierungen der Basisstation auftreten. Das Schleifenfilter 120 führt eine gleitende Mittelungsoperation für Ausgabewerte des Zählers 100 über eine vorgegebene Anzahl von Synchronisationsmarkierungszyklen durch.
  • Der Summierblock 140 subtrahiert einen gespeicherten Offsetwert, Nulleinstellung 130, von dem gemittelten Zählwert, dem Ausgangssignal des Schleifenfilters 120. Der Nulleinstellungseffekt sorgt für eine Kalibrierung der Beziehung zwischen dem Schleifenausgangssignal und der Frequenz des Systemtaktes, die durch das Schleifenausgangssignal bestimmt ist. Wenn zum Beispiel der Nulleinstellungs-Offset gleich der Anzahl an Handapparat-Taktzyklen ist, die in einer Synchronisationsmarkierungsperiode der Basisstation enthalten sind, wenn Taktfrequenzen sowohl des Handapparats als auch der Basisstation exakt gleich sind, dann ist das Ausgangssignal des Summierblocks 140 direkt proportional zu der relativen Frequenzdifferenz zwischen den Takten des Handapparats und der Basisstation. In einer derartigen Ausführungsform ist das Ausgangssignal des Summierblocks 140 notwendigerweise gleich null, wenn die Taktfrequenz des Handapparats mit der Taktfrequenz der Basisstation synchronisiert ist. Es ist möglicherweise wünschenswert, dass eine Nulleinstellkalibrierungsprozedur ausgeführt wird, welche den Nulleinstell-Offset 130 derart festlegt, dass die Taktfrequenz des Handapparats an die Frequenz einer äußerst präzisen Referenztakffrequenz der Basisstation angepasst ist, und diese Kalibrierung wird wohl in der Fabrik durchgeführt, in der ein Funktionsgenerator ein äußerst stabiles und präzises Synchronisationsmarkierungs-Referenzsignal der Basisstation erzeugen kann.
  • Das Ausgangssignal des Summierblocks 140 wird der Schleifenverstärkung 150 zugeführt und wird dann durch den DAC 160 in eine analoge Steuerspannung umgewandelt. Die Höhe der Schleifenverstärkung 150 ist für die Steuerspannung-zu-Frequenz-Abweichungsempfindlichkeit von VCXO 170 verantwortlich. Diese Steuerspannung wirkt derart auf VCXO 170, dass sich die Frequenz der Oszillation des Taktsignals 180 des Handapparats ändert, welches das Ausgangssignal von VCXO 170 ist. In der dargestellten Ausführungsform hält VCXO 170 die nominelle Frequenz des Ausgangssignals aufrecht, wenn das Steuerspannungsausgangssignal von DAC 160 gleich null ist, und wenn die Steuerspannung von null abweicht, weicht die Frequenz von VCXO 170 entsprechend ab. Durch diesen Mechanismus wird die Taktfrequenz des Handapparats derart eingestellt, dass sie gleich der Taktfrequenz der Basisstation wird.
  • In einer möglichen Ausführungsform kann der VCXO 170 einen Varaktor beinhalten, der mit dem Eingang des VCXO verbunden ist und in einem Kristalloszillatorschaltkreis derart enthalten ist, dass Änderungen der Eingangssteuerspannung des VCXO zu einer Änderung der Ausgangsfrequenz des VCXO führen. Die Verwendung eines DAC und eines Varaktors in dem VCXO zur Abstimmung der Oszillatorfrequenz stellt jedoch nur eine mögliche Ausführungsform dar, und es können ohne Weiteres andere Typen abstimmbarer Oszillatoren anstelle des VCXO 170 implementiert werden, einschließlich eines geschalteten Kondensatorfeldes parallel zu einem Kristall oder von Oszillatoren ohne Kristall.
  • Die Lösung von 1 kann effizient implementiert werden, da sie lediglich eine kleine Anzahl an üblichen Hardware-Komponenten erfordert: ei nen Zähler zur Bereitstellung der relativen Phaseninformation und einen DAC plus Varaktor zur Bereitstellung der Frequenzabstimmung. Die dargestellte Ausführungsform ist außerdem effizient in Software, da es nur eine Schleifenfilterberechnung (die lediglich drei Multiplizier- und Summier(MAC)-Anweisungen erfordert) sowie eine Multiplikation für die Schleifenverstärkungseinstellung gibt. Um den erforderlichen Verarbeitungszusatzaufwand weiter zu reduzieren, kann die Berechnung jedesmal dann laufen, wenn eine vorgegebene Anzahl an Rahmensynchronisationsmarkierungen empfangen wurde.
  • Es kann auch eine alternative Technik zur Phasendetektion unter Verwendung des Audio-FIFO-Pufferpegels des Handapparats zur Bereitstellung eines Maßes für die Differenz in der Frequenz zwischen den Kristallen des Handapparats und der Basisstation ausgeführt werden, wie in 2 dargestellt. Dieses Verfahren kann durch periodisches Durchführen einer Pegeldetektion zur Bestimmung der Anzahl an Abtastungen implementiert werden, die in dem FIFO-Puffer gespeichert sind. Die Messung kann zum Beispiel an einem vorgegebenen Punkt während jedes Rahmens derart durchgeführt werden, dass Änderungen im FIFO-Pegel an jenem Punkt in Abhängigkeit von der Zeit detektiert werden, wodurch die Steigung des FIFO-Pegels in Abhängigkeit von der Zeit gemessen wird. Dann wird der Systemtakt des Handapparats basierend auf der Steigung des FIFO-Pegels höher oder niedriger eingestellt, um den gewünschten FIFO-Pegel aufzubauen und aufrechtzuerhalten. Der Spitzenabtastpegel in dem FIFO-Puffer für jeden Rahmen ist ein Parameter, der periodisch gemessen werden kann, um die Steigung des FIFO-Pegels zu berechnen, wenngleich das Verfahren ohne Weiteres auf andere periodische Messungen des Abtastpegels in dem Puffer angewendet werden kann, einschließlich einer periodischen Bestimmung des durchschnittlichen FIFO-Pegels.
  • Die graphische Darstellung von 3 stellt einen Empfangs-FIFO-Pufferpegel des Handapparats als Funktion der Zeit über mehrere TDD-Rahmen hinweg dar, wenn die Taktfrequenzen der Basisstation und des Handapparats fehlangepasst sind. Speziell stellt 3 eine Situation dar, in der die Taktfrequenz des Handapparats etwas höher als die Taktfrequenz der Basisstation ist. Der Empfangs-FIFO-Puffer wird periodisch mit Datenabtastungen gefüllt, wenn die Daten in Bündeln empfangen werden, wie zum Beispiel während einer Periode 310, und wird dann ständig geleert, wie allgemein durch eine Periode 300 angezeigt ist. Aufgrund der unterschiedlichen Taktfrequenzen entnimmt der Handapparat Daten aus dem FIFO-Puffer mit einer Rate, die größer als jene ist, mit der die Basisstation Daten sendet, um den FIFO-Puffer zu füllen, so dass die Spitzenanzahl von Abtastungen innerhalb des Puffers im Laufe der Zeit abnimmt, wie durch die Linie 320 mit negativer Steigung angezeigt, welche die Spitzenwerte über jeden Rahmen hinweg verbindet. Durch Messen des Wertes dieser Spitzen über eine Anzahl von Rahmen hinweg kann die Steigung der Linie 320 bestimmt werden, was die Richtung und die Rate der Änderung des FIFO-Pufferpegels in Abhängigkeit von der Zeit reflektiert. Die Änderung des FIFO-Pegels kann dann in dem Schaltkreis von 2 zur Einstellung der Taktfrequenz des Handapparats derart verwendet werden, dass der resultierende FIFO-Pufferpegel bei einem gewünschten Pegel konvergiert, wodurch die Taktfrequenzen des Handapparats und der Basis synchronisiert werden. Die Prozesse können für Empfangs- und Sendepuffer sowohl in der Basisstation als auch im Handapparat analog ausgeführt werden, oder die Technik kann entweder in dem Handapparat oder der Basisstation ausgeführt werden.
  • In der Ausführungsform von 2 gibt der Zählerschaltkreis 200 den Spitzenpegel des FIFO-Puffers (nicht gezeigt) ab. Der Zähler 200 ist ein Inkrement-/Dekrement-Zähler, der bei Empfang eines Impulses auf einer Leitung 205 inkrementiert, zum Beispiel des INPUT-LOAD-Signals, das dem FIFO-Puffer zugeführt wird. Der Zähler 200 dekrementiert bei Empfang eines Impulses auf einer Leitung 290, der aus dem TRANSFER-OUT-Signal bestehen kann, das dem FIFO-Puffer zugeführt wird. Das TRANSFER-OUT-Signal auf der Leitung 290 wird typischerweise aus dem Systemtaktsignal 280 abgeleitet, wie über den Betrieb eines Frequenzteilers 285. Somit hält der Zähler 200 intern einen ersten Zustand aufrecht, der das Maß an Daten widerspiegelt, die in dem FIFO-Puffer zu einem beliebigen gegebenen Zeitpunkt gespeichert sind, ebenso wie einen zweiten Zustand, der den Spitzenwert des ersten Zustands widerspiegelt. Der Zähler 200 wird durch ein Synchronisationsmarkierungssignal 210 zwischengespeichert, das von der Basisstation einmal pro Rahmen empfangen wird. Jedesmal wenn der Zeitzähler 200 zwischengespeichert wird, gibt er den maximalen Wert ab, den der Zähler seit dem vorigen Zwischenspeicher ereignis erreicht hat, d. h. der Zähler 200 gibt den zweiten Zustand ab und setzt ihn dann zurück.
  • Das Ausgangssignal des Zählers 200 wird zu einem Summierblock 240 geleitet, der das Nulleinstell-Eingangssignal 230 hinzufügt, um den Basiskonfigurations-Vorwärtssteuersignalpegel festzulegen, der schließlich an den VCXO 270 anzulegen ist. Wie bei dem Nulleinstell-Eingangssignal 130 kann es wünschenswert sein, ein Eingangssignal 230 mit einer Präzisionsreferenz zu kalibrieren. Das Ausgangssignal des Summierblocks 240 wird einer Schleifenverstärkung 250 zugeführt und zum DAC 260 geleitet. Der DAC 260 erzeugt ein analoges Spannungssignal, das an einen Varaktor im VCXO 270 angelegt wird. Der VCXO 270 gibt dann ein Taktsignal 280 ab.
  • Die vorstehende Beschreibung und die Zeichnungen erläutern und illustrieren lediglich die Erfindung, und die Erfindung ist nicht darauf beschränkt, insoweit als ein Fachmann anhand der vorliegenden Offenbarung in der Lage ist, Modifikationen und Variationen hierin durchzuführen, ohne vom Umfang der Erfindung abzuweichen.

Claims (7)

  1. Drahtloser Empfänger, der digitale Daten von einem entfernt gelegenen Sender über eine Hochfrequenz-Kommunikationsverbindung empfängt, die aus einer Mehrzahl von Datenrahmen besteht, und der folgende Elemente enthält: einen Zähler (100) mit einem Zählereingangssignal, das aus einem Systemtaktsignal (180) abgeleitet wird, das innerhalb des drahtlosen Empfängers erzeugt wird, und mit einem Zwischenspeichereingangssignal (110), das aus einem während jedes Datenrahmens erzeugten Rahmensynchronisationssignal abgeleitet ist; einen Schleifenfilter (120) mit einem aus einem Ausgangssignal des Zählers abgeleiteten Eingangssignal; einen Schleifenverstärkungsblock (150), der ein von einem Ausgangssignal des Schleifenfilters abgeleitetes Eingangssignal empfängt und ein Ausgangssignal erzeugt, das von einer Differenz zwischen dem Schleifenfilterausgangssignal und einem konfigurierbaren Kalibrierungswert (130) abhängt; und einen frequenzabstimmbaren Oszillator (160, 170), der das Ausgangssignal des Schleifenverstärkungsblocks empfängt und das Systemtaktsignal erzeugt, wobei die Frequenz des Systemtaktsignals von dem Ausgangssignal des Schleifenverstärkungsblocks abhängig und zu dem entfernt gelegenen Sender synchronisiert ist.
  2. Drahtloser Empfänger, der digitale Daten von einem entfernt gelegenen Sender über eine Hochfrequenz-Kommunikationsverbindung empfängt, die aus einer Mehrzahl von Datenrahmen besteht, und der folgende Elemente enthält: einen Puffer (205), der wenigstens einige der empfangenen digitalen Daten speichert, mit einem Ladeeingang, an den ein Signal angelegt wird, das bewirkt, dass Daten in den Puffer geladen werden, und mit einem Heraustransferier-Eingang, an den ein Signal angelegt wird, das bewirkt, dass Daten aus dem Puffer ausgelesen werden; einen Aufwärts-/Abwärts-Zählerschaltkreis (200), der aufwärts zählt, wenn ein Signal an einen ersten Eingang angelegt wird, das von dem Pufferladeeingangssignal abgeleitet ist, und der abwärts zählt, wenn ein Signal an einen zweiten Eingang angelegt wird, das von dem Heraustransferier-Eingangssignal des Puffers abgeleitet ist, wobei der Zähler ein Zwischenspeichereingangssignal empfängt, das von einem Rahmensynchronisationssignal abgeleitet ist, das während jedes Datenrahmens erzeugt wird, und der Zähler bei Empfang des Rahmensynchronisationssignals für den jeweiligen Datenrahmen einen während des Datenrahmens erhaltenen maximalen Zählerwert als Zählerausgangssignal abgibt, um eine Änderung des maximalen Zählerwertes über mehrere Datenrahmen hinweg zur Frequenzeinstellung eines Systemtaktsignals des drahtlosen Empfängers zu verwenden; einen Schleifenfilter (120) mit einem von dem Zählerausgangssignal abgeleiteten Eingangssignal; einen Summierblock (240), der ein erstes Eingangssignal, das einen Kalibrierungswert enthält, und ein zweites Eingangssignal empfängt, das von dem Schleifenfilterausgangssignal abgeleitet ist; einen Schleifenverstärkungsblock (250), der ein von dem Schleifenfilterausgangssignal abgeleitetes Eingangssignal empfängt; und einen frequenzabstimmbaren Oszillator (260, 270), der das Ausgangssignal des Schleifenverstärkungsblocks empfängt und das Systemtaktsignal erzeugt, wobei die Frequenz des Systemtaktsignals von dem Ausgangssignal des Schleifenverstärkungsblocks abhängig und zu dem entfernt gelegenen Sender synchronisiert ist.
  3. Drahtloser Empfänger nach Anspruch 1 oder 2, wobei das Eingangssignal des Schleifenverstärkungsblocks aus dem Ausgangssignal eines Summierblocks besteht, der ein von dem Schleifenfilterausgangssignal abgeleitetes, erstes Eingangssignal und ein zweites Eingangssignal empfängt, das einen Kalibrierungswert enthält.
  4. Drahtloser Empfänger nach einem der Ansprüche 1 bis 3, wobei der frequenzabstimmbare Oszillator folgende Elemente enthält: einen Digital-Analog-Wandler (160) der ein von dem Ausgangssignal des Schleifenverstärkungsblocks abgeleitetes, digitales Eingangssignal empfängt und ein analoges Steuersignal erzeugt; und einen spannungsgesteuerten Kristalloszillator (170), der das analoge Steuersignal empfängt und das Systemtaktsignal abgibt, wobei die Frequenz des Systemtaktsignals von dem analogen Steuersignal abhängig ist.
  5. Drahtloser Empfänger nach Anspruch 4, wobei der spannungsgesteuerte Kristalloszillator folgende Elemente enthält: einen Varaktor, der das analoge Steuersignal als sein abstimmendes Eingangssignal empfängt; und einen Kristall, der mit dem Varaktor parallel geschaltet ist.
  6. Verfahren zur Synchronisation der Frequenz eines ersten Systemtaktes in einem ersten drahtlosen Gerät zu einem zweiten Systemtakt in einem zweiten drahtlosen Gerät, wobei das erste Gerät und das zweite Gerät über eine Hochfrequenz-Kommunikationsverbindung kommunizieren, die aus einer Mehrzahl von Datenrahmen besteht, wobei das Verfahren die Schritte umfasst: periodisches Empfangen eines Rahmensynchronisationssignals durch das erste drahtlose Gerät von dem zweiten drahtlosen Gerät, wobei das Rahmensynchronisationssignal indikativ für die Ankunft eines Datenrahmens ist; Messen der Anzahl von Zyklen des ersten Systemtaktes, die zwischen zwei aufeinanderfolgenden Synchronisationsmarkierungen des Rahmensynchronisationssignals auftreten; Subtrahieren eines vorgegebenen konfigurierbaren Kalibrierwertes von einem gemittelten Wert der gemessenen Anzahl von Zyklen des ersten Systemtaktes, die zwischen jedem Rahmensynchronisationssignal auftreten; und Einstellen der Frequenz des ersten Systemtaktes derart, dass die Anzahl von gemessenen Zyklen gleich dem vorgegebenen konfigurierbaren Kalibrierwert ist.
  7. Verfahren zur Steuerung der Frequenz eines Oszillators in einem ersten drahtlosen Gerät, das über eine Hochfrequenz-Kommunikationsverbindung kommuniziert, wobei das Verfahren die Schritte umfasst: Empfangen von digitalen Daten durch das erste drahtlose Gerät über die Kommunikationsverbindung; Speichern der empfangenen Daten in einem Puffer in dem ersten drahtlosen Gerät; Auslesen von Daten aus dem Puffer mit einer Rate, die durch ein Systemtaktsignal bestimmt ist, das in dem ersten drahtlosen Gerät erzeugt wird; Bestimmen der Steigung einer Linie, welche Spitzenwerte der im Puffer enthaltenen Daten innerhalb eines jeweiligen Datenrahmens verbindet, für aufeinanderfolgende Datenrahmen anhand eines Ausgangssignals eines einzelnen, an einen Ausgang des Puffers gekoppelten Zählers; und Einstellen der Frequenz des Systemtaktsignals, wenn die Steigung ungleich null ist, so dass die Menge an im Puffer vorhandenen Daten gegen einen gewünschten Pegel konvergiert.
DE10200039A 2001-01-03 2002-01-03 Drahtloser Empfänger, Synchronisations- und Frequenzsteuerverfahren Expired - Lifetime DE10200039B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0100094.2 2001-01-03
GBGB0100094.2A GB0100094D0 (en) 2001-01-03 2001-01-03 System clock synchronisation using phased-lock loop

Publications (2)

Publication Number Publication Date
DE10200039A1 DE10200039A1 (de) 2002-08-29
DE10200039B4 true DE10200039B4 (de) 2008-08-28

Family

ID=9906181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10200039A Expired - Lifetime DE10200039B4 (de) 2001-01-03 2002-01-03 Drahtloser Empfänger, Synchronisations- und Frequenzsteuerverfahren

Country Status (4)

Country Link
US (2) US20020177459A1 (de)
CA (1) CA2366495A1 (de)
DE (1) DE10200039B4 (de)
GB (3) GB0100094D0 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2409383B (en) * 2003-12-17 2006-06-21 Wolfson Ltd Clock synchroniser
GB2413043B (en) * 2004-04-06 2006-11-15 Wolfson Ltd Clock synchroniser and clock and data recovery apparatus and method
US7355462B1 (en) * 2006-07-10 2008-04-08 Altera Corporation Phase lock loop and method for operating the same
KR100721335B1 (ko) 2006-12-13 2007-05-25 (주)이노스 Tdd 시스템에 사용되는 동기추출회로 및 동기신호를추출하는 방법
FR2917552B1 (fr) * 2007-06-15 2009-08-28 Sagem Defense Securite Procede de regulation de la gigue de transmission au sein d'un terminal de reception
WO2013104988A1 (en) * 2012-01-09 2013-07-18 Epson Norway Research And Development As Low interference system and method for synchronization, identification and tracking of visual and interactive systems
JP7174271B2 (ja) * 2018-07-10 2022-11-17 株式会社ソシオネクスト 位相同期回路、送受信回路及び集積回路
KR102415309B1 (ko) * 2020-06-16 2022-07-01 에스케이하이닉스 주식회사 인터페이스 장치 및 그 동작 방법
KR102519480B1 (ko) 2021-04-01 2023-04-10 에스케이하이닉스 주식회사 PCIe 장치 및 이를 포함하는 컴퓨팅 시스템
KR102518285B1 (ko) 2021-04-05 2023-04-06 에스케이하이닉스 주식회사 PCIe 인터페이스 및 인터페이스 시스템
US11546128B2 (en) 2020-06-16 2023-01-03 SK Hynix Inc. Device and computing system including the device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69102592T2 (de) * 1990-07-10 1994-10-06 At & T Corp Spannungsgesteuerte ausgeglichene Quarzoszillatorschaltung.
GB2315197A (en) * 1996-07-11 1998-01-21 Nokia Mobile Phones Ltd Adjusting radio telephone system clock
DE19820572A1 (de) * 1998-05-08 1999-11-11 Alcatel Sa Desynchronisiereinrichtung für ein synchrones digitales Nachrichtenübertragungssystem
US6016331A (en) * 1997-08-05 2000-01-18 Vlsi Technology, Inc. Methods of synchronization, personal handy-phone system stations and phase lock loops
DE19932635A1 (de) * 1999-02-15 2000-08-17 Siemens Ag Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit
EP0573861B1 (de) * 1992-05-29 2000-08-30 Nec Corporation SDH Funkkommunikationssystem und Sende-/Empfangseinrichtung hierzu

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706263A (en) * 1983-11-07 1987-11-10 Hughes Aircraft Company Data communications receiver operable in highly stressed environments
US4759041A (en) * 1987-02-19 1988-07-19 Unisys Corporation Local area network control system synchronization with phase-lock loop
US4941156A (en) * 1987-05-19 1990-07-10 Crystal Semiconductor Linear jitter attenuator
JPH02179045A (ja) * 1988-12-28 1990-07-12 Victor Co Of Japan Ltd データ受信装置のクロック周波数調整方法
US5007070A (en) * 1989-10-31 1991-04-09 Bell Communications Research, Inc. Service clock recovery circuit
JP2937529B2 (ja) * 1991-03-27 1999-08-23 日本電気株式会社 クロック再生回路
US5396492A (en) * 1993-04-28 1995-03-07 At&T Corp. Method and apparatus for adaptive clock recovery
GB9410943D0 (en) * 1994-06-01 1994-07-20 Newbridge Networks Corp Clock recovery unit
DE19537361A1 (de) * 1995-10-06 1997-04-10 Deutsche Telekom Ag Verfahren und Vorrichtung zur empfangsseitigen Taktrückgewinnung für Digitalsignale mit konstanter Bitrate
JP2877070B2 (ja) * 1996-05-08 1999-03-31 日本電気株式会社 クロック生成回路
SE9602823L (sv) * 1996-07-19 1998-01-20 Ericsson Telefon Ab L M En metod, en apparat och ett nätverk för att återhämta klockan
JPH1093540A (ja) * 1996-09-18 1998-04-10 Hitachi Denshi Ltd データ伝送方式
JPH10178458A (ja) * 1996-12-17 1998-06-30 Kokusai Electric Co Ltd 復調回路
JP4101326B2 (ja) 1997-06-19 2008-06-18 日本ケーブル株式会社 自動循環式索道の二箇所並列乗車装置
JPH11112982A (ja) * 1997-10-08 1999-04-23 Fujitsu Ltd Mpegデータ受信装置
US6574288B1 (en) * 1998-05-29 2003-06-03 Silicon Laboratories Inc. Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications
JP2000216760A (ja) * 1999-01-27 2000-08-04 Nec Eng Ltd デ―タ伝送システム及びそのシステムにおけるクロック伝送方法
US6574225B2 (en) * 2000-04-07 2003-06-03 Omneon Video Networks Clock recovery in a packet-based data network
US20040218985A1 (en) * 2003-04-30 2004-11-04 Klettenberg Charles N. Method of making a composite masonry block

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69102592T2 (de) * 1990-07-10 1994-10-06 At & T Corp Spannungsgesteuerte ausgeglichene Quarzoszillatorschaltung.
EP0573861B1 (de) * 1992-05-29 2000-08-30 Nec Corporation SDH Funkkommunikationssystem und Sende-/Empfangseinrichtung hierzu
GB2315197A (en) * 1996-07-11 1998-01-21 Nokia Mobile Phones Ltd Adjusting radio telephone system clock
US6016331A (en) * 1997-08-05 2000-01-18 Vlsi Technology, Inc. Methods of synchronization, personal handy-phone system stations and phase lock loops
DE19820572A1 (de) * 1998-05-08 1999-11-11 Alcatel Sa Desynchronisiereinrichtung für ein synchrones digitales Nachrichtenübertragungssystem
DE19932635A1 (de) * 1999-02-15 2000-08-17 Siemens Ag Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit

Also Published As

Publication number Publication date
CA2366495A1 (en) 2002-07-03
GB0200082D0 (en) 2002-02-20
GB0100094D0 (en) 2001-02-14
US20020177459A1 (en) 2002-11-28
US6912260B2 (en) 2005-06-28
DE10200039A1 (de) 2002-08-29
GB2375934B (en) 2004-10-20
US20020187798A1 (en) 2002-12-12
GB2375934A (en) 2002-11-27
GB0200077D0 (en) 2002-02-20

Similar Documents

Publication Publication Date Title
DE69535057T2 (de) Empfänger und Senderempfänger
EP0817404B1 (de) Vorrichtung zur Kompensation der Signallaufzeitunterschiede von digitalen Übertragungseinrichtungen
DE69532982T2 (de) Drahtloses Telefon
DE2702959C3 (de) Schaltungsanordnung zum Herstellen des Gleichlaufs zwischen einer örtlich erzeugten Impulsfolge und einer ankommenden Datenfolge
DE10200039B4 (de) Drahtloser Empfänger, Synchronisations- und Frequenzsteuerverfahren
EP0011699B1 (de) Schaltung zur Ermittlung des Phasenjitters von Digitalsignalen und deren Verwendung
EP0356548B1 (de) Verfahren und Schaltungsanordnung für eine digitale Regelung der Frequenz und/oder der Phase von Abtasttaktimpulsen
WO2019072598A1 (de) Verfahren und system zur erfassung und synchronisation von audio- und videosignalen und audio/video-erfassungs- und synchronisationssystem
EP3440846B1 (de) Drahtlos-mikrofon- und/oder in-ear-monitoring-system und verfahren zum steuern eines drahtlos-mikrofon- und/oder in-ear-monitoring-systems
DE69926857T2 (de) Verfahren und Vorrichtung zur Steuerung einer Frequenz durch ein asynchrones Übertragungsnetzwerk und Funktelefonienetzwerk, das die Vorrichtung verwendet
DE19630398C1 (de) Verfahren zum Synchronisieren eines in einer Datenempfangsstation zu generierenden Taktsignals mit einem in einer Datensendestation verwendeten Taktsignal
EP1079559B1 (de) Verfahren und Anordnung zur Synchronisation von Systemeinheiten
EP0356549B1 (de) Verfahren und Schaltungsanordnung für eine digitale Regelung der Phase von Abtasttaktimpulsen
DE19959714A1 (de) Taktsignal-Erzeuger-Umsetzer-Einrichtung
DE4236774C2 (de) Schnurlos-Telekommunikationsgerät
DE102004036896B4 (de) Verfahren zum Verbessern der Auflösung von Zeitmessungen und der Synchronisation in Paketnetzwerken durch Zeitmodulation
DE69837955T2 (de) Frequenzdatenübertragungssystem für ATM-Adaptierungsschicht vom Type 1(AAL 1)
DE10028088A1 (de) Stromdifferenzrelaiseinrichtung
EP0374537B1 (de) Demultiplexer mit Schaltung zur Verringerung des Wartezeitjitters
DE10302434B4 (de) Verfahren zum Rückgewinnen eines digitalen Dateninhalts in einem Kommunikationssystem und Vorrichtung zur Durchführung dieses Verfahrens
DE69735714T2 (de) Anordnung und verfahren zur aufrechterhaltung der synchronisation und frequenzstabilisation in einem drahtlosen telekommunikationssystem
EP0952692B1 (de) Verfahren zur Steuerung eines digitalen Systems
DE69832667T2 (de) Sende-Emfangs-Schaltung zur Verbindung einer Basisstation mit einer Steuerzentrale von Basisstationen nach der Norm DECT
DE60025737T2 (de) Netzwerk frequenzeinstellung
EP0653093B1 (de) Verfahren zur übertragung digitaler daten ohne feste kopplung zwischen den taktfrequenzen und der übertragungsfrequenz

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right