DE10028088A1 - Stromdifferenzrelaiseinrichtung - Google Patents
StromdifferenzrelaiseinrichtungInfo
- Publication number
- DE10028088A1 DE10028088A1 DE10028088A DE10028088A DE10028088A1 DE 10028088 A1 DE10028088 A1 DE 10028088A1 DE 10028088 A DE10028088 A DE 10028088A DE 10028088 A DE10028088 A DE 10028088A DE 10028088 A1 DE10028088 A1 DE 10028088A1
- Authority
- DE
- Germany
- Prior art keywords
- synchronization
- transmission
- bits
- sampling
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/26—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/26—Sectionalised protection of cable or line systems, e.g. for disconnecting a section on which a short-circuit, earth fault, or arc discharge has occured
- H02H7/261—Sectionalised protection of cable or line systems, e.g. for disconnecting a section on which a short-circuit, earth fault, or arc discharge has occured involving signal transmission between at least two stations
- H02H7/263—Sectionalised protection of cable or line systems, e.g. for disconnecting a section on which a short-circuit, earth fault, or arc discharge has occured involving signal transmission between at least two stations involving transmissions of measured values
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Beim Übertragen von Signalen an einen entgegengesetzten Anschluss durch Einführen eines Systemstroms von einem Anschluss dieser Seite ist ein Blindbitinterpolator (105) zum Einfügen von Blindbits unter die festen Rahmenlängen der Übertragungssignale vorgesehen, um die Länge der Übertragungsdaten durch Einfügen von Blindbits einzustellen, um eine Synchronisation in den Abtastseiten selbst dann aufrechtzuerhalten, wenn keine Mehrfachbeziehung zwischen der Abtastfrequenz und der Übertragungsrate erfüllt ist.
Description
Die vorliegende Erfindung betrifft ein Schutzrelaissystem zum
Schützen eines Energiesystems und insbesondere eine
Stromdifferenzrelaiseinrichtung zum Schützen einer
Leistungsübertragungsleitung auf Grundlage des Prinzips einer
Stromdifferenz.
Fig. 10 zeigt ein Aufbaubeispiel, bei dem eine
Stromdifferenzrelaiseinrichtung zum Schützen einer Leistungs-
bzw. Hochspannungsübertragungsleitung, die ein Energiesystem
bildet, angewendet wird. Ein Stromdifferenzrelaissystem, das
in Fig. 10 gezeigt ist, umfasst ein Paar von
Stromdifferenzrelaiseinrichtungen 2 und 3, die an den
Anschlüssen 1A und 1B der Leistungsübertragungsleitung 1
vorgesehen sind. Stromwerte an den Anschlüssen 1A und 1B der
Leistungsübertragungsleitung 1 werden von Stormdetektoren 4
und 5 erfasst und die erfassten Stromwerte werden an die
Stromdifferenzrelaiseinrichtungen 2 und 3 an den Anschlüssen
gesendet und werden in digitale Werte abgetastet und
umgewandelt. Hierbei werden die abgetasteten Stromwerte von
den Stromdifferenzrelaiseinrichtungen 2 und 3 an den
Anschlüssen verwendet und werden ferner an die
Stromdifferenzrelaiseinrichtungen 3 und 2 an den anderen
Anschlüssen relativ zueinander über die
Signalübertragungsleitungen 12 und 13, die zwischen den
Stromdifferenzrelaiseinrichtungen 2 und 3 vorgesehen sind,
gesendet. Somit führt die Stromdifferenzrelaiseinrichtung 2
(3) den Betrieb für einen Stromdifferenzschutz auf Grundlage
eines Stromwerts an ihrem eigenen Anschluss 1A(1B) und einem
Stromwert an dem anderen Anschluss 1B(1A) aus und erzeugt ein
Ausgangssignal auf Grundlage des Ergebnisses des Betriebs.
Ein Unfall, der unter Umständen auf der
Leistungsübertragungsleitung auftreten kann, wird auf
Grundlage der Stromdifferenz erfasst, die abnormal an beiden
Anschlüssen ansteigt und wenigstens ein Unterbrecher in der
Leistungsübertragungsleitung 1 wird ausgelöst, um den Unfall
zu beseitigen.
Die von den Stromdifferenzrelaiseinrichtungen 2 und 3
verwendeten Stromwerte zur Ausführung des Betriebs für einen
Stromdifferenzschutz müssen diejenigen sein, die gleichzeitig
von den zwei Stromdifferenzrelaiseinrichtungen 2 und 3
abgetastet werden. Für diesen Zweck ist es wichtig, dass die
von den zwei Stromdifferenzrelaiseinrichtungen 2 und 3 zum
Bereitstellen des Stromdifferenzschutzes verwendeten
Stromwerte synchron zueinander sind. Es wird deshalb
erforderlich, die Abtastungssynchronisierung zu steuern, um
einen Fehler bei der Synchronisation der Abtastung zwischen
den Stromdifferenzrelaiseinrichtungen 2 und 3 zu beseitigen.
Ein herkömmlicher Betrieb zum Synchronisieren der
Abtastvorgänge wird unter Bezugnahme auf die Fig. 11
beschrieben. In Fig. 11 senden die
Stromdifferenzrelaiseinrichtungen 2 und 3 digitale
Übertragungssignale TX2 und TX3 an die anderen Anschlüsse
synchron zu einer Abtastzeit TS2 oder TS3 an ihrem eigenen
Anschluss. Wenn die Übertragung von Übertragungssignalen TX2
und TX3 von einem Anschluss an den anderen Anschluss eine
Verzögerungskomponente aufgrund der Übertragungsleitungen
oder eine Übertragungsverzögerungszeit td aufgrund der
Verzögerung in den Relaiseinrichtungen umfasst, dann werden
die Übertragungssignale TX2 und TX3 an ihrem eigenen
Anschluss nach dem Ablauf der Zeit td von einer Referenzzeit,
zu der das Übertragungssignal von dem anderen Ende gesendet
wurde, empfangen. Hierbei wird angenommen, dass die Zeiten,
bis die Übertragungssignale als gemessen unter Verwendung der
Abtastzeit TS2 oder TS3 an ihrem eigenen Anschluss als eine
Referenz empfangen werden, Empfangszeiten t2 und t3 sind. Es
ist wünschenswert, dass die zwei
Stromdifferenzrelaiseinrichtungen 2 und 3 synchron zueinander
sind und die Abtastoperationen gleichzeitig ausführen. Jedoch
tritt ein Fehler bei der Synchronisation der Abtastvorgänge
zwischen den Stromdifferenzrelaiseinrichtungen 2 und 3 auf.
Fig. 11 zeigt einen Fall, bei dem ein Fehler ΔT bei der
Synchronisation der Abtastvorgänge zwischen der Abtastzeit
TS2 der Stromdifferenzrelaiseinrichtung 2 und der Abtastzeit
TS3 der Stromdifferenzrelaiseinrichtung 3 existiert.
Wie sich der Fig. 11 entnehmen lässt, sind die folgenden
Beziehungen (1) und (2) zwischen den Empfangsseiten t2, t3,
der Übertragungsverzögerungszeit td und dem Fehler ΔT bei
der Synchronisation der Abtastvorgänge erfüllt. Aus den
Beziehungen (1) und (2) kann der Fehler ΔT bei der
Synchronisation der Abtastvorgänge gemäß der Beziehung (3)
betrieben bzw. bestimmt werden. Eine oder beide
Stromdifferenzrelaiseinrichtungen 2 und 3 steuern die
Synchronisation von Abtastvorgängen, indem die
Oszillationsfrequenzen der darin eingebauten
Synchronisationsoszillatoren so eingestellt werden, dass der
bestimmte Fehler ΔT beim Synchronisieren der Abtastvorgänge
Null wird.
t2 = td + ΔT (1)
t3 = td - ΔT (2)
ΔT = (t2 - t3)/2 (3)
Zum Bestimmen des Fehlers ΔT bei der Synchronisation der
Abtastvorgänge ist es wesentlich, dass die Zeiten t2 und t3
der Empfangsdaten von den anderen Anschlüssen wie gemessen
mit der Abtastzeit an ihrem eigenen Anschluss als eine
Referenz bei jeder Periode konstant sind. Für diesen Zweck
muss eine Mehrfachbeziehung zwischen der Abtastfrequenz und
der Übertragungsrate der Übertragungsdaten existieren. Wenn
die Mehrfachbeziehung zwischen der Abtastfrequenz und der
Rate zum Übertragen der Übertragungsdaten nicht existiert,
dann weichen die Zeiten zum Empfangen von Daten von den
anderen Anschlüssen wie gemessen mit der Abtastzeit als eine
Referenz ab und das Ergebnis einer Bestimmung des Fehlers ΔT
in der Abtastperiode wird bei jeder Periode nicht konstant
und die Abtastzeiten können nicht mehr miteinander in
Synchronisation gebracht werden.
Wenn zum Beispiel die Abtastfrequenz 720 Hz ist und die
Übertragungsrate 54 kbps (Kilobits pro Sekunde) ist, dann
existiert eine Mehrfachbeziehung (54 000/720 = 75) zwischen
der Abtastfrequenz und der Übertragungsrate. Auf ein
periodisches Senden eines Datenwerts von 75 Bits pro einer
Abtastperiode hin werden die Zeiten zum Empfangen von Daten
von den anderen Anschlüssen konstant wie gemessen mit der
Abtastzeit als eine Referenz und die Abtastzeiten können in
Synchronisation zueinander gebracht werden.
Wenn jedoch die Abtastfrequenz 720 Hz ist und die
Übertragungsrate zum Beispiel 64 kbps ist, existiert keine
Mehrfachbeziehung zwischen der Abtastfrequenz und der
Übertragungsrate (64000/720 = 88.88 . . .). Wenn die Daten von
88 Bits pro einer Abtastperiode periodisch übertragen werden,
tritt ein Fehler entsprechend von 0,88 . . . Bits pro einer
Abtastperiode auf und die Zeiten zum Empfangen von Daten von .
den anderen Anschlüssen werden nicht konstant wie gemessen
mit der Abtastzeit als eine Referenz. Gemäß dem Stand der
Technik wird deshalb nicht zugelassen, dass die Abtastzeiten
zwischen den Stromdifferenzrelaiseinrichtungen an beiden
Anschlüssen in Synchronisation gebracht werden.
Es ist eine Aufgabe der vorliegenden Erfindung, eine
Stromdifferenzrelaiseinrichtung bereitzustellen, die die
Synchronisation von Abtastvorgängen stabil erreichen kann,
indem die Zeiten zum Empfangen von Daten von den anderen
Anschlüssen mit der Abtastzeit als einer Referenz fast
konstant gehalten wird, selbst wenn eine Mehrfachbeziehung
zwischen der Abtastfrequenz und der Übertragungsrate nicht
existiert.
Um die obige Aufgabe gemäß der
Stromdifferenzrelaiseinrichtung der vorliegenden Erfindung zu
lösen, werden die Anschlussströme des Leistungssystems
gleichzeitig abgetastet, wobei eine vorgegebene Periode
aufrechterhalten wird, und der Schutzbetrieb wird durch
Verwendung der abgetasteten Stromdaten ausgeführt, wobei eine
Einrichtung zum Einfügen von Blindbits unter den festen
Rahmenlängen zum Übertragen von Signalen bereitgestellt wird,
so dass sogar dann, wenn keine Mehrfachbeziehung zwischen der
Abtastfrequenz und der Übertragungsrate existiert, die Länge
von Übertragungsdaten durch die Einfügung der Blindbits
eingestellt wird, um die Abtastzeiten in Synchronisation zu
bringen.
Ferner ist eine Einrichtung zum Erreichen einer
Synchronisation zwischen beiden Anschlüssen mit der festen
Rahmenlänge des Übertragungssignals als eine Einheit und eine
Einrichtung zum Erreichen einer Synchronisation von Zeiten
zum Einfügen der Blindbits zwischen beiden Anschlüssen
vorgesehen, um dadurch die Länge von Übertragungsdaten durch
Einfügen der Blindbits einzustellen und die Abtastzeiten
sogar dann in Synchronisation zu bringen, wenn keine
Mehrfachbeziehung zwischen der Abtastfrequenz und der
Übertragungsrate existiert.
Eine Einrichtung zum Einfügen von Blindbits in
Synchronisation zu Zeiten zum Senden eines
Übertragungsdatenwerts einer vorgegebenen Periode zum
Synchronisieren der Abtastvorgänge wird bereitgestellt,
wodurch die Länge von Übertragungsdaten durch die Einfügung
der Blindbits zum Synchronisieren der Abtastzeiten sogar dann
eingestellt wird, wenn keine Mehrfachbeziehung zwischen der
Abtastfrequenz und der Übertragungsfrequenz existiert.
Ferner wird eine Einrichtung zum Erzielen der Synchronisation
zwischen beiden Anschlüssen mit einer festen Rahmenlänge
eines Übertragungssignals als eine Einheit, eine Einrichtung
zum Aufnehmen von Takten von den Übertragungssignalen und
eine Einrichtung zum Erzeugen von
Abtastsynchronisationssignalen auf Grundlage der Takte, die
aufgenommen werden, vorgesehen, um die Länge von
Übertragungsdaten durch Einfügen von Blindbits einzustellen
und die Abtastzeiten auf Grundlage der Signale, die empfangen
werden, oder den Takten, die aufgenommen werden, sogar dann
zu synchronisieren, wenn keine Mehrfachbeziehung zwischen der
Abtastfrequenz und der Übertragungsfrequenz existiert.
Ferner wird eine Einrichtung zum Erreichen der
Synchronisation zwischen beiden Anschlüssen mit einer festen
Rahmenlänge eines Übertragungssignals als eine Einheit, eine
Einrichtung zum Empfangen von Takten von einer
Kommunikationseinheit und eine Einrichtung zum Erzeugen von
Abtastsynchronisationssignalen auf Grundlage der Takte, die
empfangen werden, vorgesehen, um die Länge von
Übertragungsdaten durch Einfügen von Blindbits einzustellen
und die Abtastzeiten auf Grundlage der Takte, die von der
Kommunikationseinheit ausgegeben werden, sogar dann zu
synchronisieren, wenn keine Mehrfachbeziehung zwischen der
Abtastfrequenz und der Übertragungsfrequenz existiert.
Ferner wird eine Einrichtung zum Erzeugen von Blindbits mit
einer Anzahl n oder n ± 1 bereitgestellt, um die Länge von
Übertragungsdaten durch Einfügen von Blindbits einzustellen
und die Abtastzeiten sogar dann zu synchronisieren, wenn
keine Mehrfachbeziehung zwischen der Abtastfrequenz und der
Übertragungsfrequenz existiert.
In den Zeichnungen zeigen:
Fig. 1 ein Blockschaltbild, das eine
Stromdifferenzrelaiseinrichtung gemäß einer
Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 2 bis 6 Diagramme, die verschiedene Bedingungen zum Senden
von Daten zum Erläutern des Betriebs der
Einrichtung in Fig. 1 darstellen;
Fig. 7 ein Blockdiagramm, das die
Stromdifferenzrelaiseinrichtung gemäß einer anderen
Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 8 und 9 Diagramme, die verschiedene Bedingungen zum
Übertragen von Daten zum Erläutern des Betriebs der
Einrichtung der Fig. 7 darstellen;
Fig. 10 ein Blockdiagramm der
Stromdifferenzrelaiseinrichtung gemäß einem Stand
der Technik; und
Fig. 11 ein Zeitdiagramm, das den Betrieb der Einrichtung
in Fig. 10 darstellt.
Fig. 1 ist ein Blockdiagramm einer
Stromdifferenzrelaiseinrichtung 2 gemäß einer Ausführungsform
der vorliegenden Erfindung. Hierbei weist eine
Stromdifferenzrelaiseinrichtung 3, obwohl nicht dargestellt,
einen internen Aufbau, der der gleiche wie derjenige der
Stromdifferenzrelaiseinrichtung 2 ist. Die
Stromdifferenzrelaiseinrichtung 2, die in Fig. 1 gezeigt ist,
ist an einem Anschluss 1A einer Leistungs- bzw.
Hochspannungsübertragungsleitung 1 vorgesehen und weist einen
Systemstromwandler 101 auf, der einen Systemstrombetrag, der
von dem Stromdetektor 4 (Fig. 10) erfasst wird, empfängt und
diesen in einen digitalen Stromdatenwert umwandelt, der
übertragen werden kann. Ein digitaler Stromdatenwert, der von
dem Systemstromwandler 101 erhalten wird, wird als ein erster
Stromdatenwert einem Betreiber 104 eingegeben, der den
Betrieb für einen Stromdifferenzschutz ausführt und wird über
eine Übertragungsleitung an die
Stromdifferenzrelaiseinrichtung 3 (nicht gezeigt), die an dem
anderen Anschluss 1B der Leistungsübertragungsleitung 1
vorgesehen ist, über einen Sender 102 und einen
Blindbitinterpolator 105 gesendet. Der Stromdatenwert, der
abgetastet und in eine digitale Form durch die
Stromdifferenzrelaiseinrichtung 3 an dem Anschluss 1B
umgewandelt wird, wird an die Stromdifferenzrelaiseinrichtung
2 gesendet und von einem Empfänger 103 empfangen. Der
Stromdatenwert des Anschlusses 1B, der von dem Empfänger 103
empfangen wird, wird als ein zweiter Stromwert einem
Betreiber 104 eingegeben. Der Empfänger 103 holt einen
Zeitdatenwert t3, der aus den Übertragungssignalen TX3 heraus
erhalten wird, indem er von der
Stromdifferenzrelaiseinrichtung 3 gemessen wird, und sendet
diesen an die Abtastsynchronisations-Steuereinrichtung 108.
Die Stromdifferenzrelaiseinrichtung 2 umfasst ferner einen
Zeitmesser 106 und einen Abtastsynchronisationsoszillator
107. Der Zeitmesser 106 empfängt Übertragungssignale TX3 von
dem Anschluss 1B und Signale, die von dem
Abtastsynchronisationsoszillator 107 ausgegeben werden, und
misst eine Zeit t2 zum Empfangen der Übertragungssignale TX3
von dem Anschluss 1B. Durch Verwenden der Zeit t2, die von
dem Zeitmesser 106 gemessen wird, und der Zeit t3, die von
dem Empfänger 103 gesendet wird, bestimmt die
Abtastsynchronisations-Steuereinrichtung 108 einen Fehler AT
bei der Synchronisation der Abtastvorgänge gemäß der
Beziehung (3) und steuert die Oszillationsfrequenz des
Abtastsynchronisationsoszillator 107 so, dass der Fehler Null
wird. Der Abtastsynchronisationsoszillator 107 sendet
Impulssignale entsprechend der Oszillationsfrequenz an den
Zeitmesser 106, den Systemstromwandler 101, den Sender 102
und den Blindbitinterpolator 105 bei regelmäßigen
Intervallen.
In der in Fig. 1 gezeigten Relaiseinrichtung entspricht der
Zeitdatenwert t3, der von dem Empfänger 103 empfangen wird,
und die Zeit t2, die von dem Zeitmesser 106 gemessen wird,
den Zeiten t3 und t2, die in Fig. 11 gezeigt sind. Die
Stromdifferenzrelaiseinrichtung 3 an dem Anschluss 1B ist
ebenfalls in der gleichen Weise wie die
Stromdifferenzrelaiseinrichtung 2 an dem Anschluss 1A
aufgebaut und ermittelt die Daten bezüglich der Zeiten t2 und
t3 gesehen von der Seite der Relaiseinrichtung 3 her.
Als nächstes wird nachstehend der Betrieb der
Stromdifferenzrelaiseinrichtung 2 beschrieben. Der
Systemstromwandler 101 tastet den Stromwert der
Leistungsübertragungsleitung 1 gemäß der Impulssignale einer
vorgegebenen Periode, die von dem
Abtastsynchronisationsoszillator 107 ausgegeben wird, ab und
wandelt diesen in einen digitalen Wert um. Der digitale
Stromwert wird einerseits in ein Übertragungssignal durch den
Sender 102 umgewandelt und in der Form eines
Übertragungssignals TX2 an die Relaiseinrichtung 3 durch den
Blindbitinterpolator 104 gesendet. Wie nachstehend
beschrieben wird fügt der Blindbitinterpolator 104 je nach
Anforderung Blindbits zu dem gegenwärtigen Datenwert hinzu,
um die Länge des übertragenen Datenwerts einzustellen. Der
digitale Stromwert wird andererseits an den Betreiber 104
gesendet, der ebenfalls als ein Übertragungssignal TX3 einen
Stromdatenwert des Anschlusses 1B, der von dem Empfänger 103
von der Stromdifferenzrelaiseinrichtung 3 empfangen wird,
empfängt. Der Betreiber 104 führt einen vorgegebenen Betrieb
für einen Stromdifferenzschutz auf Grundlage der Stromdaten,
die von beiden Anschlüssen eingegeben werden, aus und erzeugt
ein Auslösesignal für den Fall, dass ein Unfall erfasst wird.
Die gleichzeitigen Abtastungen von Strömen durch die
Stromdifferenzrelaiseinrichtungen 2 und 3, die als eine
Voraussetzung eines Betriebs für einen Stromdifferenzschutz
dienen, werden gemäß folgenden Prozeduren realisiert.
Der Zeitmesser 106 misst die Zeit t2 zum Empfangen des
Übertragungssignals TX3 von dem anderen Anschluss und gibt
diese der Abtastsynchronisations-Steuereinrichtung 108 ein.
Die Abtastsynchronisations-Steuereinrichtung 108 bestimmt
einen Fehler ΔT beim Synchronisieren der Abtastvorgänge
gemäß der Beziehung (3) und erzeugt ein
Abtastsynchronisationssteuersignal auf Grundlage davon. Das
Abtastsynchronisationssteuersignal wird dem
Abtastsynchronisationsoszillator 107 eingegeben, um dadurch
die Oszillationsfrequenz des
Abtastsynchronisationsoszillators 107 so zu steuern, dass der
Fehler AT beim Synchronisieren der Abtastvorgänge Null wird.
Fig. 2 zeigt einen Aufbau von Übertragungsdaten, bei denen
eine Mehrfachbeziehung zwischen der Abtastfrequenz und der
Übertragungsrate existiert. Im Beispiel von Fig. 2 beträgt
die Abtastfrequenz 720 Hz, die Übertragungsrate beträgt 54 kbps
und die Empfangsdaten von 54000/720 = 75 Bits werden als
ein Rahmen für jede Abtastperiode übertragen. In diesem Fall
nehmen die Abtastzeiten t2 und t3 konstante Werte an, wobei
ermöglicht wird, dass die Abtastvorgänge normal in
Synchronisation aufrechterhalten werden.
Andererseits zeigt Fig. 3 einen Fall, bei dem keine
Mehrfachbeziehung zwischen der Abtastfrequenz und der
Übertragungsrate existiert. Hierbei beträgt die
Abtastfrequenz 720 Hz, die Übertragungsrate beträgt 64 kbps
und wie voranstehend beschrieben ist 64000/720 = 88, 88 . . .
Demzufolge werden ungerade Bits gebildet, d. h. überschüssige
Bits oder unzureichende Bits unabhängig davon, wie die Anzahl
von Bits pro einem Rahmen bestimmt wird. In diesem Fall
nehmen die Abtastzeiten t2 und t3 wie gemessen aufgrund der
Abtastzeiten nicht konstante Werte ein und die Abtastvorgänge
werden normalerweise nicht in Synchronisation
aufrechterhalten.
Fig. 4 zeigt ein Beispiel zum Aufrechterhalten einer
Synchronisation durch Einfügen von Blindbits gemäß der
Erfindung im Gegensatz zu dem Fall der Fig. 3. In Fig. 4 wird
ein Blindbit (Dummybit) beispielsweise in 8 Rahmen von 9
Rahmen zwischen den festen Rahmen von Übertragungssignalen
durch Verwendung des Blindbitinterpolators 105 eingefügt.
Deshalb wird die Anzahl von Bits, die durch 9 Rahmen gesendet
werden sollen, so eingestellt, dass sie 800 Bits (= (88 + 1)
× 8 + (88 + 0) × 1) sind, um Übertragungsperioden
aufrechtzuerhalten, die in Synchronisation von 720 Rahmen
einer Sekunde sind.
Es kann somit angenommen werden, dass eine Mehrfachbeziehung
zwischen der Abtastfrequenz und der Übertragungsrate
existiert. Obwohl keine Mehrfachbeziehung zwischen der
Abtastfrequenz und der Übertragungsrate existiert, werden
deshalb die Zeiten zum Empfangen der Übertragungssignale wie
gemessen mit der Abtastzeit als eine Referenz fast konstant
aufrechterhalten werden, wobei ermöglicht wird, die
Abtastzeiten in Synchronisation aufrechtzuerhalten.
Die Ausführungsform 2 ist diejenige, bei der die
Ausführungsform 1 mit einer Einrichtung zum Erzielen der
Synchronisation an beiden Enden mit der festen Rahmenlänge
eines Übertragungssignals als eine Einheit versehen ist und
wobei die Zeiten zum Einfügen eines Blindbits zwischen beiden
Anschlüssen synchronisiert sind und die Zeiten zum Empfangen
der Übertragungssignale von den anderen Anschlüssen konstant
wie gemessen mit der Abtastzeit aufrechterhalten werden, um
die Abtastzeit in Synchronisation aufrecht zu halten.
Fig. 5 zeigt ein Beispiel von Daten, die gemäß dieser
Ausführungsform übertragen werden. In dem Beispiel der Fig. 5
beträgt die Abtastfrequenz 720 Hz und die Übertragungsrate
beträgt 64 kbps. In dieser Ausführungsform gibt die
Abtastsynchronisationssteuerung Rahmennummern (#0 bis #7) an
die Abtastperioden der Stromdifferenzrelaiseinrichtungen 2
und 3 zum Erreichen der Synchronisation zwischen den
Stromdifferenzrelaiseinrichtungen 2 und 3 durch Verwenden der
Rahmennummern. Durch Verwendung des Blindbitinterpolators 105
werden die Blindbits ferner an 8 Stellen in den Rahmennummern
mit Ausnahme einer Stelle zwischen der Rahmennummer ≠8 und
der Rahmennummer #0 der festen Rahmenlängen der
Übertragungssignale eingefügt. Die Anzahl von Bits, die mit
den 9 Rahmen gesendet werden sollen, wird somit auf 800 wie
bei dem Fall der Ausführungsform 1 eingestellt, um eine
Periode zum Senden von 27 Rahmen pro einer Sekunde
aufrechtzuerhalten.
Somit werden die Zeiten zum Empfangen der gleichen
Rahmennummer von den gegenüberliegenden Enden wie gemessen
aus der Abtastzeit zwischen den
Stromdifferenzrelaiseinrichtungen 2 und 3 synchronisiert, um
die Synchronisation zu erreichen, die eine höhere Genauigkeit
als diejenige des Falls der Ausführungsform 1 aufrechterhält.
In der Ausführungsform 3 werden die Blindbits eingefügt,
wobei nicht ein gleiches Intervall aufrechterhalten wird,
sondern ein geeignetes Intervall aufrechterhalten wird, um
die Zeiten zum Senden der Signale bei einer vorgegebenen
Periode zum Synchronisation der Abtastvorgänge zu erfüllen,
um die Zeiten zum Empfangen der Rahmen aufrechtzuerhalten,
auf denen die Synchronisation von Abtastvorgängen basiert, um
dadurch die Abtastzeiten in Synchronisation
aufrechtzuerhalten.
Fig. 6 zeigt den Betrieb der Ausführungsform 3, d. h.
illustriert ein Beispiel, bei dem die Abtastfrequenz 720 Hz
beträgt und die Übertragungsrate 64 kbps beträgt. In der
Ausführungsform 3 wird ein Signal mit einer vorgegebenen
Periode zum Messen der Zeitdaten von der Abtastzeit zum
Synchronisieren der Abtastvorgänge gesendet. Ein Blindbit
wird in geeigneter Weise eingefügt, um die Zeit zum Senden
des Signals zu erfüllen, um die Anzahl von Bits, die mit 9
Rahmen gesendet werden, so einzustellen, dass sie 800 Bits
(= 89 × 9-1 Bits) ist, wobei eine Übertragungsperiode von 27
Rahmen pro Sekunde aufrechterhalten wird. Dies ermöglicht,
die Zeiten zum Empfangen der Übertragungssignale von dem
anderen Anschluss wie gemessen von der Abtastzeit fast
aufrechtzuerhalten und somit die Abtastzeiten zwischen beiden
Anschlüssen in Synchronisation aufrechtzuerhalten.
Die Ausführungsform 4 ist diejenige, bei der die
Ausführungsform 1 ferner mit einer Einrichtung zum Erzielen
der Synchronisation zwischen beiden Anschlüssen mit der
festen Rahmenlänge des Übertragungssignals als eine Einheit
und einer Einrichtung zum Aufnehmen der Takte aus den
Signalen, die von dem anderen Anschluss empfangen werden,
versehen ist und wobei Abtastsynchronisationssignale auf
Grundlage der Takte, die aufgenommen werden, ausgegeben
werden, um die Abtastzeit in Synchronisation
aufrechtzuerhalten.
Fig. 7 ist ein Blockdiagramm der
Stromdifferenzrelaiseinrichtung 2 gemäß der Ausführungsform
4. Fig. 8 illustriert den Betrieb der Ausführungsform 4, d. h.
illustriert ein Beispiel, bei dem die Abtastfrequenz 720 Hz
beträgt und die Übertragungsrate 64 kbps beträgt. In der
Stromdifferenzrelaiseinrichtung 2 der Ausführungsform 4 wird
eine Taktaufnahme 109 zu der Ausführungsform 1 hinzugefügt,
um Takte von Daten, die von dem anderen Anschluss 1B
aufgenommen werden, aufzunehmen. Wie in der Ausführungsform 1
wird die Synchronisation zwischen den zwei Anschlüssen
gestützt auf eine feste Rahmenlänge, aufrechterhalten. Hier
werden jedoch die Takte von den empfangenen Daten aufgenommen
und der gezählte Wert der Anzahl von Takten wird gleich durch
eine Anzahl der festen Rahmen geteilt, um die Abtastung mit
einem Zeitintervall auszuführen, welches gleich unterteilt
ist. Dies ermöglicht, die Abtastzeiten zwischen den zwei
Stromdifferenzrelaiseinrichtungen 2 und 3 in Synchronisation
aufrechtzuerhalten.
Die Ausführungsform 5 ist diejenige, bei der die
Ausführungsform 1 ferner mit einer Einrichtung zum Erzielen
der Synchronisation zwischen beiden Anschlüssen mit der
festen Rahmenlänge des Übertragungssignals als eine Einheit,
einer Einrichtung zum Empfangen von Takten, die von einer
Kommunikationseinheit ausgegeben werden, und einer
Einrichtung zum Erzeugen von Abtastsynchronisationssignalen
auf Grundlage der empfangenen Takte versehen ist, um die
Abtastzeiten in Synchronisation aufrechtzuerhalten.
Fig. 9 ist ein Blockdiagramm der
Stromdifferenzrelaiseinrichtung 2 gemäß der Ausführungsform
5. In der Ausführungsform ist ein Taktempfänger 110 zu der
Ausführungsform der Fig. 1 hinzugefügt, um Takte in
Synchronisation zu den Daten, die von der
Kommunikationseinheit erhalten werden, die nicht gezeigt ist,
zu empfangen und die Abtastsynchronisations-Steuereinrichtung
108 zu steuern. Wie in der Ausführungsform 2 wird die
Synchronisation zwischen den zwei Anschlüssen gestützt auf
eine feste Rahmenlänge, aufrechterhalten. Hierbei werden
jedoch die Takte in Synchronisation zu den Daten, die von der
Kommunikationseinheit erhalten werden, empfangen, die
gezählte Anzahl der Takte wird gleich durch eine Anzahl der
festen Rahmen geteilt, um die Abtastung mit einem
Zeitintervall auszuführen, welches gleich aufgeteilt ist.
Dies ermöglicht, die Abtastzeiten in Synchronisation zwischen
den zwei Anschlüssen aufrechtzuerhalten.
Die Ausführungsform 6 ist diejenige, bei der die
Ausführungsform 1 mit einer Einrichtung ausgerüstet ist, die
Blindbits in einer Anzahl n oder n ± 1 erzeugt, um die Zeiten
zum Abtasten der Rahmen, auf denen die Synchronisation von
Abtastungen basiert, fast aufrechtzuerhalten, um dadurch die
Abtastzeiten in Synchronisation zu halten.
Der Betrieb der Ausführungsform 6 wird beschrieben. Blindbits
werden in einer Anzahl von n oder n ± 1 für die
Ausführungsform 1 gebildet. Hierbei beträgt die
Abtastfrequenz 720 Hz und die Übertragungsrate beträgt 64 kbps.
Wenn zum Beispiel die Datenmenge nur 80 Bits ist,
werden 9 Blindbits in jeden der 8 Rahmen von 9 Rahmen
eingefügt und ein Blindbit wird in den übrigen einen Rahmen
eingefügt, um die Anzahl von Bits, die mit 9 Rahmen gesendet
werden, so einzustellen, dass sie 800 (= 89 × 9-1) Bits sind,
um eine Übertragungsperiode von 27 Rahmen pro einer Sekunde
wie für den Fall der Ausführungsform 1 aufrechtzuerhalten.
Dies ermöglicht, die Zeiten zum Empfangen von Signalen von
den entgegengesetzten Anschlüssen wie gemessen von den
Abtastzeiten fast aufrechtzuerhalten, um dadurch die
Abtastzeiten in Synchronisation zwischen beiden Anschlüssen
zu halten.
Claims (6)
1. Stromdifferenzrelaiseinrichtung zum Abtasten der Ströme
an beiden Anschlüssen eines Energiesystems zu der
gleichen Zeit, wobei einer vorgegebene Periode
aufrechterhalten wird, und zum Ausführen des Betriebs
für einen Stromdifferenzschutz durch Verwenden eines
Stromwerts an ihrem eigenen Anschluss, der an ihrem
eigenen Anschluss abgetastet wird, und eines Stromwerts
an dem anderen Anschluss, der an dem anderen Anschluss
zu der gleichen Zeit abgetastet und mit einer festen
Rahmeneinheit übertragen wird, die in Abhängigkeit fast
von der Abtastperiode hin eingestellt wird, wobei die
Stromdifferenzrelaiseinrichtung umfasst:
eine Einstelleinrichtung zum Einstellen der Anzahl von digitalen Übertragungsbits in dem festen Rahmen auf ein Integer, welches nicht größer als ein Wert von (Rate zum Übertragen der Bits/Abtastfrequenz) ist, wenn keine Mehrfachbeziehung zwischen der Übertragungsrate der Bits zum Übertragen der abgetasteten Ströme in einer digitalen Form und der Abtastfrequenz zum Abtasten der Ströme existiert; und
eine Blindbit-Interpolationseinrichtung zum selektiven Einfügen von Blindbits zwischen die festen Rahmen, die sich auf die digitale Übertragung beziehen, um eine Synchronisation zwischen der Abtastung und der Datenübertragung aufrechtzuerhalten.
eine Einstelleinrichtung zum Einstellen der Anzahl von digitalen Übertragungsbits in dem festen Rahmen auf ein Integer, welches nicht größer als ein Wert von (Rate zum Übertragen der Bits/Abtastfrequenz) ist, wenn keine Mehrfachbeziehung zwischen der Übertragungsrate der Bits zum Übertragen der abgetasteten Ströme in einer digitalen Form und der Abtastfrequenz zum Abtasten der Ströme existiert; und
eine Blindbit-Interpolationseinrichtung zum selektiven Einfügen von Blindbits zwischen die festen Rahmen, die sich auf die digitale Übertragung beziehen, um eine Synchronisation zwischen der Abtastung und der Datenübertragung aufrechtzuerhalten.
2. Stromdifferenzrelaiseinrichtung nach Anspruch 1, ferner
umfassend eine erste Synchronisationseinrichtung zum
Erzielen einer Synchronisation zwischen beiden
Anschlüssen mit einer vorgegebenen Anzahl von festen
Rahmen als eine Einheit, und eine zweite
Synchronisationseinrichtung zum Synchronisieren der
Zeiten zum Einfügen des Blindbits zwischen beiden
Anschlüssen.
3. Stromdifferenzrelaiseinrichtung nach Anspruch 1, wobei
die Blindbit-Interpolationseinrichtung Blindbits zu
Zeiten einer Sendung der Übertragungsdaten von einer
vorgegebenen Periode einfügt, um die Abtastvorgänge zu
synchronisieren, wenn keine Mehrfachbeziehung zwischen
der Abtastfrequenz und der Rate zum Übertragen der Bits
besteht.
4. Stromdifferenzrelaiseinrichtung nach Anspruch 1, ferner
umfassend eine Synchronisationseinrichtung zum Erzielen
der Synchronisation zwischen beiden Anschlüssen mit der
festen Rahmenlänge als eine Einheit, eine
Taktaufnahmeeinrichtung zur Aufnahme von Takten aus den
Übertragungssignalen, und eine Ausgabeeinrichtung zum
Erzeugen von Abtastsynchronisationssignalen auf
Grundlage der Takte, die aufgenommen werden, um die
Länge der Übertragungsdaten durch Einfügen von Blindbits
einzustellen, und die Abtastvorgänge auf Grundlage der
Takte, die aus den empfangenen Signalen aufgenommen
werden, zu synchronisieren, wenn keine Mehrfachbeziehung
zwischen der Abtastfrequenz und der Übertragungsrate
existiert.
5. Stromdifferenzrelaiseinrichtung nach Anspruch 1, ferner
umfassend eine Synchronisationseinrichtung zum Erreichen
der Synchronisation zwischen beiden Anschlüssen mit der
festen Rahmenlänge als eine Einheit, und eine
Taktempfangseinrichtung zum Empfangen von Takten von
einer externen Kommunikationseinheit und zum Erzeugen
von Abtastsynchronisationssignalen auf Grundlage der
empfangen Takte, um die Länge von Übertragungsdaten
durch Einfügen von Blindbits einzustellen und die
Abtastvorgänge auf Grundlage der Takte, die von der
Kommunikationseinheit ausgegeben werden, zu
synchronisieren, wenn keine Mehrfachbeziehung zwischen
der Abtastfrequenz und der Übertragungsrate existiert.
6. Stromdifferenzrelaiseinrichtung nach Anspruch 1, ferner
umfassend eine Einrichtung zum Bilden von Blindbits in
einer Anzahl n oder n ± 1, um die Länge von
Übertragungsdaten durch Einfügen der Blindbits zum
Synchronisieren der Abtastvorgänge einzustellen, wenn
keine Mehrfachbeziehung zwischen der Abtastfrequenz und
der Übertragungsrate existiert.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15914199A JP3827888B2 (ja) | 1999-06-07 | 1999-06-07 | 電流差動継電装置の伝送同期方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10028088A1 true DE10028088A1 (de) | 2001-03-22 |
Family
ID=15687156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10028088A Ceased DE10028088A1 (de) | 1999-06-07 | 2000-06-07 | Stromdifferenzrelaiseinrichtung |
Country Status (6)
Country | Link |
---|---|
US (1) | US6731655B1 (de) |
JP (1) | JP3827888B2 (de) |
KR (1) | KR100385202B1 (de) |
CN (1) | CN100364197C (de) |
DE (1) | DE10028088A1 (de) |
SE (1) | SE519714C2 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040090910A1 (en) * | 2002-11-12 | 2004-05-13 | Abb Inc. | Multi-terminal differential protection system |
JP4110964B2 (ja) * | 2002-12-25 | 2008-07-02 | 日本電気株式会社 | 伝送システムおよびデータ転送方法 |
US8213489B2 (en) | 2005-06-23 | 2012-07-03 | Agere Systems Inc. | Serial protocol for agile sample rate switching |
US7773733B2 (en) * | 2005-06-23 | 2010-08-10 | Agere Systems Inc. | Single-transformer digital isolation barrier |
US20080309505A1 (en) * | 2007-06-18 | 2008-12-18 | Mitsubishi Electric Corporation | Current-differential relay device |
CN103124234A (zh) * | 2011-11-18 | 2013-05-29 | 北京旋极信息技术股份有限公司 | 专用网中以太网信号的传输系统 |
CN105515706B (zh) * | 2015-10-13 | 2018-10-30 | 福州开发区慧聚通信技术有限公司 | 一种采用脉冲映射域实现同步的方法和系统 |
GB2588544B (en) * | 2018-06-06 | 2022-06-22 | Mitsubishi Electric Corp | Process bus-applied protection system and intelligent electronic device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5561156A (en) * | 1978-11-01 | 1980-05-08 | Meidensha Electric Mfg Co Ltd | Remote control unit |
JPS5917749A (ja) * | 1982-07-20 | 1984-01-30 | Nippon Telegr & Teleph Corp <Ntt> | デイジタル信号伝送方式 |
JPS6039310A (ja) * | 1983-08-12 | 1985-03-01 | 株式会社東芝 | サンプリング同期方法 |
GB8509422D0 (en) * | 1985-04-12 | 1985-05-15 | Gen Electric Co Plc | Relays |
JPS63258130A (ja) * | 1987-04-15 | 1988-10-25 | Kubota Ltd | デ−タ伝送方法 |
JPH01117535A (ja) * | 1987-10-30 | 1989-05-10 | Nec Corp | 多重伝送方式 |
JPH06338868A (ja) * | 1993-05-28 | 1994-12-06 | Oki Electric Ind Co Ltd | 遠隔制御用データ多重化方式 |
JPH07107054A (ja) * | 1993-10-08 | 1995-04-21 | Nec Corp | Dcme装置のプリアサイン情報入力方式 |
US5576625A (en) * | 1994-02-07 | 1996-11-19 | Kabushiki Kaisha Toshiba | Test method and apparatus for testing a protective relay system |
CA2214743C (en) * | 1996-09-20 | 2002-03-05 | Ntt Mobile Communications Network Inc. | A frame synchronization circuit and communications system |
-
1999
- 1999-06-07 JP JP15914199A patent/JP3827888B2/ja not_active Expired - Lifetime
-
2000
- 2000-06-01 KR KR10-2000-0029954A patent/KR100385202B1/ko active IP Right Grant
- 2000-06-06 CN CNB001080512A patent/CN100364197C/zh not_active Expired - Lifetime
- 2000-06-06 US US09/588,200 patent/US6731655B1/en not_active Expired - Lifetime
- 2000-06-07 DE DE10028088A patent/DE10028088A1/de not_active Ceased
- 2000-06-07 SE SE0002122A patent/SE519714C2/sv not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN100364197C (zh) | 2008-01-23 |
US6731655B1 (en) | 2004-05-04 |
JP3827888B2 (ja) | 2006-09-27 |
SE0002122D0 (sv) | 2000-06-07 |
SE519714C2 (sv) | 2003-04-01 |
JP2000350353A (ja) | 2000-12-15 |
KR20010020936A (ko) | 2001-03-15 |
SE0002122L (sv) | 2000-12-08 |
CN1276639A (zh) | 2000-12-13 |
KR100385202B1 (ko) | 2003-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69532787T2 (de) | Synchronisation mit konstanter Bitrate für auf Datenpaketen basierende Telekommunikationsnetze | |
DE3151207C2 (de) | Speicheranordnung für eine PCM-Fernmeldevermittlungsanlage | |
DE69022652T2 (de) | Schaltung zur Phasenanpassung. | |
DE3687133T2 (de) | Schaltung und verfahren zur geschwindigkeitsanpassung fuer asynchrone daten in digitalen netzwerken. | |
EP0416291B1 (de) | Verfahren zur Zwischenverstärkung von digitalen Signalen sowie Zwischenverstärker für digitale Signale | |
DE69217404T2 (de) | Synchroner Dekodierer für selbsttaktierende Signale | |
DE2838757A1 (de) | Schnittstellenschaltung fuer zeitmultiplexleitungen von nachrichtenvermittlungsanlagen | |
DE69833782T2 (de) | Synchronisiation in einem atm über stm nachrichtenübertragungsnetzwerk | |
DE10009401A1 (de) | Verfahren, Mobilfunksystem und Station zur Ermittlung einer Vorhaltezeit für eine Verbindung zwischen zwei Stationen | |
DE10028088A1 (de) | Stromdifferenzrelaiseinrichtung | |
DE69828768T2 (de) | Vorrichtung zur Anfrage von Änderungen bezüglich der Nutzdaten und diese Vorrichtung enthaltende Übertragungsvorrichtung | |
EP0256027B1 (de) | Verfahren zum gleichzeitigen betrieb mehrerer endgeräte an einer netzabschlusseinheit eines breitbandnetzes | |
DE3888133T2 (de) | Datenmustersynchronisiereinrichtung. | |
EP1079559B1 (de) | Verfahren und Anordnung zur Synchronisation von Systemeinheiten | |
DE3881621T2 (de) | Jitterregelung in digitalen uebertragungsstrecken. | |
DE19640315C1 (de) | Verfahren und Vorrichtung zur Aktionssteuerung in einem Zeitschlitzverfahren | |
DE2700144B2 (de) | Datenübertragungssystem | |
EP0100820A2 (de) | Verfahren zur Synchronübertragung rahmenstrukturierter Daten | |
DE4236774A1 (de) | Schnurlos-Telekommunikationsgerät | |
DE2546422C2 (de) | Zweidraht-Vollduplex-Datenübertragungsverfahren und Vorrichtung zur Ausführung des Verfahrens | |
EP0374537B1 (de) | Demultiplexer mit Schaltung zur Verringerung des Wartezeitjitters | |
DE68918676T2 (de) | Sende-Empfangssynchronisationsvorrichtung einer Station eines Kommunikationsnetzes, insbesondere für ein Kraftfahrzeug. | |
DE2155600C3 (de) | Synchronisieranordnung für eine Fernsehabtasteinrichtung | |
DE19926830C2 (de) | Verfahren, Zentrale und Modul | |
DE2521731C2 (de) | Verfahren und Anordnung zur sendeseitigen asynchronen Übernahme, Übertragung und empfangsseitigen Übergabe digitaler Signale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |