SE519714C2 - Strömdifferentialreläanordning - Google Patents

Strömdifferentialreläanordning

Info

Publication number
SE519714C2
SE519714C2 SE0002122A SE0002122A SE519714C2 SE 519714 C2 SE519714 C2 SE 519714C2 SE 0002122 A SE0002122 A SE 0002122A SE 0002122 A SE0002122 A SE 0002122A SE 519714 C2 SE519714 C2 SE 519714C2
Authority
SE
Sweden
Prior art keywords
sampling
transmission
bits
synchronizing
relay device
Prior art date
Application number
SE0002122A
Other languages
English (en)
Other versions
SE0002122D0 (sv
SE0002122L (sv
Inventor
Itsuo Shuto
Hajime Kurihara
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of SE0002122D0 publication Critical patent/SE0002122D0/sv
Publication of SE0002122L publication Critical patent/SE0002122L/sv
Publication of SE519714C2 publication Critical patent/SE519714C2/sv

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/26Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/26Sectionalised protection of cable or line systems, e.g. for disconnecting a section on which a short-circuit, earth fault, or arc discharge has occured
    • H02H7/261Sectionalised protection of cable or line systems, e.g. for disconnecting a section on which a short-circuit, earth fault, or arc discharge has occured involving signal transmission between at least two stations
    • H02H7/263Sectionalised protection of cable or line systems, e.g. for disconnecting a section on which a short-circuit, earth fault, or arc discharge has occured involving signal transmission between at least two stations involving transmissions of measured values

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

lO l5 20 25 30 35 519 714 2 krafttransmissionsledningen 1 är styrd att undanröja olyckan.
Strömvärdena som används av strömdifferentialrelä- anordningarna 2 och 3 för utförande av operationen för strömdifferentialskydd mäste vara de som samplas sam- tidigt av de tvä strömdifferentialreläanordningarna 2 och 3. För detta ändamål är det väsentligt att strömvärdena som används av de tvä strömdifferentialreläanordningarna 2 och 3 för utförande av strömdifferentialskyddet mäste vara synkrona med varandra. Det blir därför nödvändigt att styra samplingssynkroniseringen i syfte att eliminera ett fel i synkroniseringen av samplingen mellan ström- differentialreläanordningarna 2 och 3.
En konventionell operation för synkronisering av samplingarna kommer att beskrivas med hänvisning till fig ll. I fig ll sänder strömdifferentialreläanordningarna 2 och 3 digitala överföringssignaler TX2 och TX3 till de andra uttagen synkront vid en samplingstidpunkt TS2 eller TS3 vid sitt eget uttag. Om överföringen av överförings- signalerna TX2 och TX3 frän ett uttag till det andra ut- taget involverar en fördröjningskomponent pà grund av transmissionsledningarna eller en överföringsfördröj- ningstid td på grund av fördröjning i reläanordningarna kommer överföringssignalerna TX2 och TX3 att mottagas i egna uttaget när tiden td passerats frän en referens- tidpunkt vid vilken överföringssignalen överfördes fràn den andra änden. Tiden det tar tills överföringssigna- lerna mottages, vilken mäts med hjälp av samplingstid- punkterna TS2 eller TS3 vid respektive uttag som en refe- rens betraktas som mottagningstider t2 och t3. Det är önskvärt att de tvà strömdifferentialreläanordningarna 2 och 3 är synkrona med varandra och utför samplings- operationerna samtidigt. Emellertid uppträder ett fel vid synkronisering av samplingarna mellan strömdifferential- reläanordningarna 2 och 3. Pig ll visar ett fall där ett fel AT existerar vid synkronisering av samplingarna mellan samplingstidpunkten TS2 för strömdifferential- 10 15 20 25 30 35 519 714 3 reläanordningen 2 och samplingstidpunkten TS3 för strömdifferentialreläordningen 3.
Följande relationer (1) och (2) mellan mottagnings- tiderna t2, t3, transmissionsfördröjningstiden td och felet AT vid synkroniseringen av samplingarna torde framgå av fig ll. Utifrån relationerna (1) och (2) kan felet AT vid synkroniseringen av samplingarna bestämmas enligt relation (3). Den ena eller båda strömdifferen- tialrelàanordningarna 2 och 3 styr samplingssynkronise- ringen genom att sà justera svängningsfrekvenserna i samplingssynkroniseringsoscillatorerna som ingår i an- ordningarna att arbetsfelet AT blir 0 vid synkronisering av samplingarna. :z = ta + AT --- <1) ts = na - AT <2) AT = (t2 - t3)/2 --- (3) För hantering av felet AT vid synkronisering av samplingarna är det väsentligt att tiderna t2 och t3 för mottagning av data fràn de andra uttagen uppmätt med samplingstidpunkten vid sitt eget uttag som en referens är konstanta vid varje period. För detta ändamål mäste ett multipelförhàllande existera mellan samplingsfrekven- sen och överföringshastigheten av överföringsdata. När multipelförhàllandet inte existerar mellan samplings- frekvensen och överföringshastigheten av överföringsdata, avviker tiderna för mottagning av data fràn de andra ut- tagen uppmätt med samplingstidpunkten som en referens och resultatet av hantering av felet AT under samplings- perioden blir inte konstant vid varje period och samp- lingstidpunkterna kan inte längre göras synkrona med varandra.
Exempelvis när samplingsfrekvensen är 720 Hz och överföringshastigheten är 54 kbps (kilobits per sekund), existerar ett multipelförhàllande (54000/720 = 75) mellan samplingsfrekvensen och överföringshastigheten. Vid periodisk sändning av data med 75 bitar per samplings- period blir tiderna för mottagning av data från de andra lO l5 20 25 30 35 519 714 4 uttagen konstanta uppmätt med samplingstidpunkten som en referens och samplingstidpunkterna kan göras synkrona med varandra.
Emellertid när samplingsfrekvensen är 720 Hz och överföringshastigheten exempelvis är 64 kbps existerar inte något multipelförhàllande mellan samplingsfrekvensen och överföringshastigheten (64000/720 = 88,88m). Om data med 88 bitar per samplingsperiod periodiskt överföres uppträder ett fel motsvarande O,88m bitar per samplings- period och tiderna för mottagning av data från de andra uttagen blir inte konstant uppmätt med samplingstidpunk- ten som en referens. Enligt känd teknik är det därför inte tillåtet att göra samplingstidpunkterna synkrona mellan strömdifferentialreläanordningarna vid båda ut- tagen.
Sammanfattning av uppfinningen Ett ändamål med föreliggande uppfinning är att åstadkomma en strömdifferentialreläanordning som kan göra synkroniseringen av samplingarna stabil genom att hålla tiderna för mottagning av data fràn de andra uttagen i det närmaste konstant med samplingstidpunkten som en referens även då ett multipelförhàllande inte existerar mellan samplingsfrekvensen och överföringshastigheten.
I syfte att åstadkomma ändamålet ovan med hjälp av strömdifferentialreläanordningen enligt uppfinningen samplas kraftsystemets uttagsströmmar samtidigt under en förutbestämd period och skyddsoperationen utföres med hjälp av samplade strömdata, varvid organ utnyttjas för införande av blindbitar bland de fasta ramlängderna i överföringssignalerna, så att även då det ej existerar något multipelförhàllande mellan samplingsfrekvensen och överföringshastigheten justeras överföringsdatalängden genom införandet av blindbitarna för synkronisering av samplingstiderna.
Det finns vidare organ för àstadkommande av synkro- nisering mellan båda uttagen med den fasta ramlängden för 10 15 20 25 30 35 519 714 'z 5 överföringssignalen som en enhet och organ för åstad- kommande av synkronisering av tidpunkterna för införande av blindbitarna mellan båda uttagen i syfte att justera överföringsdatalängden genom införande av blindbitarna och åstadkomma synkronisering av samplingstidpunkterna även när det inte existerar något multipelförhållande mellan samplingsfrekvensen och överföringshastigheten.
Organ utnyttjas för införing av blindbitar vid syn- kronisering av tidpunkterna för sändning av ett över- föringsdata under en förutbestämd period för synkroni- sering av samplingarna, varigenom överföringsdatalängden justeras genom införingen av blindbitarna för synkroni- sering av samplingstidpunkterna även då det inte existe- rar något multipelförhållande mellan samplingsfrekvensen och överföringsfrekvensen.
Vidare utnyttjas organ för åstadkommande av synkro- niseringen mellan de båda uttagen med den fasta ram- längden för en överföringssignal som en enhet, organ för upptagning av klocksignaler från överföringssignalerna samt organ för alstring av samplingssynkroniserings- signaler baserat på de upptagna klocksignalerna, i syfte att justera överföringsdatalängden genom införing av blindbitar och att synkronisera samplingstidpunkterna baserat på de signaler som mottages eller de upptagna klocksignalerna även om det inte existerar något multi- pelförhàllande mellan samplingsfrekvensen och över- föringsfrekvensen.
Vidare utnyttjas organ för åstadkommande av synkro- niseringen mellan de båda uttagen med en fast ramlängd på en överföringssignal som en enhet, organ för mottagning av klocksignaler för en kommunikationsenhet, och organ för alstring av samplingssynkroniseringssignaler baserat på de mottagna klocksignalerna, i syfte att justera över- föringsdatalängden genom införing av blindbitar och att synkronisera samplingstidpunkterna baserat på klockutsig- nalen från kommunikationsenheten även om det inte existe- l0 15 20 25 30 519 714 6 rar nàgot multipelförhällande mellan samplingsfrekvensen och överföringsfrekvensen.
Vidare utnyttjas organ för alstring av blindbitar i ett antal av n eller n i 1 i syfte att justera över- föringsdatalängden genom införing av blindbitar och att synkronisera samplingstidpunkterna även om det inte existerar nägot multipelförhàllande mellan samplings- frekvensen och överföringsfrekvensen.
Kort beskrivning av ritninqarna Fig 1 visar ett blockschema över en strömdiffe- rentialreläanordning enligt en utföringsform av upp- finningen; Fig 2-6 är diagram som visar olika utföranden för överföring av data i syfte att förklara anordningens i fig 1 funktion; Fig 7 är ett blockschema som visar strömdifferen- tialreläanordningen enligt en annan utföringsform av uppfinningen; Fig 8 och 9 är diagram som visar olika utföranden för överföring av data i syfte att förklara anordningens i fig 7 funktion; Fig 10 är ett blockschema över en strömdiffe- rentialreläanordning enligt känd teknik; Fig 11 är ett tiddiagram som visar funktionen hos anordningen i fig 10.
Detalierad beskrivning av de föredragna utföringsformerna Utföringsform 1.
Fig 1 är ett blockschema över en strömdifferential- reläanordning 2 enligt en utföringsform av föreliggande uppfinning. Även om det inte visas pà ritningen har en strömdifferentialreläanordning 3 en inre konstruktion som motsvarar konstruktionen i strömdifferentialrelàanord- ningen 2. Strömdifferentialreläanordningen 2 är anordnad vid ett uttag 1A hos en krafttransmissionsledning 1 och har en systemströmomvandlare 101 som tar emot ett lO 15 20 25 30 519 714 7 (fis 10) och omvandlar detta till ett digitalt strömdata som systemströmvärde som detekteras av strömdetektorn 4 kan överföras. Digitala strömdata frän systemström- omvandlaren 101 är som första strömdata insignal till ett drivorgan 104 som utför operationen för strömdifferen- tialskydd, strömdifferentialreläanordningen 3 och sänds via en transmissionsledning till (icke visad) som är anordnad vid krafttransmissionsledningens 1 andra uttag 1B via en sändare 102 och en blindbitsinterpolator 105.
Strömdata som samplas och omvandlas till digital form via strömdifferentialreläanordningen 3 vid uttaget 1B sänds till strömdifferentialreläanordningen 2 och mottages av en mottagare 103. Uttagets 1B strömdata som mottages av mottagare 103 utgör som ett andra strömvärde insignal till ett drivorgan 104. Mottagaren 103 hämtar tidsdata t3 ur överföringssignalerna TX3 genom mätning medelst strömdifferentialreläanordningen 3, och sänder dem till samplingssynkroniseringsstyrorganet 108.
Strömdifferentialreläanordningen 2 har vidare ett tidsmätdon 106 och en samplingssynkroniseringsoscillator 107. Tidsmätdonet 106 tar emot överföringssignaler TX3 frán uttaget 1B och utsignaler fràn samplingssynkroni- seringsoscillatorn 107 och mäter en tid t2 för mottagning av överföringssignalerna TX3 från uttaget 1B. Genom att utnyttja tiden t2, som mätes medelst tidsmätdonet 106, och tidsdata t3, som sänts fràn mottagaren 103, hanterar samplingssynkroniseringsstyrorganet 108 ett fel AT vid synkronisering av samplingarna enligt relationen 3 och styr oscillationsfrekvensen i samplingssynkroniserings- oscillatorn 107 sä att felet blir 0. seringsoscillatorn 107 sänder pulssignaler som motsvarar Samplingssynkroni- oscillationsfrekvensen till tidsmätdonet 106, system- strömomvandlaren 101, sändaren 102 och blindbitsinter- polatorn 105 med regelbundna intervaller.
I reläanordningen i fig 1 motsvarar nämnda tidsdata t3, som mottages av mottagaren 103, och tiden t2, tiderna t3 och t2 i fig 11.
SOITI mätes med tidsmätdonet 106, 10 15 20 25 30 35 519 714 8 Strömdifferentialreläanordningen 3 vid uttaget 1B bildas också pä samma sätt som strömdifferentialreläanordningen 2 vid uttaget 1A och åstadkommer de data, som är relate- rade till tider t2 och t3 som betraktats fràn reläanord- ningen 3.
Härnäst beskrives strömdifferentialrelàanordningens 2 funktion. Systemströmomvandlaren 101 samplar ström- värdet hos krafttransmissionsledningen 1 enligt pulssig- naler, som har en förutbestämd period och som utgör ut- signal från samplingssynkroniseringsoscillatorn 107, och konverterar detta till ett digitalt värde. Det digitala strömvärdet à ena sidan omvandlas till en överförings- signal via sändaren 102 och sändes i form av en överföringssignal TX2 till reläanordningen 3 via blindbitsinterpolatorn 105. Såsom kommer att beskrivas senare adderar vid behov blindbitsinterpolatorn 105 blindbitar till nämnda strömdata i syfte att justera längden pà sända data. Det digitala strömvärdet à andra sidan sänds till drivorganet 104 som också mottager, som en överföringssignal TX3, strömdata fràn uttaget lB, vilka data mottages av mottagaren 103 från strömdiffe- rentialreläanordningen 3. Drivorganet 104 utför en förutbestämd operation för strömdifferentialskydd baserat pà strömdatainsignalen från båda uttagen och alstrar en utlösningssignal i händelse av att en olycka detekteras.
Samtidiga strömsamplingar medelst strömdifferential- reläanordningarna 2 och 3, som tjänstgör som en drifts- förutsättning för strömdifferentialskydd, realiseras enligt följande förfaranden.
Tidsmätdonet 106 mäter tiden t2 för mottagning av överföringssignalen TX3 fràn det andra uttaget och in- matar denna till samplingssynkroniseringsstyrorganet 108.
Samplingssynkroniseringsstyrorganet 108 hanterar ett fel AT vid synkronisering av samplingarna enligt relationen (3) och alstrar en samplingssynkroniseringsstyrsignal baserad därpå. Samplingssynkroniseringsstyrsignalen in- matas till samplingssynkroniseringsoscillatorn 107 för 10 l5 20 25 30 35 519 714 9 styrning av oscillationsfrekvensen i oscillatorn 107 så att felet AT vid synkronisering av samplingarna blir O.
Fig 2 visar ett utseende på överföringsdata, i vilka det existerar ett multipelförhållande mellan samplings- frekvens och överföringshastigheten. I exemplet i fig 2 är samplingsfrekvensen 720 Hz, överföringshastigheten är 54 kbps och mottagningsdata av 54000/720 = 75 bits över- föres som en ram under varje samplingsperiod. I detta fall antar mottagningstiderna t2 och t3 konstanta värden, vilket gör det möjligt för samplingarna att normalt hållas synkrona. Å andra sidan visar fig 3 ett fall där det inte finns något multipelförhållande mellan samplingsfrekven- sen och överföringshastigheten. Här är samplingsfrekven- sen 72O Hz, överföringshastigheten är 64 kbps och som be- skrivits ovan 64000/720 = 88,88m Följaktligen har bil- dats udda bits, d v s överskottsbits eller otillräckliga bits oberoende av hur antalet bits bestäms för varje ram.
I detta fall antar inte mottagningstiderna t2 och t3, som mäts baserat på samplingstiderna, konstanta vården och samplingarna hàlles normalt inte synkrona.
Fig 4 visar ett exempel på upprätthållande av syn- kronism genom införing av blindbitar enligt uppfinningen till skillnad mot fallet i fig 3. I fig 4 införes en blindbit i exempelvis åtta ramar av nio ramar mellan de fasta överföringssignalsramarna genom användning av blindbitsinterpolatorn 105. Därför inställes antalet bitar som skall sändas av nio ramar till att vara 800 bitar(=(88 + l) (88 + 0) x 1) överföringsperioder som är i synkronism vid 720 ramar per x 8 + för att upprätthålla sekund.
Det må således påpekas att ett multipelförhållande existerar mellan samplingsfrekvensen och överförings- hastigheten. Även om det inte existerar något multipel- förhållande mellan samplingsfrekvensen och överförings- hastigheten kan tiderna för mottagning av överförings- signalerna uppmätta med samplingstidpunkterna som en 10 15 20 25 30 35 519 714 10 referens hållas närmast konstant, vilket gör det möjligt att hålla samplingstidpunkterna i synkronism.
Utföringsform 2.
Utföringsformen 2 är en utföringsform i vilken ut- föringsformen 1 är försedd med ett organ för åstadkom- mande av synkronism vid båda ändar med den fasta ramläng- den hos en överföringssignal som en enhet, varvid tid- punkterna för införande av en blindbit är synkroniserade mellan de båda uttagen och varvid tiderna för mottagning av överföringssignalerna från de andra uttagen hàlles konstanta uppmätt frän samplingstidpunkten i syfte att hälla samplingstidpunkterna i synkronism.
Fig 5 visar ett exempel pà data överförda enligt denna utföringsform. I exemplet i fig 5 är samplings- frekvensen 720 Hz och överföringshastigheten är 64 kbps.
I denna utföringsform ger samplingssynkroniseringsstyr- (#0 till #7) reläanordningarnas 2 och 3 samplingsperioder för ningen ramnummer för strömdifferential- àstadkommande av synkronismen mellan strömdifferential- relàanordningarna 2 och 3 genom användning av ramnumren.
Genom användning av blindbitsinterpolatorn 105 är vidare blindbitarna införda på åtta platser bland ramnumren förutom en plats mellan ramnumret nr 8 och ramnumret nr O hos överföringssignalernas fasta ramlängder. Det antal bitar som skall sändas av de niö ramarna inställes således till 800 bitar liksom i fallet med utföringsformen l för upprättande av en period för överföring av 720 ramar per sekund.
Således synkroniseras tiderna för mottagning av samma ramnummer från de motsatta ändarna, uppmätt frän samplingstidpunkten, mellan strömdifferentialreläanord- ningarna 2 och 3 för àstadkommande av synkronismen, vilket upprätthåller högre precision än vad som var fallet vid utföringsformen l. 10 15 20 25 30 35 519 714 ll Utföringsform 3.
I utföringsformen 3 är blindbitarna införda inte för att upprätthålla ett lika stort intervall utan för att upprätthålla ett lämpligt intervall för att möta tidpunk- terna för sändning av signalerna vid en förutbestämd period för synkronisering av samplingarna i syfte att upprätthålla tiderna för mottagning av ramarna på vilka synkroniseringen av samplingarna är baserade och därige- nom hålla samplingstidpunkterna i synkronism.
Fig 6 Visar funktionen hos utföringsformen 3, d v s åskådliggör ett exempel i vilket samplingsfrekvensen är 720 Hz och överföringshastigheten är 64 kbps. I ut- föringsform 3 sänds en signal med en förutbestämd period för mätning av nämnda tidsdata från samplingstidpunkten för synkronisering av samplingarna. En blindbit införs lämpligen för mötande av tiden för sändning av signalen i syfte att ställa in antalet bits som sänds av nio ramar till att vara 800 bits (= 89 x 9 - 1 bits), transmissionsperiod av 720 ramar per sekund upprätt- varvid en hålles. Detta gör det möjligt att i det närmaste hålla tiderna för mottagning av överföringssignalerna från det andra uttaget uppmätt utifrån tidpunkten för sampling och följaktligen upprätthålla tidpunkterna för sampling i synkronism mellan de båda uttagen.
Utföringsform 4.
Utföringsformen 4 är en utföringsform i vilken ut- föringsformen l vidare försetts med organ för åstadkom- mande av synkronismen mellan de båda uttagen med den fasta ramlängden för överföringssignalen som en enhet och organ för upptagning av klocksignalerna i de signaler som mottages från det andra uttaget, varvid samplingssynkro- niseringssignaler utmatas baserat på klocksignalerna som upptas för att hålla samplingstidpunkterna synkrona.
Fig 7 är ett blockschema över strömdifferential- reläanordningen 2 enligt utföringsformen 4. Fig 8 åskåd- liggör funktionen hos utföringsformen 4, d v s visar ett lO 15 20 25 30 35 519 714 12 exempel i vilket samplingsfrekvensen är 720 Hz och över- föringshastigheten är 64 kbps. I strömdifferentialrelä- anordningen 2 i utföringsformen 4 är en klockavkännare 109 lagd till utföringsformen 1 för upptagning av data- klockpulser mottagna från det andra uttaget lB. Liksom i utföringsformen l uppràtthàlles synkronismen mellan de två uttagen i beroende av en fast ramlängd. Här upptas emellertid klockpulserna fràn nämnda mottagna data och det beräknade värdet på antalet klockpulser delas lika med ett antal av de fasta ramarna för utförande av samplingen med ett tidsintervall som är lika uppdelat.
Detta gör det möjligt att hälla samplingstidpunkterna i synkronism mellan de tvà strömdifferentialreläanord- ningarna 2 och 3.
Utföringsform 5.
Utföringsformen 5 är en utföringsform i vilken ut- föringsformen 1 vidare försetts med organ för àstadkom~ mande av synkronism mellan de bàda uttagen med den fasta ramlängden hos överföringssignalen som en enhet, organ för mottagning av klockpulsutsignalen fràn en kommunika- tionsenhet och organ för alstring av samplingssynkronise- ringssignaler baserat pà de mottagna klockpulserna i syfte att hàlla samplingstidpunkterna i synkronism.
Fig 9 är ett blockschema över strömdifferentialrelä- anordningen 2 enligt utföringsfdrmen 5. I denna ut- föringsform är klockpulsmottagaren 110 lagd till ut- föringsformen i fig l för mottagning av klockpulser syn- krönt med nämnda data fràn kommunikationsenheten, vilken inte visas, och för styrning av samplingssynkroniserings- styrorganet 108. Liksom i utföringsformen 2 upprätthàlles synkronismen mellan de två uttagen i beroende av en fast ramlàngd. Här mottages emellertid klockpulserna synkront med nämnda data fràn kommunikationsenheten, varvid det räknade antalet klockpulser delas lika av ett antal fasta ramar för utförande av samplingen med ett tidsintervall som är likformigt uppdelat. Detta gör det möjligt att 10 15 20 25 519 714 13 upprätthålla samplingstidpunkterna i synkronism mellan de tvâ uttagen.
Utföringsform 6.
Utföringsformen 6 är en utföringsform i vilken ut- föringsformen l är utrustad med organ som alstrar blind- bitar i ett antal av n eller n i l för att i det närmaste upprätthålla tidpunkterna för mottagning av ramarna, pà vilka synkroniseringen av samplingarna är baserad för att därigenom hälla samplingstidpunkterna i synkronism.
Funktionen hos utföringsformen 6 kommer att be- skrivas. Blindbitar bildas i ett antal av n eller n i l för utföringsformen 1. Här är samplingsfrekvensen 720 Hz och överföringshastigheten är 64 kbps. Exempelvis när datavärdet är endast 80 bits införes nio blindbitar i var och en av àtta ramar bland nio ramar, och en blindbit införes i den återstående ramen i syfte att ställa in antalet bits som sänds av nio ramar till att vara 800 (=89 X 9 - 1) bits för upprätthållande av en överförings- period av 720 ramar per sekund liksom i fallet med ut- föringsformen l. Detta gör det möjligt att i stort sett hålla tiderna för mottagning av signaler fràn motstàende uttag uppmätt fràn samplingstidpunkterna och därigenom hälla samplingstidpunkterna i synkronism mellan de båda uttagen.

Claims (6)

lO 15 20 25 30 35 519 714 14 PATENTKRAV
1. Strömdifferentialreläanordning för sampling av strömmarna vid båda uttagen av ett kraftsystem vid samma tidpunkt, varvid en förutbestämd period upprätthålles, och för utförande av operationen för strömdifferential- skydd genom användning av ett strömvärde vid dess ena uttag samplat vid dess ena uttag och ett strömvärde vid det andra uttaget samplat vid det andra uttaget vid samma tidpunkt och överfört med en fast ramenhet som är in- ställd i det närmaste i beroende av samplingsperioden, varvid strömdifferentialreläanordningen har; inställningsorgan för inställning av antalet digi- tala överföringsbitar i den fasta ramen till ett heltal, som inte är större än ett värde för (hastigheten för överföring av bitarna/samplingsfrekvensen) när det inte finns något multipelförhållande mellan hastigheten för överföring av bitarna för överföring av de samplade strömmarna i en digital form och samplingsfrekvensen för sampling av strömmarna; och ett blindbitsinterpolationsorgan för selektivt in- förande av blindbitar bland de fasta ramarna relaterat till den digitala överföringen i syfte att upprätthålla synkronism mellan samplingen och dataöverföringen.
2. Strömdifferentialreläanordning enligt krav 1, vilken anordning vidare har ett första synkroniserings- organ för àstadkommande av synkronism mellan de båda ut- tagen med ett förutbestämt antal fasta ramar som en en- het, och ett andra synkroniseringsorgan för synkronise- ring av tidpunkterna för införing av nämnda blindbit mellan de båda uttagen.
3. Strömdifferentialreläanordning enligt krav 1, varvid blindbitsinterpolationsorganet inför blindbitar vid tidpunkterna för sändning av överföringsdata för en förutbestämd period i syfte att synkronisera samplingarna när det inte finns något multipelförhållande mellan samp- lingsfrekvensen och hastigheten för överföring av bitarna. lO 15 20 25 30 519 714 15
4. Strömdifferentialreläanordning enligt krav l, vilken anordning vidare har ett synkroniseringsorgan för àstadkommande av synkronism mellan de båda uttagen med den fasta ramlängden som en enhet, ett klockpuls~ avkänningsorgan för upptagning av klockpulser från över- föringssignalerna och ett utmatningsorgan för alstring av samplingssynkroniseringssignaler baserat pà de upptagna klockpulserna i syfte att ställa in längden pä nämnda överföringsdata genom införande av blindbitar och för synkronisering av samplingarna baserat pà de upptagna klockpulserna frän de mottagna signalerna när det inte existerar nàgot multipelförhällande mellan samplings- frekvensen och överföringshastigheten.
5. Strömdifferentialreläanordning enligt krav l, vilken vidare har ett synkroniseringsorgan för åstadkom- mande av synkronism mellan de bàda uttagen med den fasta ramlängden som en enhet och ett klockpulsmottagningsorgan för mottagning av klockpulser fràn en extern kommunika- tionsenhet och för alstring av samplingssynkroniserings- signaler baserat pà de mottagna klockpulserna i syfte att ställa in längden pä överföringsdata genom införande av blindbitar och för synkronisering av samplingarna baserat pà klockpulsutsignalen från kommunikationsenheten när det inte existerar nàgot multipelförhällande mellan samp~ lingsfrekvensen och överföringshastigheten.
6. Strömdifferentialreläanordning enligt krav 1, vilken vidare har organ för bildande av blindbitar i ett antal av n eller n i 1 i syfte att ställa in längden pà överföringsdata genom införande av blindbitar för syn- kronisering av samplingarna när det inte existerar något multipelförhällande mellan samplingsfrekvensen och över- föringshastigheten.
SE0002122A 1999-06-07 2000-06-07 Strömdifferentialreläanordning SE519714C2 (sv)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15914199A JP3827888B2 (ja) 1999-06-07 1999-06-07 電流差動継電装置の伝送同期方式

Publications (3)

Publication Number Publication Date
SE0002122D0 SE0002122D0 (sv) 2000-06-07
SE0002122L SE0002122L (sv) 2000-12-08
SE519714C2 true SE519714C2 (sv) 2003-04-01

Family

ID=15687156

Family Applications (1)

Application Number Title Priority Date Filing Date
SE0002122A SE519714C2 (sv) 1999-06-07 2000-06-07 Strömdifferentialreläanordning

Country Status (6)

Country Link
US (1) US6731655B1 (sv)
JP (1) JP3827888B2 (sv)
KR (1) KR100385202B1 (sv)
CN (1) CN100364197C (sv)
DE (1) DE10028088A1 (sv)
SE (1) SE519714C2 (sv)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040090910A1 (en) * 2002-11-12 2004-05-13 Abb Inc. Multi-terminal differential protection system
JP4110964B2 (ja) * 2002-12-25 2008-07-02 日本電気株式会社 伝送システムおよびデータ転送方法
US8213489B2 (en) 2005-06-23 2012-07-03 Agere Systems Inc. Serial protocol for agile sample rate switching
US7773733B2 (en) * 2005-06-23 2010-08-10 Agere Systems Inc. Single-transformer digital isolation barrier
US20080309505A1 (en) * 2007-06-18 2008-12-18 Mitsubishi Electric Corporation Current-differential relay device
CN103124234A (zh) * 2011-11-18 2013-05-29 北京旋极信息技术股份有限公司 专用网中以太网信号的传输系统
CN105515706B (zh) * 2015-10-13 2018-10-30 福州开发区慧聚通信技术有限公司 一种采用脉冲映射域实现同步的方法和系统
WO2019234857A1 (ja) * 2018-06-06 2019-12-12 三菱電機株式会社 プロセスバス適用保護システムおよびインテリジェント電子デバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5561156A (en) * 1978-11-01 1980-05-08 Meidensha Electric Mfg Co Ltd Remote control unit
JPS5917749A (ja) * 1982-07-20 1984-01-30 Nippon Telegr & Teleph Corp <Ntt> デイジタル信号伝送方式
JPS6039310A (ja) * 1983-08-12 1985-03-01 株式会社東芝 サンプリング同期方法
GB8509422D0 (en) * 1985-04-12 1985-05-15 Gen Electric Co Plc Relays
JPS63258130A (ja) * 1987-04-15 1988-10-25 Kubota Ltd デ−タ伝送方法
JPH01117535A (ja) * 1987-10-30 1989-05-10 Nec Corp 多重伝送方式
JPH06338868A (ja) * 1993-05-28 1994-12-06 Oki Electric Ind Co Ltd 遠隔制御用データ多重化方式
JPH07107054A (ja) * 1993-10-08 1995-04-21 Nec Corp Dcme装置のプリアサイン情報入力方式
US5576625A (en) * 1994-02-07 1996-11-19 Kabushiki Kaisha Toshiba Test method and apparatus for testing a protective relay system
CA2214743C (en) * 1996-09-20 2002-03-05 Ntt Mobile Communications Network Inc. A frame synchronization circuit and communications system

Also Published As

Publication number Publication date
DE10028088A1 (de) 2001-03-22
KR100385202B1 (ko) 2003-05-27
SE0002122D0 (sv) 2000-06-07
CN100364197C (zh) 2008-01-23
KR20010020936A (ko) 2001-03-15
JP3827888B2 (ja) 2006-09-27
SE0002122L (sv) 2000-12-08
JP2000350353A (ja) 2000-12-15
US6731655B1 (en) 2004-05-04
CN1276639A (zh) 2000-12-13

Similar Documents

Publication Publication Date Title
EP0540452A1 (en) Method and apparatus for transforming low bandwidth telecommunications channels into a high bandwidth telecommunication channel
US20200166912A1 (en) Communication unit, control apparatus, communication system and method
JPS64890B2 (sv)
SE519714C2 (sv) Strömdifferentialreläanordning
EP1276260A3 (en) Differential signal-delaying apparatus, receiver employing the apparatus, and communication system
US6198736B1 (en) Telecommunications system
CN111357243B (zh) 总线系统的用户设备、运行方法及总线系统
GB2425695A (en) Compensating for internal delays within nodes and transmission delays between the nodes
EP0720319A2 (en) Clock recovery extrapolation
CN112385157B (zh) 数据网络的用户设备
US4752940A (en) Method and apparatus for transmission of digital data over a line
JP2510307B2 (ja) 待ち時間を減少させる回路を有するデマルチプレクサ
CN102547970A (zh) 一种保持同步方法及装置
KR20070112712A (ko) 데이터 전송 시스템 및 데이터 처리 장치
SU1732485A1 (ru) Устройство дл передачи и приема данных в полудуплексном режиме
SU725260A1 (ru) Устройство дл передачи информации
KR920006791B1 (ko) 리프레임시 버퍼의 딜레이를 제거한 독립 동기 구성회로
JP2570183B2 (ja) シリアル通信回路
SU507946A1 (ru) Временной выравниватель каналов дл передачи дискретных сигналов
SU1741278A1 (ru) Устройство дл измерени характеристик дискретного канала св зи
JPS62262615A (ja) サンプリング信号同期方式
KR100202946B1 (ko) 스테이트 머신을 이용한 동기식 잔여 시간 스템프(srts)의 동기 전송장치 및 그 전송방법
JP4439635B2 (ja) 非同期受信装置
JPH05276147A (ja) サンプリング同期装置
JPH02162856A (ja) データ通信装置

Legal Events

Date Code Title Description
NUG Patent has lapsed