JP4110964B2 - 伝送システムおよびデータ転送方法 - Google Patents
伝送システムおよびデータ転送方法 Download PDFInfo
- Publication number
- JP4110964B2 JP4110964B2 JP2002374791A JP2002374791A JP4110964B2 JP 4110964 B2 JP4110964 B2 JP 4110964B2 JP 2002374791 A JP2002374791 A JP 2002374791A JP 2002374791 A JP2002374791 A JP 2002374791A JP 4110964 B2 JP4110964 B2 JP 4110964B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- idle
- blocks
- transmission
- protocol data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
- H04J3/1617—Synchronous digital hierarchy [SDH] or SONET carrying packets or ATM cells
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0072—Error control for data other than payload data, e.g. control data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/20—Traffic policing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0097—Relays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L2007/045—Fill bit or bits, idle words
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、トランスポートネットワークに関し、特に、上位プロトコルデータを伝送する非同期のトランスポートネットワークに関する。
【０００２】
【従来の技術】
近年、イーサネットのＭＡＣフレーム等の上位レイヤプロトコルのデータ（以下、上位プロトコルデータと称す）をカプセル化し、トランスポートネットワーク上で伝送するための技術が実用化されている。例えば、ＰＰＰ ｏｖｅｒ ＳＯＮＥＴ（非特許文献１参照）やＧＦＰ（Ｇｅｎｅｒｉｃ Ｆｒａｍｉｎｇ Ｐｒｏｃｅｄｕｒｅ）（非特許文献２参照）などが、そのような技術に該当する。
【０００３】
【非特許文献１】
ＩＥＴＦ ＲＦＣ２６１５規格、[online]、Ｊｕｎｅ １９９９、ＩＥＴＦ、インターネット＜ＵＲＬ ： http://www.isi.edu/in-notes/rfc1662.txt ＞
【非特許文献２】
ＩＴＵ−Ｔ Ｇ．７０４１規格、Ｄｅｃｅｍｂｅｒ ２００１、ＩＴＵ−Ｔ
【０００４】
【発明が解決しようとする課題】
ＧＦＰやＰＰＰ ｏｖｅｒ ＳＯＮＥＴの技術によってトランスポートネットワーク上で上位プロトコルデータを損失なく伝送するためには、非同期のトランスポートネットワークを構成する伝送装置に、そのための機能と大きな処理能力とが要求される。
【０００５】
非同期のトランスポートネットワークにおいて、ある装置から受信した信号を他の装置に転送する伝送装置では、受信信号と送信信号の速度が等しいとは限らない。その場合、伝送装置は、信号速度を変換する仕組みを備えなければならない。
【０００６】
例えば、ＧＦＰ技術によって上位プロトコルデータをカプセル化した信号（ＧＦＰフレーム）を転送する場合、伝送装置はＧＦＰフレームとＧＦＰフレームの間隔を伸縮させることで平均の信号速度を調整する。また、ＰＰＰ ｏｖｅｒ ＳＯＮＥＴ技術によってカプセル化された信号（ＨＤＬＣ−ｌｉｋｅフレーム（ＩＥＴＦ ＲＦＣ１６６２規格参照））を転送する場合も、伝送装置は同様に信号速度を調整する。
【０００７】
しかし、ＧＦＰやＰＰＰでは、プロトコルの機能によってフレームの送信を中断し、その後に再開するということができない。そのため、フレームとフレームの間隔を調整するために、伝送装置はフレームの境界を認識し、フレーム毎に一旦蓄積した後に適切なタイミングで送信する必要がある。
【０００８】
つまり、伝送装置は、受信信号からフレームの境界を検出する機能を備える必要がある。例えば、ＧＦＰの場合、伝送装置にはフレーム同期を確立するための回路が必要であり、それだけ回路規模が大きくなる。
【０００９】
さらに、伝送装置には、フレームを蓄積するためのフレームバッファが必要である。特に、ジャンボフレームと呼ばれる８キロバイトを超える長さのフレームを扱う場合、伝送装置にはジャンボフレームを蓄積可能な、メモリ容量の大きいフレームバッファが必要となる。また、このような長いフレームを一旦蓄積すれば、伝送装置内でのフレームの処理遅延が大きくなる。
【００１０】
本発明の目的は、回路規模およびメモリ容量が小さく、かつフレームの伝送遅延も小さい伝送システムおよびそのデータ転送方法を提供することである。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明の伝送システムは、上位プロトコルデータを固定長の連続するブロックに変換し、ブロック間にアイドルブロックを挿入することにより、送信速度を伝送路の伝送速度に合わせて送信する送信装置と、ブロックおよびアイドルブロックを受信し、そのアイドルブロックを廃棄して有効なブロックのみを抽出し、さらに有効なブロックの間にアイドルブロックを挿入することにより、送信速度を伝送路の伝送速度に合わせて所定の転送先に送信する少なくとも１段の中継装置と、最終段の中継装置からブロックおよびアイドルブロックを受信し、そのアイドルブロックを廃棄して有効なブロックのみを抽出し、有効なブロックから上位プロトコルデータを再構築する受信装置とを有している。
【００１２】
したがって、本発明によれば、上位プロトコルデータが固定長のブロックに変換され、ブロック間にアイドルブロックが挿入され、またはそれが除去されることにより速度調整がされる。
【００１３】
また、送信装置は、上位プロトコルデータを所定の規則に従って１３３ビット長に変換した後に付加情報を付加して１８バイトのブロックを生成し、受信装置は、有効なブロックのみを抽出した後、そのブロックから付加情報を取り除いて１３３ビット長に戻し、さらに所定の規則に従って上位プロトコルデータを再構成することとしてもよい。また、送信装置、中継装置および受信装置はＳＯＮＥＴのプロトコルで信号を伝送するものであってよい。
【００１４】
したがって、本発明によれば、ブロックが固定長なので、トランスポートネットワーク（例えば、ＳＯＮＥＴ）のフレーム内の固定的な位置にブロックを割り付けることができる。そのため、トランスポートネットワークのフレームの同期が確立されれば、そのフレームからブロックを取り出すことは容易である。
【００１５】
また、本発明によれば、ブロックの長さが１８バイトであるため、ペイロードの大きさが１８バイトの倍数となる所定階梯以上のＳＯＮＥＴフレームのペイロードに間隙なくマッピングできる。また、それに加えて、ブロックにはブロックの転送に必要十分な付加情報を付加することができる。
【００１６】
また、送信装置は、上位プロトコルデータがフレームの形態をとる場合、フレームの長さが１６オクテットの整数倍でなければ末尾に無効データを付加して１６オクテットの整数倍にした後、上位プロトコルデータを１６オクテット毎に分割し、それぞれに上位プロトコルデータ内での位置を示す５ビットのタイプ情報を付加して１３３ビット長に変換し、受信装置は、送信装置の逆変換により上位プロトコルデータを再構築することとしてもよい。また、その場合、上位プロトコルデータがイーサネットであってもよい。
【００１７】
本発明によれば、ブロックのペイロードが１６バイト固定長のため、ペイロード上に最大で１５バイトの無駄な領域が生じる。しかし、上位プロトコルがイーサネットの場合、ＩＥＥＥ８０２．３規格によりＭＡＣフレームの最小間隔が２０バイトと定められているため、その１５バイトの無駄な領域は２０バイトのＭＡＣフレームの間隔と相殺される。
【００１８】
また、送信装置は、上位プロトコルデータが８Ｂ／１０Ｂ符号の形態をとる場合、データ符号については８ビットのデータ部分を取り出し、制御符号については制御情報を４ビットで表現し、次の制御符号の位置を示す４ビットの情報を付加して８ビットとし、さらに１６符号毎の先頭に次の制御符号の位置を示す５ビットの情報を付加して１３３ビット長の前記ブロックに変換し、受信装置は、送信装置の逆変換により上位プロトコルデータを再構築することとしてもよい。
【００１９】
したがって、本発明によれば、フレームベースのプロトコルだけでなく、８Ｂ／１０Ｂ伝送路符号を採用したプロトコルをブロックに変換する仕組みが提供される。
【００２０】
本発明の送信装置は、上位プロトコルデータを送信する送信装置であって、上位プロトコルデータを所定の規則に従って固定長のコアブロックに変換するコアブロック生成部と、コアブロックに付加情報を付加して１８バイト長のブロックを生成するヘッダ付加部と、ブロック間にアイドルブロックを挿入することにより、送信速度を伝送路の伝送速度に合わせて送信するマッピング部とを有している。
【００２１】
本発明の中継装置は、固定長のブロックを転送する中継装置であって、１８バイト長のブロックおよびそのブロックの間に挿入されたアイドルブロックを受信するデマッピング部と、アイドルブロックを廃棄して有効なブロックのみを抽出するアイドル除去部と、有効なブロックの間にアイドルブロックを挿入することにより、送信速度を伝送路の伝送速度に合わせて所定の転送先に送信するマッピング部とを有している。
【００２２】
本発明の受信装置は、固定長のブロックを受信する受信装置であって、１８バイト長のブロックおよびそのブロックの間に挿入されたアイドルブロックを受信するデマッピング部と、アイドルブロックを廃棄して有効なブロックのみを抽出するアイドル除去部と、有効なブロックに付加されている付加情報を除去してコアブロックにするヘッダ除去部と、コアブロックから上位プロトコルデータを再構築するコアブロック終端部とを有している。
【００２５】
【発明の実施の形態】
本発明の一実施形態について図面を参照して詳細に説明する。
【００２６】
本実施形態のトランスポートネットワークは、フレームまたは８Ｂ／１０Ｂビットストリームを固定長のブロックに分割し、そのブロックの速度調整を行いながら伝送することで、トランスペアレントな伝送を、低コストの伝送装置により少ない遅延で実現する。
【００２７】
図１は、本実施形態のトランスポートネットワークの構成を示すシステム構成図である。
【００２８】
図１を参照すると、本実施形態のトランスポートネットワークは、送信装置１、Ｎ段の中継装置２1〜２N、受信装置３、およびそれら装置間をつなぐ中継回線１０１1〜１０１N+1から構成されている。
【００２９】
本実施形態のトランスポートネットワークは、伝送装置間が同期していない非同期網である。ただし、伝送装置間が同期した同期網は非同期網の特別な場合と考えることができるため、本実施形態のトランスポートネットワークが同期網であっても差し支えない。そのため、中継回線１０１1〜１０１N+1の伝送速度は全て等しいとは限らない。トランスポートネットワークの例としてＳＯＮＥＴが考えられる。
【００３０】
送信装置１は、不図示のスイッチやルータなどの装置（以下、上位装置と称す）から上位プロトコルデータ１００を受信している。上位プロトコルデータ１００は、送信装置１から中継装置２1〜２Nを介して受信装置３へ伝送される。そして、伝送された上位プロトコルデータ１００は、受信装置３から不図示の上位装置に上位プロトコルデータ１０２として送られる。その際、上位プロトコルデータ１００は、上位装置から上位装置まで損失なくトランスペアレントに伝送される。
【００３１】
上位プロトコルデータ１００、１０２は、所定のプロトコルのフレームまたは８Ｂ／１０Ｂビットストリームの形態をとる。上位プロトコルデータ１００、１０２のプロトコルとしては、例えば、イーサネット（ＩＥＥＥ８０２．３規格）、ＰＰＰ（ＩＥＴＦ ＲＦＣ１６６１規格）、ファイバチャネル（ＡＮＳＩ Ｘ３．２３０規格）、ＳＢＣＯＮ（ＡＮＳＩ Ｘ３．２９６規格）、ＤＶＢ−ＡＳＩ（ＥＴＳＩ（ＣＥＮＥＬＥＣ）ＥＮ５００８３−９規格）などが考えられる。
【００３２】
送信装置１は、上位装置から受信した上位プロトコルデータ１００を中継回線１０１1へ送信する。
【００３３】
中継回線１０１1〜１０１N+1は、上位プロトコルデータ１００を送信装置１から受信装置３へ伝送するための回線である。
【００３４】
中継回線１０１1は送信装置１と中継装置２1を接続し、中継回線１０１N+1は中継装置２Nと受信装置３を接続する。中継回線１０１M（２≦Ｍ≦Ｎ）は中継装置２M-1と中継装置２Mを接続する。なお、中継回線１０１1〜１０１N+1の物理メディアおよび回線速度は、互いに異なっていても良い。
【００３５】
中継装置２M（１≦Ｍ≦Ｎ）は、中継回線２Mと中継回線２M+1の間で、物理メディアおよび伝送速度を変換する。
【００３６】
受信装置３は、中継回線１０１N+1から受信した上位プロトコルデータ１０２を上位装置に出力する。
【００３７】
図２は、送信装置の構成を示すブロック図である。図２を参照すると、送信装置１は、コアブロック生成部２０、ヘッダ付加部２１、ＣＲＣ演算部２２、ＦＩＦＯ２３およびマッピング部２４を有している。
【００３８】
コアブロック生成部２０は、上位プロトコルデータ１００を固定長のブロックに分割あるいは変換し、そのブロックをコアブロック１２０としてヘッダ付加部２１に送る。
【００３９】
ヘッダ付加部２１は、コアブロック１２０の先頭にトランスポートヘッダを付与し、ＧＢＰブロック１２１としてＣＲＣ演算部２２に送る。トランスポートヘッダは、中継装置２1〜２Nにて参照されるヘッダである。ＧＢＰブロックは、本実施形態に新規なものであり、トランスポートネットワーク内で用いられる固定長の汎用的なブロックである。ＧＢＰブロックの長さは１８バイトである。
【００４０】
ＣＲＣ演算部２２は、ＧＢＰブロック１２１についてＣＲＣ演算を行い、得られたＣＲＣ値をＧＢＰブロック１２１の末尾に付加し、ＧＢＰブロック１２２としてＦＩＦＯ２３に送る。
【００４１】
ＦＩＦＯ２３は、ＧＢＰブロック１２２を蓄積するＦｉｒｓｔ−ｉｎ／Ｆｉｒｓｔ−ｏｕｔのメモリである。マッピング部２４から読み出し要求１２４が発行されているとき、メモリにＧＢＰブロック１２２が１つ以上蓄積されていれば、ＦＩＦＯ２３は、先頭のＧＢＰブロックをＧＢＰブロック１２３としてマッピング部２４に送る。
【００４２】
また、読出し要求１２４が発行されているとき、メモリ内にＧＢＰブロック１２２が１つも存在しなければ、ＦＩＦＯ２３は、読み出し要求１２４に対応してアイドルＧＢＰブロックをＧＢＰブロック１２３としてマッピング部２４に送る。アイドルＧＢＰブロックは、上位プロトコルデータを含まない空のＧＢＰブロックであり、速度調整用に挿入される。
【００４３】
マッピング部２４は、中継回線１０１1に信号を送出できる状態か否か判定し、送出可能であればＦＩＦＯ２３に対して読み出し要求１２４を発行し、ＦＩＦＯ２３から読み出されたＧＢＰブロック１２３を中継回線１０１1へ送信する。
【００４４】
例えば、ＳＯＮＥＴではオーバヘッドが送出されているとき、中継回線１０１1は信号を送出できない状態であり、そうでなくペイロードが送出されているとき、中継回線１０１1は信号を送出できる状態である。したがって、ペイロードが送出されているときには、マッピング部２４から読み出し要求１２４が発行されている。
【００４５】
図３は、中継装置の構成を示すブロック図である。図１に示された中継装置２1〜２N+1は全て同じ構成なので、代表として中継装置２1について説明する。
【００４６】
図３を参照すると、中継装置２1は、デマッピング部４０、ＣＲＣ検査部４１、アイドル除去部４２、ＦＩＦＯ４３およびマッピング部４４を有している。
【００４７】
デマッピング部４０は、中継回線１０１1からＧＢＰブロック１４０を受信し、ＧＢＰブロック１４０としてＣＲＣ検査部４１に送る。なお、ＧＢＰブロック１４０は、トランスポートネットワークのフレームに対して固定位置に配置されている。例えば、トランスポートネットワークが所定階梯以上のＳＯＮＥＴであれば、ＳＯＮＥＴフレームのペイロードの大きさは１８バイトの倍数となるため、ペイロードにＧＢＰブロックが間隙なく収容され、無駄が無い。そのため、デマッピング部４０はトランスポートネットワークのフレームの同期をとれば、そのフレームの中からＧＢＰブロック１４０を容易に取り出すことができる。
【００４８】
ＣＲＣ検査部４１は、ＧＢＰブロック１４０の末尾に付加されているＣＲＣ値を用いて、ＧＢＰブロック１４０におけるビット誤りの有無を検査する。そして、ＣＲＣ検査部４１は、ビット誤りの有無をＣＲＣ検査結果１４２としてアイドル除去部４２に送る。また、ＣＲＣ検査部４１は、ビット誤りの有無に関わらず、デマッピング部４０から受信したＧＢＰブロック１４０をそのままＧＢＰブロック１４１としてアイドル除去部４２に送る。
【００４９】
アイドル除去部４２は、ＧＢＰブロック１４１がアイドルＧＢＰブロックであるか否か判定する。ＧＢＰブロック１４１がアイドルＧＢＰブロックであれば、アイドル除去部４２は、そのＧＢＰブロック１４１を廃棄する。また、アイドル除去部４２は、ＦＩＦＯ４３のメモリの空き容量が少ないこと、すなわち空き容量が所定の閾値を下回ったことを示すＡｌｍｏｓｔＦｕｌｌフラグ１４４がＦＩＦＯ４３にセットされているか判定する。ＡｌｍｏｓｔＦｕｌｌフラグ１４３がセットされていれば、アイドル除去部４２は、ＣＲＣ検査部４１にてビット誤りが検出されたＧＢＰブロック１４１を廃棄する。廃棄されなかったＧＢＰブロック１４１は、ＧＢＰブロック１４３としてＦＩＦＯ４３に送る。
【００５０】
ＦＩＦＯ４３は、ＧＢＰブロック１４３を蓄積するＦｉｒｓｔ−ｉｎ／Ｆｉｒｓｔ−ｏｕｔのメモリである。マッピング部４４から読み出し要求１４６が発行されているとき、メモリにＧＢＰブロック１４３が１つ以上蓄積されていれば、ＦＩＦＯ４３は、先頭のＧＢＰブロックを読み出してＧＢＰブロック１４５としてマッピング部４４に送る。
【００５１】
読出し要求１４６が発行されているとき、メモリ内にＧＢＰブロック１４３が１つも存在しなければ、ＦＩＦＯ４３は、その読み出し要求１４６に対応してアイドルＧＢＰブロックをＧＢＰブロック１４５としてマッピング部４４に送る。
【００５２】
また、ＦＩＦＯ４３は、メモリの空き容量を監視しており、空き容量が減って所定の閾値を下回ると、メモリの空き容量が少ないことを示すＡｌｍｏｓｔＦｕｌｌフラグ１４４を生成する。
【００５３】
マッピング部４４は、中継回線１０１2に信号を送出できる状態か否か判定し、送出可能であればＦＩＦＯ４３に対して読み出し要求１４６を発行して、ＦＩＦＯ４３から読み出されたＧＢＰブロック１４５を中継回線１０１2へ送信する。
【００５４】
図４は、受信装置の構成を示すブロック図である。図４を参照すると、受信装置３は、デマッピング部６０、ＣＲＣ検査部６１、アイドル除去部６２、ヘッダ除去部６３およびコアブロック終端部６４を有している。
【００５５】
デマッピング部６０は、中継回線１０１N+1からＧＢＰブロックを受信し、ＧＢＰブロック１６０としてＣＲＣ検査部６１に送る。
【００５６】
ＣＲＣ検査部６１は、デマッピング部６０から受信したＧＢＰブロック１６０の末尾に付加されているＣＲＣ値を用いて、ＧＢＰブロック１６０のビット誤りを検査する。そして、ビット誤りが検出されれば、ＣＲＣ検査部６１は、そのＧＢＰブロック１６０を廃棄する。また、ビット誤りが検出されなければ、ＣＲＣ検査部６１は、そのＧＢＰブロック１６０をＧＢＰブロック１６１としてアイドル除去部６２に送る。
【００５７】
アイドル除去部６２は、ＣＲＣ検査部６１から受信したＧＢＰブロック１６１がアイドルＧＢＰブロックであるか否か判定する。ＧＢＰブロック１６１がアイドルＧＢＰブロックであれば、アイドル除去部６２は、そのＧＢＰブロック１６１を廃棄する。また、ＧＢＰブロック１６１がアイドルＧＢＰブロックでなければ、アイドル除去部６２は、そのＧＢＰブロック１６１をＧＢＰブロック１６２としてヘッダ除去部６３に送る。
【００５８】
ヘッダ除去部６３は、ＧＢＰアイドル除去部６２より受信したＧＢＰブロック１６２からトランスポートヘッダとＣＲＣ値を除去し、コアブロック１６３としてコアブロック終端部６４に送る。
【００５９】
コアブロック終端部６４は、各コアブロック１６３のタイプを用いてコアブロック１６３から上位プロトコルデータ１０２を復元して上位装置に送る。
【００６０】
送信装置１の動作について説明する。
【００６１】
まず、送信装置１は、コアブロック生成部２０において上位プロトコルデータ１００をコアブロック１２０へ変換する。
【００６２】
図５は、コアブロックのフォーマットを示す図である。図５を参照すると、コアブロックは１３３ビット長である。上位の５ビットが「タイプ」のフィールドである。下位の１２８ビット（＝１６オクテット）が「ペイロード」のフィールドである。
【００６３】
「タイプ」フィールドは、コアブロックの種別を示す。「ペイロード」フィールドは上位プロトコルデータを収容する。
【００６４】
上位プロトコルデータは、所定のプロトコルのフレームまたは８Ｂ／１０Ｂビットストリームの形態をとる。そして、上位プロトコルデータからコアブロックを生成する方法は、上位プロトコルデータの形態によって異なる。上位プロトコルデータがフレームの形態をとる場合と、８Ｂ／１０Ｂビットストリームの形態をとる場合とに分けてコアブロックの生成方法について説明する。
【００６５】
上位プロトコルデータがフレーム（以下、上位プロトコルフレームと称す）の形態をとる場合について説明する。
【００６６】
コアブロック生成部２０は、まず、上位プロトコルフレームを１６オクテット毎に分割する。分割された１６オクテットのデータが各コアブロックのペイロードに収容される。
【００６７】
上位プロトコルフレームの長さ（オクテット単位）が１６の倍数でないとき、コアブロック生成部２０は、上位プロトコルフレームの末尾に無効データを付加してフレーム長を１６の倍数にする。このとき付加される無効データは１オクテット以上、１５オクテット以下である。
【００６８】
次に、コアブロック生成部２０は、コアブロックのタイプを決定する。
【００６９】
図６は、コアブロックの各タイプの符号とその意味（種別）を示す表である。上位プロトコルフレームの先頭を含むコアブロックの種別は「上位プロトコルフレーム（先頭）」であり、そのタイプは「１０００１（２進数）」である。上位プロトコルフレームの末尾を含むコアブロックの種別は１６通り存在し、有効データの量によって異なる。例えば、上位プロトコルフレームの長さが（１６×Ｎ＋３）オクテット（Ｎは自然数）のとき、そのコアブロックの種別は「上位プロトコルフレーム（末尾／３オクテット有効）」であり、そのタイプは「０００１１（２進数）」である。上位プロトコルフレームの先頭も末尾も含まないコアブロックの種別は「上位プロトコルフレーム（中間）」であり、そのタイプは「１００００（２進数）である。
【００７０】
具体例について説明する。図７は、３５オクテット長の上位プロトコルフレームを３つのコアブロックに変換するときの様子を示す説明図である。
【００７１】
まず、フレーム長が１６の倍数となるように、上位プロトコルフレームの末尾に１３オクテットの無効データが付加される。次に、上位プロトコルフレームが１６オクテット毎に３分割される。
【００７２】
そして、上位プロトコルフレームの先頭から１６オクテットまでをペイロードとし、その前にタイプフィールド「１０００１」が付加された第１のコアブロックが生成される。次に、第１７〜第３２オクテットまでをペイロードとし、その前にタイプフィールド「１００００」が付加されたコアブロックが生成される。次に、第３３〜第３５オクテットまでと１３オクテットの無効データをペイロードとし、その前にタイプフィールド「０００１１」が付加されたコアブロックが生成される。
【００７３】
上位プロトコルデータがフレームの形態をとる場合、以上のようにしてコアブロックが生成される。
【００７４】
上位プロトコルデータが８Ｂ／１０Ｂビットストリームの形態をとる場合のコアブロックの生成方法について説明する。
【００７５】
まず、コアブロック生成部２０は、８Ｂ／１０Ｂビットストリームを８Ｂ／１０Ｂ復号し、復号された８Ｂ／１０Ｂ符号を１２８Ｂ／１３３Ｂコードに変換する。１２８Ｂ／１３３Ｂコードは９ビット長であり、２５６種類のデータコードと１６種類の特殊コードが定義されている。
【００７６】
図８は、復号後の８Ｂ／１０Ｂ符号と１２８Ｂ／１３３Ｂコードの対応関係を示す表である。１２８Ｂ／１３３Ｂコードは、上位１ビットが０のとき、その１２８Ｂ／１３３Ｂコードはデータコードを意味し、その下位８ビットがデータを表す。また、１２８Ｂ／１３３Ｂコードは、上位１ビットが１のとき、その１２８Ｂ／１３３Ｂコードは特殊コードを意味し、その下位４ビットが特殊コードの種別を示す。
【００７７】
次に、コアブロック生成部２０は、時系列順に連続する１６個の１２８Ｂ／１３３Ｂコードに対して１２８Ｂ／１３３Ｂ符号化の処理を施し、１３３ビットの１３３Ｂブロックを生成する。
【００７８】
１２８Ｂ／１３３Ｂ符号化の処理について詳細に説明する。図９は、１２８Ｂ／１３３Ｂ符号化の処理の一例を示す図である。
【００７９】
図９の下段に示された１３３Ｂブロックは、１３３ビットのデータ列からなる。１３３Ｂブロックの上位５ビットは、「第０ポインタ」である。１３３Ｂブロックの下位１２８ビットは、８ビット毎に分割され、上位から順に「第１オクテット」、「第２オクテット」、…、「第１６オクテット」である。
【００８０】
また、図９の中段に示された１２８Ｂ／１３３Ｂ符号化前の１番目の１２８Ｂ／１３３Ｂコードは第１オクテットに対応し、２番目の１２８Ｂ／１３３Ｂコードは第２オクテットに対応する。以後、１６番目まで同様である。そして、１２８Ｂ／１３３Ｂコードには、１２８Ｂ／１３３Ｂデータコードと１２８Ｂ／１３３Ｂ特殊コードがある。図９の中段において、１２８Ｂ／１３３Ｂデータコードの下位８ビットのデータは、１６進数の２桁の数値で示されており、１２８Ｂ／１３３Ｂ特殊コードの下位４ビットの特殊コードは、１６進数の１桁の数値で示されている。
【００８１】
１２８Ｂ／１３３Ｂデータコードに対応する、１３３Ｂブロックのオクテットは、その１２８Ｂ／１３３Ｂデータコードの下位８ビットを収容する。１２８Ｂ／１３３Ｂ特殊コードに対応する、１３３Ｂブロックのオクテットは、さらに２つの領域に分割される。オクテットの下位４ビットには、１２８Ｂ／１３３Ｂ特殊コードの下位４ビット（特殊コード）が収容される。オクテットの上位４ビットは「第Ｎポインタ」と呼ばれる。ここでＮは、そのオクテットの番号である。例えば、第３オクテットの上位４ビットは「第３ポインタ」である。
【００８２】
第０〜第１６ポインタの値は、１２８Ｂ／１３３Ｂデータコードおよび特殊コードの出現順序によって決定される。
【００８３】
第０〜第１６ポインタの値を決定するアルゴリズムについて説明する。
【００８４】
関数Ｃ（Ｍ）（１≦Ｍ≦１６）の定義：
１２８Ｂ／１３３Ｂ符号化前の、Ｍ番目の１２８Ｂ／１３３Ｂコードが特殊コードのとき「真」であり、データコードのとき「偽」である。
【００８５】
そして、
第０ポインタは、１２８Ｂ／１３３Ｂ符号化前の１６個の１２８Ｂ／１３３Ｂコードの中で、時系列順に一番古い特殊コードの位置を表す。第０ポインタの値が０のとき、第１オクテットが１２８Ｂ／１３３Ｂ特殊コードに対応する。第０ポインタの値が１のとき、第１オクテットは１２８Ｂ／１３３Ｂデータコードに対応し、第２オクテットが１２８Ｂ／１３３Ｂ特殊コードに対応する。第０ポインタの値が２のとき、第１〜第２オクテットは１２８Ｂ／１３３Ｂデータコードに対応し、第３オクテットが１２８Ｂ／１３３Ｂ特殊コードに対応する。以後、同様である。ただし、第０ポインタの値が１６のときは、１６個の１２８Ｂ／１３３Ｂコードが全てデータコードであることを意味する。
【００８６】
第Ｎポインタ（１≦Ｎ≦１５）は、１２８Ｂ／１３３Ｂ符号化前の（Ｎ＋１）番目から１６番目までの１２８Ｂ／１３３Ｂコードの中で、時系列順に一番古い特殊コードの位置を表す。例えば、第２ポインタの値が３のとき、第３オクテットは１２８Ｂ／１３３Ｂデータコードに対応し、第４オクテットが１２８Ｂ／１３３Ｂ特殊コードに対応する。なお、第Ｎポインタ（１≦Ｎ≦１５）の値が０のときは、（Ｎ＋１）番目から１６番目までの１２８Ｂ／１３３Ｂコードが全てデータコードであることを意味する。また、第１６ポインタの値は常に０である。
【００８７】
上記アルゴリズムから分かるように、第０〜第１６ポインタによって、１２８Ｂ／１３３Ｂ特殊コードのリスト構造が形成される。
【００８８】
次に、コアブロック生成部２０は、１３３Ｂブロックをコアブロックにそのまま格納する。１３３Ｂブロックの上位５ビット（＝第０ポインタ）は、コアブロックのタイプに対応する。また、１３３Ｂブロックの下位１２８ビット（＝第１〜第１６オクテット）を、コアブロックのペイロードに対応する。
【００８９】
コアブロック生成部２０にて生成されたコアブロック１２０は、ヘッダ付加部２１において、先頭にトランスポートヘッダを付与され、ＧＢＰブロック１２１としてＣＲＣ演算部２２に送られる。
【００９０】
ＧＢＰブロックとトランスポートヘッダについて詳細に説明する。
【００９１】
図１０は、ＧＢＰブロックのフォーマットを示す図である。図１０を参照すると、ＧＢＰブロックは、１４４ビット（＝１８オクテット）長であり、その上位の第１〜第３ビットまでの３ビットが「トランスポートヘッダ」のフィールドであり、第４〜第１３６ビットの１３３ビットが「コアブロック」のフィールドであり、第１３７〜第１４４ビットの８ビットが「ＣＲＣ−８」のフィールドである。
【００９２】
図１１は、トランスポートヘッダのフォーマットを示す図である。図１１を参照すると、トランスポートヘッダの上位２ビットは未使用であり、固定値“０”とされている。下位１ビットは、「Ｃｏｒｅ Ｂｌｏｃｋ Ｉｎｄｉｃａｔｏｒ」である。Ｃｏｒｅ Ｂｌｏｃｋ Ｉｎｄｉｃａｔｏｒ（以後、ＣＢＩと称す）は、コアブロックの有効／無効を表すフラグである。ＣＢＩが「１」のときコアブロックは有効であり、ＣＢＩが「０」のとき無効である。つまり、ＣＢＩが「０」のＧＢＰブロックは、アイドルＧＢＰブロックであり、速度調整に使用される。
【００９３】
ＣＲＣ−８は、ＧＢＰブロック全体のビット誤り検出に使用される。このＣＲＣの生成多項式は「ｘ8＋ｘ7＋ｘ6＋ｘ5＋ｘ2＋ｘ＋１」である。
【００９４】
ＣＲＣ演算部２２において、ＧＢＰブロック１２１のトランスポートヘッダおよびコアブロックに対してＣＲＣ演算が行われる。そして、ＣＲＣ演算部２２は、演算結果のＣＲＣ値を「ＣＲＣ−８」フィールドに代入したＧＢＰブロックをＧＢＰブロック１２２としてＦＩＦＯ２３に送る。
【００９５】
ＧＢＰブロック１２２は、ＦＩＦＯ２３に書き込まれる。マッピング部２４から読み出し要求１２４が発行されているとき、ＦＩＦＯ２３にＧＢＰブロック１２２が１つ以上蓄積されていれば、ＧＢＰブロック１２２は読み出され、ＧＢＰブロック１２３として出力される。ＦＩＦＯ２３にＧＢＰブロック１２２が１つも蓄積されていなければ、アイドルＧＢＰブロックがＧＢＰブロック１２３として出力される。
【００９６】
マッピング部２４は、中継回線１０１1に信号を送出できるか判定し、送出可能であればＦＩＦＯ２３に対して読み出し要求１２４を発行して、読み出されたＧＢＰブロック１２３を中継回線１０１1へ送信する。
【００９７】
中継装置２1〜２Nの動作について説明する。ただし、中継装置２2〜２Nの動作は、中継装置２1と同じであるため、ここでは、代表として図３に示された中継装置２1の動作についてのみ説明する。
【００９８】
デマッピング部４０によって中継回線１０１1から抽出されたＧＢＰブロック１４０は、ＣＲＣ検査部４１へ送られ、そこでビット誤りの有無を検査される。ビット誤りの有無は、ＣＲＣ検査結果１４２としてアイドル除去部４２に送られる。ＣＲＣ検査結果１４２は、アイドル除去部４２にてＧＢＰブロックの除去の可否の判定に用いられる。ＧＢＰブロック１４０は、ビット誤りの有無に関わらず、ＧＢＰブロック１４１としてアイドル除去部４２に送られる。
【００９９】
次に、中継回線１０１1と中継回線１０１2の速度差を吸収するための動作に移る。
【０１００】
ＣＲＣ検査部４１からＧＢＰブロック１４１を受信したアイドル除去部４２は、そのＧＢＰブロック１４１がアイドルＧＢＰブロックであり、かつビット誤りが無ければ、そのＧＢＰブロック１４１を廃棄する。また、ＦＩＦＯ４３の空き容量が少ないことを示すＡｌｍｏｓｔＦｕｌｌフラグ１４４がセットされているとき、ＣＲＣ検査部４１から受信したＧＢＰブロック１４１にビット誤りがあれば、アイドル除去部４２はそのＧＢＰブロック１４１を廃棄する。廃棄されなかったＧＢＰブロック１４１は、ＧＢＰブロック１４３としてＦＩＦＯ４３に書き込まれる。
【０１０１】
マッピング部４４から読み出し要求１４６が発行されているとき、ＦＩＦＯ４３にＧＢＰブロック１４３が１つ以上蓄積されていれば、ＧＢＰブロック１４３はＦＩＦＯ４３から読み出され、ＧＢＰブロック１４５としてマッピング部４４に送られる。ＦＩＦＯ４３にＧＢＰブロック１４３が１つも蓄積されていなければ、読み出し要求１４６に対してアイドルＧＢＰブロックがＧＢＰブロック１４４としてマッピング部４４に送られる。
【０１０２】
マッピング部４４は、中継回線１０１2に信号を送出できる状態か否か判定し、送出可能であればＦＩＦＯ４３に対して読み出し要求１４５を発行する。そして、ＦＩＦＯ４３から読み出されて送られてきたＧＢＰブロック１４５を中継回線１０１2へ送信する。
【０１０３】
受信装置３の動作について説明する。
【０１０４】
デマッピング部６０にて中継回線１０１N+1から受信され、抽出されたＧＢＰブロック１６０は、ＣＲＣ検査部６１へ送られ、そこでビット誤りが検査される。ビット誤りが検出されると、そのＧＢＰブロック１６０は廃棄される。ビット誤りが検出されなければ、ＧＢＰブロック１６０はそのままＧＢＰブロック１６１としてアイドル除去部６２に送られる。
【０１０５】
ＣＲＣ検査部６１からのＧＢＰブロック１６１に含まれるアイドルＧＢＰブロックは、ＧＢＰアイドル除去部６２にて廃棄される。廃棄されなかったＧＢＰブロック１６１は、ＧＢＰブロック１６２としてヘッダ除去部６３へ送られ、そこでトランスポートヘッダとＣＲＣ値を取り除かれ、コアブロック１６３になる。コアブロック１６３は、コアブロック終端部６４に送られ、そこで上位プロトコルデータ１０２に復元される。
【０１０６】
以上説明したように、本実施形態のトランスポートネットワークによれば、送信装置１が上位プロトコルデータを固定長のＧＢＰブロックに変換して送出し、途中の伝送装置（中継装置２1〜２N）がアイドルＧＢＰブロックを任意のタイミングで挿入または除去するので、各装置に速度変換のためのフレームバッファが不要になり、非同期トランスポートネットワークを構成する伝送装置（送信装置１、中継装置２1〜２N、受信装置３）のメモリ量が削減され、また伝送装置内での遅延が低減される。
【０１０７】
また、本実施形態のトランスポートネットワークによれば、トランスポートネットワークで伝送されるＧＢＰブロックは固定長であるため、途中の伝送装置は、トランスポートネットワークのフレームの同期を取れば、容易にＧＢＰブロックを取り出すことができるので、伝送装置の回路規模を削減できる。なお、トランスポートネットワークは、例えば、ＳＯＮＥＴである。
【０１０８】
また、本実施形態のトランスポートネットワークによれば、ＧＢＰブロックの長さが１８バイトであるため、ＳＯＮＥＴフレームのペイロードに間隙なくマッピングでき、無駄が無い。
【０１０９】
また、本実施形態のトランスポートネットワークによれば、ＧＢＰブロックのペイロードが１６バイトと短いので、ペイロード上に生じる無駄な領域が最大でも１５バイトと小さい。また、ＧＢＰブロックの計２バイトのオーバヘッドには、速度調整用のビットや、ビット誤り検出用の冗長符号などの必要十分な情報が含まれている。したがって、ＧＢＰブロック長を１８バイトとすることにより、高い伝送効率と高信頼性を両立させることができる。
【０１１０】
また、上位プロトコルがイーサネットの場合、ＧＢＰブロックのペイロードが１６バイトのため、ペイロード上には最大で１５バイトの無駄な領域が生じるが、規定上ＭＡＣフレームの最小間隔が２０バイトであるため、その１５バイトの無駄な領域は２０バイトのＭＡＣフレームの間隔と相殺され、無駄が無くなる。
【０１１１】
また、本実施形態のトランスポートネットワークによれば、フレームベースのプロトコル（イーサネット、ＰＰＰ等）だけでなく、８Ｂ／１０Ｂ伝送路符号を採用するプロトコル（ファイバチャネル、ＤＶＢ−ＡＳＩ等）をブロックに変換する仕組みが提供されるので、多種の上位プロトコルに対応することができる。
【０１１２】
【発明の効果】
本発明によれば、上位プロトコルデータが固定長のブロックに変換され、ブロック間にアイドルブロックが挿入され、またはそれが除去されることにより速度調整がされるので、各装置に速度変換のためのフレームバッファが不要になり、また各装置内でのフレーム遅延が低減される。
【０１１３】
また、固定長のブロックでデータが伝送されるため、トランスポートネットワークのフレームの同期を取るだけで容易にブロックを取り出すことができ、中継装置および受信装置の回路規模が小さくて済む。
【０１１４】
また、ブロックの長さが１８バイトであるため、ペイロードの大きさが１８バイトの倍数となる所定階梯以上のＳＯＮＥＴフレームのペイロードに間隙なくマッピングでき、無駄が生じない。また、それに加えて、ブロックには本ブロックの転送に必要十分な付加情報を付加することができる。そのため、ペイロードの伝送容量を最大限に確保して高い伝送効率を得ると共に、信頼性の高い伝送が可能である。
【０１１５】
また、上位プロトコルがイーサネットの場合、ブロックのペイロードが１６バイトのため、ペイロードには最大で１５バイトの無駄な領域が生じるが、ＩＥＥＥ８０２．３規格上でＭＡＣフレームの最小間隔が２０バイトであるため、１５バイトの無駄な領域は２０バイトのＭＡＣフレーム間隔と相殺され、無駄が無くなる。
【０１１６】
また、フレームベースのプロトコルだけでなく、８Ｂ／１０Ｂ伝送路符号を採用したプロトコルをブロックに変換する仕組みが提供されるので、多種の上位プロトコルに対応することができる。
【図面の簡単な説明】
【図１】本実施形態のトランスポートネットワークの構成を示すシステム構成図である。
【図２】送信装置の構成を示すブロック図である。
【図３】中継装置の構成を示すブロック図である。
【図４】受信装置の構成を示すブロック図である。
【図５】コアブロックのフォーマットを示す図である。
【図６】コアブロックの各タイプの符号とその意味（種別）を示す表である。
【図７】３５オクテット長の上位プロトコルフレームを３つのコアブロックに変換するときの様子を示す説明図である。
【図８】８Ｂ／１０Ｂ符号と１２８Ｂ／１３３Ｂコードの対応関係を示す表である。
【図９】１２８Ｂ／１３３Ｂ符号化の処理の一例を示す図である。
【図１０】ＧＢＰブロックのフォーマットを示す図である。
【図１１】トランスポートヘッダのフォーマットを示す図である。
【符号の説明】
１ 送信装置
２1〜２N 中継装置
３ 受信装置
２０ コアブロック生成部
２１ ヘッダ付加部
２２ ＣＲＣ演算部
２３ ＦＩＦＯ
２４ マッピング部
４０ デマッピング部
４１ ＣＲＣ検査部
４２ アイドル除去部
４３ ＦＩＦＯ
４４ マッピング部
６０ デマッピング部
６１ ＣＲＣ検査部
６２ アイドル除去部
６３ ヘッダ除去部
６４ コアブロック終端部
１００、１０２ 上位プロトコルデータ
１０１1〜１０１N+1 中継回線
１２０、１６３ コアブロック
１２１〜１２３、１４０、１４１、１４３、１４５、１６０〜１６２ ＧＢＰブロック
１２４、１４６ 読み出し要求
１４２ ＣＲＣ検査結果
１４４ ＡｌｍｏｓｔＦｕｌｌフラグ
【発明の属する技術分野】
本発明は、トランスポートネットワークに関し、特に、上位プロトコルデータを伝送する非同期のトランスポートネットワークに関する。
【０００２】
【従来の技術】
近年、イーサネットのＭＡＣフレーム等の上位レイヤプロトコルのデータ（以下、上位プロトコルデータと称す）をカプセル化し、トランスポートネットワーク上で伝送するための技術が実用化されている。例えば、ＰＰＰ ｏｖｅｒ ＳＯＮＥＴ（非特許文献１参照）やＧＦＰ（Ｇｅｎｅｒｉｃ Ｆｒａｍｉｎｇ Ｐｒｏｃｅｄｕｒｅ）（非特許文献２参照）などが、そのような技術に該当する。
【０００３】
【非特許文献１】
ＩＥＴＦ ＲＦＣ２６１５規格、[online]、Ｊｕｎｅ １９９９、ＩＥＴＦ、インターネット＜ＵＲＬ ： http://www.isi.edu/in-notes/rfc1662.txt ＞
【非特許文献２】
ＩＴＵ−Ｔ Ｇ．７０４１規格、Ｄｅｃｅｍｂｅｒ ２００１、ＩＴＵ−Ｔ
【０００４】
【発明が解決しようとする課題】
ＧＦＰやＰＰＰ ｏｖｅｒ ＳＯＮＥＴの技術によってトランスポートネットワーク上で上位プロトコルデータを損失なく伝送するためには、非同期のトランスポートネットワークを構成する伝送装置に、そのための機能と大きな処理能力とが要求される。
【０００５】
非同期のトランスポートネットワークにおいて、ある装置から受信した信号を他の装置に転送する伝送装置では、受信信号と送信信号の速度が等しいとは限らない。その場合、伝送装置は、信号速度を変換する仕組みを備えなければならない。
【０００６】
例えば、ＧＦＰ技術によって上位プロトコルデータをカプセル化した信号（ＧＦＰフレーム）を転送する場合、伝送装置はＧＦＰフレームとＧＦＰフレームの間隔を伸縮させることで平均の信号速度を調整する。また、ＰＰＰ ｏｖｅｒ ＳＯＮＥＴ技術によってカプセル化された信号（ＨＤＬＣ−ｌｉｋｅフレーム（ＩＥＴＦ ＲＦＣ１６６２規格参照））を転送する場合も、伝送装置は同様に信号速度を調整する。
【０００７】
しかし、ＧＦＰやＰＰＰでは、プロトコルの機能によってフレームの送信を中断し、その後に再開するということができない。そのため、フレームとフレームの間隔を調整するために、伝送装置はフレームの境界を認識し、フレーム毎に一旦蓄積した後に適切なタイミングで送信する必要がある。
【０００８】
つまり、伝送装置は、受信信号からフレームの境界を検出する機能を備える必要がある。例えば、ＧＦＰの場合、伝送装置にはフレーム同期を確立するための回路が必要であり、それだけ回路規模が大きくなる。
【０００９】
さらに、伝送装置には、フレームを蓄積するためのフレームバッファが必要である。特に、ジャンボフレームと呼ばれる８キロバイトを超える長さのフレームを扱う場合、伝送装置にはジャンボフレームを蓄積可能な、メモリ容量の大きいフレームバッファが必要となる。また、このような長いフレームを一旦蓄積すれば、伝送装置内でのフレームの処理遅延が大きくなる。
【００１０】
本発明の目的は、回路規模およびメモリ容量が小さく、かつフレームの伝送遅延も小さい伝送システムおよびそのデータ転送方法を提供することである。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明の伝送システムは、上位プロトコルデータを固定長の連続するブロックに変換し、ブロック間にアイドルブロックを挿入することにより、送信速度を伝送路の伝送速度に合わせて送信する送信装置と、ブロックおよびアイドルブロックを受信し、そのアイドルブロックを廃棄して有効なブロックのみを抽出し、さらに有効なブロックの間にアイドルブロックを挿入することにより、送信速度を伝送路の伝送速度に合わせて所定の転送先に送信する少なくとも１段の中継装置と、最終段の中継装置からブロックおよびアイドルブロックを受信し、そのアイドルブロックを廃棄して有効なブロックのみを抽出し、有効なブロックから上位プロトコルデータを再構築する受信装置とを有している。
【００１２】
したがって、本発明によれば、上位プロトコルデータが固定長のブロックに変換され、ブロック間にアイドルブロックが挿入され、またはそれが除去されることにより速度調整がされる。
【００１３】
また、送信装置は、上位プロトコルデータを所定の規則に従って１３３ビット長に変換した後に付加情報を付加して１８バイトのブロックを生成し、受信装置は、有効なブロックのみを抽出した後、そのブロックから付加情報を取り除いて１３３ビット長に戻し、さらに所定の規則に従って上位プロトコルデータを再構成することとしてもよい。また、送信装置、中継装置および受信装置はＳＯＮＥＴのプロトコルで信号を伝送するものであってよい。
【００１４】
したがって、本発明によれば、ブロックが固定長なので、トランスポートネットワーク（例えば、ＳＯＮＥＴ）のフレーム内の固定的な位置にブロックを割り付けることができる。そのため、トランスポートネットワークのフレームの同期が確立されれば、そのフレームからブロックを取り出すことは容易である。
【００１５】
また、本発明によれば、ブロックの長さが１８バイトであるため、ペイロードの大きさが１８バイトの倍数となる所定階梯以上のＳＯＮＥＴフレームのペイロードに間隙なくマッピングできる。また、それに加えて、ブロックにはブロックの転送に必要十分な付加情報を付加することができる。
【００１６】
また、送信装置は、上位プロトコルデータがフレームの形態をとる場合、フレームの長さが１６オクテットの整数倍でなければ末尾に無効データを付加して１６オクテットの整数倍にした後、上位プロトコルデータを１６オクテット毎に分割し、それぞれに上位プロトコルデータ内での位置を示す５ビットのタイプ情報を付加して１３３ビット長に変換し、受信装置は、送信装置の逆変換により上位プロトコルデータを再構築することとしてもよい。また、その場合、上位プロトコルデータがイーサネットであってもよい。
【００１７】
本発明によれば、ブロックのペイロードが１６バイト固定長のため、ペイロード上に最大で１５バイトの無駄な領域が生じる。しかし、上位プロトコルがイーサネットの場合、ＩＥＥＥ８０２．３規格によりＭＡＣフレームの最小間隔が２０バイトと定められているため、その１５バイトの無駄な領域は２０バイトのＭＡＣフレームの間隔と相殺される。
【００１８】
また、送信装置は、上位プロトコルデータが８Ｂ／１０Ｂ符号の形態をとる場合、データ符号については８ビットのデータ部分を取り出し、制御符号については制御情報を４ビットで表現し、次の制御符号の位置を示す４ビットの情報を付加して８ビットとし、さらに１６符号毎の先頭に次の制御符号の位置を示す５ビットの情報を付加して１３３ビット長の前記ブロックに変換し、受信装置は、送信装置の逆変換により上位プロトコルデータを再構築することとしてもよい。
【００１９】
したがって、本発明によれば、フレームベースのプロトコルだけでなく、８Ｂ／１０Ｂ伝送路符号を採用したプロトコルをブロックに変換する仕組みが提供される。
【００２０】
本発明の送信装置は、上位プロトコルデータを送信する送信装置であって、上位プロトコルデータを所定の規則に従って固定長のコアブロックに変換するコアブロック生成部と、コアブロックに付加情報を付加して１８バイト長のブロックを生成するヘッダ付加部と、ブロック間にアイドルブロックを挿入することにより、送信速度を伝送路の伝送速度に合わせて送信するマッピング部とを有している。
【００２１】
本発明の中継装置は、固定長のブロックを転送する中継装置であって、１８バイト長のブロックおよびそのブロックの間に挿入されたアイドルブロックを受信するデマッピング部と、アイドルブロックを廃棄して有効なブロックのみを抽出するアイドル除去部と、有効なブロックの間にアイドルブロックを挿入することにより、送信速度を伝送路の伝送速度に合わせて所定の転送先に送信するマッピング部とを有している。
【００２２】
本発明の受信装置は、固定長のブロックを受信する受信装置であって、１８バイト長のブロックおよびそのブロックの間に挿入されたアイドルブロックを受信するデマッピング部と、アイドルブロックを廃棄して有効なブロックのみを抽出するアイドル除去部と、有効なブロックに付加されている付加情報を除去してコアブロックにするヘッダ除去部と、コアブロックから上位プロトコルデータを再構築するコアブロック終端部とを有している。
【００２５】
【発明の実施の形態】
本発明の一実施形態について図面を参照して詳細に説明する。
【００２６】
本実施形態のトランスポートネットワークは、フレームまたは８Ｂ／１０Ｂビットストリームを固定長のブロックに分割し、そのブロックの速度調整を行いながら伝送することで、トランスペアレントな伝送を、低コストの伝送装置により少ない遅延で実現する。
【００２７】
図１は、本実施形態のトランスポートネットワークの構成を示すシステム構成図である。
【００２８】
図１を参照すると、本実施形態のトランスポートネットワークは、送信装置１、Ｎ段の中継装置２1〜２N、受信装置３、およびそれら装置間をつなぐ中継回線１０１1〜１０１N+1から構成されている。
【００２９】
本実施形態のトランスポートネットワークは、伝送装置間が同期していない非同期網である。ただし、伝送装置間が同期した同期網は非同期網の特別な場合と考えることができるため、本実施形態のトランスポートネットワークが同期網であっても差し支えない。そのため、中継回線１０１1〜１０１N+1の伝送速度は全て等しいとは限らない。トランスポートネットワークの例としてＳＯＮＥＴが考えられる。
【００３０】
送信装置１は、不図示のスイッチやルータなどの装置（以下、上位装置と称す）から上位プロトコルデータ１００を受信している。上位プロトコルデータ１００は、送信装置１から中継装置２1〜２Nを介して受信装置３へ伝送される。そして、伝送された上位プロトコルデータ１００は、受信装置３から不図示の上位装置に上位プロトコルデータ１０２として送られる。その際、上位プロトコルデータ１００は、上位装置から上位装置まで損失なくトランスペアレントに伝送される。
【００３１】
上位プロトコルデータ１００、１０２は、所定のプロトコルのフレームまたは８Ｂ／１０Ｂビットストリームの形態をとる。上位プロトコルデータ１００、１０２のプロトコルとしては、例えば、イーサネット（ＩＥＥＥ８０２．３規格）、ＰＰＰ（ＩＥＴＦ ＲＦＣ１６６１規格）、ファイバチャネル（ＡＮＳＩ Ｘ３．２３０規格）、ＳＢＣＯＮ（ＡＮＳＩ Ｘ３．２９６規格）、ＤＶＢ−ＡＳＩ（ＥＴＳＩ（ＣＥＮＥＬＥＣ）ＥＮ５００８３−９規格）などが考えられる。
【００３２】
送信装置１は、上位装置から受信した上位プロトコルデータ１００を中継回線１０１1へ送信する。
【００３３】
中継回線１０１1〜１０１N+1は、上位プロトコルデータ１００を送信装置１から受信装置３へ伝送するための回線である。
【００３４】
中継回線１０１1は送信装置１と中継装置２1を接続し、中継回線１０１N+1は中継装置２Nと受信装置３を接続する。中継回線１０１M（２≦Ｍ≦Ｎ）は中継装置２M-1と中継装置２Mを接続する。なお、中継回線１０１1〜１０１N+1の物理メディアおよび回線速度は、互いに異なっていても良い。
【００３５】
中継装置２M（１≦Ｍ≦Ｎ）は、中継回線２Mと中継回線２M+1の間で、物理メディアおよび伝送速度を変換する。
【００３６】
受信装置３は、中継回線１０１N+1から受信した上位プロトコルデータ１０２を上位装置に出力する。
【００３７】
図２は、送信装置の構成を示すブロック図である。図２を参照すると、送信装置１は、コアブロック生成部２０、ヘッダ付加部２１、ＣＲＣ演算部２２、ＦＩＦＯ２３およびマッピング部２４を有している。
【００３８】
コアブロック生成部２０は、上位プロトコルデータ１００を固定長のブロックに分割あるいは変換し、そのブロックをコアブロック１２０としてヘッダ付加部２１に送る。
【００３９】
ヘッダ付加部２１は、コアブロック１２０の先頭にトランスポートヘッダを付与し、ＧＢＰブロック１２１としてＣＲＣ演算部２２に送る。トランスポートヘッダは、中継装置２1〜２Nにて参照されるヘッダである。ＧＢＰブロックは、本実施形態に新規なものであり、トランスポートネットワーク内で用いられる固定長の汎用的なブロックである。ＧＢＰブロックの長さは１８バイトである。
【００４０】
ＣＲＣ演算部２２は、ＧＢＰブロック１２１についてＣＲＣ演算を行い、得られたＣＲＣ値をＧＢＰブロック１２１の末尾に付加し、ＧＢＰブロック１２２としてＦＩＦＯ２３に送る。
【００４１】
ＦＩＦＯ２３は、ＧＢＰブロック１２２を蓄積するＦｉｒｓｔ−ｉｎ／Ｆｉｒｓｔ−ｏｕｔのメモリである。マッピング部２４から読み出し要求１２４が発行されているとき、メモリにＧＢＰブロック１２２が１つ以上蓄積されていれば、ＦＩＦＯ２３は、先頭のＧＢＰブロックをＧＢＰブロック１２３としてマッピング部２４に送る。
【００４２】
また、読出し要求１２４が発行されているとき、メモリ内にＧＢＰブロック１２２が１つも存在しなければ、ＦＩＦＯ２３は、読み出し要求１２４に対応してアイドルＧＢＰブロックをＧＢＰブロック１２３としてマッピング部２４に送る。アイドルＧＢＰブロックは、上位プロトコルデータを含まない空のＧＢＰブロックであり、速度調整用に挿入される。
【００４３】
マッピング部２４は、中継回線１０１1に信号を送出できる状態か否か判定し、送出可能であればＦＩＦＯ２３に対して読み出し要求１２４を発行し、ＦＩＦＯ２３から読み出されたＧＢＰブロック１２３を中継回線１０１1へ送信する。
【００４４】
例えば、ＳＯＮＥＴではオーバヘッドが送出されているとき、中継回線１０１1は信号を送出できない状態であり、そうでなくペイロードが送出されているとき、中継回線１０１1は信号を送出できる状態である。したがって、ペイロードが送出されているときには、マッピング部２４から読み出し要求１２４が発行されている。
【００４５】
図３は、中継装置の構成を示すブロック図である。図１に示された中継装置２1〜２N+1は全て同じ構成なので、代表として中継装置２1について説明する。
【００４６】
図３を参照すると、中継装置２1は、デマッピング部４０、ＣＲＣ検査部４１、アイドル除去部４２、ＦＩＦＯ４３およびマッピング部４４を有している。
【００４７】
デマッピング部４０は、中継回線１０１1からＧＢＰブロック１４０を受信し、ＧＢＰブロック１４０としてＣＲＣ検査部４１に送る。なお、ＧＢＰブロック１４０は、トランスポートネットワークのフレームに対して固定位置に配置されている。例えば、トランスポートネットワークが所定階梯以上のＳＯＮＥＴであれば、ＳＯＮＥＴフレームのペイロードの大きさは１８バイトの倍数となるため、ペイロードにＧＢＰブロックが間隙なく収容され、無駄が無い。そのため、デマッピング部４０はトランスポートネットワークのフレームの同期をとれば、そのフレームの中からＧＢＰブロック１４０を容易に取り出すことができる。
【００４８】
ＣＲＣ検査部４１は、ＧＢＰブロック１４０の末尾に付加されているＣＲＣ値を用いて、ＧＢＰブロック１４０におけるビット誤りの有無を検査する。そして、ＣＲＣ検査部４１は、ビット誤りの有無をＣＲＣ検査結果１４２としてアイドル除去部４２に送る。また、ＣＲＣ検査部４１は、ビット誤りの有無に関わらず、デマッピング部４０から受信したＧＢＰブロック１４０をそのままＧＢＰブロック１４１としてアイドル除去部４２に送る。
【００４９】
アイドル除去部４２は、ＧＢＰブロック１４１がアイドルＧＢＰブロックであるか否か判定する。ＧＢＰブロック１４１がアイドルＧＢＰブロックであれば、アイドル除去部４２は、そのＧＢＰブロック１４１を廃棄する。また、アイドル除去部４２は、ＦＩＦＯ４３のメモリの空き容量が少ないこと、すなわち空き容量が所定の閾値を下回ったことを示すＡｌｍｏｓｔＦｕｌｌフラグ１４４がＦＩＦＯ４３にセットされているか判定する。ＡｌｍｏｓｔＦｕｌｌフラグ１４３がセットされていれば、アイドル除去部４２は、ＣＲＣ検査部４１にてビット誤りが検出されたＧＢＰブロック１４１を廃棄する。廃棄されなかったＧＢＰブロック１４１は、ＧＢＰブロック１４３としてＦＩＦＯ４３に送る。
【００５０】
ＦＩＦＯ４３は、ＧＢＰブロック１４３を蓄積するＦｉｒｓｔ−ｉｎ／Ｆｉｒｓｔ−ｏｕｔのメモリである。マッピング部４４から読み出し要求１４６が発行されているとき、メモリにＧＢＰブロック１４３が１つ以上蓄積されていれば、ＦＩＦＯ４３は、先頭のＧＢＰブロックを読み出してＧＢＰブロック１４５としてマッピング部４４に送る。
【００５１】
読出し要求１４６が発行されているとき、メモリ内にＧＢＰブロック１４３が１つも存在しなければ、ＦＩＦＯ４３は、その読み出し要求１４６に対応してアイドルＧＢＰブロックをＧＢＰブロック１４５としてマッピング部４４に送る。
【００５２】
また、ＦＩＦＯ４３は、メモリの空き容量を監視しており、空き容量が減って所定の閾値を下回ると、メモリの空き容量が少ないことを示すＡｌｍｏｓｔＦｕｌｌフラグ１４４を生成する。
【００５３】
マッピング部４４は、中継回線１０１2に信号を送出できる状態か否か判定し、送出可能であればＦＩＦＯ４３に対して読み出し要求１４６を発行して、ＦＩＦＯ４３から読み出されたＧＢＰブロック１４５を中継回線１０１2へ送信する。
【００５４】
図４は、受信装置の構成を示すブロック図である。図４を参照すると、受信装置３は、デマッピング部６０、ＣＲＣ検査部６１、アイドル除去部６２、ヘッダ除去部６３およびコアブロック終端部６４を有している。
【００５５】
デマッピング部６０は、中継回線１０１N+1からＧＢＰブロックを受信し、ＧＢＰブロック１６０としてＣＲＣ検査部６１に送る。
【００５６】
ＣＲＣ検査部６１は、デマッピング部６０から受信したＧＢＰブロック１６０の末尾に付加されているＣＲＣ値を用いて、ＧＢＰブロック１６０のビット誤りを検査する。そして、ビット誤りが検出されれば、ＣＲＣ検査部６１は、そのＧＢＰブロック１６０を廃棄する。また、ビット誤りが検出されなければ、ＣＲＣ検査部６１は、そのＧＢＰブロック１６０をＧＢＰブロック１６１としてアイドル除去部６２に送る。
【００５７】
アイドル除去部６２は、ＣＲＣ検査部６１から受信したＧＢＰブロック１６１がアイドルＧＢＰブロックであるか否か判定する。ＧＢＰブロック１６１がアイドルＧＢＰブロックであれば、アイドル除去部６２は、そのＧＢＰブロック１６１を廃棄する。また、ＧＢＰブロック１６１がアイドルＧＢＰブロックでなければ、アイドル除去部６２は、そのＧＢＰブロック１６１をＧＢＰブロック１６２としてヘッダ除去部６３に送る。
【００５８】
ヘッダ除去部６３は、ＧＢＰアイドル除去部６２より受信したＧＢＰブロック１６２からトランスポートヘッダとＣＲＣ値を除去し、コアブロック１６３としてコアブロック終端部６４に送る。
【００５９】
コアブロック終端部６４は、各コアブロック１６３のタイプを用いてコアブロック１６３から上位プロトコルデータ１０２を復元して上位装置に送る。
【００６０】
送信装置１の動作について説明する。
【００６１】
まず、送信装置１は、コアブロック生成部２０において上位プロトコルデータ１００をコアブロック１２０へ変換する。
【００６２】
図５は、コアブロックのフォーマットを示す図である。図５を参照すると、コアブロックは１３３ビット長である。上位の５ビットが「タイプ」のフィールドである。下位の１２８ビット（＝１６オクテット）が「ペイロード」のフィールドである。
【００６３】
「タイプ」フィールドは、コアブロックの種別を示す。「ペイロード」フィールドは上位プロトコルデータを収容する。
【００６４】
上位プロトコルデータは、所定のプロトコルのフレームまたは８Ｂ／１０Ｂビットストリームの形態をとる。そして、上位プロトコルデータからコアブロックを生成する方法は、上位プロトコルデータの形態によって異なる。上位プロトコルデータがフレームの形態をとる場合と、８Ｂ／１０Ｂビットストリームの形態をとる場合とに分けてコアブロックの生成方法について説明する。
【００６５】
上位プロトコルデータがフレーム（以下、上位プロトコルフレームと称す）の形態をとる場合について説明する。
【００６６】
コアブロック生成部２０は、まず、上位プロトコルフレームを１６オクテット毎に分割する。分割された１６オクテットのデータが各コアブロックのペイロードに収容される。
【００６７】
上位プロトコルフレームの長さ（オクテット単位）が１６の倍数でないとき、コアブロック生成部２０は、上位プロトコルフレームの末尾に無効データを付加してフレーム長を１６の倍数にする。このとき付加される無効データは１オクテット以上、１５オクテット以下である。
【００６８】
次に、コアブロック生成部２０は、コアブロックのタイプを決定する。
【００６９】
図６は、コアブロックの各タイプの符号とその意味（種別）を示す表である。上位プロトコルフレームの先頭を含むコアブロックの種別は「上位プロトコルフレーム（先頭）」であり、そのタイプは「１０００１（２進数）」である。上位プロトコルフレームの末尾を含むコアブロックの種別は１６通り存在し、有効データの量によって異なる。例えば、上位プロトコルフレームの長さが（１６×Ｎ＋３）オクテット（Ｎは自然数）のとき、そのコアブロックの種別は「上位プロトコルフレーム（末尾／３オクテット有効）」であり、そのタイプは「０００１１（２進数）」である。上位プロトコルフレームの先頭も末尾も含まないコアブロックの種別は「上位プロトコルフレーム（中間）」であり、そのタイプは「１００００（２進数）である。
【００７０】
具体例について説明する。図７は、３５オクテット長の上位プロトコルフレームを３つのコアブロックに変換するときの様子を示す説明図である。
【００７１】
まず、フレーム長が１６の倍数となるように、上位プロトコルフレームの末尾に１３オクテットの無効データが付加される。次に、上位プロトコルフレームが１６オクテット毎に３分割される。
【００７２】
そして、上位プロトコルフレームの先頭から１６オクテットまでをペイロードとし、その前にタイプフィールド「１０００１」が付加された第１のコアブロックが生成される。次に、第１７〜第３２オクテットまでをペイロードとし、その前にタイプフィールド「１００００」が付加されたコアブロックが生成される。次に、第３３〜第３５オクテットまでと１３オクテットの無効データをペイロードとし、その前にタイプフィールド「０００１１」が付加されたコアブロックが生成される。
【００７３】
上位プロトコルデータがフレームの形態をとる場合、以上のようにしてコアブロックが生成される。
【００７４】
上位プロトコルデータが８Ｂ／１０Ｂビットストリームの形態をとる場合のコアブロックの生成方法について説明する。
【００７５】
まず、コアブロック生成部２０は、８Ｂ／１０Ｂビットストリームを８Ｂ／１０Ｂ復号し、復号された８Ｂ／１０Ｂ符号を１２８Ｂ／１３３Ｂコードに変換する。１２８Ｂ／１３３Ｂコードは９ビット長であり、２５６種類のデータコードと１６種類の特殊コードが定義されている。
【００７６】
図８は、復号後の８Ｂ／１０Ｂ符号と１２８Ｂ／１３３Ｂコードの対応関係を示す表である。１２８Ｂ／１３３Ｂコードは、上位１ビットが０のとき、その１２８Ｂ／１３３Ｂコードはデータコードを意味し、その下位８ビットがデータを表す。また、１２８Ｂ／１３３Ｂコードは、上位１ビットが１のとき、その１２８Ｂ／１３３Ｂコードは特殊コードを意味し、その下位４ビットが特殊コードの種別を示す。
【００７７】
次に、コアブロック生成部２０は、時系列順に連続する１６個の１２８Ｂ／１３３Ｂコードに対して１２８Ｂ／１３３Ｂ符号化の処理を施し、１３３ビットの１３３Ｂブロックを生成する。
【００７８】
１２８Ｂ／１３３Ｂ符号化の処理について詳細に説明する。図９は、１２８Ｂ／１３３Ｂ符号化の処理の一例を示す図である。
【００７９】
図９の下段に示された１３３Ｂブロックは、１３３ビットのデータ列からなる。１３３Ｂブロックの上位５ビットは、「第０ポインタ」である。１３３Ｂブロックの下位１２８ビットは、８ビット毎に分割され、上位から順に「第１オクテット」、「第２オクテット」、…、「第１６オクテット」である。
【００８０】
また、図９の中段に示された１２８Ｂ／１３３Ｂ符号化前の１番目の１２８Ｂ／１３３Ｂコードは第１オクテットに対応し、２番目の１２８Ｂ／１３３Ｂコードは第２オクテットに対応する。以後、１６番目まで同様である。そして、１２８Ｂ／１３３Ｂコードには、１２８Ｂ／１３３Ｂデータコードと１２８Ｂ／１３３Ｂ特殊コードがある。図９の中段において、１２８Ｂ／１３３Ｂデータコードの下位８ビットのデータは、１６進数の２桁の数値で示されており、１２８Ｂ／１３３Ｂ特殊コードの下位４ビットの特殊コードは、１６進数の１桁の数値で示されている。
【００８１】
１２８Ｂ／１３３Ｂデータコードに対応する、１３３Ｂブロックのオクテットは、その１２８Ｂ／１３３Ｂデータコードの下位８ビットを収容する。１２８Ｂ／１３３Ｂ特殊コードに対応する、１３３Ｂブロックのオクテットは、さらに２つの領域に分割される。オクテットの下位４ビットには、１２８Ｂ／１３３Ｂ特殊コードの下位４ビット（特殊コード）が収容される。オクテットの上位４ビットは「第Ｎポインタ」と呼ばれる。ここでＮは、そのオクテットの番号である。例えば、第３オクテットの上位４ビットは「第３ポインタ」である。
【００８２】
第０〜第１６ポインタの値は、１２８Ｂ／１３３Ｂデータコードおよび特殊コードの出現順序によって決定される。
【００８３】
第０〜第１６ポインタの値を決定するアルゴリズムについて説明する。
【００８４】
関数Ｃ（Ｍ）（１≦Ｍ≦１６）の定義：
１２８Ｂ／１３３Ｂ符号化前の、Ｍ番目の１２８Ｂ／１３３Ｂコードが特殊コードのとき「真」であり、データコードのとき「偽」である。
【００８５】
そして、
【００８６】
第Ｎポインタ（１≦Ｎ≦１５）は、１２８Ｂ／１３３Ｂ符号化前の（Ｎ＋１）番目から１６番目までの１２８Ｂ／１３３Ｂコードの中で、時系列順に一番古い特殊コードの位置を表す。例えば、第２ポインタの値が３のとき、第３オクテットは１２８Ｂ／１３３Ｂデータコードに対応し、第４オクテットが１２８Ｂ／１３３Ｂ特殊コードに対応する。なお、第Ｎポインタ（１≦Ｎ≦１５）の値が０のときは、（Ｎ＋１）番目から１６番目までの１２８Ｂ／１３３Ｂコードが全てデータコードであることを意味する。また、第１６ポインタの値は常に０である。
【００８７】
上記アルゴリズムから分かるように、第０〜第１６ポインタによって、１２８Ｂ／１３３Ｂ特殊コードのリスト構造が形成される。
【００８８】
次に、コアブロック生成部２０は、１３３Ｂブロックをコアブロックにそのまま格納する。１３３Ｂブロックの上位５ビット（＝第０ポインタ）は、コアブロックのタイプに対応する。また、１３３Ｂブロックの下位１２８ビット（＝第１〜第１６オクテット）を、コアブロックのペイロードに対応する。
【００８９】
コアブロック生成部２０にて生成されたコアブロック１２０は、ヘッダ付加部２１において、先頭にトランスポートヘッダを付与され、ＧＢＰブロック１２１としてＣＲＣ演算部２２に送られる。
【００９０】
ＧＢＰブロックとトランスポートヘッダについて詳細に説明する。
【００９１】
図１０は、ＧＢＰブロックのフォーマットを示す図である。図１０を参照すると、ＧＢＰブロックは、１４４ビット（＝１８オクテット）長であり、その上位の第１〜第３ビットまでの３ビットが「トランスポートヘッダ」のフィールドであり、第４〜第１３６ビットの１３３ビットが「コアブロック」のフィールドであり、第１３７〜第１４４ビットの８ビットが「ＣＲＣ−８」のフィールドである。
【００９２】
図１１は、トランスポートヘッダのフォーマットを示す図である。図１１を参照すると、トランスポートヘッダの上位２ビットは未使用であり、固定値“０”とされている。下位１ビットは、「Ｃｏｒｅ Ｂｌｏｃｋ Ｉｎｄｉｃａｔｏｒ」である。Ｃｏｒｅ Ｂｌｏｃｋ Ｉｎｄｉｃａｔｏｒ（以後、ＣＢＩと称す）は、コアブロックの有効／無効を表すフラグである。ＣＢＩが「１」のときコアブロックは有効であり、ＣＢＩが「０」のとき無効である。つまり、ＣＢＩが「０」のＧＢＰブロックは、アイドルＧＢＰブロックであり、速度調整に使用される。
【００９３】
ＣＲＣ−８は、ＧＢＰブロック全体のビット誤り検出に使用される。このＣＲＣの生成多項式は「ｘ8＋ｘ7＋ｘ6＋ｘ5＋ｘ2＋ｘ＋１」である。
【００９４】
ＣＲＣ演算部２２において、ＧＢＰブロック１２１のトランスポートヘッダおよびコアブロックに対してＣＲＣ演算が行われる。そして、ＣＲＣ演算部２２は、演算結果のＣＲＣ値を「ＣＲＣ−８」フィールドに代入したＧＢＰブロックをＧＢＰブロック１２２としてＦＩＦＯ２３に送る。
【００９５】
ＧＢＰブロック１２２は、ＦＩＦＯ２３に書き込まれる。マッピング部２４から読み出し要求１２４が発行されているとき、ＦＩＦＯ２３にＧＢＰブロック１２２が１つ以上蓄積されていれば、ＧＢＰブロック１２２は読み出され、ＧＢＰブロック１２３として出力される。ＦＩＦＯ２３にＧＢＰブロック１２２が１つも蓄積されていなければ、アイドルＧＢＰブロックがＧＢＰブロック１２３として出力される。
【００９６】
マッピング部２４は、中継回線１０１1に信号を送出できるか判定し、送出可能であればＦＩＦＯ２３に対して読み出し要求１２４を発行して、読み出されたＧＢＰブロック１２３を中継回線１０１1へ送信する。
【００９７】
中継装置２1〜２Nの動作について説明する。ただし、中継装置２2〜２Nの動作は、中継装置２1と同じであるため、ここでは、代表として図３に示された中継装置２1の動作についてのみ説明する。
【００９８】
デマッピング部４０によって中継回線１０１1から抽出されたＧＢＰブロック１４０は、ＣＲＣ検査部４１へ送られ、そこでビット誤りの有無を検査される。ビット誤りの有無は、ＣＲＣ検査結果１４２としてアイドル除去部４２に送られる。ＣＲＣ検査結果１４２は、アイドル除去部４２にてＧＢＰブロックの除去の可否の判定に用いられる。ＧＢＰブロック１４０は、ビット誤りの有無に関わらず、ＧＢＰブロック１４１としてアイドル除去部４２に送られる。
【００９９】
次に、中継回線１０１1と中継回線１０１2の速度差を吸収するための動作に移る。
【０１００】
ＣＲＣ検査部４１からＧＢＰブロック１４１を受信したアイドル除去部４２は、そのＧＢＰブロック１４１がアイドルＧＢＰブロックであり、かつビット誤りが無ければ、そのＧＢＰブロック１４１を廃棄する。また、ＦＩＦＯ４３の空き容量が少ないことを示すＡｌｍｏｓｔＦｕｌｌフラグ１４４がセットされているとき、ＣＲＣ検査部４１から受信したＧＢＰブロック１４１にビット誤りがあれば、アイドル除去部４２はそのＧＢＰブロック１４１を廃棄する。廃棄されなかったＧＢＰブロック１４１は、ＧＢＰブロック１４３としてＦＩＦＯ４３に書き込まれる。
【０１０１】
マッピング部４４から読み出し要求１４６が発行されているとき、ＦＩＦＯ４３にＧＢＰブロック１４３が１つ以上蓄積されていれば、ＧＢＰブロック１４３はＦＩＦＯ４３から読み出され、ＧＢＰブロック１４５としてマッピング部４４に送られる。ＦＩＦＯ４３にＧＢＰブロック１４３が１つも蓄積されていなければ、読み出し要求１４６に対してアイドルＧＢＰブロックがＧＢＰブロック１４４としてマッピング部４４に送られる。
【０１０２】
マッピング部４４は、中継回線１０１2に信号を送出できる状態か否か判定し、送出可能であればＦＩＦＯ４３に対して読み出し要求１４５を発行する。そして、ＦＩＦＯ４３から読み出されて送られてきたＧＢＰブロック１４５を中継回線１０１2へ送信する。
【０１０３】
受信装置３の動作について説明する。
【０１０４】
デマッピング部６０にて中継回線１０１N+1から受信され、抽出されたＧＢＰブロック１６０は、ＣＲＣ検査部６１へ送られ、そこでビット誤りが検査される。ビット誤りが検出されると、そのＧＢＰブロック１６０は廃棄される。ビット誤りが検出されなければ、ＧＢＰブロック１６０はそのままＧＢＰブロック１６１としてアイドル除去部６２に送られる。
【０１０５】
ＣＲＣ検査部６１からのＧＢＰブロック１６１に含まれるアイドルＧＢＰブロックは、ＧＢＰアイドル除去部６２にて廃棄される。廃棄されなかったＧＢＰブロック１６１は、ＧＢＰブロック１６２としてヘッダ除去部６３へ送られ、そこでトランスポートヘッダとＣＲＣ値を取り除かれ、コアブロック１６３になる。コアブロック１６３は、コアブロック終端部６４に送られ、そこで上位プロトコルデータ１０２に復元される。
【０１０６】
以上説明したように、本実施形態のトランスポートネットワークによれば、送信装置１が上位プロトコルデータを固定長のＧＢＰブロックに変換して送出し、途中の伝送装置（中継装置２1〜２N）がアイドルＧＢＰブロックを任意のタイミングで挿入または除去するので、各装置に速度変換のためのフレームバッファが不要になり、非同期トランスポートネットワークを構成する伝送装置（送信装置１、中継装置２1〜２N、受信装置３）のメモリ量が削減され、また伝送装置内での遅延が低減される。
【０１０７】
また、本実施形態のトランスポートネットワークによれば、トランスポートネットワークで伝送されるＧＢＰブロックは固定長であるため、途中の伝送装置は、トランスポートネットワークのフレームの同期を取れば、容易にＧＢＰブロックを取り出すことができるので、伝送装置の回路規模を削減できる。なお、トランスポートネットワークは、例えば、ＳＯＮＥＴである。
【０１０８】
また、本実施形態のトランスポートネットワークによれば、ＧＢＰブロックの長さが１８バイトであるため、ＳＯＮＥＴフレームのペイロードに間隙なくマッピングでき、無駄が無い。
【０１０９】
また、本実施形態のトランスポートネットワークによれば、ＧＢＰブロックのペイロードが１６バイトと短いので、ペイロード上に生じる無駄な領域が最大でも１５バイトと小さい。また、ＧＢＰブロックの計２バイトのオーバヘッドには、速度調整用のビットや、ビット誤り検出用の冗長符号などの必要十分な情報が含まれている。したがって、ＧＢＰブロック長を１８バイトとすることにより、高い伝送効率と高信頼性を両立させることができる。
【０１１０】
また、上位プロトコルがイーサネットの場合、ＧＢＰブロックのペイロードが１６バイトのため、ペイロード上には最大で１５バイトの無駄な領域が生じるが、規定上ＭＡＣフレームの最小間隔が２０バイトであるため、その１５バイトの無駄な領域は２０バイトのＭＡＣフレームの間隔と相殺され、無駄が無くなる。
【０１１１】
また、本実施形態のトランスポートネットワークによれば、フレームベースのプロトコル（イーサネット、ＰＰＰ等）だけでなく、８Ｂ／１０Ｂ伝送路符号を採用するプロトコル（ファイバチャネル、ＤＶＢ−ＡＳＩ等）をブロックに変換する仕組みが提供されるので、多種の上位プロトコルに対応することができる。
【０１１２】
【発明の効果】
本発明によれば、上位プロトコルデータが固定長のブロックに変換され、ブロック間にアイドルブロックが挿入され、またはそれが除去されることにより速度調整がされるので、各装置に速度変換のためのフレームバッファが不要になり、また各装置内でのフレーム遅延が低減される。
【０１１３】
また、固定長のブロックでデータが伝送されるため、トランスポートネットワークのフレームの同期を取るだけで容易にブロックを取り出すことができ、中継装置および受信装置の回路規模が小さくて済む。
【０１１４】
また、ブロックの長さが１８バイトであるため、ペイロードの大きさが１８バイトの倍数となる所定階梯以上のＳＯＮＥＴフレームのペイロードに間隙なくマッピングでき、無駄が生じない。また、それに加えて、ブロックには本ブロックの転送に必要十分な付加情報を付加することができる。そのため、ペイロードの伝送容量を最大限に確保して高い伝送効率を得ると共に、信頼性の高い伝送が可能である。
【０１１５】
また、上位プロトコルがイーサネットの場合、ブロックのペイロードが１６バイトのため、ペイロードには最大で１５バイトの無駄な領域が生じるが、ＩＥＥＥ８０２．３規格上でＭＡＣフレームの最小間隔が２０バイトであるため、１５バイトの無駄な領域は２０バイトのＭＡＣフレーム間隔と相殺され、無駄が無くなる。
【０１１６】
また、フレームベースのプロトコルだけでなく、８Ｂ／１０Ｂ伝送路符号を採用したプロトコルをブロックに変換する仕組みが提供されるので、多種の上位プロトコルに対応することができる。
【図面の簡単な説明】
【図１】本実施形態のトランスポートネットワークの構成を示すシステム構成図である。
【図２】送信装置の構成を示すブロック図である。
【図３】中継装置の構成を示すブロック図である。
【図４】受信装置の構成を示すブロック図である。
【図５】コアブロックのフォーマットを示す図である。
【図６】コアブロックの各タイプの符号とその意味（種別）を示す表である。
【図７】３５オクテット長の上位プロトコルフレームを３つのコアブロックに変換するときの様子を示す説明図である。
【図８】８Ｂ／１０Ｂ符号と１２８Ｂ／１３３Ｂコードの対応関係を示す表である。
【図９】１２８Ｂ／１３３Ｂ符号化の処理の一例を示す図である。
【図１０】ＧＢＰブロックのフォーマットを示す図である。
【図１１】トランスポートヘッダのフォーマットを示す図である。
【符号の説明】
１ 送信装置
２1〜２N 中継装置
３ 受信装置
２０ コアブロック生成部
２１ ヘッダ付加部
２２ ＣＲＣ演算部
２３ ＦＩＦＯ
２４ マッピング部
４０ デマッピング部
４１ ＣＲＣ検査部
４２ アイドル除去部
４３ ＦＩＦＯ
４４ マッピング部
６０ デマッピング部
６１ ＣＲＣ検査部
６２ アイドル除去部
６３ ヘッダ除去部
６４ コアブロック終端部
１００、１０２ 上位プロトコルデータ
１０１1〜１０１N+1 中継回線
１２０、１６３ コアブロック
１２１〜１２３、１４０、１４１、１４３、１４５、１６０〜１６２ ＧＢＰブロック
１２４、１４６ 読み出し要求
１４２ ＣＲＣ検査結果
１４４ ＡｌｍｏｓｔＦｕｌｌフラグ
Claims (11)
- 上位プロトコルデータを固定長の連続するブロックに変換し、前記ブロック間にアイドルブロックを挿入することにより、送信速度を伝送路の伝送速度に合わせて送信する送信装置と、
前記ブロックおよび前記アイドルブロックを受信し、該アイドルブロックを廃棄して有効な前記ブロックのみを抽出し、さらに有効な前記ブロックの間にアイドルブロックを挿入することにより、送信速度を伝送路の伝送速度に合わせて所定の転送先に送信する少なくとも１段の中継装置と、
最終段の中継装置から前記ブロックおよび前記アイドルブロックを受信し、該アイドルブロックを廃棄して有効な前記ブロックのみを抽出し、有効な前記ブロックから前記上位プロトコルデータを再構築する受信装置とを有する伝送システム。 - 前記送信装置は、前記上位プロトコルデータを所定の規則に従って１３３ビット長に変換した後に付加情報を付加して１８バイトのブロックを生成し、
前記受信装置は、有効な前記ブロックのみを抽出した後、前記ブロックから前記付加情報を取り除いて１３３ビット長に戻し、さらに所定の規則に従って前記上位プロトコルデータを再構成する、請求項１記載の伝送システム。 - 前記送信装置、前記中継装置および前記受信装置はＳＯＮＥＴのプロトコルで信号を伝送する、請求項２記載の伝送システム。
- 前記送信装置は、前記上位プロトコルデータがフレームの形態をとる場合、前記フレームの長さが１６オクテットの整数倍でなければ末尾に無効データを付加して１６オクテットの整数倍にした後、前記上位プロトコルデータを１６オクテット毎に分割し、それぞれに前記上位プロトコルデータ内での位置を示す５ビットのタイプ情報を付加して１３３ビット長に変換し、
前記受信装置は、前記送信装置の逆変換により前記上位プロトコルデータを再構築する、請求項２または３に記載の伝送システム。 - 前記上位プロトコルデータがイーサネットである、請求項４記載の伝送システム。
- 前記送信装置は、前記上位プロトコルデータが８Ｂ／１０Ｂ符号の形態をとる場合、データ符号については８ビットのデータ部分を取り出し、制御符号については制御情報を４ビットで表現し、次の制御符号の位置を示す４ビットの情報を付加して８ビットとし、さらに１６符号毎の先頭に次の制御符号の位置を示す５ビットの情報を付加して１３３ビット長の前記ブロックに変換し、
前記受信装置は、前記送信装置の逆変換により前記上位プロトコルデータを再構築する、請求項２〜５のいずれか１項に記載の伝送システム。 - 上位プロトコルデータを送信する送信装置であって、
前記上位プロトコルデータを所定の規則に従って固定長のコアブロックに変換するコアブロック生成部と、
前記コアブロックに付加情報を付加して１８バイト長のブロックを生成するヘッダ付加部と、
前記ブロック間にアイドルブロックを挿入することにより、送信速度を伝送路の伝送速度に合わせて送信するマッピング部とを有する送信装置。 - 固定長のブロックを転送する中継装置であって、
１８バイト長の前記ブロックおよび該ブロックの間に挿入されたアイドルブロックを受信するデマッピング部と、
前記アイドルブロックを廃棄して有効な前記ブロックのみを抽出するアイドル除去部と、
有効な前記ブロックの間にアイドルブロックを挿入することにより、送信速度を伝送路の伝送速度に合わせて所定の転送先に送信するマッピング部とを有する中継装置。 - 固定長のブロックを受信する受信装置であって、
１８バイト長の前記ブロックおよび該ブロックの間に挿入されたアイドルブロックを受信するデマッピング部と、
前記アイドルブロックを廃棄して有効な前記ブロックのみを抽出するアイドル除去部と、
有効な前記ブロックに付加されている付加情報を除去してコアブロックにするヘッダ除去部と、
前記コアブロックから前記上位プロトコルデータを再構築するコアブロック終端部とを有する受信装置。 - 送信装置、少なくとも１段の中継装置、受信装置を含む伝送システムにおいて、上位プロトコルデータを伝送するためのデータ転送方法であって、
送信装置において、
上位プロトコルデータを固定長の連続するブロックに変換する第１のステップと、
前記ブロック間にアイドルブロックを挿入することにより、送信速度を伝送路の伝送速度に合わせて送信する第２のステップと、
前記中継装置において、
前記送信装置から前記ブロックおよび前記アイドルブロックを受信する第３のステップと、
該アイドルブロックを廃棄して有効な前記ブロックのみを抽出する第４のステップと、
有効な前記ブロックの間にアイドルブロックを挿入することにより、送信速度を伝送路の伝送速度に合わせて所定の転送先に送信する第５のステップと、
前記受信装置において、
最終段の中継装置から前記ブロックおよび前記アイドルブロックを受信する第６のステップと、
前記アイドルブロックを廃棄して有効な前記ブロックのみを抽出する第７のステップと、
有効な前記ブロックから前記上位プロトコルデータを再構築する第８のステップとを有するデータ転送方法。 - 前記第１のステップにおいて、前記上位プロトコルデータを所定の規則に従って１３３ビット長に変換した後に付加情報を付加することにより、１８バイトのブロックを生成し、
前記第８のステップにおいて、前記ブロックから前記付加情報を取り除いて１３３ビット長に戻し、さらに所定の規則に従って前記上位プロトコルデータを再構成する、請求項１０記載のデータ転送方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002374791A JP4110964B2 (ja) | 2002-12-25 | 2002-12-25 | 伝送システムおよびデータ転送方法 |
| CA 2453738 CA2453738C (en) | 2002-12-25 | 2003-12-19 | Transmission system for efficient transmission of protocol data |
| US10/743,375 US7522633B2 (en) | 2002-12-25 | 2003-12-23 | Transmission system for efficient transmission of protocol data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002374791A JP4110964B2 (ja) | 2002-12-25 | 2002-12-25 | 伝送システムおよびデータ転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004208033A JP2004208033A (ja) | 2004-07-22 |
| JP4110964B2 true JP4110964B2 (ja) | 2008-07-02 |
Family
ID=32588436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002374791A Expired - Fee Related JP4110964B2 (ja) | 2002-12-25 | 2002-12-25 | 伝送システムおよびデータ転送方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7522633B2 (ja) |
| JP (1) | JP4110964B2 (ja) |
| CA (1) | CA2453738C (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701957B1 (en) * | 2004-01-20 | 2010-04-20 | Integrated Device Technology, Inc. | Method and apparatus for switching, merging, and demerging data between data communication locations |
| US8208378B2 (en) * | 2007-06-15 | 2012-06-26 | Qualcomm Incorporated | Protocol data unit priority management |
| US20080309505A1 (en) * | 2007-06-18 | 2008-12-18 | Mitsubishi Electric Corporation | Current-differential relay device |
| JP4985156B2 (ja) * | 2007-07-04 | 2012-07-25 | 日本電気通信システム株式会社 | 転送装置及びそれに用いるフレーム無終端中継方法 |
| US10255463B2 (en) * | 2008-11-17 | 2019-04-09 | International Business Machines Corporation | Secure computer architecture |
| US8064431B2 (en) * | 2009-07-14 | 2011-11-22 | Level 3 Communications, Llc | One way information transmission method |
| US8401035B2 (en) * | 2009-07-14 | 2013-03-19 | Level 3 Communications, Llc | One way SRS information transmission method |
| US8751714B2 (en) * | 2010-09-24 | 2014-06-10 | Intel Corporation | Implementing quickpath interconnect protocol over a PCIe interface |
| US9246725B2 (en) * | 2011-09-06 | 2016-01-26 | Electronics And Telecommunications Research Institute | Method of generating and receiving packets in low energy critical infrastructure monitoring system |
| WO2012167553A1 (zh) * | 2011-11-15 | 2012-12-13 | 华为技术有限公司 | 确定tdm传输中时隙配置的方法和设备 |
| FR3024932B1 (fr) * | 2014-08-14 | 2017-12-01 | Sagem Defense Securite | Procede de transmission de donnees a robustesse amelioree et ensemble de dispositifs pour sa mise en œuvre |
| CN107786320B (zh) | 2016-08-25 | 2021-06-22 | 华为技术有限公司 | 一种发送和接收业务的方法、装置和网络系统 |
| CN113300810B (zh) | 2016-12-23 | 2023-03-10 | 华为技术有限公司 | 一种传输速率的调整方法及网络设备 |
| JP6950215B2 (ja) * | 2017-03-21 | 2021-10-13 | 富士通株式会社 | 通信装置及び信号中継方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4740962A (en) * | 1985-12-23 | 1988-04-26 | Motorola, Inc. | Synchronizer for time division multiplexed data |
| JPH0250648A (ja) | 1988-08-12 | 1990-02-20 | Oki Electric Ind Co Ltd | リング通信網における通信制御システム |
| JP3055547B2 (ja) | 1988-08-26 | 2000-06-26 | 株式会社日立製作所 | セル組立方法、セル分解方法、およびａｔｍセル通信装置 |
| JP2830774B2 (ja) * | 1995-06-14 | 1998-12-02 | 日本電気株式会社 | Ａｔｍ伝送装置 |
| JPH10262015A (ja) | 1996-05-08 | 1998-09-29 | Matsushita Electric Ind Co Ltd | 多重伝送方法およびシステム並びにそこで用いる音声ジッタ吸収方法 |
| JP2848350B2 (ja) | 1996-09-04 | 1999-01-20 | 日本電気株式会社 | Ａｔｍ通信システム |
| JPH10145434A (ja) | 1996-11-12 | 1998-05-29 | Toshiba Corp | 伝送レート差吸収回路 |
| JP3854691B2 (ja) * | 1997-01-14 | 2006-12-06 | キヤノン株式会社 | 無線通信システムおよび無線通信装置 |
| JP2980075B2 (ja) * | 1997-09-19 | 1999-11-22 | 日本電気株式会社 | レート制御装置 |
| US6504840B1 (en) * | 1997-09-24 | 2003-01-07 | Net Insight Ab | Method, system and apparatus for transferring information between nodes in a circuit switched time division multiplexed method |
| JP3369463B2 (ja) | 1998-03-02 | 2003-01-20 | 三菱電機株式会社 | デジタル信号伝送装置 |
| US6512747B1 (en) * | 1998-03-05 | 2003-01-28 | Nippon Telegraph And Telephone Corporation | ATM transmission system |
| CA2243680A1 (en) * | 1998-07-22 | 2000-01-22 | Newbridge Networks Corporation | Cell stream replicating device |
| US6973090B2 (en) * | 1998-07-22 | 2005-12-06 | Synchrodyne Networks, Inc. | Switching with multiple time references |
| US20020067695A1 (en) * | 1999-03-05 | 2002-06-06 | Mark L. Skarpness | Method for interfacing an atm network to a pc by implementing the atm segmentation and reassembly functions in pc system software |
| JP2000278318A (ja) | 1999-03-24 | 2000-10-06 | Mitsubishi Electric Corp | データ通信方法およびデータ通信装置 |
| JP3827888B2 (ja) * | 1999-06-07 | 2006-09-27 | 株式会社東芝 | 電流差動継電装置の伝送同期方式 |
| DE19957301A1 (de) * | 1999-11-29 | 2001-06-07 | Siemens Ag | Multiplexverfahren für Gigabit Ethernet Signale in der Synchronen Digital Hierarchie |
| JP3613102B2 (ja) * | 1999-12-14 | 2005-01-26 | 日本電気株式会社 | フレーム構成方法、フレーム構成装置およびフレーム構成転送システム |
| US6735195B1 (en) * | 1999-12-29 | 2004-05-11 | Nortel Networks Limited | Apparatus and method of minimizing delay of transmissions over a network |
| GB0009889D0 (en) * | 2000-04-20 | 2000-06-07 | Univ Surrey | Wireless ATM |
| US20020191603A1 (en) * | 2000-11-22 | 2002-12-19 | Yeshik Shin | Method and system for dynamic segmentation of communications packets |
| US7154895B1 (en) * | 2000-12-15 | 2006-12-26 | Conexant, Inc. | System, apparatus, and method for ATM header compression for DSL links |
| JP3512177B2 (ja) * | 2001-05-16 | 2004-03-29 | 松下電器産業株式会社 | パケット受信装置及びパケット伝送方法 |
| JP2003143217A (ja) * | 2001-10-31 | 2003-05-16 | Nec Commun Syst Ltd | パケット通信システム及びそれに用いるパケット通信方法 |
| CN100411317C (zh) * | 2003-07-08 | 2008-08-13 | 联想(北京)有限公司 | 一种提高无线网络信道传输效率的方法 |
-
2002
- 2002-12-25 JP JP2002374791A patent/JP4110964B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-19 CA CA 2453738 patent/CA2453738C/en not_active Expired - Fee Related
- 2003-12-23 US US10/743,375 patent/US7522633B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2453738A1 (en) | 2004-06-25 |
| JP2004208033A (ja) | 2004-07-22 |
| CA2453738C (en) | 2008-04-08 |
| US20040136401A1 (en) | 2004-07-15 |
| US7522633B2 (en) | 2009-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4110964B2 (ja) | 伝送システムおよびデータ転送方法 | |
| US7298694B2 (en) | Apparatus and method for GFP frame transfer | |
| EP2271128B1 (en) | Payload mapping in synchronous networks | |
| US20060104318A1 (en) | Mapping of block-encoded data formats onto a byte/bit synchronous transport medium | |
| KR100211918B1 (ko) | 비동기식전송모드셀 경계 식별장치 | |
| US20030185251A1 (en) | Multiplex transmission system capable of using ordinary network packets to transmit a plurality of 8B/10B bit streams | |
| WO2011035603A1 (zh) | 一种实现数据业务透明传送的方法、系统及装置 | |
| US20020131408A1 (en) | Apparatus and methods for circuit emulation of a point-to-point protocol operating over a multi-packet label switching network | |
| WO2008086751A1 (fr) | Procédé de transmission, système et dispositif d'information de surcharge | |
| JP4215355B2 (ja) | 通信システム | |
| WO2005001596A2 (en) | Fibre channel frame-mode gfp with distributed delimiter | |
| US11108895B2 (en) | Method for providing path signal overhead in the 64B/66B character stream of an itu-t metro transport network using micro-packets | |
| US6731654B1 (en) | Communication system overhead channel | |
| WO2019128287A1 (zh) | 基于FlexE业务的信元交换方法及系统 | |
| JP3522247B2 (ja) | 多重転送システム及び装置 | |
| JP3707537B2 (ja) | 通信システムおよび関連デスキュー方法 | |
| EP1648133B1 (en) | A method for encapsulating data stream | |
| EP1206099A2 (en) | Network interface | |
| JP3539551B2 (ja) | 共通搬送波上への異種データトラヒック収容フレーム及び伝送装置 | |
| US7391760B1 (en) | Method and apparatus for efficient protocol-independent trunking of data signals | |
| KR100704356B1 (ko) | 전체 프레이밍 절차 캡슐화 모드에서 프레임 검사 순서를인식하는 장치 및 방법 | |
| WO2012093390A2 (en) | Data transmission framing system & method | |
| JP3707536B2 (ja) | 帯域外れの制御付き通信システムおよび関連方法 | |
| US5956348A (en) | Method and apparatus for reconstructing LAN frames following transfer through an asynchronous transfer mode system | |
| JP2004120503A (ja) | データ伝送方法及びデータ伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041222 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051115 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080331 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |