DE69833782T2 - Synchronisiation in einem atm über stm nachrichtenübertragungsnetzwerk - Google Patents

Synchronisiation in einem atm über stm nachrichtenübertragungsnetzwerk Download PDF

Info

Publication number
DE69833782T2
DE69833782T2 DE69833782T DE69833782T DE69833782T2 DE 69833782 T2 DE69833782 T2 DE 69833782T2 DE 69833782 T DE69833782 T DE 69833782T DE 69833782 T DE69833782 T DE 69833782T DE 69833782 T2 DE69833782 T2 DE 69833782T2
Authority
DE
Germany
Prior art keywords
clock
node
signal
frame
reference value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69833782T
Other languages
English (en)
Other versions
DE69833782D1 (de
Inventor
M. Albertus MORRIEN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IPG Electronics 503 Ltd
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8229066&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69833782(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Application granted granted Critical
Publication of DE69833782D1 publication Critical patent/DE69833782D1/de
Publication of DE69833782T2 publication Critical patent/DE69833782T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0046—User Network Interface
    • H04J2203/005—Terminal equipment, e.g. codecs, synch
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5665—Interaction of ATM with other protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Übertragungssystem, das einen ersten Knoten zum Übertragen von Paketen in einem synchronen Rahmen an einen zweiten Knoten umfasst. Die Erfindung betrifft außerdem einen Sender, einen Empfänger, ein Verfahren und ein Signal.
  • Ein Übertragungssystem gemäß dem Oberbegriff von Anspruch 1 ist aus dem ITU-T-Standard G.804 bekannt.
  • Solche Übertragungssysteme werden dort angewendet, wo paketvermittelte Daten, wie z.B. ATM-Daten, über eine synchrone Datenübertragungsstrecke, wie z.B. eine PDH-Strecke (plesiochrone digitale Hierarchie) oder eine SDH-Strecke (synchrone digitale Hierarchie), übertragen werden müssen. Dies kann zum Übertragen von Videoinformationen im ATM-Format über einen bestehenden Übertragungsweg, der PDH oder SDH verwendet, nützlich sein. Für eine derartige Übertragung werden die Pakete auf eine vorgeschriebene Art und Weise in dem synchronen Signal eingebettet. Eine Art des Einbettens von ATM-Paketen schreibt der obenerwähnte G.804-Standard vor. Der obenerwähnte Standard schreibt nicht vor, wie exakte Zeittaktinformationen in den ATM-Paketen zu übertragen sind.
  • WO 96/39762 beschreibt eine Art des Verteilens des Haupt-Taktgeber-Referenzsignals über eine Abfolge von Vermittlungsstellen hinweg. Es wird ein Zeittaktreferenzsignal verwendet. An einer ersten Vermittlungsstelle werden die Leitungstaktimpulse zwischen dem Anfang eines Rahmens und dem Zeittaktreferenzsignal gezählt. Dieser Zählerstand wird kodiert und an die nächste Vermittlungsstelle übertragen. An der nächsten Vermittlungsstelle wird der übertragene Zählerstand dekodiert und zum Wiedergewinnen der Synchronisation benutzt, indem eine Anzahl seit Anfang des Rahmens empfangener Leitungstaktimpulse gezählt wird, um das Zeittaktreferenzsignal wiederzugewinnen. Auf diese Weise kann für das Haupttaktgebersignal das Problem der Synchronisation über eine Abfolge von Vermittlungsstellen hinweg gelöst werden. Der Stand der Technik offenbart keinen Weg, um für Pakete höherer Ebenen Synchronisation zu erzielen.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Übertragungssystem gemäß dem Oberbegriff von Anspruch 1 zu schaffen, bei dem es möglich ist, in den Paketen exakte Zeittaktinformationen zu übertragen.
  • Um diese Aufgabe zu lösen, ist die vorliegende Erfindung dadurch gekennzeichnet, dass der zweite Knoten Folgendes umfasst: Zeittaktrückgewinnungsmittel zum Rückgewinnen eines Zeittaktsignals, wenn ein festgelegtes Symbol in einem Paket an einer festgelegten Position in dem Rahmen übertragen wird.
  • Die vorliegende Erfindung beruht auf der Erkenntnis, dass es möglich ist, exakte Taktinformationen aus dem Signal zurückzugewinnen, falls dieses Zeittaktsignal zurückgewonnen wird, wenn ein festgelegtes Symbol in einem Paket an einer festgelegten Position in dem Rahmen auftritt. Zum Beispiel werden bei der Beförderung von ATM-Paketen in G.704-Rahmen ATM-Pakete zu je 53 Byte in mehreren Rahmen befördert, von denen jeder 30 Bytes befördert. In diesem Fall fällt das erste Byte einer ATM-Zelle nach jeweils 53 Rahmen wieder mit dem ersten Byte eines G.704-Rahmens zusammen. Bei einer Rahmenperiode von 125 μs fällt das erste Byte eines ATM-Pakets nach jeweils 53125 μs = 6,625 ms wieder mit dem ersten Byte eines Rahmens zusammen.
  • Folglich lässt sich aus dem ATM-Signal ein exakt definiertes Zeittaktsignal gewinnen, indem zu dem Zeitpunkt, an dem das erste Byte eines ATM-Rahmens dem ersten Byte eines G.704-Rahmens entspricht, ein Zeittaktsignal generiert wird.
  • Eine Ausführungsform der Erfindung ist dadurch gekennzeichnet, dass der erste Knoten Zeittaktinformationsübertragungsmittel zum Übertragen eines Taktgeberreferenzwerts an den zweiten Knoten umfasst, und dass der zweite Knoten Synchronisationsmittel zum Synchronisieren eines lokalen Taktgebers mit dem Taktgeberreferenzwert bei Eingang des Zeittaktsignals umfasst.
  • Bei dieser Ausführungsform der Erfindung ist es möglich, einen lokalen Taktgeber im zweiten Knoten mit einem Taktgeber im ersten Knoten zu synchronisieren. Die beiden Taktgeber können eine Frequenz aufweisen, die in keiner Beziehung zu den Taktfrequenzen steht, die bei den über den Übertragungsweg übertragenen Signalen auftreten.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist dadurch gekennzeichnet, dass der Zeittaktreferenzwert einem erwarteten Taktgeberwert bei Eingang des nächsten Zeittaktsignals am zweiten Knoten entspricht.
  • Bei dieser Ausführungsform kann der Taktgeber im zweiten Knoten einfach auf den zuvor empfangenen Zeittaktreferenzwert eingestellt werden. Dies ist ein sehr einfacher und effektiver Weg, um den Taktgeber im zweiten Knoten mit dem Taktgeber im ersten Knoten zu synchronisieren.
  • Noch eine weitere Ausführungsform der vorliegenden Erfindung ist dadurch gekennzeichnet, dass der zweite Knoten Taktgeberinformationsübertragungsmittel zum Übertragen eines von seinem lokalen Taktgeber abgeleiteten Taktgeberreferenzwerts an den ersten Knoten umfasst, und dass der erste Knoten Anpassungsmittel zum Anpassen des Taktgeberreferenzwerts in Abhängigkeit von der von dem zweiten Knoten empfangenen Taktgeberreferenz umfasst.
  • Diese Ausführungsform ermöglicht die automatische Kompensation der Übertragungsverzögerung zwischen den beiden Knoten. Wenn zwischen dem ersten und dem zweiten Knoten eine Übertragungsverzögerung D vorhanden ist, geht der Taktgeber im zweiten Knoten gegenüber dem Taktgeber im ersten Knoten um eine Zeit D nach, da das Zeittaktsignal um eine Zeit D später an dem zweiten Knoten ankommt, als von dem ersten Knoten angenommen.
  • Dadurch, dass ein von dem Taktgeber im zweiten Knoten abgeleitetes Taktgeberreferenzsignal an den ersten Knoten übertragen wird, empfängt der erste Knoten ein Taktgeberreferenzsignal, das gegenüber der Taktgeberreferenz im ersten Knoten um 2D nachgeht. Durch Vergleichen des aktuellen Taktgeberwerts im ersten Knoten mit dem vom zweiten Knoten übertragenen Taktgeberreferenzsignal kann der erste Knoten den Wert von D bestimmen. Folglich kann der erste Knoten den an den zweiten Knoten übertragenen Taktgeberreferenzwert anpassen, um die gemessene Verzögerung zu kompensieren.
  • Die Erfindung wird nun anhand der Figuren genauer erläutert. Es zeigen:
  • 1 eine erste Ausführungsform des Übertragungssystems gemäß der Erfindung,
  • 2 ein Blockdiagramm des STM-Rahmenassemblierers 16 in 1,
  • 3 ein Blockdiagramm des STM-Rahmendisassemblierers 20 in 1,
  • 4 eine zweite Ausführungsform des Übertragungssystems gemäß der Erfindung, bei dem die Übertragungsverzögerung zwischen den Knoten automatisch kompensiert wird.
  • In dem Übertragungssystem gemäß 1 generiert ein Oszillator 14 ein Referenztaktgebersignal. Dieses Referenztaktgebersignal wird an einen Referenztaktzähler 4 angelegt.
  • Ein weiteres, von dem Oszillator 14 generiertes Referenztaktgebersignal wird an den STM-Rahmenassemblierer 16 angelegt. Lokale Zeittaktrückgewinnungsmittel 12 empfangen von dem STM-Rahmenassemblierer 16 ein Signal, das die Übertragung eines festgelegten Symbols durch den STM-Rahmenassemblierer 16 anzeigt. Dieses festgelegte Symbol ist hier ein erstes Byte eines STM-Rahmens.
  • Der ATM-Paketierer 10 stellt ein Signal bereit, das den lokalen Zeittaktrückgewinnungsmitteln 12 die Anwesenheit eines festgelegten Bytes in einer übertragenen ATM-Zelle anzeigt. Dieses festgelegte Byte ist hier das erste Byte in einer ATM-Zelle. Die lokalen Zeittaktrückgewinnungsmittel 12 leiten ein lokales Zeittaktsignal ab, indem sie die Differenz zwischen dem Zeitpunkt, an dem ein neuer STM-Rahmen begonnen wird, und dem ersten Zeitpunkt danach, an dem ein erstes Byte eines ATM-Pakets übertragen wird, vergleichen. Wenn diese Differenz null beträgt, entspricht das erste Byte des aktuellen STM-Rahmens einem ersten Byte einer ATM-Zelle, und folglich wird am Ausgang der lokalen Zeittaktrückgewinnungsmittel 12 ein Zeittaktsignal bereitgestellt.
  • Das von den lokalen Zeittaktrückgewinnungsmitteln 12 generierte Zeittaktsignal bewirkt, dass die Berechnungseinheit 6 aus dem aktuellen Inhalt des Taktzählers 4 den erwarteten Wert des Taktzählers 4 beim nächsten Auftreten des Zeittaktsignals berechnet. Dieser erwartete Wert lässt sich erhalten, indem der Inhalt des Taktzählers und ein Verschiebungswert addiert werden. Der Verschiebungswert ist gleich dem Zuwachs des Taktzählers 4 in dem Zeitintervall zwischen zwei Instanzen des Zeittaktsignals. Die Berechnungseinheit 6 kann diesen Verschiebungswert leicht bestimmen, indem sie die Zählwerte des Taktzählers 4 bei zwei aufeinanderfolgenden Instanzen des Zeittaktsignals subtrahiert.
  • Der am Ausgang der Berechnungseinheit 6 vorliegende erwartete Wert des Taktzählers 4 wird in ein ATM-Paket aufgenommen und deutlich vor dem Auftreten des nächsten Zeittaktsignals an den zweiten Knoten übertragen.
  • Wenn auf dem Übertragungsmedium ein E1-Signal (2,048 MBit/s) benutzt wird, kann die Funktion des STM-Rahmenassemblierers 10 und des ATM-Paketierers 16 z.B. von einer Kombination aus dem Brooktree Bt8222 ATM-Empfänger/-Sender mit UTOPIA-Schnittstelle und dem Brooktree Bt8510 E1-Controller mit Physical Line Interface (physikalische Leitungsschnittstelle) übernommen werden. Die Datenblätter für den Bt8222 und den Bt8510 werden von der Brooktree Corporation publiziert.
  • Im zweiten Knoten 5 wird das Signal von dem ersten Knoten empfangen, und die ATM-Pakete werden vom STM-Disassemblierer 20 aus dem STM-Signal zurückgewonnen und an einen ATM-Depaketierer 30 weitergeleitet. Der ATM-Depaketierer 30 gewinnt den erwarteten Wert des Taktzählers 4 aus dem diesen Wert befördernden ATM-Paket zurück. Ein Demultiplexierer 27 empfängt das Ausgangssignal des ATM-Depaketierers und leitet das den erwarteten Wert des Taktzählers 4 befördernde Paket an den Puffer 26 weiter.
  • Der Empfänger 5 umfasst einen Oszillator 18, der den Signalen des Oszillators 14 gleichartige Signale generiert. Der Oszillator 18 wird mit dem Takt des von dem Übertragungsmedium 2 empfangenen Signals mittels eines Taktgebersignals synchronisiert, das von dem STM-Rahmendisassemblierer 20 aus dem empfangenen Signal zurückgewonnen wird.
  • An einem Ausgang des STM-Rahmendisassemblierers 20 steht ein Signal bereit, das die Zeitpunkte angibt, an denen ein neuer Rahmen des STM-Eingangssignals beginnt. Dieses Signal wird an die Zeittaktrückgewinnungsmittel 22 angelegt. Der ATM-Depaketierer 30 generiert ein Signal, welches das Auftreten eines ersten Bytes in einer ATM-Zelle anzeigt. Die Zeittaktrückgewinnungsmittel 22 sind zum Vergleichen der Differenz zwischen dem Zeitpunkt, an dem ein neuer STM-Rahmen empfangen wird, und dem ersten Zeitpunkt danach, an dem ein erstes Byte einer ATM-Zelle empfangen wird, eingerichtet. Wenn diese Differenz null beträgt, entspricht das erste Byte des aktuellen STM-Rahmens einem ersten Byte einer ATM-Zelle, und folglich wird am Ausgang der Zeittaktrückgewinnungsmittel 22 ein Zeittaktsignal bereitgestellt.
  • Es wird angemerkt, dass eine Verarbeitungsverzögerung der ATM-Pakete im Depaketierer 30 dazu führen kann, dass das Signal, das ein erstes Byte einer ATM-Zelle anzeigt, welches mit dem ersten Byte eines STM-Rahmens zusammenfällt, später eingeht als das Signal, das das erste Byte des STM-Rahmens anzeigt. Dieses Problem lässt sich einfach dadurch lösen, dass das Signal, das das erste Byte des STM-Rahmens anzeigt, mit einer kompensierenden Verzögerung beaufschlagt wird.
  • In Reaktion auf das Zeittaktsignal am Ausgang der Zeittaktrückgewinnungsmittel wird der Inhalt des Puffers 26 in den Taktzähler 24 geladen. Folglich trägt der Taktzähler 24 den gleichen Wert wie der Taktzähler 4.
  • In dem Falle, dass die von dem Übertragungsmedium 3 verursachte Verzögerung für Zwecke der Synchronisation nicht vernachlässigbar ist, sollte eine Korrektur für diese Verzögerung in den zum Zeitpunkt des Auftretens des Zeittaktsignals an den Taktzähler 24 übertragenen Wert aufgenommen werden. Diese Korrektur kann eine Addition eines Verschiebungswerts auf den erwarteten Wert des Taktzählers 4 umfassen. Dieser Korrekturwert kann im Sender 2 auf den zu übertragenden Wert oder im Empfänger auf den von dem Empfänger 5 empfangenen Zählwert addiert werden. Die Funktion des STM-Disassemblierers 20 und des ATM-Depaketierers kann ebenso, wie oben erörtert, von der Kombination aus einem Brooktree Bt8222 und einem Bt8510 übernommen werden, da der Bt8222 und der Bt8510 alle erforderlichen Übertragungs- und Empfangsfunktionen umfassen.
  • 2 zeigt die Implementierung der Kombination aus dem ATM-Paketierer 10 und dem STM-Assemblierer 16 mittels einer Kombination aus einem Bt8222 und einem Bt8510. Es wird davon ausgegangen, dass das Leitungssignal dem ITU-T-Standard G.704 entspricht. Der Bt8222 empfängt nacheinander die 53 in eine einzelne ATM-Zelle zu packenden Bytes. Der Bt8222 stellt an einem Ausgang ein Signal FCTRLOUT[16] bereit, um anzuzeigen, dass das nächste zu lesende Byte das erste Byte eines neuen ATM-Pakets ist. Dieses Signal wird von den lokalen Zeittaktrückgewinnungsmitteln 12 als Anzeige dafür benutzt, dass nun eine neue ATM-Zelle übertragen wird.
  • Ein weiterer Ausgang des Bt8222, der ein Ausgangssignal XPCMI trägt, ist an einen Eingang das Bt8510 angeschlossen. Das Signal XPCMI umfasst die gemäß G.704 in einen PCM-Rahmen zu assemblierenden Bytes. Ein Ausgang des Bt8510, der ein Ausgangssignal XSYNCO trägt, ist an einen Eingang des Bt8222 angeschlossen. Das Signal XSYNCO stellt dem Bt8222 ein Mehrfachrahmen-Zeittaktsignal zur Verfügung. Dieses Signal weist am Anfang jedes Zeitschlitzes 0 eines neuen Mehrfachrahmens (einmal pro 16 Rahmen) eine ansteigende Flanke auf. Es ist möglich, die Synchronisation auf Basis dieses Mehrfachrahmen-Zeittaktsignals XSYNCO auszuführen, aber falls es gewünscht ist, die Synchronisation häufiger (z.B. einmal pro Rahmen) auszuführen, sollte ein Frequenzmultiplikator 33 eingesetzt werden, um aus dem Mehrfachrahmen-Zeittaktsignal ein Rahmen-Zeittaktsignal zu erhalten. Ein solcher Frequenzmultiplikator kann mittels eines Phasenregelkreises realisiert werden, der in seiner Rückführung einen Frequenzteiler mit einem Teilfaktor 16 aufweist.
  • Das serielle G.704-PCM-Ausgangssignal, das die an den Eingang des Bt8222 angelegten ATM-Zellen befördert, ist an einem weiteren Ausgang des Bt8510 verfügbar.
  • 3 zeigt eine Implementierung der Kombination aus dem STM-Disassemblierer 20 und dem ATM-Depaketierer 30 unter Verwendung einer Kombination aus einem Bt8510- und einem Bt8222-Bauelement. Ein 2048-MBit/s-Signal gemäß G.704-Standard wird an einen Eingang des Bt8510-Bauelements angelegt. Ein erster Ausgang des Bt8510-Bauelements, der als Ausgangssignal ein Mehrfachrahmen-Synchronisationssignal RSYNCO trägt, ist an einen Mehrfachrahmen-Synchronisationseingang des Bt8222-Bauelements und an einen Ausgang der Kombination aus den Elementen 20 und 30 angeschlossen. Dieser Ausgang signalisiert die Anwesenheit des ersten Bytes eines neuen Mehrfachrahmens, was bei jedem 16. Rahmen auftritt. Folglich ist die Synchronisation gemäß der vorliegenden Erfindung nur am Anfang von Mehrfachrahmen möglich. Falls dies nicht erwünscht ist, kann ein Frequenzmultiplikator 37 benutzt werden, um ein Signal zu erhalten, das die Anwesenheit des ersten Bytes eines jeden neuen Rahmens anzeigt. Wie bereits bei der Erläuterung der Ausführungsform aus 2 erklärt wurde, kann ein solcher Frequenzmultiplikator mittels eines Phasenregelkreises realisiert werden.
  • Ein zweiter Ausgang RPCMO des Bt8510-Bauelements, der ATM-Pakete befördert, ist an einen zweiten Eingang des Bt8222-Bauelements angeschlossen. An einem ersten Ausgang des Bt8222-Bauelements steht zur Verwendung in den Zeittaktrückgewinnungsmitteln 22 ein Signal FCTRL_OUT[10] bereit, welches das erste Byte einer neuen ATM-Zelle anzeigt. An einem zweiten Ausgang des Bt8222-Bauelements sind die von den ATM-Zellen beförderten Nutzlastbytes verfügbar.
  • In der Anordnung gemäß 4 ist ein erster Sendeempfänger 50 über eine Vollduplex-Übertragungsstrecke, die Kanäle 52 und 56 umfasst, an einen zweiten Sendeempfänger 54 gekoppelt. In dem ersten Sendeempfänger 50 wird ein zu übertragendes Nutzlastsignal an einen ersten Eingang eines Multiplexierers 58 angelegt. Ein Ausgang der Berechnungsmittel 64 ist an einen zweiten Eingang des Multiplexierers 58 angeschlossen. Ein Ausgang des Multiplexierers 58 ist an einen Eingang eines ATM-Paketierers 60 angeschlossen. Ein Ausgang des ATM-Paketierers 60, der ein Signal trägt, welches das erste Byte einer neuen ATM-Zelle anzeigt, ist an einen ersten Eingang der lokalen Zeittaktrückgewinnungsmittel 62 angeschlossen. Ein Ausgang des STM-Rahmenassemblierers 61, der ein Signal trägt, das das erste Byte eines neuen STM-Rahmens anzeigt, ist an einen zweiten Eingang der lokalen Zeittaktrückgewinnungsmittel 62 angeschlossen.
  • Die assemblierten ATM-Zellen werden an einen G.804-Rahmenassemblierer weitergeleitet, der die ATM-Zellen in ein 2048-MBit/s-Signal gemäß G.704 assembliert. Dieses Signal ist an einem ersten Ausgang des Rahmenassemblierers 61 verfügbar.
  • Die lokalen Zeittaktrückgewinnungsmittel sind zum Rückgewinnen eines Zeittaktsignals eingerichtet, das die Übertragung eines festgelegten Bytes eines ATM-Pakets an einer festgelegten Position in einem G.704-Rahmen anzeigt. In der vorliegenden Ausführungsform wird das Zeittaktsignal generiert, wenn ein erstes Byte eines ATM-Pakets in einem ersten Byte eines STM-Rahmens übertragen wird.
  • Ein von einem Taktgeberoszillator 68 generiertes Taktsignal wird an einen Taktzähler 66 angelegt, welcher die Taktimpulse vom Taktgeberoszillator 68 zählt, um eine Zeitreferenz zu erhalten. Der Ausgang des Taktzählers 66 ist an einen ersten Eingang der Berechnungsmittel 64 angeschlossen. Die Berechnungsmittel 64 sind dazu eingerichtet, einen zum Zeitpunkt der Rückgewinnung des nächsten Zeittaktsignals durch die Zeittaktrückgewinnungsmittel 82 im Sendeempfänger 54 erwarteten Wert des Taktzählers 66 zu berechnen.
  • Die Berechnungsmittel 64 berechnen den an den Sendeempfänger zu übertragenden erwarteten Wert EW66(TE) des Taktzählers 66 zum Zeitpunkt TE gemäß: EW66(TE) = ZÄHLERSTAND66 + ΔZÄHLERSTAND66 + VERSCHIEBUNG (A)
  • In (1) ist EW66(TE) der erwartete Wert des Taktzählers 66 beim nächsten Auftreten des von den lokalen Zeittaktrückgewinnungsmitteln 62 generierten Zeittaktsignals. ZÄHLERSTAND66 ist der im Taktzähler 66 beim aktuellen Auftreten des Zeittaktsignals vorliegende Wert. ΔZÄHLERSTAND66 ist der erwartete Zuwachs des Taktzählers 64 in dem Zeitintervall zwischen einem zweimaligen, aufeinanderfolgenden Auftreten des Zeittaktsignals. Dieser Wert kann bestimmt werden, indem die jeweiligen Zählwerte des Taktzählers 66 bei dem zweimaligen, aufeinanderfolgenden Auftreten des Zeittaktsignals voneinander subtrahiert werden. VERSCHIEBUNG ist ein Verschiebungswert, der zu dem erwarteten Wert hinzuaddiert werden muss, um die Übertragungsverzögerung des Übertragungswegs 52 zu kompensieren.
  • Der erwartete Wert EW66(TE) wird in ein ATM-Paket aufgenommen, indem er an den Multiplexierer 58 angelegt wird. Es sollte sichergestellt werden, dass der erwartete Wert deutlich vor der Rückgewinnung des nächsten Zeittaktsignals durch die Zeittaktrückgewinnungsmittel 82 beim Sendeempfänger 54 eingeht.
  • Das vom Sendeempfänger 50 übertragene Signal wird vom Sendeempfänger 54 mittels einer Kombination aus einem STM-Disassemblierer 77 und einem ATM-Depaketierer 78 empfangen. Der STM-Disassemblierer 77 gewinnt ein lokales Taktgebersignal aus den vom Sendeempfänger 50 empfangenen Daten zurück und liefert dieses lokale Taktgebersignal an einen Phasenregelkreis 88. Ein Ausgang des Phasenregelkreises 88 trägt ein Taktgebersignal, das mit dem vom Taktgeberoszillator 68 generierten Taktgebersignal synchronisiert ist. Dieser Ausgang des Phasenregelkreises 88 ist an den Taktzähler 86 angeschlossen. Auf diese Weise empfängt der Taktzähler 86 ein Taktgebersignal, das mit dem vom Oszillator 68 generierten Taktgebersignal synchronisiert ist.
  • Der von den Berechnungsmitteln 64 berechnete erwartete Wert wird vom Demultiplexierer 80 aus dem Eingangssignal zurückgewonnen und an einen Puffer 84 weitergeleitet. Zu dem Zeitpunkt, an dem das Zeittaktsignal von den Zeittaktrückgewinnungsmitteln 82 zurückgewonnen wird, wird der empfangene erwartete Wert in einen Taktzähler 86 geladen. Der Zeitpunkt, an dem das Zeittaktsignal von den Zeittaktrückgewinnungsmitteln 82 zurückgewonnen wird, ist gleich TE + D52, wobei D52 die Übertragungsverzögerung der Übertragungsstrecke 52 ist. Zu diesem Zeitpunkt TE + D52 ist der Inhalt des Taktzählers 66 gleich: ZÄHLERSTAND66(TE + D52) = ZAHLERSTAND66 + ΔZÄHLERSTAND66 + D52/TTAKTGEBER (B)
  • In (2) ist TTAKTGEBER die Periode des vom Oszillator 68 an den Taktzähler 66 gelieferten Taktgebersignals. Aus (1) und (2) ist ersichtlich, dass sich der Inhalt des Taktzählers 66 und des Taktzählers 86 um einen Fehler ε voneinander unterscheiden. Dieser Fehler ist gleich: ε = ZÄHLERSTAND66(TE + D52) – EW66(TE) = D52/TTAKTGEBER – VERSCHIEBUNG (C)
  • Dadurch, dass der Wert von VERSCHIEBUNG gleich D52/TTAKTGEBER gemacht wird, ist eine perfekte Synchronisation der Taktzähler 66 und 86 möglich.
  • Damit die Berechnungsmittel 64 den Wert von VERSCHIEBUNG berechnen können, müssen die Berechnungsmittel 64 die Verzögerung des Übertragungsmediums 52 und 56 kennen. Daher ist ein Ausgang des Taktzählers 86 an die Berechnungsmittel 90 angeschlossen. Die Berechnungsmittel 90 empfangen von den lokalen Zeittaktrückgewinnungsmitteln 92 ein Zeittaktsignal, das die Übertragung eines ersten Bytes einer ATM-Zelle in einem ersten Byte eines STM-Rahmens anzeigt. Dieses Zeittaktsignal wird benutzt, um einen beim nächsten Auftreten des Zeittaktsignals erwarteten Wert des Taktzählers 86 zu berechnen. Da der Oszillator in dem Phasenregelkreis 88 mit dem Oszillator 68 synchronisiert ist, liegt zwischen den von den Zeittaktrückgewinnungsmitteln 62 signalisierten Zeitpunkten und den von den Zeittaktrückgewinnungsmitteln 92 signalisierten Zeitpunkten eine feste Zeitdifferenz. Wenn davon ausgegangen wird, dass die Zeitpunkte, die von den Zeittaktrückgewinnungsmitteln 92 signalisiert werden, zu einem Zeitpunkt TE + D52 + TX auftreten, kann für den erwarteten Wert EW86 des Taktzählers 86 beim nächsten Auftreten des Zeittaktsignals geschrieben werden: EW86(TE + D52 + TX) = = ZAHLERSTAND66 + ΔZÄHLERSTAND66 + VERSCHIEBUNG + TX/TTAKTGEBER (D)
  • Dieser erwartete Wert wird an den Multiplexierer 96 angelegt, der den erwarteten Wert mit einem Nutzlastsignal des Sendeempfängers 54 multiplexiert.
  • Das Ausgangssignal des Multiplexierers 96 wird von einem ATM-Paketierer 94 in ATM-Zellen gepackt. Die ATM-Zellen werden zur Übertragung an den Sendeempfänger 50 über die Übertragungsstrecke 56 in STM-Rahmen gemäß G.704 assembliert.
  • Am Sendeempfänger 50 wird das vom Sendeempfänger 54 empfangene Signal von einem STM-Disassemblierer 76 und einem ATM-Depaketierer 74 verarbeitet. Der Ausgang des ATM-Depaketierers 74 ist an einen Eingang eines Demultiplexierers 72 angeschlossen, der den erwarteten Wert des Taktzählers 86 aus dem Ausgangssignal des ATM-Depaketierers 74 zurückgewinnt. Der erwartete Wert EW86 des Taktzählers 86 wird zum Bestimmen der Übertragungsverzögerung des Kanals an die Berechnungsmittel 64 weitergeleitet. Außerdem wird an die Berechnungsmittel 64 ein von den Zeittaktrückgewinnungsmitteln 70 generiertes Zeittaktsignal weitergeleitet, das den Empfang des ersten Bytes einer ATM-Zelle in einem ersten Byte des STM-Rahmens anzeigt. Das Zeittaktsignal, das den Berechnungsmitteln 64 von den Zeittaktrückgewinnungsmitteln 70 bereitgestellt wird, tritt zu einem Zeitpunkt TR = TE + D52 + D56 + TX auf. D56 ist die Übertragungsverzögerung auf der Übertragungsstrecke 56. Die Verzögerung der Übertragungsstrecken wird berechnet, indem zuerst der Inhalt des Taktzählers 66 bei Auftreten des Zeittaktsignals berechnet wird. Unter Verwendung von (4) kann für diesen Taktzählerwert ZÄHLERSTAND66(TR) geschrieben werden: ZÄHLERSTAND66(TR) = = ZAHLERSTAND66 + ΔZÄHLERSTAND66 + (D52 + D56 + TX)/TTAKTGEBER (E)
  • Durch Subtrahieren von EW86 und VERSCHIEBUNG von ZÄHLERSTAND66(TR) wird der Wert von D52 + D56 gefunden. Wenn davon ausgegangen wird, dass die Werte von D52 + D56 gleich sind, kann der Wert von D52 gefunden werden gemäß: D52 = ½(ZÄHLERSTAND66(TR) – EW86 – VERSCHIEBUNG)·TTAKTGEBER (F)
  • Unter Verwendung des Ergebnisses aus (3) ist der neue, als VERSCHIEBUNG zum Erzielen der Synchronisation der Taktzähler 66 und 86 zu verwendende Wert gleich dem Schätzwert der Verzögerung D52. Falls es erwünscht ist, den Wert von VERSCHIEBUNG einer Filterung zu unterziehen, kann der neue Wert VERSCHIEBUNG(neu) von VERSCHIEBUNG berechnet werden gemäß: VERSCHIEBUNG(neu) = = VERSCHIEBUNG(alt) + a·(D52 – VERSCHIEBUNG(alt)) (G)
  • Der Wert von a legt die Zeitkonstante der Filteroperation fest. Dieser Wert ist ein Kompromiss zwischen der Fangzeit des Synchronisationssystems und der Unterdrückung von unerwünschtem Zeittaktjitter.
  • Legende der Zeichnungen
  • 1 und 4
    • CLOCK
      :TAKTGEBER
      CALC
      :BERECHN.
      MUX
      :MUX
      ATM
      :ATM
      EX
      :TAKT-RÜCKGEW.
      OSC
      :OSZ
      STM
      :STM
      BUFF
      :PUFFER
      DEMUX
      :DEMUX
      PLL
      :PLL

Claims (7)

  1. Übertragungssystem, das einen ersten Knoten (2) zum Übertragen von Paketen in einem synchronen Rahmen an einen zweiten Knoten (5) umfasst, wobei der synchrone Rahmen synchron zu einem Taktgeber mit einer ersten Frequenz übertragen wird, dadurch gekennzeichnet, dass: der erste Knoten Folgendes umfasst: Zeittaktinformationsübertragungsmittel (12, 6, 8, 10, 16) zum Übertragen eines Taktgeberreferenzwerts an den zweiten Knoten, der sich auf einen Taktgeber mit einer zweiten Frequenz bezieht, zum Synchronisieren der Übertragung der Pakete, und der zweite Knoten Folgendes umfasst: Zeittaktrückgewinnungsmittel (30, 27, 26, 22) zum Rückgewinnen eines Zeittaktsignals, wenn ein festgelegtes Symbol in einem Paket an einer festgelegten Position in dem Rahmen übertragen wird, und Synchronisationsmittel zum Synchronisieren eines lokalen Taktgebers mit dem Taktgeberreferenzwert bei Eingang des Zeittaktsignals.
  2. Übertragungssystem nach Anspruch 1, dadurch gekennzeichnet, dass die Pakete zum Befördern von N Symbolen eingerichtet sind, und dass nach jeweils N Rahmen ein Zeittaktsignal zurückgewonnen wird.
  3. Übertragungssystem nach Anspruch 1, dadurch gekennzeichnet, dass der Taktgeberreferenzwert einem erwarteten Taktgeberwert bei Eingang des nächsten Zeittaktsignals am zweiten Knoten entspricht.
  4. Übertragungssystem nach Anspruch 3, dadurch gekennzeichnet, dass der zweite Knoten Taktgeberinformationsübertragungsmittel zum Übertragen eines von seinem lokalen Taktgeber abgeleiteten Taktgeberreferenzwerts an den ersten Knoten umfasst, und dass der erste Knoten Anpassungsmittel zum Anpassen des Taktgeberreferenzwerts in Abhängigkeit von der von dem zweiten Knoten empfangenen Taktgeberreferenz umfasst.
  5. Knoten (5) zum Empfangen von Paketen in einem synchronen Rahmen, der synchron zu einem Taktgeber mit einer ersten Frequenz übertragen wird, dadurch gekennzeichnet, dass der Knoten Folgendes umfasst: Mittel (20, 30) zum Empfangen eines Taktgeberreferenzwerts, der sich auf einen Taktgeber mit einer zweiten Frequenz bezieht, zum Synchronisieren der Übertragung der Pakete, Zeittaktrückgewinnungsmittel (27, 26, 22) zum Rückgewinnen eines Zeittaktsignals, wenn ein festgelegtes Symbol in einem Paket an einer festgelegten Position in dem Rahmen übertragen wird, und Synchronisationsmittel zum Synchronisieren eines lokalen Taktgebers mit dem empfangenen Taktgeberreferenzwert bei Eingang des Zeittaktsignals.
  6. Knoten nach Anspruch 5, dadurch gekennzeichnet, dass die Pakete zum Befördern von N Symbolen eingerichtet sind, und dass nach jeweils N Rahmen ein Zeittaktsignal zurückgewonnen wird.
  7. Verfahren zum Synchronisieren von mindestens zwei Knoten, wobei das Verfahren das Übertragen von Paketen in einem synchronen Rahmen durch einen ersten Knoten an einen zweiten Knoten umfasst, wobei der synchrone Rahmen synchron zu einem Taktgeber mit einer ersten Frequenz übertragen wird, dadurch gekennzeichnet, dass das Verfahren Folgendes umfasst: Übertragen eines Taktgeberreferenzwerts an den zweiten Knoten, der sich auf einen Taktgeber mit einer zweiten Frequenz bezieht, zum Synchronisieren der Übertragung der Pakete, und im zweiten Knoten Rückgewinnen eines Zeittaktsignals, wenn ein festgelegtes Symbol in einem Paket an einer festgelegten Position in dem Rahmen übertragen wird, und Synchronisieren eines lokalen Taktgebers mit dem Taktgeberreferenzwert bei Eingang des Zeittaktsignals.
DE69833782T 1997-12-16 1998-12-07 Synchronisiation in einem atm über stm nachrichtenübertragungsnetzwerk Expired - Lifetime DE69833782T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP97203959 1997-12-16
EP97203959 1997-12-16
PCT/IB1998/001985 WO1999031833A2 (en) 1997-12-16 1998-12-07 Synchronisation in an atm over stm transmission system

Publications (2)

Publication Number Publication Date
DE69833782D1 DE69833782D1 (de) 2006-05-04
DE69833782T2 true DE69833782T2 (de) 2006-10-19

Family

ID=8229066

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69833782T Expired - Lifetime DE69833782T2 (de) 1997-12-16 1998-12-07 Synchronisiation in einem atm über stm nachrichtenübertragungsnetzwerk

Country Status (5)

Country Link
US (1) US6415325B1 (de)
EP (1) EP0960494B1 (de)
JP (1) JP2001513301A (de)
DE (1) DE69833782T2 (de)
WO (1) WO1999031833A2 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU758059B2 (en) 1999-05-04 2003-03-13 Two Way Media Limited Interactive applications
DE60041470D1 (de) * 1999-05-11 2009-03-19 Canon Kk Verfahren und Vorrichtung zur Synchronisierung zwischen zwei Netzwerken
US6647027B1 (en) * 1999-11-10 2003-11-11 Lsi Logic Corporation Method and apparatus for multi-channel data delay equalization
US7050428B1 (en) * 1999-12-22 2006-05-23 Alcatel Stackplane architecture
US6892172B1 (en) * 2000-02-16 2005-05-10 Raj Kumar Singh Customizable simulation model of an ATM/SONET framer for system level verification and performance characterization
US6697382B1 (en) * 2000-03-07 2004-02-24 Cisco Technology Inc. Distributing and synchronizing a representation of time between components of a packet switching system
DE10153862B4 (de) * 2001-11-02 2004-01-29 Texas Instruments Deutschland Gmbh Verfahren zum Übertragen von Daten zwischen wenigstens zwei über einen seriellen Datenbus miteinander verbundenen Modulen und serielle Schnittstelle zur Durchführung des Verfahrens
US7336662B2 (en) * 2002-10-25 2008-02-26 Alcatel Lucent System and method for implementing GFR service in an access node's ATM switch fabric
US7283532B2 (en) * 2002-10-25 2007-10-16 Alcatel Lucent Hierarchical scheduler architecture for use with an access node
US7236495B2 (en) * 2002-10-25 2007-06-26 Alcatel Lucent Calendar heap system and method for efficient sorting
US8045539B2 (en) * 2002-10-25 2011-10-25 Alcatel Lucent Virtual group connection scheme for ATM architecture in an access node
US7280542B2 (en) * 2002-10-25 2007-10-09 Alcatel Lucent Multicasting system and method for use in an access node's ATM switch fabric
US20040230673A1 (en) * 2003-04-17 2004-11-18 International Business Machines Corporation Virtual counter device tolerant to hardware counter resets
FR2867334B1 (fr) * 2004-03-05 2006-04-28 Thales Sa Procede et dispositif d'echantillonnage de donnees numeriques dans une transmission synchrone, avec maintien de l'integrite binaire
US9277515B2 (en) * 2013-11-04 2016-03-01 Samsung Electronics Co., Ltd Precise time tagging of events over an imprecise link

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0645914A1 (de) * 1993-09-20 1995-03-29 ALCATEL BELL Naamloze Vennootschap Knotenpunkt für Telekommunicationsnetz
NL9302040A (nl) * 1993-11-25 1995-06-16 Nederland Ptt Werkwijze en inrichtingen voor het overdragen van gegevens over een volgens de synchrone digitale hiërarchie (SDH) werkend netwerk.
ES2100797B1 (es) * 1994-04-11 1997-12-01 Telefonica Nacional Espana Co Terminador de red con modo de transferencia asincrono.
US5828670A (en) * 1995-06-06 1998-10-27 Symmetricom, Inc. Distribution of synchronization in a synchronous optical environment
US5862136A (en) * 1995-07-07 1999-01-19 Northern Telecom Limited Telecommunications apparatus and method
US5659539A (en) * 1995-07-14 1997-08-19 Oracle Corporation Method and apparatus for frame accurate access of digital audio-visual information
US5742623A (en) * 1995-08-04 1998-04-21 General Instrument Corporation Of Delaware Error detection and recovery for high rate isochronous data in MPEG-2 data streams
ES2107379B1 (es) * 1995-08-11 1998-07-01 Telefonica Nacional Espana Co Emulador de red de modo de transferencia asincrono.
JPH0993231A (ja) * 1995-09-21 1997-04-04 Fujitsu Ltd 双方向データ伝送方法及び双方向データ伝送システム
JPH09205466A (ja) * 1996-01-29 1997-08-05 Kokusai Electric Co Ltd シンボル判定装置
US6041051A (en) * 1996-06-14 2000-03-21 Lucent Technologies, Inc. Method and apparatus enabling multiple access for multiple services and multiple transmission modes over a broadband communication network utilizing an adaptive digital access protocol
US5760737A (en) * 1996-09-11 1998-06-02 Honeywell Inc. Navigation system with solution separation apparatus for detecting accuracy failures
KR100189204B1 (ko) * 1996-10-14 1999-06-01 김영환 패킷 통신용 티원네트워크에서 대국 루프백 장치
US6076115A (en) * 1997-02-11 2000-06-13 Xaqti Corporation Media access control receiver and network management system
US6393548B1 (en) * 1997-02-14 2002-05-21 Advanced Micro Devices, Inc. Variable 16 or 32 bit PCI interface which supports steering and swapping of data
JPH10255485A (ja) * 1997-03-10 1998-09-25 Kawasaki Steel Corp 連想メモリおよびネットワークフレーム中継器
US5943481A (en) * 1997-05-07 1999-08-24 Advanced Micro Devices, Inc. Computer communication network having a packet processor with subsystems that are variably configured for flexible protocol handling
JP3956064B2 (ja) * 1997-05-29 2007-08-08 カシオ計算機株式会社 通信装置および通信システム

Also Published As

Publication number Publication date
US6415325B1 (en) 2002-07-02
WO1999031833A3 (en) 1999-08-26
EP0960494B1 (de) 2006-03-08
JP2001513301A (ja) 2001-08-28
EP0960494A2 (de) 1999-12-01
WO1999031833A2 (en) 1999-06-24
DE69833782D1 (de) 2006-05-04

Similar Documents

Publication Publication Date Title
DE69833782T2 (de) Synchronisiation in einem atm über stm nachrichtenübertragungsnetzwerk
DE69831473T2 (de) Verfahren und Vorrichtung zum Multiplexen und Demultiplexen digitaler Signalströme
DE69933594T2 (de) Verbesserungen der Zeitsynchronisierung in verteilten Systemen
DE69533579T2 (de) Synchronisierung in einem Datenkommunikationsnetzwerk
DE60036062T2 (de) Halbtransparente Untereinheiten für synchrone Übertragung
CN100550720C (zh) 在分组网上的时钟同步
DE69432921T2 (de) Schnittstelleneinrichtung
DE69113451T2 (de) Digitales datenübertragungssystem.
DE69621725T2 (de) System zur bereitstellung eines vorgegebenen zeitbezugs zwischen eingabe und ausgabe von daten sowie sender und empfänger für ein solches system
EP0429888B1 (de) Verfahren zur Übertragung eines digitalen Breitbandsignals in einer Untersystemeinheitenkette über ein Netz einer Synchron-Digital-Multiplexhierarchie
DE112020006616T5 (de) Systeme und verfahren zum transportieren von client-signalen mit konstanterbitrate über ein datenpaketnetz
DE102007013391A1 (de) Zeitinformationsquelle
DE102007013390A1 (de) Zeitinformationsquelle
DE69224860T2 (de) Zeitsteuerung der SDH-Datenübertragung
DE69132247T2 (de) Phasenverriegelte Schleifenanordnung
WO2000077960A1 (de) Verfahren und vorrichtung zum umwandeln virtuell verketteter datenströme in kontingent verkettete
DE10310102B4 (de) Taktsynchronisation über ein Datenpaketnetz unter Verwendung von SRTS ohne gewöhnlichen Netztakt
DE69322291T2 (de) Verfahren zur bildung einer netzschnittstelle und netzschnittstelle für ein digitales übertragungsnetz
DE19515344A1 (de) Synchrones digitales Übertragungssystem
EP0777351B1 (de) Synchrones digitales Übertragungssystem
DE60208226T2 (de) Verfahren und vorrichtung zur synchronisierung digitaler daten
DE4409383C2 (de) System zum Synchronisieren von einem Realzeit-Zeittakt durch übertragene Realzeit-Information
DE69828768T2 (de) Vorrichtung zur Anfrage von Änderungen bezüglich der Nutzdaten und diese Vorrichtung enthaltende Übertragungsvorrichtung
DE102005008503B3 (de) Verfahren und Netzwerk zur Daten- und Signalübertragung
DE19641112A1 (de) Endweise Taktrückgewinnung für ATM-Netzwerke

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: IPG ELECTRONICS 503 LTD., ST. PETER PORT, GUER, GB

8328 Change in the person/name/address of the agent

Representative=s name: PATENTANWAELTE BRESSEL UND PARTNER, 12489 BERLIN