JPH10255485A - 連想メモリおよびネットワークフレーム中継器 - Google Patents
連想メモリおよびネットワークフレーム中継器Info
- Publication number
- JPH10255485A JPH10255485A JP9054394A JP5439497A JPH10255485A JP H10255485 A JPH10255485 A JP H10255485A JP 9054394 A JP9054394 A JP 9054394A JP 5439497 A JP5439497 A JP 5439497A JP H10255485 A JPH10255485 A JP H10255485A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- search
- word
- cam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/903—Querying
- G06F16/90335—Query processing
- G06F16/90339—Query processing by using parallel associative memories or content-addressable memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/354—Switches specially adapted for specific applications for supporting virtual local area networks [VLAN]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Databases & Information Systems (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer And Data Communications (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】 （修正有）
【課題】ネットワークフレームの中継に必要な処理の高
速化が図られたネットワークフレーム中継器とその高速
化処理に適した連想メモリ（ＣＡＭ）の提供。 【解決手段】送信されてきたネットワークフレームから
抽出されたソースアドレスのアドレスデータと現在の時
間情報とを含む検索データを生成して連想メモリに供給
する検索データ生成手段と、入力された検索データ中の
ソースアドレスのアドレスデータが格納されたワードメ
モリの検索において、検出されたワードメモリの中から
選択された１つのワードメモリに格納された格納データ
のうちの時間情報を、入力された検索データ中の時間情
報と同一の情報に置き換え、あるいは、検索の対象とな
る有効な格納データが格納されているワードメモリを除
く１つ以上のワードメモリの中から選択された１つのワ
ードメモリに、入力された検索データを書き込む検索結
果対応書込手段を備えた連想メモリとを備えた。
速化が図られたネットワークフレーム中継器とその高速
化処理に適した連想メモリ（ＣＡＭ）の提供。 【解決手段】送信されてきたネットワークフレームから
抽出されたソースアドレスのアドレスデータと現在の時
間情報とを含む検索データを生成して連想メモリに供給
する検索データ生成手段と、入力された検索データ中の
ソースアドレスのアドレスデータが格納されたワードメ
モリの検索において、検出されたワードメモリの中から
選択された１つのワードメモリに格納された格納データ
のうちの時間情報を、入力された検索データ中の時間情
報と同一の情報に置き換え、あるいは、検索の対象とな
る有効な格納データが格納されているワードメモリを除
く１つ以上のワードメモリの中から選択された１つのワ
ードメモリに、入力された検索データを書き込む検索結
果対応書込手段を備えた連想メモリとを備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、検索機能を備えた
メモリである連想メモリ、および通信ネットワーク内に
配置され、その通信ネットワークを経由して送受される
ネットワークフレームを中継するネットワークフレーム
中継器に関する。
メモリである連想メモリ、および通信ネットワーク内に
配置され、その通信ネットワークを経由して送受される
ネットワークフレームを中継するネットワークフレーム
中継器に関する。
【０００２】
【従来の技術】従来より、配列された複数のワードメモ
リそれぞれに各格納データ（格納データ）を格納してお
き、検索データを入力し、入力された検索データの全部
もしくは所定の一部のビットパターンと一致するビット
パターンを有する格納データが記憶されたワードメモリ
を検索する連想メモリ（Ａｓｓｏｃｉａｔｉｖｅ Ｍｅ
ｍｏｒｙ，内容アドレス式メモリ；Ｃｏｎｔｅｎｔ Ａ
ｄｄｒｅｓｓａｂｌｅＭｅｍｏｒｙ（ＣＡＭ））が提案
されている。
リそれぞれに各格納データ（格納データ）を格納してお
き、検索データを入力し、入力された検索データの全部
もしくは所定の一部のビットパターンと一致するビット
パターンを有する格納データが記憶されたワードメモリ
を検索する連想メモリ（Ａｓｓｏｃｉａｔｉｖｅ Ｍｅ
ｍｏｒｙ，内容アドレス式メモリ；Ｃｏｎｔｅｎｔ Ａ
ｄｄｒｅｓｓａｂｌｅＭｅｍｏｒｙ（ＣＡＭ））が提案
されている。
【０００３】図３は、連想メモリの一例を表わした回路
ブロック図である。この連想メモリ（ＣＡＭ）１０に
は、図の横方向に並ぶｍビットのメモリセルからなる、
ｍビットを１ワードとする多数のワードメモリ１１＿
１，１１＿２，…，１１＿ｎが、図の縦方向に配列され
ている。またこの連想メモリ１０は、１ワードの検索デ
ータが入力されラッチされる検索データレジスタ１２
と、その検索データレジスタ１２にラッチされた検索デ
ータのうち検索に有効なデータ部分を定める（検索に関
与させないデータ部分にマスクをかける）マスクデータ
がラッチされるマスクデータレジスタ１３が備えられて
おり、検索データレジスタ１２にラッチされた検索デー
タのうち、マスクデータレジスタにラッチされたマスク
データによりマスクがかけられていない、検索データの
全部もしくは所定の一部のビットパターンと、各ワード
メモリ１１＿１，１１＿２，…，１１＿ｎに記憶された
格納データのうち上記ビットパターンに対応する部分の
ビットパターンとの一致（ヒット）不一致（ミスヒッ
ト）が比較され、各ワードメモリ１１＿１，１１＿２，
…，１１＿ｎのそれぞれに対応して備えられた一致線１
４＿１，１４＿２，…，１４＿ｎのうちビットパターン
が一致したワードメモリ１１＿１，１１＿２，…，１１
＿ｎに対応する一致線に論理‘１’のヒットフラグが出
力される。それ以外の一致線は論理‘０’（ミスヒッ
ト）にとどまる。
ブロック図である。この連想メモリ（ＣＡＭ）１０に
は、図の横方向に並ぶｍビットのメモリセルからなる、
ｍビットを１ワードとする多数のワードメモリ１１＿
１，１１＿２，…，１１＿ｎが、図の縦方向に配列され
ている。またこの連想メモリ１０は、１ワードの検索デ
ータが入力されラッチされる検索データレジスタ１２
と、その検索データレジスタ１２にラッチされた検索デ
ータのうち検索に有効なデータ部分を定める（検索に関
与させないデータ部分にマスクをかける）マスクデータ
がラッチされるマスクデータレジスタ１３が備えられて
おり、検索データレジスタ１２にラッチされた検索デー
タのうち、マスクデータレジスタにラッチされたマスク
データによりマスクがかけられていない、検索データの
全部もしくは所定の一部のビットパターンと、各ワード
メモリ１１＿１，１１＿２，…，１１＿ｎに記憶された
格納データのうち上記ビットパターンに対応する部分の
ビットパターンとの一致（ヒット）不一致（ミスヒッ
ト）が比較され、各ワードメモリ１１＿１，１１＿２，
…，１１＿ｎのそれぞれに対応して備えられた一致線１
４＿１，１４＿２，…，１４＿ｎのうちビットパターン
が一致したワードメモリ１１＿１，１１＿２，…，１１
＿ｎに対応する一致線に論理‘１’のヒットフラグが出
力される。それ以外の一致線は論理‘０’（ミスヒッ
ト）にとどまる。
【０００４】このＣＡＭ１０には、各ワードメモリ１１
＿１，１１＿２，…，１１＿ｎに対応して、そのワード
メモリに検索の対象となる有効な検索データが格納され
ているか（論理‘０’）、それともそのワードメモリ
が、有効なデータが格納されていない空き状態にあるか
（論理‘１’）を区別するためのエンプティフラグを格
納するエンプティフラグレジスタ１５＿１，１５＿２，
…，１５＿ｎが備えられており、上記の検索にあたって
は、エンプティフラグレジスタ１５＿１，１５＿２，
…，１５＿ｎに格納されたエンプティフラグが論理
‘０’（有効な検索データが格納されている）の状態に
あるワードメモリのみが検索の対象となる。
＿１，１１＿２，…，１１＿ｎに対応して、そのワード
メモリに検索の対象となる有効な検索データが格納され
ているか（論理‘０’）、それともそのワードメモリ
が、有効なデータが格納されていない空き状態にあるか
（論理‘１’）を区別するためのエンプティフラグを格
納するエンプティフラグレジスタ１５＿１，１５＿２，
…，１５＿ｎが備えられており、上記の検索にあたって
は、エンプティフラグレジスタ１５＿１，１５＿２，
…，１５＿ｎに格納されたエンプティフラグが論理
‘０’（有効な検索データが格納されている）の状態に
あるワードメモリのみが検索の対象となる。
【０００５】各エンプティフラグレジスタ１５＿１，１
５＿２，…，１５＿ｎに格納されたエンプティフラグ
は、プライオリティエンコーダ１７に入力され、このプ
ライオリティエンコーダ１７からは、所定の優先順位づ
けに従って、論理‘１’のエンプティフラグが格納され
たエンプティフラグレジスタ（ここではエンプティフラ
グレジスタ１４＿ｎ−１とエンプティフラグレジスタ１
４＿ｎの２つとする）のうちの優先度の最も高いエンプ
ティフラグレジスタ（ここではエンプティフラグレジス
タ１４＿ｎ−１）に対応するアドレスデータＨＥＡ（Ｈ
ｉｇｈｅｓｔ Ｅｍｐｔｙ Ａｄｄｒｅｓｓ）が出力さ
れる。このアドレスデータＨＥＡは検索とは無関係に常
時出力されている。この連想メモリ１０に新たに検索デ
ータを格納しようとするときは、そのアドレスデータＨ
ＥＡが参照され、空きアドレスにその新たなデータが格
納される。
５＿２，…，１５＿ｎに格納されたエンプティフラグ
は、プライオリティエンコーダ１７に入力され、このプ
ライオリティエンコーダ１７からは、所定の優先順位づ
けに従って、論理‘１’のエンプティフラグが格納され
たエンプティフラグレジスタ（ここではエンプティフラ
グレジスタ１４＿ｎ−１とエンプティフラグレジスタ１
４＿ｎの２つとする）のうちの優先度の最も高いエンプ
ティフラグレジスタ（ここではエンプティフラグレジス
タ１４＿ｎ−１）に対応するアドレスデータＨＥＡ（Ｈ
ｉｇｈｅｓｔ Ｅｍｐｔｙ Ａｄｄｒｅｓｓ）が出力さ
れる。このアドレスデータＨＥＡは検索とは無関係に常
時出力されている。この連想メモリ１０に新たに検索デ
ータを格納しようとするときは、そのアドレスデータＨ
ＥＡが参照され、空きアドレスにその新たなデータが格
納される。
【０００６】なお、検索のときと同様、この連想メモリ
１０にデータを格納するときも、そのデータの格納先が
空きアドレスであるか否かに拘らず、マスクデータレジ
スタ１３に格納されマスクデータが有効に作用し、格納
しようとするデータのうち、マスクデータによりマスク
されていないデータ部分のみ書き換えられ、マスクデー
タによりマスクされたデータ部分は書き換えられずに前
のデータがそのまま保存される。
１０にデータを格納するときも、そのデータの格納先が
空きアドレスであるか否かに拘らず、マスクデータレジ
スタ１３に格納されマスクデータが有効に作用し、格納
しようとするデータのうち、マスクデータによりマスク
されていないデータ部分のみ書き換えられ、マスクデー
タによりマスクされたデータ部分は書き換えられずに前
のデータがそのまま保存される。
【０００７】検索動作に戻って説明を続行する。上述し
た検索により一致線１４＿１，１４＿２，…，１４＿ｎ
に出力された信号は、各ヒットフラグレジスタ１６＿
１，１６＿２，…，１６＿ｎに格納される。ここでは、
一例として、図示のように、各ヒットフラグレジスタ１
６＿１，１６＿２，…，１６＿ｎにそれぞれ‘０’，
‘１’，‘１’，‘０’，…，‘０’，‘０’が格納さ
れたものとする。エンプティフラグレジスタ１５＿１，
１５＿２，…，１５＿ｎのうち対応するワードメモリが
空き状態にあることをあらわす論理‘１’のエンプティ
フラグが格納されたエンプティフラグレジスタに対応す
るフラグレジスタには、無条件に、すなわち、そのワー
ドメモリにたまたま検索データと合致するビットパター
ンが格納されていたとしても、不一致をあらわす論理
‘０’が格納される。
た検索により一致線１４＿１，１４＿２，…，１４＿ｎ
に出力された信号は、各ヒットフラグレジスタ１６＿
１，１６＿２，…，１６＿ｎに格納される。ここでは、
一例として、図示のように、各ヒットフラグレジスタ１
６＿１，１６＿２，…，１６＿ｎにそれぞれ‘０’，
‘１’，‘１’，‘０’，…，‘０’，‘０’が格納さ
れたものとする。エンプティフラグレジスタ１５＿１，
１５＿２，…，１５＿ｎのうち対応するワードメモリが
空き状態にあることをあらわす論理‘１’のエンプティ
フラグが格納されたエンプティフラグレジスタに対応す
るフラグレジスタには、無条件に、すなわち、そのワー
ドメモリにたまたま検索データと合致するビットパター
ンが格納されていたとしても、不一致をあらわす論理
‘０’が格納される。
【０００８】これらのヒットフラグレジスタ１６＿１，
１６＿２，…，１６＿ｎに格納されたヒットフラグは、
エンプティフラグの場合と同様に、プライオリティエン
コーダ１７に入力され、プライオリティエンコーダ１７
からは、所定の優先順位づけに従って、論理‘１’のヒ
ットフラグが格納されたヒットフラグレジスタ（ここで
はヒットフラグレジスタ１６＿２とヒットフラグレジス
タ１６＿３の２つ）のうちの優先度の最も高いヒットフ
ラグレジスタに対応するアドレスデータＨＨＡ（Ｈｉｇ
ｈｅｓｔ Ｈｉｔ Ａｄｄｒｅｓ）が出力される。ここ
では、添字が若いほど優先順位が高いものとし、従って
ヒットフラグレジスタ１６＿２に対応するメモリアドレ
スが出力される。
１６＿２，…，１６＿ｎに格納されたヒットフラグは、
エンプティフラグの場合と同様に、プライオリティエン
コーダ１７に入力され、プライオリティエンコーダ１７
からは、所定の優先順位づけに従って、論理‘１’のヒ
ットフラグが格納されたヒットフラグレジスタ（ここで
はヒットフラグレジスタ１６＿２とヒットフラグレジス
タ１６＿３の２つ）のうちの優先度の最も高いヒットフ
ラグレジスタに対応するアドレスデータＨＨＡ（Ｈｉｇ
ｈｅｓｔ Ｈｉｔ Ａｄｄｒｅｓ）が出力される。ここ
では、添字が若いほど優先順位が高いものとし、従って
ヒットフラグレジスタ１６＿２に対応するメモリアドレ
スが出力される。
【０００９】また、このＣＡＭ１０は通常のＲＡＭと同
様、外部からアドレスを与えて、そのアドレスにデータ
を書き込んだり、そのアドレスからデータを読み出す機
能も備えている。例えば、プライオリティエンコーダ１
７から出力されたアドレスデータＨＨＡをアドレスデコ
ーダ１８にアドレスデータＡＤとして入力すると、アド
レスデコーダ１８ではこの入力されたアドレスデータＡ
Ｄをデコードして、各ワードメモリ１１＿１，１１＿
２，…，１１＿ｎそれぞれに対応して備えられたワード
線１９＿１，１９＿２，…，１９＿ｎのうちの入力され
たアドレスデータＡＤに対応するいずれか１本のワード
線（ここではワード線１９＿２）にアクセス信号（ここ
では論理‘１’の信号）を出力し、アクセス信号の出力
されたワード線１９＿２に対応するワードメモリ１１＿
２に記憶されている格納データが出力レジスタ２０に読
み出される。
様、外部からアドレスを与えて、そのアドレスにデータ
を書き込んだり、そのアドレスからデータを読み出す機
能も備えている。例えば、プライオリティエンコーダ１
７から出力されたアドレスデータＨＨＡをアドレスデコ
ーダ１８にアドレスデータＡＤとして入力すると、アド
レスデコーダ１８ではこの入力されたアドレスデータＡ
Ｄをデコードして、各ワードメモリ１１＿１，１１＿
２，…，１１＿ｎそれぞれに対応して備えられたワード
線１９＿１，１９＿２，…，１９＿ｎのうちの入力され
たアドレスデータＡＤに対応するいずれか１本のワード
線（ここではワード線１９＿２）にアクセス信号（ここ
では論理‘１’の信号）を出力し、アクセス信号の出力
されたワード線１９＿２に対応するワードメモリ１１＿
２に記憶されている格納データが出力レジスタ２０に読
み出される。
【００１０】また、ＣＡＭ１０には、検索によりヒット
したすべてのワードメモリを一括して消去する機能も備
えられている。具体的には、検索によりヒットしたすべ
てのワードメモリに対応するエンプティフラグレジスタ
の内容が論理‘１’（空き状態）に変更される。この機
能は、例えば後述するネットワークフレーム中継器に備
えられた連想メモリに格納されたデータのうち、時間的
に古いデータを一括して消去する場合等に用いられる。
したすべてのワードメモリを一括して消去する機能も備
えられている。具体的には、検索によりヒットしたすべ
てのワードメモリに対応するエンプティフラグレジスタ
の内容が論理‘１’（空き状態）に変更される。この機
能は、例えば後述するネットワークフレーム中継器に備
えられた連想メモリに格納されたデータのうち、時間的
に古いデータを一括して消去する場合等に用いられる。
【００１１】上記のように、ＣＡＭ１０は、検索データ
の全部もしくは所定の一部のデータを用いて多数のワー
ドメモリ１１＿１，１１＿２，…，１１＿ｎに格納され
た格納データを検索し、一致する格納データを有するワ
ードメモリのアドレスＨＨＡを得ることを基本とするメ
モリである。上記のような連想メモリの主要な用途の１
つに、ネットワークフレームの送受信の中継を行なうネ
ットワークフレーム中継器がある。以下、このネットワ
ークフレーム中継器の概要について説明する。
の全部もしくは所定の一部のデータを用いて多数のワー
ドメモリ１１＿１，１１＿２，…，１１＿ｎに格納され
た格納データを検索し、一致する格納データを有するワ
ードメモリのアドレスＨＨＡを得ることを基本とするメ
モリである。上記のような連想メモリの主要な用途の１
つに、ネットワークフレームの送受信の中継を行なうネ
ットワークフレーム中継器がある。以下、このネットワ
ークフレーム中継器の概要について説明する。
【００１２】従来より、ネットワークシステム中に、そ
のネットワーク内で送受信される、情報の塊としてのネ
ットワークフレームの送信を中継する、例えば“ハブ”
等と呼ばれるネットワークフレーム中継器が存在する。
図４は、従来のネットワークフレーム中継器の一構成例
を示す回路ブロック図である。
のネットワーク内で送受信される、情報の塊としてのネ
ットワークフレームの送信を中継する、例えば“ハブ”
等と呼ばれるネットワークフレーム中継器が存在する。
図４は、従来のネットワークフレーム中継器の一構成例
を示す回路ブロック図である。
【００１３】ここに示すネットワークフレーム中継器３
０には、バス３１に接続されたｎ個のポートコントロー
ラ３２＿１，…，３２＿ｎが備えられており、また各ポ
ートコントローラ３２＿１，…，３２＿ｎに対応する各
ポート３３＿１，…，３３＿ｎには、ＬＡＮ３４＿１，
…，３４＿ｎを介して、複数の端末Ａ，Ｂ，…，Ｃ；
…；Ｅ，Ｆ，…，Ｇが接続されている。
０には、バス３１に接続されたｎ個のポートコントロー
ラ３２＿１，…，３２＿ｎが備えられており、また各ポ
ートコントローラ３２＿１，…，３２＿ｎに対応する各
ポート３３＿１，…，３３＿ｎには、ＬＡＮ３４＿１，
…，３４＿ｎを介して、複数の端末Ａ，Ｂ，…，Ｃ；
…；Ｅ，Ｆ，…，Ｇが接続されている。
【００１４】また、バス３１には、ＣＡＭ３５、ＲＡＭ
３６、ＣＰＵ３７、およびパケットメモリ３８が備えら
れている。ＣＡＭ３５は検索機能が付加されたものであ
るため、通常のＲＡＭと比べビット単価が高く、メモリ
容量が比較的小さい。そこで図４に示すネットワークフ
レーム中継器３０ではＣＡＭ３５とＲＡＭ３６が併用さ
れ、検索のために直接に必要なデータのみＣＡＭ３５に
格納しておき、その他の、検索のためには直接には関与
しないデータは、ＲＡＭ３６に格納される。ＣＡＭ３５
の各ワードメモリのアドレスとＲＡＭ３６の各メモリ領
域のアドレスは信号線３９で互いに対応づけられてお
り、ＣＡＭ３５には、各端末のアドレスをあらわすアド
レスデータと、後述するタイムスタンプ情報が格納さ
れ、ＲＡＭ３６には、各端末が接続されたポートのポー
ト番号や、その他、説明は省略するが、ＶＬＡＮ（Ｖｉ
ｒｔｕａｌＬＡＮ；仮想ＬＡＮ）に関するデータや、こ
のネットワークフレーム中継器のハードウェアが参照す
るデータなどが格納されている。
３６、ＣＰＵ３７、およびパケットメモリ３８が備えら
れている。ＣＡＭ３５は検索機能が付加されたものであ
るため、通常のＲＡＭと比べビット単価が高く、メモリ
容量が比較的小さい。そこで図４に示すネットワークフ
レーム中継器３０ではＣＡＭ３５とＲＡＭ３６が併用さ
れ、検索のために直接に必要なデータのみＣＡＭ３５に
格納しておき、その他の、検索のためには直接には関与
しないデータは、ＲＡＭ３６に格納される。ＣＡＭ３５
の各ワードメモリのアドレスとＲＡＭ３６の各メモリ領
域のアドレスは信号線３９で互いに対応づけられてお
り、ＣＡＭ３５には、各端末のアドレスをあらわすアド
レスデータと、後述するタイムスタンプ情報が格納さ
れ、ＲＡＭ３６には、各端末が接続されたポートのポー
ト番号や、その他、説明は省略するが、ＶＬＡＮ（Ｖｉ
ｒｔｕａｌＬＡＮ；仮想ＬＡＮ）に関するデータや、こ
のネットワークフレーム中継器のハードウェアが参照す
るデータなどが格納されている。
【００１５】また、ＣＰＵ３７は、このネットワークフ
レーム中継器の全体の制御を司っており、さらにパケッ
トメモリ３８は、送信されてきたネットワークフレーム
を一時的に蓄えるものである。尚、ネットワークフレー
ム中継器３０には、通常、さらに種々のデバイス等が備
えられているが、ここでの説明には直接は関係しないた
め、それらについての図示および説明は省略する。
レーム中継器の全体の制御を司っており、さらにパケッ
トメモリ３８は、送信されてきたネットワークフレーム
を一時的に蓄えるものである。尚、ネットワークフレー
ム中継器３０には、通常、さらに種々のデバイス等が備
えられているが、ここでの説明には直接は関係しないた
め、それらについての図示および説明は省略する。
【００１６】ここでは、ＬＡＮ３４＿１に接続された端
末Ｂから、ＬＡＮ３４＿ｎに接続された端末Ｅに向け
て、ネットワークフレームの形式を有する、ある情報を
送信するものとする。このとき、ネットワークフレーム
には、そのヘッダ部分に、情報の受信先、すなわち端末
Ｅを示すデスティネーションアドレス、および情報の送
信元、すなわち端末Ｂを示すソースアドレスが記録され
ている。
末Ｂから、ＬＡＮ３４＿ｎに接続された端末Ｅに向け
て、ネットワークフレームの形式を有する、ある情報を
送信するものとする。このとき、ネットワークフレーム
には、そのヘッダ部分に、情報の受信先、すなわち端末
Ｅを示すデスティネーションアドレス、および情報の送
信元、すなわち端末Ｂを示すソースアドレスが記録され
ている。
【００１７】端末Ｂからポート３３＿１を経由して送信
されてきたネットワークフレームは、ポートコントロー
ラ３２ １を経由し、バス３１を経由して、一旦パケッ
トメモリ３７に蓄積される。ＣＰＵ３７は、そのネット
ワークフレームの中のヘッダの部分からデータ転送先
（ここでの例では端末Ｅ）をあらわすデスティネーショ
ンアドレスを抽出してＣＡＭ３５に送る。ＣＡＭ３５に
は、このネットワークシステムを構成する各端末Ａ，
Ｂ，…，Ｃ；…；Ｅ，Ｆ，…，Ｇのアドレスを表わすア
ドレスデータが記憶されており、一方、ＲＡＭ３７に
は、それら各端末Ａ，Ｂ，…，Ｃ；…；Ｅ，Ｆ，…，Ｇ
がどのポート３３＿１，３３＿ｎを経由した先に接続さ
れているかを示すポート番号が格納されている。ＣＡＭ
３５には、デスティネーションアドレスをあらわすアド
レスデータが入力され、そのアドレスデータと同一のア
ドレスデータが格納されているＣＡＭ３５のワードメモ
リのアドレスＨＨＡが出力される。それを受けて、ＲＡ
Ｍ３６の、アドレスＨＨＡに対応するアドレスから、そ
のデスティネーションアドレスが示す端末の接続先を示
すポート番号が読み出される。この読み出されたポート
番号により、ＣＰＵ３６は、今回のネットワークフレー
ムはポート３３＿ｎから送信すべきネットワークフレー
ムであることを認識する。
されてきたネットワークフレームは、ポートコントロー
ラ３２ １を経由し、バス３１を経由して、一旦パケッ
トメモリ３７に蓄積される。ＣＰＵ３７は、そのネット
ワークフレームの中のヘッダの部分からデータ転送先
（ここでの例では端末Ｅ）をあらわすデスティネーショ
ンアドレスを抽出してＣＡＭ３５に送る。ＣＡＭ３５に
は、このネットワークシステムを構成する各端末Ａ，
Ｂ，…，Ｃ；…；Ｅ，Ｆ，…，Ｇのアドレスを表わすア
ドレスデータが記憶されており、一方、ＲＡＭ３７に
は、それら各端末Ａ，Ｂ，…，Ｃ；…；Ｅ，Ｆ，…，Ｇ
がどのポート３３＿１，３３＿ｎを経由した先に接続さ
れているかを示すポート番号が格納されている。ＣＡＭ
３５には、デスティネーションアドレスをあらわすアド
レスデータが入力され、そのアドレスデータと同一のア
ドレスデータが格納されているＣＡＭ３５のワードメモ
リのアドレスＨＨＡが出力される。それを受けて、ＲＡ
Ｍ３６の、アドレスＨＨＡに対応するアドレスから、そ
のデスティネーションアドレスが示す端末の接続先を示
すポート番号が読み出される。この読み出されたポート
番号により、ＣＰＵ３６は、今回のネットワークフレー
ムはポート３３＿ｎから送信すべきネットワークフレー
ムであることを認識する。
【００１８】このようにしてＲＡＭ３６からポート番号
が読み出されると、それに引き続いて、ネットワークフ
レームが、パケットメモリ２８からバス３１を経由して
ポートコントローラ３２＿ｎに入力され、ポート３３＿
ｎを経由し、さらにＬＡＮ３４＿ｎを経由して端末Ｅに
送られる。このように、ネットワークフレーム中継器で
は、アドレスの高速検索用として連想メモリ（ＣＡＭ）
が有効に利用されている。
が読み出されると、それに引き続いて、ネットワークフ
レームが、パケットメモリ２８からバス３１を経由して
ポートコントローラ３２＿ｎに入力され、ポート３３＿
ｎを経由し、さらにＬＡＮ３４＿ｎを経由して端末Ｅに
送られる。このように、ネットワークフレーム中継器で
は、アドレスの高速検索用として連想メモリ（ＣＡＭ）
が有効に利用されている。
【００１９】図５は、図４に示すネットワークフレーム
中継器３０に備えられたＣＡＭ１５に格納された格納デ
ータを示した図、図６は、タイムスタンプ情報の説明図
である。各ワードメモリには、各端末のアドレスをあら
わすアドレスデータと、タイムスタンプ情報が格納され
ている。
中継器３０に備えられたＣＡＭ１５に格納された格納デ
ータを示した図、図６は、タイムスタンプ情報の説明図
である。各ワードメモリには、各端末のアドレスをあら
わすアドレスデータと、タイムスタンプ情報が格納され
ている。
【００２０】上述したように、ネットワークフレームか
ら抽出したデスティネーションアドレスで検索を行な
い、その検索により得られたアドレスＨＨＡに対応した
ＲＡＭのアドレスからそのネットワークフレームを送出
すべきポート番号を知ることができるが、各ワードメモ
リには、各端末のアドレスをあらわすアドレスデータの
ほか、各タイムスタンプ情報も格納されている。以下、
このタイムスタンプ情報について説明する。
ら抽出したデスティネーションアドレスで検索を行な
い、その検索により得られたアドレスＨＨＡに対応した
ＲＡＭのアドレスからそのネットワークフレームを送出
すべきポート番号を知ることができるが、各ワードメモ
リには、各端末のアドレスをあらわすアドレスデータの
ほか、各タイムスタンプ情報も格納されている。以下、
このタイムスタンプ情報について説明する。
【００２１】ここでは、図６に示すように、所定の時間
間隔を１つのタイムスロットとし、時間の経過に従っ
て、ｐ個のタイムスロットのうちのいずれか１つのタイ
ムスロットに循環的に移り変わるものとし、これらｐ個
のタイムスロットを互いに区別する情報、例えばタイム
スロットの番号１，２，…，ｐをタイムスタンプ情報と
称する。
間隔を１つのタイムスロットとし、時間の経過に従っ
て、ｐ個のタイムスロットのうちのいずれか１つのタイ
ムスロットに循環的に移り変わるものとし、これらｐ個
のタイムスロットを互いに区別する情報、例えばタイム
スロットの番号１，２，…，ｐをタイムスタンプ情報と
称する。
【００２２】ネットワークフレームから抽出したソース
アドレスで、ＣＡＭ１５の検索を行ない、そのソースア
ドレスと同一のアドレスが検出されたときは、そのワー
ドメモリのタイムスタンプ情報が現時点のタイムスロッ
トをあらわすタイムスタンプ情報に書き換えられる。ま
た、検索を行なった結果そのソースアドレスと同一のア
ドレスが検出されなかったときは、空きアドレス（空き
状態のワードメモリ）に、そのソースアドレスと、さら
に現時点のタイムスロットをあらわすタイムスタンプ情
報とからなるデータが書き込まれる。これとともに、Ｒ
ＡＭ３６には、そのソースアドレスを持ったネットワー
クフレームが送信されてきたポートのポート番号が書き
込まれる。また、ＣＡＭ３５では、１つのタイムスロッ
トを規定する時間間隔ごとに現時点のタイムスロットよ
りも１つ前のタイムスロットのタイムスタンプ情報で検
索が行なわれ、そのタイムスタンプ情報と同一のタイム
スタンプ情報が検出されたワードメモリのデータが一括
して消去される。すなわち、具体的には、前述したよう
に、そのワードメモリに対応するエンプティフラグレジ
スタの内容が空き状態をあらわす内容に書き換えられ
る。長期間通信に参加していない端末のアドレス情報を
消去することによってＣＡＭ１５内に空きアドレスを確
保し、新たなデータの格納を可能にするためである。
アドレスで、ＣＡＭ１５の検索を行ない、そのソースア
ドレスと同一のアドレスが検出されたときは、そのワー
ドメモリのタイムスタンプ情報が現時点のタイムスロッ
トをあらわすタイムスタンプ情報に書き換えられる。ま
た、検索を行なった結果そのソースアドレスと同一のア
ドレスが検出されなかったときは、空きアドレス（空き
状態のワードメモリ）に、そのソースアドレスと、さら
に現時点のタイムスロットをあらわすタイムスタンプ情
報とからなるデータが書き込まれる。これとともに、Ｒ
ＡＭ３６には、そのソースアドレスを持ったネットワー
クフレームが送信されてきたポートのポート番号が書き
込まれる。また、ＣＡＭ３５では、１つのタイムスロッ
トを規定する時間間隔ごとに現時点のタイムスロットよ
りも１つ前のタイムスロットのタイムスタンプ情報で検
索が行なわれ、そのタイムスタンプ情報と同一のタイム
スタンプ情報が検出されたワードメモリのデータが一括
して消去される。すなわち、具体的には、前述したよう
に、そのワードメモリに対応するエンプティフラグレジ
スタの内容が空き状態をあらわす内容に書き換えられ
る。長期間通信に参加していない端末のアドレス情報を
消去することによってＣＡＭ１５内に空きアドレスを確
保し、新たなデータの格納を可能にするためである。
【００２３】
【発明が解決しようとする課題】以上のように構成され
たネットワークフレーム中継器では、以下のような動作
が実行される。図７は、図４に示すネットワークフレー
ム中継器内部における動作の手順を示すフローチャー
ト、図８は、その手順を示すタイミングチャートであ
る。
たネットワークフレーム中継器では、以下のような動作
が実行される。図７は、図４に示すネットワークフレー
ム中継器内部における動作の手順を示すフローチャー
ト、図８は、その手順を示すタイミングチャートであ
る。
【００２４】あるポートからネットワークフレームが入
力されると、先ず、そのネットワークフレームから送信
先をあらわすデスティネーションアドレス（ＤＡ）が切
り出されてそのＤＡで検索が行なわれ（ステップａ）、
そのＤＡと同一のアドレスが格納されたワードメモリの
アドレスＨＨＡが出力される（ステップｂ）。ＤＡによ
る検索をここではＳＲＣＨ＿ＤＡと略記する。ＳＲＣＨ
＿ＤＡにより得られたアドレスＨＨＡはＲＡＭ３６に入
力され、そのネットワークフレームを受信すべき端末が
接続されたポートのポート番号が読み出される。
力されると、先ず、そのネットワークフレームから送信
先をあらわすデスティネーションアドレス（ＤＡ）が切
り出されてそのＤＡで検索が行なわれ（ステップａ）、
そのＤＡと同一のアドレスが格納されたワードメモリの
アドレスＨＨＡが出力される（ステップｂ）。ＤＡによ
る検索をここではＳＲＣＨ＿ＤＡと略記する。ＳＲＣＨ
＿ＤＡにより得られたアドレスＨＨＡはＲＡＭ３６に入
力され、そのネットワークフレームを受信すべき端末が
接続されたポートのポート番号が読み出される。
【００２５】ＣＡＭ３５では、ＳＲＣＨ＿ＤＡの検索結
果であるアドレスＨＨＡが出力されると、続けて、その
ネットワークフレームから切り出された、発信元をあら
わすソースアドレス（ＳＡ）で検索が行なわれ（ステッ
プｃ）、その検索結果を得（ステップｄ）、その検索結
果に基づいて、ＣＡＭ内にその検索に用いたソースアド
レスと同一のアドレスが既に格納されているか否か（ヒ
ットしたか否か）判定される（ステップｄ）。この判定
は、図４に示す構成では、ＣＰＵ３６で行なわれること
になる。ソースアドレスによる検索を、ここではＳＲＣ
Ｈ＿ＳＡと略記する。その判定の結果、ヒットした場
合、そのヒットしたアドレス（ＨＨＡ）を取得し、その
アドレスＨＨＡのタイムスタンプ情報が現時点のタイム
スロットのタイムスタンプ情報に書き換えられる（ステ
ップｆ−１）。アドレスＨＨＡのタイムスタンプ情報の
書き換えを、ここではＳＴＭＰ＿ＨＨＡと略記する。こ
のタイムスタンプ情報の書き換えは、現時点でそのソー
スアドレスをもつ端末が通信に参加したことをもって、
そのソースアドレスに関する情報がＣＡＭから消去され
るタイミングを後に延ばすためである。
果であるアドレスＨＨＡが出力されると、続けて、その
ネットワークフレームから切り出された、発信元をあら
わすソースアドレス（ＳＡ）で検索が行なわれ（ステッ
プｃ）、その検索結果を得（ステップｄ）、その検索結
果に基づいて、ＣＡＭ内にその検索に用いたソースアド
レスと同一のアドレスが既に格納されているか否か（ヒ
ットしたか否か）判定される（ステップｄ）。この判定
は、図４に示す構成では、ＣＰＵ３６で行なわれること
になる。ソースアドレスによる検索を、ここではＳＲＣ
Ｈ＿ＳＡと略記する。その判定の結果、ヒットした場
合、そのヒットしたアドレス（ＨＨＡ）を取得し、その
アドレスＨＨＡのタイムスタンプ情報が現時点のタイム
スロットのタイムスタンプ情報に書き換えられる（ステ
ップｆ−１）。アドレスＨＨＡのタイムスタンプ情報の
書き換えを、ここではＳＴＭＰ＿ＨＨＡと略記する。こ
のタイムスタンプ情報の書き換えは、現時点でそのソー
スアドレスをもつ端末が通信に参加したことをもって、
そのソースアドレスに関する情報がＣＡＭから消去され
るタイミングを後に延ばすためである。
【００２６】一方、ステップ（ｄ）においてミスヒット
であった（検索に用いたソースアドレスと同一のアドレ
スがＣＡＭ内に格納されていなかった）と判定される
と、最優先の空きアドレス（ＨＥＡ）が取得され、その
ＳＡと、現時点のタイムスロットのタイムスタンプ情報
とからなる検索データ（図５参照）がアドレスＨＥＡに
格納され次回の検索に備えられる（ステップｆ−２）。
ここでは、アドレスＨＥＡへの検索データの格納を、Ｓ
ＴＲ＿ＨＥＡと略記する。また、このＳＴＲ＿ＨＥＡと
ともに、ＲＡＭ３６には、そのソースアドレスを含むネ
ットワークフレームを受信したポートのポート番号が格
納される。
であった（検索に用いたソースアドレスと同一のアドレ
スがＣＡＭ内に格納されていなかった）と判定される
と、最優先の空きアドレス（ＨＥＡ）が取得され、その
ＳＡと、現時点のタイムスロットのタイムスタンプ情報
とからなる検索データ（図５参照）がアドレスＨＥＡに
格納され次回の検索に備えられる（ステップｆ−２）。
ここでは、アドレスＨＥＡへの検索データの格納を、Ｓ
ＴＲ＿ＨＥＡと略記する。また、このＳＴＲ＿ＨＥＡと
ともに、ＲＡＭ３６には、そのソースアドレスを含むネ
ットワークフレームを受信したポートのポート番号が格
納される。
【００２７】ここで、ネットワークフレームの中継を高
速に行なうためには、図７、図８を参照して説明した一
連の処理を如何に高速に行なうか、換言すれば、図８に
示す１サイクルに要する時間を如何に短縮するかが問題
となる。この問題の１つの解決方法として、ステップ
（ｅ）の判定をＣＰＵではなく専用のシーケンサで実行
したり、以下に説明するように一連の処理をパイプライ
ン化することが行なわれている。
速に行なうためには、図７、図８を参照して説明した一
連の処理を如何に高速に行なうか、換言すれば、図８に
示す１サイクルに要する時間を如何に短縮するかが問題
となる。この問題の１つの解決方法として、ステップ
（ｅ）の判定をＣＰＵではなく専用のシーケンサで実行
したり、以下に説明するように一連の処理をパイプライ
ン化することが行なわれている。
【００２８】図９は、パイプライン化したときのネット
ワークフレーム中継器の処理の流れを示すタイミングチ
ャートである。パイプライン化により、ＣＡＭには、Ｓ
ＲＣＨ＿ＤＡのオペレーションに引き続いてＳＲＣＨ＿
ＳＡのオペレーションを入力することができるが、検索
結果を取り出すまでに要する時間ＤはＣＡＭ自体の検索
速度による制限を受けるため、パイプライン化によって
は短縮されず、ＳＡの検索結果を得た後にＣＰＵもしく
は専用のシーケンサで判定を行なって次の操作であるＳ
ＴＭＰ＿ＨＨＡないしＳＴＲ＿ＨＥＡを決定するための
オーバーヘッドタイムが一連のサイクルの中で大きなも
のとなり、処理の一層の高速化を図る上で問題となって
きている。
ワークフレーム中継器の処理の流れを示すタイミングチ
ャートである。パイプライン化により、ＣＡＭには、Ｓ
ＲＣＨ＿ＤＡのオペレーションに引き続いてＳＲＣＨ＿
ＳＡのオペレーションを入力することができるが、検索
結果を取り出すまでに要する時間ＤはＣＡＭ自体の検索
速度による制限を受けるため、パイプライン化によって
は短縮されず、ＳＡの検索結果を得た後にＣＰＵもしく
は専用のシーケンサで判定を行なって次の操作であるＳ
ＴＭＰ＿ＨＨＡないしＳＴＲ＿ＨＥＡを決定するための
オーバーヘッドタイムが一連のサイクルの中で大きなも
のとなり、処理の一層の高速化を図る上で問題となって
きている。
【００２９】本発明は、上記事情に鑑み、ネットワーク
フレーム中継器に必要な一連の処理の一層の高速化が図
られたネットワークフレーム中継器およびその高速化処
理の実現に適した連想メモリ（ＣＡＭ）を提供すること
を目的とする。
フレーム中継器に必要な一連の処理の一層の高速化が図
られたネットワークフレーム中継器およびその高速化処
理の実現に適した連想メモリ（ＣＡＭ）を提供すること
を目的とする。
【００３０】
【課題を解決するための手段】上記目的を達成する本発
明の連想メモリは、複数の格納データそれぞれを書換え
自在に格納しておく複数のワードメモリと、これら複数
のワードメモリそれぞれに対応して備えられた、対応す
るワードメモリに検索の対象となる有効な格納データが
格納されているか否かをあらわす情報を格納しておくレ
ジスタとを有し、検索データが入力され、入力された検
索データから抽出された所定の第１のデータ部分に対応
するデータ部分を有する格納データが格納されたワード
メモリを検索する連想メモリにおいて、上記第１のデー
タ部分に対応するデータ部分を有する格納データが格納
されたワードメモリの検索において１つ以上のワードメ
モリが検出されたか否かに応じて、それぞれ、検出され
たワードメモリの中から選択された１つのワードメモリ
に格納された格納データのうちの、入力された検索デー
タのうちから抽出された、上記第１のデータ部分とは異
なる第２のデータ部分に対応するデータ部分を、その第
２のデータ部分と同一の情報に書き換え、あるいは、検
索の対象となる有効な格納データが格納されているワー
ドメモリを除く１つ以上のワードメモリの中から選択さ
れた１つのワードメモリに、入力された検索データを書
き込む検索結果対応書込手段を備えたことを特徴とす
る。
明の連想メモリは、複数の格納データそれぞれを書換え
自在に格納しておく複数のワードメモリと、これら複数
のワードメモリそれぞれに対応して備えられた、対応す
るワードメモリに検索の対象となる有効な格納データが
格納されているか否かをあらわす情報を格納しておくレ
ジスタとを有し、検索データが入力され、入力された検
索データから抽出された所定の第１のデータ部分に対応
するデータ部分を有する格納データが格納されたワード
メモリを検索する連想メモリにおいて、上記第１のデー
タ部分に対応するデータ部分を有する格納データが格納
されたワードメモリの検索において１つ以上のワードメ
モリが検出されたか否かに応じて、それぞれ、検出され
たワードメモリの中から選択された１つのワードメモリ
に格納された格納データのうちの、入力された検索デー
タのうちから抽出された、上記第１のデータ部分とは異
なる第２のデータ部分に対応するデータ部分を、その第
２のデータ部分と同一の情報に書き換え、あるいは、検
索の対象となる有効な格納データが格納されているワー
ドメモリを除く１つ以上のワードメモリの中から選択さ
れた１つのワードメモリに、入力された検索データを書
き込む検索結果対応書込手段を備えたことを特徴とす
る。
【００３１】ここで、上記本発明の連想メモリにおい
て、上記検索結果対応書込手段が、外部から入力され
る、この検索結果対応書込手段の動作を指示する指令に
応答して動作するものであることが好ましい。また、上
記目的を達成する本発明のネットワークフレーム中継器
は、各アドレスが付された複数の通信端末が接続された
通信ネットワーク内に配置され、発信元通信端末のアド
レスであるソースアドレスを含む情報の塊であるネット
ワークフレームの送受信を中継するネットワークフレー
ム中継器において、通信端末のアドレスと、そのアドレ
スが最近にアクセスされた時間をあらわす時間情報とを
含む格納データを、それぞれ書換え自在に格納しておく
複数のワードメモリと、これら複数のワードメモリそれ
ぞれに対応して備えられた、対応するワードメモリに検
索の対象となる有効な格納データが格納されているか否
かを表わす情報を格納しておくレジスタとを有し、通信
端末のアドレスをあらわすアドレスデータと現在の時間
をあらわす時間情報とを含む検索データが入力され、入
力された検索データのうちのアドレスデータに対応する
アドレスデータを含む格納データが格納されたワードメ
モリを検索する連想メモリと、送信されてきたネットワ
ークフレームからソースアドレスを抽出し、抽出された
ソースアドレスをあらわすアドレスデータと現在の時間
をあらわす時間情報とを含む検索データを生成して連想
メモリに供給する検索データ生成手段とを備え、上記連
想メモリが、入力された検索データ中のアドレスデータ
に対応するアドレスデータを含む格納データが格納され
たワードメモリの検索において１つ以上のワードメモリ
が検出されたか否かに応じて、それぞれ、検出されたワ
ードメモリの中から選択された１つのワードメモリに格
納された格納データのうちの時間情報を、入力された検
索データ中の時間情報と同一の情報に置き換え、あるい
は、検索の対象となる有効な格納データが格納されてい
るワードメモリを除く１つ以上のワードメモリの中から
選択された１つのワードメモリに、入力された検索デー
タを書き込む検索結果対応書込手段を備えたものである
ことを特徴とする。
て、上記検索結果対応書込手段が、外部から入力され
る、この検索結果対応書込手段の動作を指示する指令に
応答して動作するものであることが好ましい。また、上
記目的を達成する本発明のネットワークフレーム中継器
は、各アドレスが付された複数の通信端末が接続された
通信ネットワーク内に配置され、発信元通信端末のアド
レスであるソースアドレスを含む情報の塊であるネット
ワークフレームの送受信を中継するネットワークフレー
ム中継器において、通信端末のアドレスと、そのアドレ
スが最近にアクセスされた時間をあらわす時間情報とを
含む格納データを、それぞれ書換え自在に格納しておく
複数のワードメモリと、これら複数のワードメモリそれ
ぞれに対応して備えられた、対応するワードメモリに検
索の対象となる有効な格納データが格納されているか否
かを表わす情報を格納しておくレジスタとを有し、通信
端末のアドレスをあらわすアドレスデータと現在の時間
をあらわす時間情報とを含む検索データが入力され、入
力された検索データのうちのアドレスデータに対応する
アドレスデータを含む格納データが格納されたワードメ
モリを検索する連想メモリと、送信されてきたネットワ
ークフレームからソースアドレスを抽出し、抽出された
ソースアドレスをあらわすアドレスデータと現在の時間
をあらわす時間情報とを含む検索データを生成して連想
メモリに供給する検索データ生成手段とを備え、上記連
想メモリが、入力された検索データ中のアドレスデータ
に対応するアドレスデータを含む格納データが格納され
たワードメモリの検索において１つ以上のワードメモリ
が検出されたか否かに応じて、それぞれ、検出されたワ
ードメモリの中から選択された１つのワードメモリに格
納された格納データのうちの時間情報を、入力された検
索データ中の時間情報と同一の情報に置き換え、あるい
は、検索の対象となる有効な格納データが格納されてい
るワードメモリを除く１つ以上のワードメモリの中から
選択された１つのワードメモリに、入力された検索デー
タを書き込む検索結果対応書込手段を備えたものである
ことを特徴とする。
【００３２】ここで、上記本発明のネットワークフレー
ム中継器が、所定の時間間隔を１つのタイムスロットと
し循環的に繰り返す複数のタイムスロットを互いに区別
するタイムスタンプ情報を、上記時間情報として用いる
ものであることが好ましい。本発明の連想メモリ（ＣＡ
Ｍ）は入力された検索データのうちの第１のデータ部分
による検索結果に応じて、ヒットしたときは、そのヒッ
トしたアドレスＨＨＡの、検索データのうちの第２のデ
ータ部分に相当するデータ部分をその第２のデータ部分
と同一の情報に書き換え、ミスヒットであったときは、
その検索データを空きアドレスＨＥＡに書き込むもので
あるため、この連想メモリをネットワークフレーム中継
器に採用し、第１のデータ部分をアドレスデータ、第２
のデータ部分をタイムスタンプ情報に対応づけることに
より、ＣＡＭの外部でのソースアドレスの検索結果の判
定は不要となり、一連の処理を極めて高速化することが
でき、ネットワークフレームの、一層高速な中継が可能
となる。
ム中継器が、所定の時間間隔を１つのタイムスロットと
し循環的に繰り返す複数のタイムスロットを互いに区別
するタイムスタンプ情報を、上記時間情報として用いる
ものであることが好ましい。本発明の連想メモリ（ＣＡ
Ｍ）は入力された検索データのうちの第１のデータ部分
による検索結果に応じて、ヒットしたときは、そのヒッ
トしたアドレスＨＨＡの、検索データのうちの第２のデ
ータ部分に相当するデータ部分をその第２のデータ部分
と同一の情報に書き換え、ミスヒットであったときは、
その検索データを空きアドレスＨＥＡに書き込むもので
あるため、この連想メモリをネットワークフレーム中継
器に採用し、第１のデータ部分をアドレスデータ、第２
のデータ部分をタイムスタンプ情報に対応づけることに
より、ＣＡＭの外部でのソースアドレスの検索結果の判
定は不要となり、一連の処理を極めて高速化することが
でき、ネットワークフレームの、一層高速な中継が可能
となる。
【００３３】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は、本発明のネットワークフレーム中継
器の一実施形態でのタイミングチャートである。ここで
はパイプライン処理が行なわれており、ＳＲＣＨ＿Ｄ
Ａ、ＳＲＣＨ＿ＳＡに引き続いてＳＴＲ＿ＡＵＴが入力
される。
説明する。図１は、本発明のネットワークフレーム中継
器の一実施形態でのタイミングチャートである。ここで
はパイプライン処理が行なわれており、ＳＲＣＨ＿Ｄ
Ａ、ＳＲＣＨ＿ＳＡに引き続いてＳＴＲ＿ＡＵＴが入力
される。
【００３４】このＳＴＲ＿ＡＵＴは、直前の検索ＳＲＣ
Ｈ＿ＳＡの検索結果に応じて、ヒットのときはアドレス
ＨＨＡに現時刻のタイムスタンプ情報を格納し、ミスヒ
ットのときはアドレスＨＥＡに検索データそのもの（ソ
ースアドレス＋タイムスタンプ情報）を格納することを
指示するオペレーション（命令）である。ＣＡＭ自体に
このＳＴＲ＿ＡＵＴのオペレーション（命令）を追加し
たことにより、ＳＡの検索結果の出力を待ってＣＡＭ外
部で判定を行なうという処理が不要となり、一連の処理
が極めて高速化される。
Ｈ＿ＳＡの検索結果に応じて、ヒットのときはアドレス
ＨＨＡに現時刻のタイムスタンプ情報を格納し、ミスヒ
ットのときはアドレスＨＥＡに検索データそのもの（ソ
ースアドレス＋タイムスタンプ情報）を格納することを
指示するオペレーション（命令）である。ＣＡＭ自体に
このＳＴＲ＿ＡＵＴのオペレーション（命令）を追加し
たことにより、ＳＡの検索結果の出力を待ってＣＡＭ外
部で判定を行なうという処理が不要となり、一連の処理
が極めて高速化される。
【００３５】図２は、ＳＴＲ＿ＡＵＴの機能を持ったＣ
ＡＭの構成を示すブロック図である。尚、ＣＡＭ全体に
ついては、図３を参照して既に説明したため、ここでは
ＳＴＲ＿ＡＵＴの機能に必要な部分を中心に図示および
説明を行なう。ここには、多数のワードメモリ等が備え
られたＣＡＭコア１１０が備えられており、このＣＡＭ
コア１１０に入力データＩＮ＿ＤＡＴＡとして検索デー
タを与え、検索スタート信号Ｓ＿ＳＴＡＲＴを入力する
と、検索が行なわれる。この検索にあたっては、マスク
データレジスタ群１３０では、外部から入力されたコマ
ンドＣＯＭＭＡＮＤに応じたマスクデータレジスタが選
択され、その選択されたマスクデータレジスタに格納さ
れたマスクデータにより、入力された検索データの一部
にマスクがかけられた上で検索が行なわれる。ここでは
コマンドＣＯＭＭＡＮＤは、ＳＴＡＭＰ＿ＨＨＡ、ＳＴ
Ｒ＿ＨＥＡ、およびＳＴＲ＿ＡＵＴの３種類が存在す
る。また、コマンドＣＯＭＭＡＮＤにはそれら３種類の
いずれのコマンドも入力されていないことをあらわす状
態も存在する。したがってこのコマンドＣＯＭＭＡＮＤ
には、合計４つの状態が存在し、２ビットであらわされ
る。コマンドの有無をあらわすコマンドイグジスト信号
ＣＯＭＭＡＮＤ＿ＥＸＳＴは、上記の３種類のコマンド
のうちのいずれかのコマンドが入力されていないか、そ
れともそれら３種類のコマンドのいずれもが入力されて
いないかをあらわす信号であり、このＣＯＭＭＡＮＤ＿
ＥＸＩＴ信号は第１のセレクタ１４１に入力される。
ＡＭの構成を示すブロック図である。尚、ＣＡＭ全体に
ついては、図３を参照して既に説明したため、ここでは
ＳＴＲ＿ＡＵＴの機能に必要な部分を中心に図示および
説明を行なう。ここには、多数のワードメモリ等が備え
られたＣＡＭコア１１０が備えられており、このＣＡＭ
コア１１０に入力データＩＮ＿ＤＡＴＡとして検索デー
タを与え、検索スタート信号Ｓ＿ＳＴＡＲＴを入力する
と、検索が行なわれる。この検索にあたっては、マスク
データレジスタ群１３０では、外部から入力されたコマ
ンドＣＯＭＭＡＮＤに応じたマスクデータレジスタが選
択され、その選択されたマスクデータレジスタに格納さ
れたマスクデータにより、入力された検索データの一部
にマスクがかけられた上で検索が行なわれる。ここでは
コマンドＣＯＭＭＡＮＤは、ＳＴＡＭＰ＿ＨＨＡ、ＳＴ
Ｒ＿ＨＥＡ、およびＳＴＲ＿ＡＵＴの３種類が存在す
る。また、コマンドＣＯＭＭＡＮＤにはそれら３種類の
いずれのコマンドも入力されていないことをあらわす状
態も存在する。したがってこのコマンドＣＯＭＭＡＮＤ
には、合計４つの状態が存在し、２ビットであらわされ
る。コマンドの有無をあらわすコマンドイグジスト信号
ＣＯＭＭＡＮＤ＿ＥＸＳＴは、上記の３種類のコマンド
のうちのいずれかのコマンドが入力されていないか、そ
れともそれら３種類のコマンドのいずれもが入力されて
いないかをあらわす信号であり、このＣＯＭＭＡＮＤ＿
ＥＸＩＴ信号は第１のセレクタ１４１に入力される。
【００３６】このＣＡＭは、通常のＲＡＭと同様に、こ
のＣＡＭに外部からアドレスＡＤＤＲＥＳＳを与え、さ
らに書込信号Ｗを与えることによりそのアドレスに入力
データＩＮ＿ＤＡＴＡを格納したり、あるいは外部から
アドレスＡＤＤＲＥＳＳを与え、読出信号Ｒ＿を与える
ことにより、そのアドレスに格納されたデータを出力デ
ータＯＵＴ＿ＤＡＴＡとして取り出す機能を有してお
り、第１のセレクタ１４１は、ＣＯＭＭＡＮＤ＿ＥＸＩ
Ｔ信号に応じて、上述した３種類のコマンドのうちのい
ずれのコマンドも入力されていないときには外部から与
えられたアドレスＡＤＤＲＥＳＳを選択してＣＡＭコア
１１０に入力し、いずれかのコマンドが入力されている
ときには、第２のセレクタ１４２で選択されたＨＨＡも
しくはＨＥＡと選択してＣＡＭコア１１０に入力する。
のＣＡＭに外部からアドレスＡＤＤＲＥＳＳを与え、さ
らに書込信号Ｗを与えることによりそのアドレスに入力
データＩＮ＿ＤＡＴＡを格納したり、あるいは外部から
アドレスＡＤＤＲＥＳＳを与え、読出信号Ｒ＿を与える
ことにより、そのアドレスに格納されたデータを出力デ
ータＯＵＴ＿ＤＡＴＡとして取り出す機能を有してお
り、第１のセレクタ１４１は、ＣＯＭＭＡＮＤ＿ＥＸＩ
Ｔ信号に応じて、上述した３種類のコマンドのうちのい
ずれのコマンドも入力されていないときには外部から与
えられたアドレスＡＤＤＲＥＳＳを選択してＣＡＭコア
１１０に入力し、いずれかのコマンドが入力されている
ときには、第２のセレクタ１４２で選択されたＨＨＡも
しくはＨＥＡと選択してＣＡＭコア１１０に入力する。
【００３７】ＣＡＭコア１１０に、入力データＩＮ＿Ｄ
ＡＴＡとして検索データが入力され、検索スタート信号
Ｓ＿ＳＴＡＲＴがＣＡＭコア１１０に入力されると、Ｃ
ＡＭコア１１０内ではその検索データの、マスクデータ
によりマスクされていない第１のデータ部分による検索
が行なわれ、その検索の結果ヒットすると、ＣＡＭコア
１１０からＨＨＡが出力され、かつヒット／ミスヒット
をあらわすヒット信号ＨＩＴ＿が出力される。このＨＨ
Ａは、ＣＡＭの外部に出力されるとともに、第１の制御
信号ＣＴＬ１により、第１のラッチ回路１４３にラッチ
される。ヒット信号ＨＩＴ＿は、外部に出力されるとと
もに、マスクデータレジスタ群１３０にも入力され、マ
スクデータレジスタの切り換えにも寄与している。マス
クデータレジスタの切換えについては後述する。
ＡＴＡとして検索データが入力され、検索スタート信号
Ｓ＿ＳＴＡＲＴがＣＡＭコア１１０に入力されると、Ｃ
ＡＭコア１１０内ではその検索データの、マスクデータ
によりマスクされていない第１のデータ部分による検索
が行なわれ、その検索の結果ヒットすると、ＣＡＭコア
１１０からＨＨＡが出力され、かつヒット／ミスヒット
をあらわすヒット信号ＨＩＴ＿が出力される。このＨＨ
Ａは、ＣＡＭの外部に出力されるとともに、第１の制御
信号ＣＴＬ１により、第１のラッチ回路１４３にラッチ
される。ヒット信号ＨＩＴ＿は、外部に出力されるとと
もに、マスクデータレジスタ群１３０にも入力され、マ
スクデータレジスタの切り換えにも寄与している。マス
クデータレジスタの切換えについては後述する。
【００３８】また、ＣＡＭコア１１０からは空きアドレ
スＨＥＡが出力されており、このＨＥＡは、ＣＡＭの外
部に出力されるとともに、第２の制御信号ＣＴＬ２によ
り第２のラッチ回路１４４にラッチされる。第１のラッ
チ回路１４３にラッチされたＨＨＡおよび第２のラッチ
回路１４４にラッチされたＨＥＡはいずれも第２のセレ
クタ１４２に入力され、それらＨＨＡとＨＥＡとのうち
のいずれか一方が選択されて第１のセレクタ１４１に入
力される。
スＨＥＡが出力されており、このＨＥＡは、ＣＡＭの外
部に出力されるとともに、第２の制御信号ＣＴＬ２によ
り第２のラッチ回路１４４にラッチされる。第１のラッ
チ回路１４３にラッチされたＨＨＡおよび第２のラッチ
回路１４４にラッチされたＨＥＡはいずれも第２のセレ
クタ１４２に入力され、それらＨＨＡとＨＥＡとのうち
のいずれか一方が選択されて第１のセレクタ１４１に入
力される。
【００３９】第２のセレクタ１４２では、以下の表１に
示す選択が行なわれる。
示す選択が行なわれる。
【００４０】
【表１】
【００４１】すなわちＣＯＭＭＡＮＤがＳＴＲ＿ＡＵＴ
のときは、第１のセレクタ１４２からは、検索によりヒ
ットがあった（ＨＩＴ＿が論理‘０’）かミスヒットで
あった（ＨＩＴ＿が論理‘１’）かに応じて、それぞ
れ、ＨＨＡ、ＨＥＡが選択される。また、ＣＯＭＭＡＮ
ＤがＳＴＭＰ＿ＨＨＡのときは、ＨＩＴ＿のいかんにか
かわらずＨＨＡが選択され、ＣＯＭＭＡＮＤがＳＴＲ＿
ＨＥＡのときは、ＨＩＴ＿のいかんにかかわらずＨＥＡ
が選択される。
のときは、第１のセレクタ１４２からは、検索によりヒ
ットがあった（ＨＩＴ＿が論理‘０’）かミスヒットで
あった（ＨＩＴ＿が論理‘１’）かに応じて、それぞ
れ、ＨＨＡ、ＨＥＡが選択される。また、ＣＯＭＭＡＮ
ＤがＳＴＭＰ＿ＨＨＡのときは、ＨＩＴ＿のいかんにか
かわらずＨＨＡが選択され、ＣＯＭＭＡＮＤがＳＴＲ＿
ＨＥＡのときは、ＨＩＴ＿のいかんにかかわらずＨＥＡ
が選択される。
【００４２】ＣＯＭＭＡＮＤが‘１１’のときは、ＳＴ
Ｒ＿ＡＵＴ，ＳＴＭＰ＿ＨＨＡ，ＳＴＲ＿ＨＥＡのいず
れのコマンドも入力されていないことを意味し、そのと
きは、第１のセレクタ１４１は外部から入力されるアド
レスＡＤＤＲＥＳＳを選択する状態となり、第２のセレ
クタ１４２の状態は問題とはならない。マスクデータレ
ジスタ群１３０にも、第２のセレクタ１４２と同様、Ｃ
ＯＭＭＡＮＤとＨＩＴ＿が入力され、ＣＯＭＭＡＮＤが
‘１１’のときは、マスクデータレジスタ群１３０で
は、入力される検索データのうち、図５に示すアドレス
データ（第１のデータ部分）以外のデータ部分にマスク
をかけるマスクデータを格納したマスクデータレジスタ
が選択され、第２のセレクタ１４２でＨＨＡが選択され
る条件（ＣＯＭＭＡＮＤがＳＴＲ＿ＡＵＴかつＨＩＴ＿
が論理‘０’、あるいは、ＣＯＭＭＡＮＤがＳＴＭＰ＿
ＨＨＡ）のときは、図５に示すタイムスタンプ情報（第
２のデータ部分）以外のデータ部分にマスクをかけるマ
スクデータを格納したマスクデータレジスタが選択さ
れ、第２のセレクタ１４２でＨＥＡが選択される条件
（ＣＯＭＭＡＮＤがＳＴＲ＿ＡＵＴかつＨＩＴ＿が論理
‘１’、あるいは、ＣＯＭＭＡＮＤがＳＴＲ＿ＨＥＡ）
のときは、入力データＩＮ＿ＤＡＴＡのいずれのデータ
部分にもマスクをかけないマスクデータを格納したマス
クデータレジスタが選択される。
Ｒ＿ＡＵＴ，ＳＴＭＰ＿ＨＨＡ，ＳＴＲ＿ＨＥＡのいず
れのコマンドも入力されていないことを意味し、そのと
きは、第１のセレクタ１４１は外部から入力されるアド
レスＡＤＤＲＥＳＳを選択する状態となり、第２のセレ
クタ１４２の状態は問題とはならない。マスクデータレ
ジスタ群１３０にも、第２のセレクタ１４２と同様、Ｃ
ＯＭＭＡＮＤとＨＩＴ＿が入力され、ＣＯＭＭＡＮＤが
‘１１’のときは、マスクデータレジスタ群１３０で
は、入力される検索データのうち、図５に示すアドレス
データ（第１のデータ部分）以外のデータ部分にマスク
をかけるマスクデータを格納したマスクデータレジスタ
が選択され、第２のセレクタ１４２でＨＨＡが選択され
る条件（ＣＯＭＭＡＮＤがＳＴＲ＿ＡＵＴかつＨＩＴ＿
が論理‘０’、あるいは、ＣＯＭＭＡＮＤがＳＴＭＰ＿
ＨＨＡ）のときは、図５に示すタイムスタンプ情報（第
２のデータ部分）以外のデータ部分にマスクをかけるマ
スクデータを格納したマスクデータレジスタが選択さ
れ、第２のセレクタ１４２でＨＥＡが選択される条件
（ＣＯＭＭＡＮＤがＳＴＲ＿ＡＵＴかつＨＩＴ＿が論理
‘１’、あるいは、ＣＯＭＭＡＮＤがＳＴＲ＿ＨＥＡ）
のときは、入力データＩＮ＿ＤＡＴＡのいずれのデータ
部分にもマスクをかけないマスクデータを格納したマス
クデータレジスタが選択される。
【００４３】次に、図２に示すＣＡＭの、図１に示すタ
イムスケージュールに従う動作について説明する。この
ＣＡＭを備えたネットワークフレーム中継器に送信され
てきたネットワークフレームからデスティネーションア
ドレスＤＡが切り出されてそのＤＡを含む検索データが
生成され、マスクデータレジスタ群１３０では、その検
索データの中からＤＡのみを検索対象とするマスクデー
タが選択されて、検索が行なわれる（ステップａ）。こ
のＣＡＭではパイプライン処理が行なわれており、ＣＡ
Ｍには、ステップａのＳＲＣＨ＿ＤＡの処理に続き、ネ
ットワークフレームから切り出されたソースアドレスＳ
Ａと現時刻のタイムスロットのタイムスタンプ情報とか
らなる検索データが入力される。マスクデータレジスタ
群１３０では、その検索データの中からＳＡのみを検索
の有効部分とするマスクデータが選択されて検索が行な
われる（ステップｃ）。
イムスケージュールに従う動作について説明する。この
ＣＡＭを備えたネットワークフレーム中継器に送信され
てきたネットワークフレームからデスティネーションア
ドレスＤＡが切り出されてそのＤＡを含む検索データが
生成され、マスクデータレジスタ群１３０では、その検
索データの中からＤＡのみを検索対象とするマスクデー
タが選択されて、検索が行なわれる（ステップａ）。こ
のＣＡＭではパイプライン処理が行なわれており、ＣＡ
Ｍには、ステップａのＳＲＣＨ＿ＤＡの処理に続き、ネ
ットワークフレームから切り出されたソースアドレスＳ
Ａと現時刻のタイムスロットのタイムスタンプ情報とか
らなる検索データが入力される。マスクデータレジスタ
群１３０では、その検索データの中からＳＡのみを検索
の有効部分とするマスクデータが選択されて検索が行な
われる（ステップｃ）。
【００４４】ＣＡＭには、そのＳＲＣＨ＿ＳＡに続いて
ＳＴＲ＿ＡＵＴが入力される。具体的には、図２に示す
ＣＯＭＭＡＮＤが、ＳＴＲ＿ＡＵＴをあらわす‘００’
に設定され、さらに、第１のセレクタ１４１により、第
２のセレクタ１４２から出力されたＨＨＡもしくはＨＥ
Ａが選択されるように、ＣＯＭＭＡＮＤ＿ＥＸＳＴが設
定される。
ＳＴＲ＿ＡＵＴが入力される。具体的には、図２に示す
ＣＯＭＭＡＮＤが、ＳＴＲ＿ＡＵＴをあらわす‘００’
に設定され、さらに、第１のセレクタ１４１により、第
２のセレクタ１４２から出力されたＨＨＡもしくはＨＥ
Ａが選択されるように、ＣＯＭＭＡＮＤ＿ＥＸＳＴが設
定される。
【００４５】ＣＡＭ内では、ＳＲＣＨ＿ＤＡに応じて、
ＤＡと同一のアドレスが格納されたアドレスがＨＨＡと
して出力されて第１のラッチ回路１４３にラッチされ、
ＣＡＭ外部に出力される。このＨＨＡは、前述したよう
に、ＲＡＭ３６（図４参照）に入力されポート番号の読
み出し用として用いられる。次いで、ＣＡＭ内では、Ｓ
ＲＣＨ＿ＳＡに応じて、ヒット（ＨＩＴ＿＝‘０’）で
あればＨＨＡが出力されて第１のラッチ回路１４３にラ
ッチされる。また、第２のラッチ回路１１４にはヒット
であるかミスヒットであるかにかかわらずＨＥＡがラッ
チされる。第２のセレクタ１４２は、表１のように動作
し、ここではＳＴＲ＿ＡＵＴ＝‘００’が入力されてい
るため、ＨＩＴ＿＝‘０’であれば、すなわちＳＡと同
一のアドレスが検出されたときは、第１のラッチ回路１
４３にラッチされたＨＨＡが選択されて第１のセレクタ
１４１に入力され、さらに第１のセレクタ１４１を通過
してＣＡＭコアに入力される。また、これと同時に、マ
スクデータレジスタ群では、ソースアドレスとタイムス
タンプ情報とからなる検索データのうちタイムスタンプ
情報のみを有効とするマスクデータが検索され、さらに
書込信号Ｗを入力することにより、ＣＡＭコアのアドレ
スＨＨＡのタイムスタンプ情報が現時刻のタイムスロッ
トのタイムスタンプ情報に書き換えられる。
ＤＡと同一のアドレスが格納されたアドレスがＨＨＡと
して出力されて第１のラッチ回路１４３にラッチされ、
ＣＡＭ外部に出力される。このＨＨＡは、前述したよう
に、ＲＡＭ３６（図４参照）に入力されポート番号の読
み出し用として用いられる。次いで、ＣＡＭ内では、Ｓ
ＲＣＨ＿ＳＡに応じて、ヒット（ＨＩＴ＿＝‘０’）で
あればＨＨＡが出力されて第１のラッチ回路１４３にラ
ッチされる。また、第２のラッチ回路１１４にはヒット
であるかミスヒットであるかにかかわらずＨＥＡがラッ
チされる。第２のセレクタ１４２は、表１のように動作
し、ここではＳＴＲ＿ＡＵＴ＝‘００’が入力されてい
るため、ＨＩＴ＿＝‘０’であれば、すなわちＳＡと同
一のアドレスが検出されたときは、第１のラッチ回路１
４３にラッチされたＨＨＡが選択されて第１のセレクタ
１４１に入力され、さらに第１のセレクタ１４１を通過
してＣＡＭコアに入力される。また、これと同時に、マ
スクデータレジスタ群では、ソースアドレスとタイムス
タンプ情報とからなる検索データのうちタイムスタンプ
情報のみを有効とするマスクデータが検索され、さらに
書込信号Ｗを入力することにより、ＣＡＭコアのアドレ
スＨＨＡのタイムスタンプ情報が現時刻のタイムスロッ
トのタイムスタンプ情報に書き換えられる。
【００４６】また、ＳＡによる検索において、ＨＩＴ＿
＝‘１’、すなわちＳＡと同一のアドレスが検出さなか
ったときは、第２のセレクタ１４２ではＨＥＡが選択さ
れ、そのＨＥＡが第１のセレクタ１４１を経由してＣＡ
Ｍコア１１０に入力される。またこれと同時に、マスク
データレジスタ群１３０では、ソースアドレスとタイム
スタンプ情報とからなる検索データの全ビットを有効と
するマスクデータが選択され、さらに書込信号Ｗを入力
することにより、ＣＡＭコアのアドレスＨＥＡに、その
ソースアドレスと現時刻のタイムスロットのタイムスタ
ンプ情報が書き込まれる。
＝‘１’、すなわちＳＡと同一のアドレスが検出さなか
ったときは、第２のセレクタ１４２ではＨＥＡが選択さ
れ、そのＨＥＡが第１のセレクタ１４１を経由してＣＡ
Ｍコア１１０に入力される。またこれと同時に、マスク
データレジスタ群１３０では、ソースアドレスとタイム
スタンプ情報とからなる検索データの全ビットを有効と
するマスクデータが選択され、さらに書込信号Ｗを入力
することにより、ＣＡＭコアのアドレスＨＥＡに、その
ソースアドレスと現時刻のタイムスロットのタイムスタ
ンプ情報が書き込まれる。
【００４７】このように、本実施形態では、ＣＡＭに、
ＳＴＲ＿ＡＵＴの動作、すなわち検索結果に応じて、Ｈ
ＨＡのタイムスタンプ情報を更新し、あるいはＨＥＡに
ソースアドレスとタイムスタンプ情報とを書き込む処理
を搭載したため、従来のようにＣＡＭの外部、例えばＣ
ＰＵでＳＡによる検索でヒットしたかミスヒットであっ
たか判定してからＳＴＭＰ＿ＨＨＡないしＳＴＲ＿ＨＥ
Ａの動作に移行する場合と比べ、一連の動作が極めて高
速化され、ネットワークフレームの高速中継が可能とな
る。
ＳＴＲ＿ＡＵＴの動作、すなわち検索結果に応じて、Ｈ
ＨＡのタイムスタンプ情報を更新し、あるいはＨＥＡに
ソースアドレスとタイムスタンプ情報とを書き込む処理
を搭載したため、従来のようにＣＡＭの外部、例えばＣ
ＰＵでＳＡによる検索でヒットしたかミスヒットであっ
たか判定してからＳＴＭＰ＿ＨＨＡないしＳＴＲ＿ＨＥ
Ａの動作に移行する場合と比べ、一連の動作が極めて高
速化され、ネットワークフレームの高速中継が可能とな
る。
【００４８】尚、図２に示す実施形態には、ＳＴＭＰ＿
ＨＨＡ，ＳＴＲ＿ＨＥＡのコマンドも用意されており、
従来と同じ動作、すなわち、ＳＡによる検索結果である
ＨＩＴ＿を外部で判定し、ＨＩＴ＿＝‘０’（ヒット）
のときはＣＯＭＭＡＮＤをＳＴＭＰ＿ＨＨＡ（‘０
１’）にして第２のセレクタ１４２でＨＨＡを選択し、
かつマスクデータレジスタ群１３０でタイムスタンプ情
報のみ有効なデータとしてＨＨＡのタイムスタンプ情報
を書き換え、一方、ＨＩＴ＿＝‘１’（ミスヒット）の
ときはＣＯＭＭＡＮＤをＳＴＲ＿ＨＥＡ（‘１０’）に
して第２のセレクタ１４２でＨＥＡを選択し、かつマス
クデータレジスタ群１３０でＳＡとタイムスタンプ情報
との双方、すなわち検索データ全体を有効なデータとし
てそのデータをＨＥＡに書き込むこともできる。すなわ
ち、この図２に示すＣＡＭは、従来方式のネットワーク
フレーム中継器にもそのまま適合する。
ＨＨＡ，ＳＴＲ＿ＨＥＡのコマンドも用意されており、
従来と同じ動作、すなわち、ＳＡによる検索結果である
ＨＩＴ＿を外部で判定し、ＨＩＴ＿＝‘０’（ヒット）
のときはＣＯＭＭＡＮＤをＳＴＭＰ＿ＨＨＡ（‘０
１’）にして第２のセレクタ１４２でＨＨＡを選択し、
かつマスクデータレジスタ群１３０でタイムスタンプ情
報のみ有効なデータとしてＨＨＡのタイムスタンプ情報
を書き換え、一方、ＨＩＴ＿＝‘１’（ミスヒット）の
ときはＣＯＭＭＡＮＤをＳＴＲ＿ＨＥＡ（‘１０’）に
して第２のセレクタ１４２でＨＥＡを選択し、かつマス
クデータレジスタ群１３０でＳＡとタイムスタンプ情報
との双方、すなわち検索データ全体を有効なデータとし
てそのデータをＨＥＡに書き込むこともできる。すなわ
ち、この図２に示すＣＡＭは、従来方式のネットワーク
フレーム中継器にもそのまま適合する。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
ネットワークフレームの一層高速な中継を行なうことが
できる。
ネットワークフレームの一層高速な中継を行なうことが
できる。
【図１】本発明のネットワークフレーム中継器の一実施
形態でのタイミングチャートである。
形態でのタイミングチャートである。
【図２】ＳＴＲ＿ＡＵＴの機能を持ったＣＡＭの構成を
示すブロック図である。
示すブロック図である。
【図３】連想メモリの一例を表わした回路ブロック図で
ある。
ある。
【図４】従来のネットワークフレーム中継器の一構成例
を示す回路ブロック図である。
を示す回路ブロック図である。
【図５】図４に示すネットワークフレーム中継器に備え
られたＣＡＭに格納された格納データを示した図であ
る。
られたＣＡＭに格納された格納データを示した図であ
る。
【図６】タイムスタンプ情報の説明図である。
【図７】図４に示すネットワークフレーム中継器内部に
おける動作の手順を示すフローチャートである。
おける動作の手順を示すフローチャートである。
【図８】図７にフローチャートに示す手順をあらわすタ
イミングチャートである。
イミングチャートである。
【図９】パイプライン化したときのネットワークフレー
ム中継器の処理の流れを示すタイミングチャートであ
る。
ム中継器の処理の流れを示すタイミングチャートであ
る。
１０ 連想メモリ １１＿１，１１＿２，…，１１＿ｎ ワードメモリ １２ 検索データレジスタ １３ マスクデータレジスタ １４＿１，１４＿２，…，１４＿ｎ 一致線 １５＿１，１５＿２，…，１５＿ｎ エンプティフラグ
レジスタ １６＿１，１６＿２，…，１６＿ｎ ヒットフラグレジ
スタ １７ プライオリティエンコーダ １８ アドレスデコーダ ３０ ネットワークフレーム中継器 ３１ バス ３２＿１，…，３２＿ｎ ポートコントローラ ３３＿１，…，３３＿ｎ ポート ３４＿１，…，３４＿ｎ ＬＡＮ ３５ 連想メモリ ３６ ＲＡＭ ３７ ＣＰＵ ３８ パケットメモリ １１０ ＣＡＭコア １３０ マスクデータレジスタ群 １４１ 第１のセレクタ １４２ 第２のセレクタ １４３ 第１のラッチ回路 １４４ 第２のラッチ回路
レジスタ １６＿１，１６＿２，…，１６＿ｎ ヒットフラグレジ
スタ １７ プライオリティエンコーダ １８ アドレスデコーダ ３０ ネットワークフレーム中継器 ３１ バス ３２＿１，…，３２＿ｎ ポートコントローラ ３３＿１，…，３３＿ｎ ポート ３４＿１，…，３４＿ｎ ＬＡＮ ３５ 連想メモリ ３６ ＲＡＭ ３７ ＣＰＵ ３８ パケットメモリ １１０ ＣＡＭコア １３０ マスクデータレジスタ群 １４１ 第１のセレクタ １４２ 第２のセレクタ １４３ 第１のラッチ回路 １４４ 第２のラッチ回路
Claims (4)
- 【請求項１】 複数の格納データそれぞれを書換え自在
に格納しておく複数のワードメモリと、これら複数のワ
ードメモリそれぞれに対応して備えられた、対応するワ
ードメモリに検索の対象となる有効な格納データが格納
されているか否かをあらわす情報を格納しておくレジス
タとを有し、検索データが入力され、入力された検索デ
ータから抽出された所定の第１のデータ部分に対応する
データ部分を有する格納データが格納されたワードメモ
リを検索する連想メモリにおいて、 前記第１のデータ部分に対応するデータ部分を有する格
納データが格納されたワードメモリの検索において１つ
以上のワードメモリが検出されたか否かに応じて、それ
ぞれ、検出されたワードメモリの中から選択された１つ
のワードメモリに格納された格納データのうちの、入力
された検索データのうちから抽出された、前記第１のデ
ータ部分とは異なる第２のデータ部分に対応するデータ
部分を、該第２のデータ部分と同一の情報に書き換え、
あるいは、検索の対象となる有効な格納データが格納さ
れているワードメモリを除く１つ以上のワードメモリの
中から選択された１つのワードメモリに、入力された検
索データを書き込む検索結果対応書込手段を備えたこと
を特徴とする連想メモリ。 - 【請求項２】 前記検索結果対応書込手段が、外部から
入力される、該検索結果対応書込手段の動作を指示する
指令に応答して動作するものであることを特徴とする請
求項１記載の連想メモリ。 - 【請求項３】 各アドレスが付された複数の通信端末が
接続された通信ネットワーク内に配置され、発信元通信
端末のアドレスであるソースアドレスを含む情報の塊で
あるネットワークフレームの送受信を中継するネットワ
ークフレーム中継器において、 通信端末のアドレスと、該アドレスが最近にアクセスさ
れた時間をあらわす時間情報とを含む格納データを、そ
れぞれ書換え自在に格納しておく複数のワードメモリ
と、これら複数のワードメモリそれぞれに対応して備え
られた、対応するワードメモリに検索の対象となる有効
な格納データが格納されているか否かを表わす情報を格
納しておくレジスタとを有し、通信端末のアドレスをあ
らわすアドレスデータと現在の時間をあらわす時間情報
とを含む検索データが入力され、入力された検索データ
のうちのアドレスデータに対応するアドレスデータを含
む格納データが格納されたワードメモリを検索する連想
メモリと、 送信されてきたネットワークフレームからソースアドレ
スを抽出し、抽出されたソースアドレスをあらわすアド
レスデータと現在の時間をあらわす時間情報とを含む検
索データを生成して前記連想メモリに供給する検索デー
タ生成手段とを備え、 前記連想メモリが、入力された検索データ中のアドレス
データに対応するアドレスデータを含む格納データが格
納されたワードメモリの検索において１つ以上のワード
メモリが検出されたか否かに応じて、それぞれ、検出さ
れたワードメモリの中から選択された１つのワードメモ
リに格納された格納データのうちの時間情報を、入力さ
れた検索データ中の時間情報と同一の情報に置き換え、
あるいは、検索の対象となる有効な格納データが格納さ
れているワードメモリを除く１つ以上のワードメモリの
中から選択された１つのワードメモリに、入力された検
索データを書き込む検索結果対応書込手段を備えたもの
であることを特徴とするネットワークフレーム中継器。 - 【請求項４】 前記ネットワークフレーム中継器が、所
定の時間間隔を１つのタイムスロットとし循環的に繰り
返す複数のタイムスロットを互いに区別するタイムスタ
ンプ情報を、前記時間情報として用いるものであること
を特徴とするネットワークフレーム中継器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9054394A JPH10255485A (ja) | 1997-03-10 | 1997-03-10 | 連想メモリおよびネットワークフレーム中継器 |
| US09/037,710 US6070223A (en) | 1997-03-10 | 1998-03-10 | Associative memory device and network frame switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9054394A JPH10255485A (ja) | 1997-03-10 | 1997-03-10 | 連想メモリおよびネットワークフレーム中継器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10255485A true JPH10255485A (ja) | 1998-09-25 |
Family
ID=12969475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9054394A Pending JPH10255485A (ja) | 1997-03-10 | 1997-03-10 | 連想メモリおよびネットワークフレーム中継器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6070223A (ja) |
| JP (1) | JPH10255485A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0960494B1 (en) * | 1997-12-16 | 2006-03-08 | Koninklijke Philips Electronics N.V. | Synchronisation in an atm over stm transmission system |
| US6597690B1 (en) * | 1999-01-22 | 2003-07-22 | Intel Corporation | Method and apparatus employing associative memories to implement limited switching |
| US6570887B2 (en) | 1999-01-22 | 2003-05-27 | Intel Corporation | Method and apparatus employing associative memories to implement message passing |
| JP3484093B2 (ja) * | 1999-02-01 | 2004-01-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 連想メモリ |
| CA2321466C (en) * | 2000-09-29 | 2006-06-06 | Mosaid Technologies Incorporated | Priority encoder circuit and method |
| US6956756B2 (en) * | 2001-04-25 | 2005-10-18 | Terminus Technology Limited | Associative memory, method for searching the same, network device, and network system |
| US7114026B1 (en) * | 2002-06-17 | 2006-09-26 | Sandeep Khanna | CAM device having multiple index generators |
| JP3807379B2 (ja) * | 2003-02-21 | 2006-08-09 | ソニー株式会社 | パターン検出回路 |
| JP3938091B2 (ja) * | 2003-04-22 | 2007-06-27 | ソニー株式会社 | 検索装置および方法、記録媒体、並びにプログラム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4969088A (en) * | 1988-04-26 | 1990-11-06 | International Business Machines Corporation | Hardware mechanism for automatically detecting hot-spot references and diverting same from memory traffic in a multiprocessor computer system |
| EP0463874A2 (en) * | 1990-06-29 | 1992-01-02 | Digital Equipment Corporation | Cache arrangement for file system in digital data processing system |
| EP0594196B1 (en) * | 1992-10-22 | 1999-03-31 | Cabletron Systems, Inc. | Address lookup in packet data communications link, using hashing and content-addressable memory |
| US5649110A (en) * | 1994-11-07 | 1997-07-15 | Ben-Nun; Michael | Traffic shaping system with virtual circuit table time stamps for asynchronous transfer mode networks |
| US5751993A (en) * | 1995-09-05 | 1998-05-12 | Emc Corporation | Cache management system |
-
1997
- 1997-03-10 JP JP9054394A patent/JPH10255485A/ja active Pending
-
1998
- 1998-03-10 US US09/037,710 patent/US6070223A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6070223A (en) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100370937B1 (ko) | 입력패킷의 다이제스트 정보를 사용하는 고속 및 적응형패킷처리장치 및 방법 | |
| US7694077B2 (en) | Multi-port integrated cache | |
| US7302519B2 (en) | Distributed content addressable memory | |
| JP3935880B2 (ja) | ネットワーク・プロセッサおよびコンピュータ・システム用ハイブリッド・サーチ・メモリ | |
| US6272596B1 (en) | Data processor | |
| US6490279B1 (en) | Fast data base research and learning apparatus | |
| JPH09307581A (ja) | ブリッジ装置 | |
| JP2005513895A5 (ja) | ||
| JPH02153428A (ja) | キャッシュ装置と命令読出し装置 | |
| WO1997030395A1 (fr) | Memoire a acces multiples et processeur de donnees procurant l'acces a cette memoire | |
| US7082499B2 (en) | External memory control device regularly reading ahead data from external memory for storage in cache memory, and data driven type information processing apparatus including the same | |
| JP2002051072A (ja) | パケット処理装置 | |
| US7606967B2 (en) | Frame transfer method and apparatus | |
| JPH0744545B2 (ja) | Ａｔｍセル分解／組立てシステム | |
| JPH10255485A (ja) | 連想メモリおよびネットワークフレーム中継器 | |
| JP2000196672A (ja) | ネットワ―ク間中継装置 | |
| US4975872A (en) | Dual port memory device with tag bit marking | |
| US20050078704A1 (en) | Method and apparatus for translating data packets from one network protocol to another | |
| US5125097A (en) | Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path | |
| US5117499A (en) | Data flow type processing apparatus having external and cache memories for fetching paired executing instruction when mishit occurs | |
| JP2002050184A (ja) | 連想メモリ | |
| US6961337B2 (en) | Interleaved processing system for processing frames within a network router | |
| US6532534B1 (en) | Information processing apparatus provided with branch history with plurality of designation ways | |
| US20050015552A1 (en) | System for supporting unlimited consecutive data stores into a cache memory | |
| EP0326164B1 (en) | Parallel computer comprised of processor elements having a local memory and an enhanced data transfer mechanism |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061010 |