DE19537361A1 - Verfahren und Vorrichtung zur empfangsseitigen Taktrückgewinnung für Digitalsignale mit konstanter Bitrate - Google Patents
Verfahren und Vorrichtung zur empfangsseitigen Taktrückgewinnung für Digitalsignale mit konstanter BitrateInfo
- Publication number
- DE19537361A1 DE19537361A1 DE1995137361 DE19537361A DE19537361A1 DE 19537361 A1 DE19537361 A1 DE 19537361A1 DE 1995137361 DE1995137361 DE 1995137361 DE 19537361 A DE19537361 A DE 19537361A DE 19537361 A1 DE19537361 A1 DE 19537361A1
- Authority
- DE
- Germany
- Prior art keywords
- level
- offset
- bit rate
- fifo memory
- constant bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000011084 recovery Methods 0.000 title claims description 5
- 238000004364 calculation method Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 abstract 1
- 230000033228 biological regulation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung betrifft ein Verfahren der im Oberbegriff des
Patentanspruchs 1 und eine Vorrichtung der im Oberbegriff
des Patentanspruchs 2 näher bezeichneten Art. Derartige
Verfahren und Vorrichtungen zur Taktrückgewinnung eines
Signals konstanter Bitrate, welches über ein ATM-Netz
übertragen worden ist, sind z. B. aus DE-Anm. 19509 484.0
bekannt.
Bei dem bekannten Verfahren zur adaptiven Taktrückgewinnung
besteht das Problem, die Schreibtaktfrequenz f₁, mit der
die Daten auf der Sendeseite gesendet werden und die sowohl
von der vorgesehenen Taktfrequenz fSoll abweichen als auch
eine zeitliche Drift aufweisen kann, auf der Empfangsseite
aus in Paketform ankommenden Daten zurückzugewinnen. Dazu
werden die Daten empfangsseitig in einen FIFO geschrieben,
bis dieser halb gefüllt ist, und werden dann mit der
Lesetaktfrequenz f₂ ausgelesen. Diese Lesetaktfrequenz f₂
muß im Toleranzbereich des Oszillators auf der Sendeseite
liegen, stimmt jedoch im allgemeinen nicht mit der
Schreibtaktfrequenz f₁ überein, insbesondere dann nicht,
wenn f₁ einer zeitlichen Drift unterliegt.
Daher kann, wenn die Lesetaktfrequenz f₂ unverändert beste
hen bleibt, das FIFO entweder voll- (f₂ < f₁) oder leerlau
fen (f₂ < f₁), d. h. auf der Empfangsseite treten Datenver
luste auf. Um dies zu verhindern, wird der Füllstand des
FIFO als Regelgröße für den die Lesetaktfrequenz f₂ erzeu
genden VCO verwendet. Aufgrund der Paketstruktur der Daten
und der Variation der Laufzeiten der einzelnen Pakete
schwankt der Füllstand des FIFO recht stark, würde man den
Füllstand daher direkt als Regelgröße verwenden, ergäbe
sich ein sehr starker Jitter für die Lesetaktfrequenz f₂.
Die FIFO-Füllstände werden daher tiefpaßgefiltert, was sich
am einfachsten durch eine gleitende Mittelung (Moving-Window)
gemäß
erreichen läßt. Hier ist Un die digitale Regelgröße für den
VCO und Fi ist der Füllstand des FIFO zum i.ten Absatz-Zeitpunkt.
Im eingeschwungenen Zustand ändert sich die Regelgröße Un
des VCO aufgrund der Tiefpaßfilterung nur noch geringfügig
und es gilt nahezu f₂ = f₁. Das bedeutet jedoch auch, daß
die Werte Fi um einen Mittelwert FOffset schwanken und daß
dieser Wert im allgemeinen, je nach Abweichung von f₂ zu f₁
zu Beginn der Regelung, jeden Wert zwischen dem leeren und
vollen FIFO-Füllstand annehmen kann.
Da dies ein Nachteil der bekannten Verfahren ist, besteht
die Aufgabe der Erfindung darin, solche Füllstandsfehler
auszugleichen, und zu gewährleisten, daß der Füllstand des
FIFO im Mittel auf der Hälfte steht.
Die Erfindung löst diese Aufgabe mit der im Kennzeichen des
Patentanspruchs 1 beschriebenen Verfahrensweise.
Eine geeignete Vorrichtung zur Realisierung einer solchen
Verfahrensweise ist im Kennzeichen des Patentanspruchs 2
beschrieben.
Die Erfindung und deren Wirkungsweise wird näher im
nachfolgenden Ausführungsbeispiel beschrieben. In den
zugehörenden Zeichnungen zeigen die:
Fig. 1a den FIFO-Füllstand ohne zusätzliche Regelung,
Fig. 1b den FIFO-Füllstand mit zusätzlicher Regelung,
Fig. 2 ein Blockschaltbild zur Vorrichtung.
Sinn der folgenden beschriebenen Erfindung ist neben der
Stabilisierung der Frequenz auch die Regelung des FIFO-Füllstandes
auf den Wert halbvoll (Vergleich der Darstel
lungen in Fig. 1a und 1b). Die Idee beruht darauf, den Wert
FOffset möglichst genau zu schätzen und dann im Regelungs
algorithmus den Unterschied zum gewünschten Mittelwert FH
zu kompensieren.
Dazu wird in dem Intervall [tx-1, tx] jeweils der Mittelwert
des FIFO-Füllstandes berechnet, und die Differenz zum
halbvollen FIFO zum alten Offset aufgeschlagen, d. h.
Ôo = 0
Durch die Modifikation der Regelungsvorschrift gemäß
wird erreicht, daß sich der FIFO-Füllstand auf den Wert FH
einpendelt. Hier ist Ô(i) jeweils der Offset, der zum Ab
tastzeitpunkt i gilt (Bild 2)
Die Berechnung des Offset erfolgt nach dem Jumping-Window-Prinzip, da nach einem Schätzintervall die alten FIFO-Werte nicht mehr in die Berechnung des neuen oder verbliebenen Offsets aufgenommen werden dürfen (deren Offset wird be reits kompensiert).
Die Berechnung des Offset erfolgt nach dem Jumping-Window-Prinzip, da nach einem Schätzintervall die alten FIFO-Werte nicht mehr in die Berechnung des neuen oder verbliebenen Offsets aufgenommen werden dürfen (deren Offset wird be reits kompensiert).
Das Intervall [tx-1, tx] sollte im Vergleich zu der Dauer von
m+1 Abtastwerten für die Regelung um mindestens eine
Größenordnung größer sein, um eine gute Schätzung des Off
sets zu liefern. Ein zu großes Intervall hat jedoch den
Nachteil, daß der erste Offset, welcher am weitesten von FH
entfernt liegen wird, erst nach einiger Zeit ausgeregelt
werden kann. Denkbar wäre auch eine Lösung mit variierenden
Intervallen, d. h. zu Beginn wird ein kleineres Intervall
gewählt, um möglichst schnell, aber ungenauer den Offset
auszugleichen, während später ein langes Intervall reicht,
um den Langzeiteffekt einer Frequenzdrift zu kompensieren,
bzw. den Offset genauer zu kompensieren.
Obwohl zu Beginn der Regelung immer starke Taktschwankungen
zu erwarten sind, kann die Tatsache, daß die Addition des
Offsets zu den Füllständen (siehe Regelungsalgorithmus) ge
rade für kleine in zu einer sprunghaften Änderung der Re
gelgröße Un führt, unerwünscht hohe Taktschwankungen verur
sachen. Dies kann vermieden werden, indem nicht direkt der
gesamte berechnete neue Offsetanteil aufgeschaltet wird,
sondern zunächst nur ein Bruchteil, der dann stufenweise
erhöht wird. Konkret heißt das, daß Ô(i) in diesem Fall
nicht immer mit dem jeweils aktuellen Ôx übereinstimmen
muß. Nachteilig ist jedoch hierbei, daß bis Kompensation
des gesamten Offset die Berechnung eines neuen oder ver
bliebenen Offsets ausgesetzt werden muß, da sonst Verfäl
schungen des Ergebnisses auftreten (Jumping-Window).
Weiterhin ist es vorteilhaft auch möglich, auf eine weitere
Korrektur des Offsets zu verzichten, solange er sich in
bestimmten Toleranzen befindet, z. B. 5% von der Mitte.
Dadurch kann die ständige Nachregelung minimaler Abweichun
gen vermieden werden.
Das in der Fig. 2 dargestellt Blockschaltbild geht von den
erwähnten bekannten Verfahren und Vorrichtungen aus und ist
demgegenüber durch einen Addierer und einen vom Benutzer
frei programmierbaren Baustein Ô ergänzt.
Der FIFO-Füllstand wird durch Auf- (Write Clock) bzw. Ab
zählen (Read Clock) in dem Vergleicher abgebildet. Im pro
grammierbaren Baustein Ô ist als Offset Evaluator ein
Teil bezeichnet, in dem nur der Mittelwert des Füllstandes
in einem Zeitinterval berechnet wird. Der zweite Teil des
programmierbaren Bausteines Ô, der als Offset Logic be
zeichnet ist, entscheidet, z. B. in Abhängigkeit vom in,
welcher Wert zu den aktuellen Füllständen addiert wird.
Jeweils die letzten in +1 Werte werden in einem RAM gespei
chert, die fortlaufend gemittelt (Adder und Divider) und
zur Berechnung der Regelgröße Un genutzt werden. Diese wird
anschließend natürlich noch in ein analoges Steuersignal
für den VCO gewandelt.
Neu im Vergleich zu den bekannten Verfahren ist der
programmierbare Baustein Ô mit dem Offset Evaluator und
der Offset Logic und die Einwirkung des berechneten Wertes
auf die Regelgröße.
Claims (2)
1. Verfahren zur empfangsseitigen Taktrückgewinnung für
Digitalsignale mit konstanter Bitrate nach zellstruktu
rierter asynchroner Übertragung, insbesondere über ein
ATM-Netz, mit unterschiedlichen Pausen zwischen den
Zellen, mit empfangsseitiger Zellenspeicherung unter
Benutzung eines FIFO-Speichers, dessen Füllstand durch
Steuerung der Auslese-Taktfrequenz im Mittel auf etwa
halbvoll gehalten wird, dadurch gekenn
zeichnet, daß der tatsächliche Mittelwert
des Füllstandes in einem Zeitintervall i mit dessen
Abweichung vom halbvollen Zustand FH des FIFO-Speichers
FOffset jeweils berechnet und daraus Korrekturgrößen
Ô(i) gebildet werden, die danach zur Steuergröße F₁
addiert werden.
2. Vorrichtung zur empfangsseitigen Taktrückgewinnung für
Digitalsignale mit konstanter Bitrate mit einem FIFO-Speicher,
einem Auf- und Abwärtszählverleich von dessen
Schreib- und Lesetakt zur Kontrolle des erreichten
Füllstandes F₁, Speicherung, Tiefpaßfilterung, Digital-Analogwandlung
und einem spannungsgesteuerten Oszilla
tor für die Lesetakterzeugung, dadurch ge
kennzeichnet, daß vor dem Speicher ein
Addierer für eine Korrekturgröße Ô(i) zum ermittelten
Füllstand F₁ eingefügt ist, die von einem programmier
baren Baustein Ô aus der Berechnung des Offset zwi
schen halbvollem und erreichtem Füllstand erzeugt ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1995137361 DE19537361A1 (de) | 1995-10-06 | 1995-10-06 | Verfahren und Vorrichtung zur empfangsseitigen Taktrückgewinnung für Digitalsignale mit konstanter Bitrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1995137361 DE19537361A1 (de) | 1995-10-06 | 1995-10-06 | Verfahren und Vorrichtung zur empfangsseitigen Taktrückgewinnung für Digitalsignale mit konstanter Bitrate |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19537361A1 true DE19537361A1 (de) | 1997-04-10 |
Family
ID=7774252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1995137361 Withdrawn DE19537361A1 (de) | 1995-10-06 | 1995-10-06 | Verfahren und Vorrichtung zur empfangsseitigen Taktrückgewinnung für Digitalsignale mit konstanter Bitrate |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19537361A1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19820572A1 (de) * | 1998-05-08 | 1999-11-11 | Alcatel Sa | Desynchronisiereinrichtung für ein synchrones digitales Nachrichtenübertragungssystem |
GB2375934B (en) * | 2001-01-03 | 2004-10-20 | Vtech Communications Ltd | System clock synchronisation using phase-locked loop |
US7027424B1 (en) | 2000-05-24 | 2006-04-11 | Vtech Communications, Ltd. | Method for avoiding interference in a digital communication system |
US7693488B2 (en) | 2004-09-30 | 2010-04-06 | Vtech Telecommunications Limited | System and method for asymmetric enhanced mode operation in a digital communication system |
WO2023057013A1 (de) * | 2021-10-07 | 2023-04-13 | Continental Automotive Technologies GmbH | Verfahren zur offset-kompensation von sensorsignalen, offsetkompensationsvorrichtung und sensorvorrichtung |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5007070A (en) * | 1989-10-31 | 1991-04-09 | Bell Communications Research, Inc. | Service clock recovery circuit |
US5204882A (en) * | 1990-12-14 | 1993-04-20 | Bell Communications Research, Inc. | Service clock recovery for variable bit rate services |
DE4217911A1 (de) * | 1992-05-30 | 1993-12-02 | Bundesrep Deutschland | Verfahren und Vorrichtung zur empfangsseitigen Taktrückgewinnung für Digitalsignale |
-
1995
- 1995-10-06 DE DE1995137361 patent/DE19537361A1/de not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5007070A (en) * | 1989-10-31 | 1991-04-09 | Bell Communications Research, Inc. | Service clock recovery circuit |
US5204882A (en) * | 1990-12-14 | 1993-04-20 | Bell Communications Research, Inc. | Service clock recovery for variable bit rate services |
DE4217911A1 (de) * | 1992-05-30 | 1993-12-02 | Bundesrep Deutschland | Verfahren und Vorrichtung zur empfangsseitigen Taktrückgewinnung für Digitalsignale |
Non-Patent Citations (2)
Title |
---|
RATHGEB,Erwin P.: Modeling and Performance Comparison of Policing Mechanisms for ATM Networks. In: IEEE Journal On Selected Areas In Communications, Vol.9, No.3, April 1991, S.325-334 * |
WEIS,Bernd,X.: Delay And Delay Jitter In Mesochronous ATM-Systems, ITG-Fachbericht 107, vde-verlag gmbh, Berlin, Offenbach, 1989, S.161- S.166 * |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19820572A1 (de) * | 1998-05-08 | 1999-11-11 | Alcatel Sa | Desynchronisiereinrichtung für ein synchrones digitales Nachrichtenübertragungssystem |
US6577693B1 (en) | 1998-05-08 | 2003-06-10 | Alcatel | Desynchronizer for a synchronous digital communications system |
US7027424B1 (en) | 2000-05-24 | 2006-04-11 | Vtech Communications, Ltd. | Method for avoiding interference in a digital communication system |
US8531998B2 (en) | 2000-05-24 | 2013-09-10 | Vtech Communications, Ltd. | Communications apparatus and method to avoid interference |
GB2375934B (en) * | 2001-01-03 | 2004-10-20 | Vtech Communications Ltd | System clock synchronisation using phase-locked loop |
US6912260B2 (en) | 2001-01-03 | 2005-06-28 | Vtech Communications, Ltd. | System clock synchronization using phase-locked loop |
US7693488B2 (en) | 2004-09-30 | 2010-04-06 | Vtech Telecommunications Limited | System and method for asymmetric enhanced mode operation in a digital communication system |
WO2023057013A1 (de) * | 2021-10-07 | 2023-04-13 | Continental Automotive Technologies GmbH | Verfahren zur offset-kompensation von sensorsignalen, offsetkompensationsvorrichtung und sensorvorrichtung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3107232C2 (de) | ||
DE69221101T2 (de) | Desynchronisierer von synchronen digitalen Signalen zu asynchronen digitalen Signalen | |
DE3123865C2 (de) | ||
EP0475498B1 (de) | Schaltungsanordnung zur Bitratenanpassung zweier digitaler Signale | |
EP0708541B1 (de) | Übertragungssystem mit einem Regelkreis | |
DE19717642A1 (de) | Verfahren zur Datenregeneration | |
EP0526465B1 (de) | Stopfverfahren zu reduktion des wartezeitjitters und anordnung zur durchführung des verfahrens | |
DE3026230C2 (de) | ||
DE2757462A1 (de) | Elastischer speicher zur unterdrueckung einer phasenstoerung in einem system zur uebertragung von digitalsignalen | |
DE1963204A1 (de) | Diversity-Umschalteinrichtungen fuer Digitaluebertragungen | |
DE19537361A1 (de) | Verfahren und Vorrichtung zur empfangsseitigen Taktrückgewinnung für Digitalsignale mit konstanter Bitrate | |
WO1992013405A1 (de) | Verfahren und anordnung zur übertragung von digitalsignalen | |
DE2623002A1 (de) | Konverter | |
DE3315372A1 (de) | Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal | |
DE3881621T2 (de) | Jitterregelung in digitalen uebertragungsstrecken. | |
DE2021381A1 (de) | Nachrichtenuebertragungsvorrichtung | |
EP0563719B1 (de) | Verfahren zur digitalen Modulation | |
EP0264035B1 (de) | Phasendiskriminator, insbesondere für eine PLL-Schaltung | |
DE2946000A1 (de) | Integrierende analog-digitalwandlerschaltung | |
EP0199147B1 (de) | Schaltungsanordnung zum Wiedergewinnen binärer Datensignale und in diesen enthaltener Datentaktsignale | |
DE2849001C2 (de) | Netzwerk für adaptive Deltamodulation | |
DE69937475T2 (de) | Verfahren und Vorrichtung für die numerische Steuerung des Puffers und eines Phasenregelkreises für asynchrone Netzwerke | |
DE4014815A1 (de) | Anordnung und verfahren zum abbilden eines ersten nutzsignals aus dem rahmen eines ersten digitalsignals mittels impulsstopftechnik in den rahmen eines zweiten digitalsignals | |
DE10231648B4 (de) | Verfahren und Vorrichtung zur Stuffing-Regelung | |
DE2221455C3 (de) | Schaltungsanordnung zum Erzeugen von Taktimpulsen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8110 | Request for examination paragraph 44 | ||
8139 | Disposal/non-payment of the annual fee |