KR100721335B1 - Tdd 시스템에 사용되는 동기추출회로 및 동기신호를추출하는 방법 - Google Patents
Tdd 시스템에 사용되는 동기추출회로 및 동기신호를추출하는 방법 Download PDFInfo
- Publication number
- KR100721335B1 KR100721335B1 KR1020060126799A KR20060126799A KR100721335B1 KR 100721335 B1 KR100721335 B1 KR 100721335B1 KR 1020060126799 A KR1020060126799 A KR 1020060126799A KR 20060126799 A KR20060126799 A KR 20060126799A KR 100721335 B1 KR100721335 B1 KR 100721335B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- oscillator
- synchronization
- output
- detector
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Claims (7)
- 수신한 RF신호에서 원하는 주파수의 신호만 통과시키는 밴드패스필터(10);상기 밴드패스필터를 통과한 신호에서 동기신호를 검출하는 신호검출기(20);상기 신호검출기에서 검출된 신호에서 노이즈를 제거하는 디지털필터(30);상기 디지털필터에서 출력된 신호에서 동기 신호를 복원하고, 이를 이용하여 발진기의 출력의 위상을 고정하는 DPPLL(40);상기 DPPLL에 의하여 고정된 위상으로 펄스 형태의 전기적 진동을 발생시키는 발진기(50);그리고, 상기 발진기의 출력동기신호를 추출하는 출력부(60);를 포함하여 구성되는 것으로서, TDD 시스템에 사용되는 동기추출회로.
- 제1항에 있어서, 상기 신호검출기(20)는,Log detector, RMS detector, Power Detector, Peak Detector, 그리고 아나로그-디지털변환기 중의 어느 하나를 이용하는 것을 특징으로 하는, 동기추출회로.
- 제1항에 있어서, 상기 디지털필터(30)는,입력된 신호를, 클럭과 카운터를 이용하여 필터링하는 것을 특징으로 하는, 동기추출회로.
- 제1항에 있어서, 상기 DPPLL(40)은,소프트웨어에 의한 통계처리 데이터를 이용하는 것을 특징으로 하는, 동기추출회로.
- 제1항에 있어서, 상기 발진기(50)는,TCXO(Temperature compensated crystal oscillator) 또는 OCXO(Ovenized voltage Controlled Crystal Oscillator)를 이용하여 전압을 조정하여 출력 주파수를 조정하는 발진기인 것을 특징으로 하는, 동기추출회로.
- 제1항에 있어서, 상기 출력부(60)는,특정 주기를 갖는 동기신호를 출력하는 것을 특징으로 하는, 동기추출회로.
- 다음의 각 단계들을 순차적으로 수행하여 TDD 시스템에서 동기신호를 생성하는 방법.제 1단계 : 수신한 RF신호에서 원하는 주파수의 신호만 통과시키는 필터링 단계.제 2단계 : 상기 제 1단계에서 필터링된 신호에서 동기신호를 검출하는 신호검출단계.제 3단계 : 상기 제 2단계에서 검출된 신호에서 노이즈를 제거하는 디지털필터링 단계.제 4단계 : 상기 제 3단계에서 디지털필터링된 신호에서 동기 신호를 복원하고, 이를 이용하여 발진기의 출력의 위상을 고정하는 단계.제 5단계 : 상기 제4단계에서 고정된 위상으로 펄스 또는 클럭 형태의 출력동기신호를 발생시키는 단계.제 6단계 : 상기 제 5단계에서 발생된 출력동기신호를 추출하는 출력단계.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060126799A KR100721335B1 (ko) | 2006-12-13 | 2006-12-13 | Tdd 시스템에 사용되는 동기추출회로 및 동기신호를추출하는 방법 |
PCT/KR2007/006458 WO2008072888A1 (en) | 2006-12-13 | 2007-12-12 | Synchronizing signal extraction circuit for tdd system and method of the signal extraction |
US12/310,823 US20100061280A1 (en) | 2006-12-13 | 2007-12-12 | Synchronizing signal extraction circuit for tdd system and method of the signal extraction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060126799A KR100721335B1 (ko) | 2006-12-13 | 2006-12-13 | Tdd 시스템에 사용되는 동기추출회로 및 동기신호를추출하는 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100721335B1 true KR100721335B1 (ko) | 2007-05-25 |
Family
ID=38278067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060126799A KR100721335B1 (ko) | 2006-12-13 | 2006-12-13 | Tdd 시스템에 사용되는 동기추출회로 및 동기신호를추출하는 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100061280A1 (ko) |
KR (1) | KR100721335B1 (ko) |
WO (1) | WO2008072888A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021137346A1 (ko) * | 2019-12-30 | 2021-07-08 | 주식회사 크로스웍스 | Tdd 방식을 사용하는 무선 통신 시스템에서의 rf 중계기의 동기 획득 방법 및 장치 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9537455B2 (en) | 2015-04-10 | 2017-01-03 | Wilson Electronics, Llc | Multiplex detector signal boosters |
US10158416B1 (en) * | 2017-11-30 | 2018-12-18 | Bae Systems Information And Electronic Systems Integration Inc. | Unattended black side data link relay |
CN113301640A (zh) * | 2021-05-17 | 2021-08-24 | 深圳凡维泰科技服务有限公司 | 用于4g/5g的tdd同步装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5463351A (en) | 1994-09-29 | 1995-10-31 | Motorola, Inc. | Nested digital phase lock loop |
US6016331A (en) | 1997-08-05 | 2000-01-18 | Vlsi Technology, Inc. | Methods of synchronization, personal handy-phone system stations and phase lock loops |
US6823031B1 (en) | 2000-01-20 | 2004-11-23 | Wavtrace, Inc. | Automated frequency compensation for remote synchronization |
US6912260B2 (en) | 2001-01-03 | 2005-06-28 | Vtech Communications, Ltd. | System clock synchronization using phase-locked loop |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3643013A (en) * | 1970-10-08 | 1972-02-15 | Ampex | Dual loop equalization for a frequency modulated signal system |
US4686696A (en) * | 1985-12-02 | 1987-08-11 | Keptel, Inc. | Transmission line signal sensing circuit employing means for conserving power, especially for use with a telephone disconnect circuit, and associated method |
US5220736A (en) * | 1987-03-19 | 1993-06-22 | Canon Kabushiki Kaisha | Reproducing apparatus with time base corrector |
US4771250A (en) * | 1987-08-13 | 1988-09-13 | United States Of America As Represented By The Administrator, National Aeronautics And Space Adminstration | Digital phase-lock loop having an estimator and predictor of error |
US5325405A (en) * | 1991-08-27 | 1994-06-28 | Motorola, Inc. | Burst mode receiver control |
JP3306938B2 (ja) * | 1992-11-25 | 2002-07-24 | ソニー株式会社 | 同期符号抽出回路 |
US5619206A (en) * | 1995-11-20 | 1997-04-08 | Northrop Grumman Corp. | Secondary radar digital monopulse receiving apparatus and method |
US5751777A (en) * | 1996-05-03 | 1998-05-12 | Symmetricom, Inc. | Multiple input frequency locked loop |
KR19980016570A (ko) * | 1996-08-28 | 1998-06-05 | 김광호 | 수평동기 분리기 |
KR20030013090A (ko) * | 2001-08-07 | 2003-02-14 | 엘지전자 주식회사 | 이동통신단말기 위상동기루프에서의 루프필터 |
JP2005514850A (ja) * | 2002-01-07 | 2005-05-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 位相固定ループで駆動される多状態の直接ディジタルシンセサイザを備えるトランシーバ |
US7696829B2 (en) * | 2006-09-21 | 2010-04-13 | Infineon Technologies Ag | Frequency synthesizer and method |
-
2006
- 2006-12-13 KR KR1020060126799A patent/KR100721335B1/ko active IP Right Grant
-
2007
- 2007-12-12 US US12/310,823 patent/US20100061280A1/en not_active Abandoned
- 2007-12-12 WO PCT/KR2007/006458 patent/WO2008072888A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5463351A (en) | 1994-09-29 | 1995-10-31 | Motorola, Inc. | Nested digital phase lock loop |
US6016331A (en) | 1997-08-05 | 2000-01-18 | Vlsi Technology, Inc. | Methods of synchronization, personal handy-phone system stations and phase lock loops |
US6823031B1 (en) | 2000-01-20 | 2004-11-23 | Wavtrace, Inc. | Automated frequency compensation for remote synchronization |
US6912260B2 (en) | 2001-01-03 | 2005-06-28 | Vtech Communications, Ltd. | System clock synchronization using phase-locked loop |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021137346A1 (ko) * | 2019-12-30 | 2021-07-08 | 주식회사 크로스웍스 | Tdd 방식을 사용하는 무선 통신 시스템에서의 rf 중계기의 동기 획득 방법 및 장치 |
Also Published As
Publication number | Publication date |
---|---|
WO2008072888A1 (en) | 2008-06-19 |
US20100061280A1 (en) | 2010-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11296709B2 (en) | Cross-clock-domain processing circuit | |
KR102219763B1 (ko) | 불연속 방식으로 동작하는 로컬 발진기 생성기에 대한 위상 검출 및 정정 | |
EP3311493A2 (en) | Ultra low phase noise frequency synthesizer | |
US11297514B2 (en) | Repeater and method of operation thereof | |
KR100721335B1 (ko) | Tdd 시스템에 사용되는 동기추출회로 및 동기신호를추출하는 방법 | |
JP5339150B2 (ja) | 無線通信装置 | |
JP2000151318A (ja) | 無線携帯端末の周辺レベル検出装置 | |
EP1582003B1 (en) | Multimode receiver | |
KR20050110267A (ko) | Tdd 방식의 중계기에서 동기 획득하는 방법 및 장치 | |
WO2018057150A1 (en) | Transmitter performance calibration systems and methods | |
CN104348499B (zh) | 一种降低交调干扰对终端接收信号影响的方法 | |
EP1551111B1 (en) | Method and system for frequency hopping radio communication | |
CN112840571B (zh) | 一种跨时钟域处理电路 | |
Leeser et al. | An FPGA design technique to receive multiple wireless protocols with the same RF front end | |
CN110100389B (zh) | 用于无线设备收发器的参考晶体振荡器切换的系统和方法 | |
KR101149869B1 (ko) | 이동통신 단말기에서 멀티 주파수를 지원하기 위한 동기획득 방법 및 장치 | |
KR100641609B1 (ko) | 상·하향링크 제어장치가 구비된 오에프디엠/티디디 방식중계장치 및 상·하향링크 중계방법 | |
KR20040052770A (ko) | 티디디 방식의 중계기용 스위칭 제어장치 및 그에 따른제어방법 | |
US7187743B2 (en) | Frequency error correction in a communication system | |
EP3776931B1 (en) | Radio communications | |
Alvarez et al. | Distributed time and frequency synchronization: USRP hardware implementation | |
CN112202446B (zh) | 一种相位同步装置和方法 | |
KR100347529B1 (ko) | 무선 패킷통신용 동기식 광대역 코드분할 다중접속 수신기의 구조 | |
KR100404385B1 (ko) | Dsp를 이용한 무선통신 시스템의 신호처리 방법 및 장치 | |
Wölfel et al. | Self-calibrating highly integrated radio frequency front-end for parallel π/4 DQPSK decoding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130328 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150526 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160513 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170511 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190329 Year of fee payment: 13 |