KR100721335B1 - Tdd 시스템에 사용되는 동기추출회로 및 동기신호를추출하는 방법 - Google Patents

Tdd 시스템에 사용되는 동기추출회로 및 동기신호를추출하는 방법 Download PDF

Info

Publication number
KR100721335B1
KR100721335B1 KR1020060126799A KR20060126799A KR100721335B1 KR 100721335 B1 KR100721335 B1 KR 100721335B1 KR 1020060126799 A KR1020060126799 A KR 1020060126799A KR 20060126799 A KR20060126799 A KR 20060126799A KR 100721335 B1 KR100721335 B1 KR 100721335B1
Authority
KR
South Korea
Prior art keywords
signal
oscillator
synchronization
output
detector
Prior art date
Application number
KR1020060126799A
Other languages
English (en)
Inventor
이창호
Original Assignee
(주)이노스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)이노스 filed Critical (주)이노스
Priority to KR1020060126799A priority Critical patent/KR100721335B1/ko
Application granted granted Critical
Publication of KR100721335B1 publication Critical patent/KR100721335B1/ko
Priority to PCT/KR2007/006458 priority patent/WO2008072888A1/en
Priority to US12/310,823 priority patent/US20100061280A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W56/00Synchronisation arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0087Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 이동통신에 적용되는 기술로서, 시분할반이중전송(TDD) 시스템을 이용하는 중계기 등에서 전파를 수신하여 신호를 재전송할 때 필요한 동기신호를 수신신호에서 추출하여, 재전송 신호와 동기화(Synchronize)하는데 필요한 회로인데, 입력신호와 같은 위상의 동기신호를 생성하여 출력부를 통하여 출력하는 동기추출회로에 관한 것이다.
본 발명인 동기추출회로는, 수신되는 RF신호에서 원하는 주파수의 신호만 통과시키는 밴드패스필터(10), 상기 밴드패스필터를 통과한 신호에서 동기신호를 검출하는 신호검출기(20), 상기 신호검출기에서 검출된 신호의 노이즈를 제거하기 위한 디지털필터(30), 동기 신호를 복원한 후 발진기의 출력 위상을 고정하는 디지털위상고정루프(40, DPPLL), 펄스 형태의 전기적 진동을 발생시키는 발진기(50), 그리고 상기 발진기의 출력을 이용하여 동기신호를 출력하는 출력부(60)로 구성된다.
본 발명은 TDD 방식을 사용하는 전파신호로부터 동기신호를 추출할 수 있어 응용분야가 넓고, 그 회로 구성이 비교적 단순한 구조로서, DPPLL을 사욤하여 신뢰성이 높고, 회로의 구성부품이 적어 제품이 컴팩트하면서 제조비용이 저렴하고, 부품 수의 감소에 따른 소비전력의 감소로 발열 등 여타 문제를 최소화할 수 있다.
동기추출, 신호검출기, 디지털 필터, TDD, 디지털 위상 고정 루프, 발진기

Description

TDD 시스템에 사용되는 동기추출회로 및 동기신호를 추출하는 방법 {Synchronizing Signal Extraction Circuit for TDD System and Method of the Signal Extraction}
도 1은 본 발명인 동기신호 추출회로의 구성도이다.
도 2는 통상의 동기신호 추출회로의 구성도이다.
도 3은 디지털 필터를 통과한 출력의 타이밍도이다.
도 4는 노이즈가 섞인 상태로 신호검출기를 통과한 신호이다.
도 5는 디지털 필터에 의하여 필터링되어 디지털위상고정루프로 입력되는 신호이다.
도 6은 발진기로부터 디지털위상고정루프로 입력되는 신호이다.
도 7과 도 8은 위상 노이즈를 포함한 신호이다.
도 9는 디지털위상고정루프의 신호처리 알고리즘의 흐름도이다.
도 10은 본 발명이 휴대인터넷의 통신시스템에의 응용을 도식화한 것이다.
※ 중요 구성품 번호
10: 밴드패스필터, 20: 신호검출기, 30: 디지털필터
40: 디지털위상고정 루프, 50: 발진기, 60: 출력부
본 발명은 이동통신에 적용되는 기술로서, 좀더 자세하게는 시분할반이중전송(TDD, Time Division Duplex, 이하 TDD라 칭함.) 시스템을 이용하는 중계기 등에서 입력신호와 같은 위상의 동기신호(펄스 또는 클럭이라고도 함, 이하 "동기신호"라고 함)를 생성하여 출력부를 통하여 출력하는 동기추출회로에 관한 것이다.
동기추출회로는 광대역 무선인터넷(Wibro, Wireless Broadband Internet, 이하 "와이브로"라 칭함.)이나 와이맥스(Wimax)와 같이 TDD 시스템을 이용하는 중계기 등에서, 전파를 수신하여 신호를 재전송할 때 필요한 동기신호를 수신신호에서 추출하여 재전송 신호와 동기화(Synchronize)하는데 필요한 회로이다.
이러한 목적의 종래의 동기추출회로는, 도 2에 도시한 바와 같이, RF직접 복조기(70)로 수신된 RF신호를 중간 주파수로 변환하고, 이를 아나로그-디지털변환기(80, Analog to Digital Converter, ADC, 이하 "ADC"라 칭함.)를 이용하여 디지털화하고, 이를 코드변환기(90)에서 신호의 코드를 해석하고 변환한 후, 동기검출부(100)를 통하여 동기신호를 획득하고, 이후 출력부(110)에서 TDD 시스템에서 필요로 하는 5ms의 펄스를 생성하여 출력하도록 구성되어 있다. 또 다른 방식으로는 OFDM(Orthogonal Frequency Division Multiplexing, 직교주파수분할다중, 이하 "OFDM"이라 칭함.) 심볼에서 매치필터(Match Filter)와 훈련심볼(Training Symbol)을 사용하여 동기신호를 검출하는 방법을 사용하기도 한다.
상기와 같은 종래의 방식의 TDD 시스템에 사용되는 동기추출회로는 OFDM 방식 또는 휴대인터넷용 중계기에서만 사용될 수 있어 응용분야가 좁다. 그리고, 이러한 종래의 동기추출회로는 동기신호를 추출하기 위하여 RF직접복조기(70) 및 ADC(80)를 사용하여 데이타를 얻어낸 후. 그 데이터 중에 동기 데이터를 추출하여 동기 시점을 찾아내는 방식을 취하고 있으므로, 페이딩에 의한 데이터 유실이 발생하여 신뢰성이 떨어지고, 부품의 수가 많고, 그에 따라 제조비용이 상승하고, 큰 설치 공간을 차지하고, 상대적으로 많은 부품 수로 인하여 발열이 많아 냉각장치가 요구될 수 있고, 에너지 소비도 많다.
TDD 시스템에 사용되는 종래의 동기추출회로는 상기와 같이 응용분야가 좁고, 신뢰성이 떨어지며, 설치공간을 크게 차지하고, 고가이며, 발열과 에너지 소모가 많은 문제가 있다.
따라서, 비교적 단순한 구조로서, DPPLL을 사용하여 신뢰성이 높고, 제품이 컴팩트하고, 제조비용이 저렴하고, 발열 등 여타 문제를 최소화할 수 있는 동기추출회로가 필요하다.
본 발명인 동기추출회로는 상기와 같은 기술적 과제를 달성하기 위한 동기추출회로에 관한 것이다.
본 발명인 동기추출회로는, 도 1에 도시한 바와 같이, 수신되는 RF신호에서 원하는 주파수의 신호만 통과시키는 밴드패스필터(10, Band Pass Filter, 대역통과필터라고도 함.), 상기 밴드패스필터를 통과한 신호에서 동기신호를 검출하는 신호검출기(20, Signal Detector), 상기 신호검출기에서 검출된 신호의 노이즈를 제거하는 디지털필터(30), 상기 디지털필터에서 출력한 신호를 복원한 후 발진기의 출력 위상을 고정하는 디지털위상고정루프(40, DPPLL, Digitally Programmed Phase Lock Loop, 이하 "DPPLL"이라 칭함.), 펄스 형태의 전기적 진동을 발생시키는 발진기(50), 그리고 출력동기신호(통상 클럭 또는 펄스라고도 한다.)를 추출하는 출력부(60)로 구성된다.
밴드패스필터(10)는 원하는 주파수만을 일정 주파수를 중심으로 한정된 범위의 주파수 대역만 통과시키는 역할을 한다. 이 밴드패스필터는 통상 아나로그 필터를 이용한다
신호검출기(20)는 노이즈(Noise)가 뒤섞인 신호파로부터 원래의 신호를 판별하여 검출하는 장치로서, Log detector, RMS detector, Power Detector, Peak Detector등을 사용할 수 있는데, 입력 신호를 검출한다.
디지털필터(30)는 디지털 신호처리 방법에 의하여 입력 신호에서 노이즈를 제거하여, 신호의 정형 특성을 얻을 수 있게 한다.
DPPLL(40)은 ADC 혹은 비교기(Comparator)를 이용하여 동기 신호를 복원한 후, 위상고정루프인 PLL(Phase Lock Loop)의 구성요소들을 컴퓨터 프로그램으로 구현하여 처리하고, 발진기(50)에서 발생한 펄스 형태의 전기적 진동신호를 상기 디 지털필터의 출력에 따라 그 위상을 고정하여, 출력동기신호를 출력부에 전달한다. DPPLL(40)은 메모리에 저장된 정보를 이용하여, 복잡하고 다양한 조건의 제어를 가능하게 하므로, 기존의 전자소자로서는 실현하기 어려운 초저주파수 특성이나, 디지털 필터(30)로 걸러내지 못한 입력 위상 점프 등의 노이즈를 걸러낸다.
발진기(50)는 펄스 형태의 전기적 진동을 발생시켜 DPPLL로 송출한다.
출력부(60)는 시스템에서 요구하는 동기신호를 출력한다.
본 발명인 본 동기추출회로는 종래의 방식에 비하여 비교적 단순하게, 입력 신호를 밴드패스필터(10)와 신호검출기(20)를 이용하여 신호의 단속(On/Off)시점만을 검출하고, 이를 이용하여 동기신호를 추출하는 방식을 사용한다. 이때 신호검출기를 통과한 신호는 노이즈가 많이 혼입되어 있기 때문에 디지털 필터(30)를 통과시키고, 이 신호를 DPPLL(40)과 발진기(50)을 이용하여 다시 한번 필터링하여 출력부(60)에 전달한다. 출력부(60)는 필요에 따라 입력 신호의 지연에 따른 지연보상 등을 하여 동기신호를 출력한다. 본 발명인 본 동기추출회로의 기능은 다음과 같다.
밴드패스필터(10)는 원하는 신호만을 통과하도록 아나로그 필터를 이용하여 구현한다.
신호검출기(20)는 노이즈가 뒤섞인 신호로부터 원래의 신호를 판별하여 검출하는 장치로서, 로그검출기 또는 피크 검출기 또는 RMS검출기 또는 ADC를 사용하며, 도 4와 같은 신호를 출력한다.
신호검출기(20)의 출력은 디지털필터(30)를 통과하는데, 디지털필터(30)는 디지털 방식으로 도 3의 타이밍도와 같이, 입력 신호(TDD)의 노이즈에 반응하지 않도록 디지털 회로의 클럭(Digital 10Mhz)을 이용하여 디지털필터(30)를 거친 출력(BTDD)을 얻는다. 이 디지털 필터는 도 4와 같은 신호검출기(20) 출력을 도 5과 같이 필터링하여 출력한다. 이 디지털필터는 입력된 신호를 클럭과 카운터를 이용하여 필터링하는 것이 특징이다.
상기 신호검출기의 도 5의 출력은 DPPLL(40)로 입력되고, DPPLL(40)은 이 신호를 발진기(50)로부터 입력된 도 6과 같은 신호와 위상을 비교하여, 입력 위상을 고정하기 위하여 발진기(50)를 미세 조정한다. 이 발진기는 TCXO(Temperature compensated crystal oscillator) 또는 OCXO(Ovenized voltage Controlled Crystal Oscillator)를 이용하여 전압을 조정하여 출력 주파수를 조정하는 발진기인 것을 특징으로 한다. 이때 DPPLL은 소프트웨어 프로그램에 의하여 입력 위상 변동의 표준편차를 구하는 통계처리를 한다. 기존의 아날로그위상고정루프가 하드웨어에 의한 고정된 값을 전달하는 폐루프(Closed Loop) 방식인데 비하여, 본 발명에서 채택한 DPPLL은 소프트웨어에 의해 통계처리된 값을 이용하는 개방 루프(Open Loop)방식이라는 특징이 있다.
DPPLL의 소프트웨어의 처리 알고리즘(Algorithm)의 흐름도(Flow chart)는 도 9에 도시한 바와 같은데, 발진기(50)출력과 디지털필터(30)의 출력의 위상을 비교하여 위상차를 검출한 후, 미리 설정된 카운터 값에 도달할 때까지 각각의 값을 모아 표준편차를 구한다. 이후 설정 카운트에 도달하면 상위 5%에 위치한 값을 제외하고는 모든 위상차 데이터를 제거한 후 평균값을 구하고, 이 평균값에 해당하는 데이터 값으로 발진기(60)를 조정하는 구조로 되어있다. 이러한 디지털 위상 고정 루프는 샘플의 개체수를 늘려 노이즈에 해당하는 발진값을 제거한 후 5%에 해당하는 수렴값을 이용하는 알고리즘으로, 입력 노이즈나 발진기(50)의 단기 안정도에 따라 카운트 값을 늘려 노이즈에 의한 오작동 요인을 제거할 수 있다.
이후 DPPLL(40)에 의하여 입력신호에 동기된 발진기(50)출력은 출력부(60)를 통하여 동기신호를 발생시킨다. 이 출력부는 특정 주기를 갖는 동기신호를 출력하는 것을 특징으로 한다.
이하에서는 본 발명의 하나의 응용분야를 통하여 본 발명의 응용성과 유용성을 설명한다.
현재의 무선이동통신에 있어, 가입자의 단말기에서 기지국으로 정보를 송신하는 상향(Uplink)통신과, 반대로 기지국에서 가입자의 단말기로 정보를 송신하는 하향(Downlink)통신의 송수신간 간섭방해를 피하기 위하여 채널을 분리하는 듀플렉스 모드(Duplex Mode) 중에서, FDD(Frequency Division Duplexing)는 CDMA, CDMA-1x, EV-DO, WCDMA등에서 사용되고, TDD는 와이브로, TD-CDMA, TD-SCDMA 등에서 사용된다. 이는 주파수 확보의 중요성에 비추어, 단일 주파수로 양방향 통신이 가능하기 때문이다.
국내 휴대인터넷 표준의 하나인 와이브로는, IEEE802.16e 기반의 기술인 2.3GHz 주파수 대역 특성상 TDD 방식과, 광대역 무선인터넷 전송에 적합한 한정된 주파수대역 내에서 다수의 사용자가 기지국을 통해 동시에 통신할 수 있도록 해주는 OFDM 접속 방식을 채택하였으며, 와이브로는 WiFi(Wireless Fidelity), 와이맥 스(Wimax), 그리고, 모바일-와이맥스(M-Wimax)의 표준 기술을 선도하고 있다.
상향과 하향 통신이 동일 주파수를 이용하면서 시간을 기준으로 기지국(RAS)과 단말기(Subscriber Terminal)간 통신을 하는 와이브로의 TDD(Time Division Duplex) 방식은 FDD 방식보다 작은 시간슬롯(Timeslot)을 이용하여 동일한 서비스 지원이 가능할 뿐만 아니라, 상/하향 시간슬롯의 비대칭적인 배치로 현재 인터넷의 상/하향 트래픽과 같은 구조로서, 주파수는 FDD 방식에 비하여 반밖에 사용하지 않으면서도 고속의 전송속도를 가능케 하여, 상대적으로 저렴한 비용으로 서비스가 가능하다. 그러나, 시간슬롯의 동적 할당에 대한 동기 검출이 매우 어렵고, 오류율과 성능, 가격 등 해결해야 할 점이 많다.
음영지역 대책용 또는 셀 커버리지 확대용으로 TDD 방식의 중계기를 사용하는 시스템에 있어서, TDD 방식이 가지고 있는 한계로 인하여 셀(Cell) 반경의 축소 또는 제한이 발생하고, 전파속도의 차이 또는 핸드오프에 의하여 시스템과 중계기 간에 동기가 일치되지 않아, TDD 프레임에 간섭을 일으켜 통신장애를 발생시킨다. 이를 방지하기 위해, 전체 TDD 시스템의 동기 일치가 필요하다. 각 시스템 간에 동기가 일치되지 않는 경우, 단말기 핸드오버(Handover) 발생 시 통신 두절 현상이 심해지고, 셀(Cell)의 경계에서는 Tx와 Rx 프레임(Frame)이 교차하여 통신 두절 현상이 발생한다. 따라서, 각 시스템 간에 동기가 정확히 일치하여야 최대전송률(Maximum Throughput)을 얻을 수 있다. 도 10은 와이브로 시스템에서 본 발명의 동기 추출을 위한 신호 발생 장치를 휴대인터넷 RF(Radio frequency) 중계기에 응용한 것을 도식화한 것이다.
도 10은 본 발명에서 고안한 TDD 기반 RF 중계기용 동기신호 추출 장치를 적용할 수 있는 RF 중계기 시스템 구조의 예시도로서, TDD 기반 RF 중계기(200)는 크게 다운링크처리부(230)와 업링크처리부(240) 그리고 동기장치(240)로 구분된다. 이때 동기장치(240)는 두 처리부에 다운링크/업링크 동기신호를 제공한다.
RF 중계기(200)의 다운링크 신호는 기지국(210)과 무선으로 접속할 수 있도록 송신과 수신모드를 스위칭하는 기지국 듀플렉스(220)와 기지국으로부터 수신한 신호를 증폭, 패스, 변환시키는 다운링크 처리부(230)에 의하여 처리된다. 그리고, RF 중계기(200)의 업링크 신호는 단말기(250) 신호를 수신하여 RF 중계기(200)의 내부로 전달할 수 있도록, 수신모드로 스위칭하는 단말기 듀플렉스(260)와 단말기로부터 수신한 신호를 증폭, 패스, 변환시키는 업링크 처리부(270)에 의하여 처리된다. 이러한 시스템에서 동기장치(240)가 바로 본 발명인 동기신호추출회로인 것이다. 이 동기장치는 각각 업/다운링크 신호로부터 동기신호를 추출하여 출력 동기신호를 해당 듀플렉스에 입력함으로써 송/수신 신호를 동기화하여 중계해준다.
기존 제품이 직접 복조 방식으로 데이터를 분석하여 특정 데이터의 존재 시에 신호를 발생하는 장치인데 반해, 본 발명은 신호검출기(20)를 이용하여 단순 신호의 On/Off 만을 검출하여 디지털필터(30)를 통하여 동기신호를 추출한 후 디지털 위상 고정 루프(40)를 이용하여 다시 한번 입력 신호의 노이즈 혹은 다중반사지연에 따른 도 7 및 도 8에 도시한 바와 같은 위상 노이즈를 필터링하도록 구현된 것 으로서, 신호의 위상 노이즈에 강한 특성을 갖는다. 이러한 방식에서는 입력의 신호가 일정 시간 동안 입력되지 않을 때에도 출력을 유지하는 등의 안정적인 출력이 가능하다. 이는 단순한 구조와 함께 안정적인 동기추출이 가능하다는 장점을 갖는다.
본 발명은 휴대인터넷용 중계기 장비뿐 아니라 TDD 신호로부터의 동기신호추출이 필요한 모든 종류의 장비에 응용이 가능하며, IF(Intermediate frequency)뿐 아니라 RF 신호에서 동기 신호를 추출할 수 있다.
본 발명인 동기추출회로는, 비교적 단순한 구조로서, 신뢰성이 높고, 제품이 컴팩트하고, 제조비용이 저렴하고, 발열 등 여타 문제를 최소화할 수 있다.

Claims (7)

  1. 수신한 RF신호에서 원하는 주파수의 신호만 통과시키는 밴드패스필터(10);
    상기 밴드패스필터를 통과한 신호에서 동기신호를 검출하는 신호검출기(20);
    상기 신호검출기에서 검출된 신호에서 노이즈를 제거하는 디지털필터(30);
    상기 디지털필터에서 출력된 신호에서 동기 신호를 복원하고, 이를 이용하여 발진기의 출력의 위상을 고정하는 DPPLL(40);
    상기 DPPLL에 의하여 고정된 위상으로 펄스 형태의 전기적 진동을 발생시키는 발진기(50);
    그리고, 상기 발진기의 출력동기신호를 추출하는 출력부(60);
    를 포함하여 구성되는 것으로서, TDD 시스템에 사용되는 동기추출회로.
  2. 제1항에 있어서, 상기 신호검출기(20)는,
    Log detector, RMS detector, Power Detector, Peak Detector, 그리고 아나로그-디지털변환기 중의 어느 하나를 이용하는 것을 특징으로 하는, 동기추출회로.
  3. 제1항에 있어서, 상기 디지털필터(30)는,
    입력된 신호를, 클럭과 카운터를 이용하여 필터링하는 것을 특징으로 하는, 동기추출회로.
  4. 제1항에 있어서, 상기 DPPLL(40)은,
    소프트웨어에 의한 통계처리 데이터를 이용하는 것을 특징으로 하는, 동기추출회로.
  5. 제1항에 있어서, 상기 발진기(50)는,
    TCXO(Temperature compensated crystal oscillator) 또는 OCXO(Ovenized voltage Controlled Crystal Oscillator)를 이용하여 전압을 조정하여 출력 주파수를 조정하는 발진기인 것을 특징으로 하는, 동기추출회로.
  6. 제1항에 있어서, 상기 출력부(60)는,
    특정 주기를 갖는 동기신호를 출력하는 것을 특징으로 하는, 동기추출회로.
  7. 다음의 각 단계들을 순차적으로 수행하여 TDD 시스템에서 동기신호를 생성하는 방법.
    제 1단계 : 수신한 RF신호에서 원하는 주파수의 신호만 통과시키는 필터링 단계.
    제 2단계 : 상기 제 1단계에서 필터링된 신호에서 동기신호를 검출하는 신호검출단계.
    제 3단계 : 상기 제 2단계에서 검출된 신호에서 노이즈를 제거하는 디지털필터링 단계.
    제 4단계 : 상기 제 3단계에서 디지털필터링된 신호에서 동기 신호를 복원하고, 이를 이용하여 발진기의 출력의 위상을 고정하는 단계.
    제 5단계 : 상기 제4단계에서 고정된 위상으로 펄스 또는 클럭 형태의 출력동기신호를 발생시키는 단계.
    제 6단계 : 상기 제 5단계에서 발생된 출력동기신호를 추출하는 출력단계.
KR1020060126799A 2006-12-13 2006-12-13 Tdd 시스템에 사용되는 동기추출회로 및 동기신호를추출하는 방법 KR100721335B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060126799A KR100721335B1 (ko) 2006-12-13 2006-12-13 Tdd 시스템에 사용되는 동기추출회로 및 동기신호를추출하는 방법
PCT/KR2007/006458 WO2008072888A1 (en) 2006-12-13 2007-12-12 Synchronizing signal extraction circuit for tdd system and method of the signal extraction
US12/310,823 US20100061280A1 (en) 2006-12-13 2007-12-12 Synchronizing signal extraction circuit for tdd system and method of the signal extraction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060126799A KR100721335B1 (ko) 2006-12-13 2006-12-13 Tdd 시스템에 사용되는 동기추출회로 및 동기신호를추출하는 방법

Publications (1)

Publication Number Publication Date
KR100721335B1 true KR100721335B1 (ko) 2007-05-25

Family

ID=38278067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060126799A KR100721335B1 (ko) 2006-12-13 2006-12-13 Tdd 시스템에 사용되는 동기추출회로 및 동기신호를추출하는 방법

Country Status (3)

Country Link
US (1) US20100061280A1 (ko)
KR (1) KR100721335B1 (ko)
WO (1) WO2008072888A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021137346A1 (ko) * 2019-12-30 2021-07-08 주식회사 크로스웍스 Tdd 방식을 사용하는 무선 통신 시스템에서의 rf 중계기의 동기 획득 방법 및 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9537455B2 (en) 2015-04-10 2017-01-03 Wilson Electronics, Llc Multiplex detector signal boosters
US10158416B1 (en) * 2017-11-30 2018-12-18 Bae Systems Information And Electronic Systems Integration Inc. Unattended black side data link relay
CN113301640A (zh) * 2021-05-17 2021-08-24 深圳凡维泰科技服务有限公司 用于4g/5g的tdd同步装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463351A (en) 1994-09-29 1995-10-31 Motorola, Inc. Nested digital phase lock loop
US6016331A (en) 1997-08-05 2000-01-18 Vlsi Technology, Inc. Methods of synchronization, personal handy-phone system stations and phase lock loops
US6823031B1 (en) 2000-01-20 2004-11-23 Wavtrace, Inc. Automated frequency compensation for remote synchronization
US6912260B2 (en) 2001-01-03 2005-06-28 Vtech Communications, Ltd. System clock synchronization using phase-locked loop

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3643013A (en) * 1970-10-08 1972-02-15 Ampex Dual loop equalization for a frequency modulated signal system
US4686696A (en) * 1985-12-02 1987-08-11 Keptel, Inc. Transmission line signal sensing circuit employing means for conserving power, especially for use with a telephone disconnect circuit, and associated method
US5220736A (en) * 1987-03-19 1993-06-22 Canon Kabushiki Kaisha Reproducing apparatus with time base corrector
US4771250A (en) * 1987-08-13 1988-09-13 United States Of America As Represented By The Administrator, National Aeronautics And Space Adminstration Digital phase-lock loop having an estimator and predictor of error
US5325405A (en) * 1991-08-27 1994-06-28 Motorola, Inc. Burst mode receiver control
JP3306938B2 (ja) * 1992-11-25 2002-07-24 ソニー株式会社 同期符号抽出回路
US5619206A (en) * 1995-11-20 1997-04-08 Northrop Grumman Corp. Secondary radar digital monopulse receiving apparatus and method
US5751777A (en) * 1996-05-03 1998-05-12 Symmetricom, Inc. Multiple input frequency locked loop
KR19980016570A (ko) * 1996-08-28 1998-06-05 김광호 수평동기 분리기
KR20030013090A (ko) * 2001-08-07 2003-02-14 엘지전자 주식회사 이동통신단말기 위상동기루프에서의 루프필터
JP2005514850A (ja) * 2002-01-07 2005-05-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 位相固定ループで駆動される多状態の直接ディジタルシンセサイザを備えるトランシーバ
US7696829B2 (en) * 2006-09-21 2010-04-13 Infineon Technologies Ag Frequency synthesizer and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463351A (en) 1994-09-29 1995-10-31 Motorola, Inc. Nested digital phase lock loop
US6016331A (en) 1997-08-05 2000-01-18 Vlsi Technology, Inc. Methods of synchronization, personal handy-phone system stations and phase lock loops
US6823031B1 (en) 2000-01-20 2004-11-23 Wavtrace, Inc. Automated frequency compensation for remote synchronization
US6912260B2 (en) 2001-01-03 2005-06-28 Vtech Communications, Ltd. System clock synchronization using phase-locked loop

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021137346A1 (ko) * 2019-12-30 2021-07-08 주식회사 크로스웍스 Tdd 방식을 사용하는 무선 통신 시스템에서의 rf 중계기의 동기 획득 방법 및 장치

Also Published As

Publication number Publication date
WO2008072888A1 (en) 2008-06-19
US20100061280A1 (en) 2010-03-11

Similar Documents

Publication Publication Date Title
US11296709B2 (en) Cross-clock-domain processing circuit
KR102219763B1 (ko) 불연속 방식으로 동작하는 로컬 발진기 생성기에 대한 위상 검출 및 정정
EP3311493A2 (en) Ultra low phase noise frequency synthesizer
US11297514B2 (en) Repeater and method of operation thereof
KR100721335B1 (ko) Tdd 시스템에 사용되는 동기추출회로 및 동기신호를추출하는 방법
JP5339150B2 (ja) 無線通信装置
JP2000151318A (ja) 無線携帯端末の周辺レベル検出装置
EP1582003B1 (en) Multimode receiver
KR20050110267A (ko) Tdd 방식의 중계기에서 동기 획득하는 방법 및 장치
WO2018057150A1 (en) Transmitter performance calibration systems and methods
CN104348499B (zh) 一种降低交调干扰对终端接收信号影响的方法
EP1551111B1 (en) Method and system for frequency hopping radio communication
CN112840571B (zh) 一种跨时钟域处理电路
Leeser et al. An FPGA design technique to receive multiple wireless protocols with the same RF front end
CN110100389B (zh) 用于无线设备收发器的参考晶体振荡器切换的系统和方法
KR101149869B1 (ko) 이동통신 단말기에서 멀티 주파수를 지원하기 위한 동기획득 방법 및 장치
KR100641609B1 (ko) 상·하향링크 제어장치가 구비된 오에프디엠/티디디 방식중계장치 및 상·하향링크 중계방법
KR20040052770A (ko) 티디디 방식의 중계기용 스위칭 제어장치 및 그에 따른제어방법
US7187743B2 (en) Frequency error correction in a communication system
EP3776931B1 (en) Radio communications
Alvarez et al. Distributed time and frequency synchronization: USRP hardware implementation
CN112202446B (zh) 一种相位同步装置和方法
KR100347529B1 (ko) 무선 패킷통신용 동기식 광대역 코드분할 다중접속 수신기의 구조
KR100404385B1 (ko) Dsp를 이용한 무선통신 시스템의 신호처리 방법 및 장치
Wölfel et al. Self-calibrating highly integrated radio frequency front-end for parallel π/4 DQPSK decoding

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130328

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160513

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170511

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13