DE10137120B4 - Betriebsart einer Ansteuerschaltung einer Speicherzellenanordnung - Google Patents
Betriebsart einer Ansteuerschaltung einer Speicherzellenanordnung Download PDFInfo
- Publication number
- DE10137120B4 DE10137120B4 DE10137120A DE10137120A DE10137120B4 DE 10137120 B4 DE10137120 B4 DE 10137120B4 DE 10137120 A DE10137120 A DE 10137120A DE 10137120 A DE10137120 A DE 10137120A DE 10137120 B4 DE10137120 B4 DE 10137120B4
- Authority
- DE
- Germany
- Prior art keywords
- memory
- memory transistors
- group
- memory cell
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Betriebsart
einer Ansteuerschaltung einer Speicherzellenanordnung, die aufweist
eine Anordnung von Speichertransistoren (1), die jeweils einer Speicherzelle zugeordnet sind,
eine Ansteuerschaltung, die für eine Auswahl eines Speichertransistors und zum Schreiben oder Lesen einer Information in die Speicherzelle vorgesehen ist, und
mindestens einen einer jeweiligen Gruppe von Speichertransistoren zugeordneten Auswahltransistor, mit dem die Speichertransistoren der jeweiligen Gruppe gemeinsam ausgewählt werden können,
bei der ein Auswahltransistor zu einer Gruppe von Speichertransistoren in einer Zeile oder Spalte geöffnet wird, während Gate-Anschlüsse der Speichertransistoren aller Zeilen bzw. Spalten auf niedrigem Potenzial sind, und der Strom für jede zu lesende Spalte bzw. Zeile, die durch diese Gruppe führt, gemessen wird,
dadurch gekennzeichnet, dass
in einem ersten Schritt der Auswahltransistor zu einer Gruppe von 16 bis 32 in der Zeile bzw. Spalte angeordneten Speichertransistoren geöffnet und der gemessene Strom gespeichert wird und
in einem zweiten Schritt der Gate-Anschluss einer zu...
eine Anordnung von Speichertransistoren (1), die jeweils einer Speicherzelle zugeordnet sind,
eine Ansteuerschaltung, die für eine Auswahl eines Speichertransistors und zum Schreiben oder Lesen einer Information in die Speicherzelle vorgesehen ist, und
mindestens einen einer jeweiligen Gruppe von Speichertransistoren zugeordneten Auswahltransistor, mit dem die Speichertransistoren der jeweiligen Gruppe gemeinsam ausgewählt werden können,
bei der ein Auswahltransistor zu einer Gruppe von Speichertransistoren in einer Zeile oder Spalte geöffnet wird, während Gate-Anschlüsse der Speichertransistoren aller Zeilen bzw. Spalten auf niedrigem Potenzial sind, und der Strom für jede zu lesende Spalte bzw. Zeile, die durch diese Gruppe führt, gemessen wird,
dadurch gekennzeichnet, dass
in einem ersten Schritt der Auswahltransistor zu einer Gruppe von 16 bis 32 in der Zeile bzw. Spalte angeordneten Speichertransistoren geöffnet und der gemessene Strom gespeichert wird und
in einem zweiten Schritt der Gate-Anschluss einer zu...
Description
- Die Erfindung betrifft ein differentielles Lesekonzept für nichtflüchtige Ein-Transistor-Floating-Gate-Speicher.
- Bei einem Floating-Gate-Speicher wird die Information gespeichert, indem mit einer oder mehreren Hochspannungen die Ladungsmenge auf dem Floating-Gate des Speichertransistors geändert wird, so dass der Speichertransistor unter bestimmten Bedingungen Strom leitet oder sperrt. Beim Auslesen der Zelle werden die Steuergates aller nicht zu lesender Speichertransistoren auf einem niedrigen Potenzial (z. B. 0 Volt) gehalten, während das Steuergate der zu lesenden Zelle auf ein höheres Lesepotenzial (z. B. 1,8 Volt) gebracht wird. Problematisch dabei ist, dass Speichertransistoren mit einem positiven Potential auf dem Floating-Gate an der gleichen Signalleitung wie der zu bewertende Speichertransistor auch mit einer niedrigen Steuergatespannung zu einem Lesestrom beitragen können und damit das Leseergebnis für die zu lesende Speicherzelle verfälschen.
- Bisher wurde das Problem dadurch gelöst, dass bei Zellen, die einen leitenden Informationszustand haben sollen, das Floating-Gate-Potenzial so niedrig eingestellt wurde, dass im nicht selektierten Zustand kein Strom durch sie fließt. Nachteilig daran ist, dass die Hochspannung pulsweise angelegt werden und nach jedem Puls gemessen werden muss, ob die Zelle schon das richtige Floating-Gate-Potenzial erreicht hat. Außerdem muss für den Fall, dass versehentlich ein zu hohes Floating-Gate-Potenzial erreicht wird, ein Recovery-Mechanismus vorgesehen werden. Zusätzlich wird durch das niedrige Floating-Gate-Potenzial in den Zellen der Lesestrom und damit die Lesegeschwindigkeit verringert und das Lesefenster eingeengt.
- In der
US 6,052,307 ist ein EEPROM beschrieben, bei dem für jede Bitleitung eine Ansteuerschaltung vorgesehen ist, mit der durch einfaches Umschalten ein Vergleich des Referenzstromes bei nicht angesteuerten Zellentransistoren einschließlich vorhandener Leckströme mit einem Lesestrom einschließlich vorhandener Leckströme möglich ist. Ein Auswahltransistor dient jeweils dem Zuschalten einer gesamten Bitleitung. - In der
US 5,970,012 ist ein EEPROM beschrieben, bei dem eine blockweise Einteilung der Speicherzellen längs der Bitleitungen vorhanden ist. Diese Blöcke werden jeweils über Auswahltransistoren angesteuert. - Aufgabe der vorliegenden Erfindung ist es, eine Betriebsart einer Ansteuerschaltung einer Speicherzellenanordnung anzugeben, mit der die eingangs beschriebenen Probleme vermieden werden.
- Diese Aufgabe wird mit der Betriebsart einer Ansteuerschaltung einer Speicherzellenanordnungen mit den Merkmalen des Anspruches 1 gelöst.
- Bei der erfindungsgemäßen Betriebsart werden die eingangs geschilderten Probleme vermieden, indem in die Zuleitungen zu den Speicherzellen einer Anordnung aus Ansteuerschaltung und Speicherzellen jeweils ein Auswahltransistor für eine Gruppe von 16 bis 32 Speicherzellen eingefügt wird. Da die Speicherzellen in einem Speicher üblicherweise in einem matrixartigen Raster angeordnet und in Zeilen und Spalten unterteilt sind, wird zur Vereinfachung der Beschreibung angenommen, dass die Gruppe von Speicherzellen in einem bevorzugten Ausführungsbeispiel eine Zeilengruppe bildet. Die Anordnung kann aber entsprechend vorgesehen sein, wenn eine Spaltengruppe in dieser Weise adressiert werden soll oder die Bezeichnungen von Zeilen und Spalten miteinander vertauscht sind.
- Zum Lesen wird der Auswahltransistor zu einer Zeilengruppe geöffnet, während die Steuergates aller Zeilen auf niedrigem Potenzial sind, und der Strom für jede zu lesende Spalte, die durch diese Zeilengruppe führt, wird gemessen und gespeichert. Im zweiten Schritt wird das Steuergate bzw. werden die Steuergates der zu lesenden Zeile auf das höhere Lesepotenzial gebracht und der resultierende Strom mit dem vorherigen verglichen. Bei der Anordnung stört ein Leckstrom durch die nicht selektierten Zellen nicht, da nur die Differenz zwischen dem Strom mit und ohne selektierte Zelle als Maßstab für eine Entscheidung über die Information der Speicherzelle genommen wird.
- Es folgt eine Beschreibung eines Beispiels der Betriebsart anhand der beigefügten
1 und2 , die anhand eines Ausschnittes aus der Speicherzellenanordnung die beiden Schritte des Lesevorganges darstellen. - In
1 ist ein Ausschnitt aus einem Speicherzellenfeld dargestellt, bei dem die Speichertransistoren1 gruppenweise jeweils mit einem Auswahltransistor2 gemeinsam ausgewählt werden können. In der1 sind zwei solche Gruppen von jeweils 16 bis 32 Speichertransistoren eingezeichnet, die jeweils mit einem Auswahltransistor2 verbunden sind. Der in1 oben eingezeichnete Auswahltransistor2 wurde durch Anlegen eines Potenzials von typisch 1,8 Volt an den Gate-Anschluss3 geöffnet, so dass die zugehörigen Speichertransistoren ausgelesen werden können. Da alle diese Speicher noch mit einem Gatepotenzial von 0 Volt gesperrt sind, fließt zunächst nur der Ausgangsstrom I1. - In der
2 ist der nächste Schritt des Lesevorganges dargestellt, bei dem der Gate-Anschluss5 eines ausgewählten Speichertransistors4 ebenfalls auf typisch 1,8 Volt gelegt wird. Der Speicherinhalt dieses Transistors kann daher ausgelesen werden, so dass jetzt ein Ausgangsstrom I2 fließt.
Claims (1)
- Betriebsart einer Ansteuerschaltung einer Speicherzellenanordnung, die aufweist eine Anordnung von Speichertransistoren (
1 ), die jeweils einer Speicherzelle zugeordnet sind, eine Ansteuerschaltung, die für eine Auswahl eines Speichertransistors und zum Schreiben oder Lesen einer Information in die Speicherzelle vorgesehen ist, und mindestens einen einer jeweiligen Gruppe von Speichertransistoren zugeordneten Auswahltransistor, mit dem die Speichertransistoren der jeweiligen Gruppe gemeinsam ausgewählt werden können, bei der ein Auswahltransistor zu einer Gruppe von Speichertransistoren in einer Zeile oder Spalte geöffnet wird, während Gate-Anschlüsse der Speichertransistoren aller Zeilen bzw. Spalten auf niedrigem Potenzial sind, und der Strom für jede zu lesende Spalte bzw. Zeile, die durch diese Gruppe führt, gemessen wird, dadurch gekennzeichnet, dass in einem ersten Schritt der Auswahltransistor zu einer Gruppe von 16 bis 32 in der Zeile bzw. Spalte angeordneten Speichertransistoren geöffnet und der gemessene Strom gespeichert wird und in einem zweiten Schritt der Gate-Anschluss einer zu lesenden Zeile bzw. Spalte auf ein höheres Lesepotenzial gebracht wird und ein resultierender Strom mit dem zuvor gemessenen Strom verglichen wird.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10137120A DE10137120B4 (de) | 2001-07-30 | 2001-07-30 | Betriebsart einer Ansteuerschaltung einer Speicherzellenanordnung |
JP2003519944A JP2004538597A (ja) | 2001-07-30 | 2002-07-24 | 改善された読み出しデバイスを有する半導体メモリおよびこれと関連する動作モード |
PCT/DE2002/002715 WO2003015103A1 (de) | 2001-07-30 | 2002-07-24 | Halbleiterspeciher mit verbesserter leseanordnung sowie zugehörige betriebsart |
CNA028150937A CN1537311A (zh) | 2001-07-30 | 2002-07-24 | 内存单元排列之驱动电路及操作模式 |
EP02754426A EP1412949A1 (de) | 2001-07-30 | 2002-07-24 | Halbleiterspeicher mit verbesserter leseanordnung sowie zugehörige betriebsart |
US10/768,988 US6940755B2 (en) | 2001-07-30 | 2004-01-30 | Semiconductor with an improved read device and operational mode associated therewith |
JP2006271292A JP2006351201A (ja) | 2001-07-30 | 2006-10-02 | 改善された読み出しデバイスを有する半導体メモリおよびこれと関連する動作モード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10137120A DE10137120B4 (de) | 2001-07-30 | 2001-07-30 | Betriebsart einer Ansteuerschaltung einer Speicherzellenanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10137120A1 DE10137120A1 (de) | 2003-02-20 |
DE10137120B4 true DE10137120B4 (de) | 2009-02-19 |
Family
ID=7693612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10137120A Expired - Fee Related DE10137120B4 (de) | 2001-07-30 | 2001-07-30 | Betriebsart einer Ansteuerschaltung einer Speicherzellenanordnung |
Country Status (6)
Country | Link |
---|---|
US (1) | US6940755B2 (de) |
EP (1) | EP1412949A1 (de) |
JP (2) | JP2004538597A (de) |
CN (1) | CN1537311A (de) |
DE (1) | DE10137120B4 (de) |
WO (1) | WO2003015103A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8982625B2 (en) * | 2012-08-31 | 2015-03-17 | Micron Technology, Inc. | Memory program disturb reduction |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5970012A (en) * | 1996-09-30 | 1999-10-19 | Nec Corporation | Non-volatile semiconductor memory device having a memory cell capable of establishing multi-level information and data writing method thereof |
US6052307A (en) * | 1998-08-11 | 2000-04-18 | Texas Instruments Incorporated | Leakage tolerant sense amplifier |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5182725A (en) * | 1987-11-20 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Nonvolatile semiconductor memory device with reduced variation in source potential of floating gate type memory transistor and operating method therefor |
US6081453A (en) * | 1997-04-15 | 2000-06-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
KR100258575B1 (ko) * | 1997-12-30 | 2000-06-15 | 윤종용 | 노어형 반도체 메모리 장치 및 그 장치의 데이터 독출 방법 |
KR100339024B1 (ko) * | 1998-03-28 | 2002-09-18 | 주식회사 하이닉스반도체 | 플래쉬메모리장치의센스앰프회로 |
JPH11330426A (ja) * | 1998-05-12 | 1999-11-30 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
EP1047077A1 (de) | 1999-04-21 | 2000-10-25 | STMicroelectronics S.r.l. | Nichtflüchtige Speicheranordnung mit doppelter hierarchischer Dekodierung |
US6501684B1 (en) * | 1999-09-24 | 2002-12-31 | Azalea Microelectronics Corporation | Integrated circuit having an EEPROM and flash EPROM |
US6563730B1 (en) * | 2002-04-09 | 2003-05-13 | National Semiconductor Corporation | Low power static RAM architecture |
-
2001
- 2001-07-30 DE DE10137120A patent/DE10137120B4/de not_active Expired - Fee Related
-
2002
- 2002-07-24 EP EP02754426A patent/EP1412949A1/de not_active Ceased
- 2002-07-24 JP JP2003519944A patent/JP2004538597A/ja active Pending
- 2002-07-24 WO PCT/DE2002/002715 patent/WO2003015103A1/de not_active Application Discontinuation
- 2002-07-24 CN CNA028150937A patent/CN1537311A/zh active Pending
-
2004
- 2004-01-30 US US10/768,988 patent/US6940755B2/en not_active Expired - Lifetime
-
2006
- 2006-10-02 JP JP2006271292A patent/JP2006351201A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5970012A (en) * | 1996-09-30 | 1999-10-19 | Nec Corporation | Non-volatile semiconductor memory device having a memory cell capable of establishing multi-level information and data writing method thereof |
US6052307A (en) * | 1998-08-11 | 2000-04-18 | Texas Instruments Incorporated | Leakage tolerant sense amplifier |
Also Published As
Publication number | Publication date |
---|---|
WO2003015103A1 (de) | 2003-02-20 |
EP1412949A1 (de) | 2004-04-28 |
US6940755B2 (en) | 2005-09-06 |
CN1537311A (zh) | 2004-10-13 |
JP2004538597A (ja) | 2004-12-24 |
US20040218417A1 (en) | 2004-11-04 |
DE10137120A1 (de) | 2003-02-20 |
JP2006351201A (ja) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69222589T2 (de) | Nichtlöschbarer Halbleiterspeicher mit Reihendecoder | |
DE60220590T2 (de) | Verfahren zur Reduzierung von Kopplungseffekten zwischen multi-level Speicherelementen eines nicht flüchtigen Speichers | |
DE4035660C2 (de) | Elektrisch programmierbare Speichereinrichtung und Verfahren zum Zugreifen/Programmieren von Speicherzellen | |
DE2601622C3 (de) | wertspeicheranordnung | |
DE2828855C2 (de) | Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s) | |
DE3784584T2 (de) | Nicht-fluechtiger halbleiterspeicher mit mitteln zur erkennung der beendigung einer schreibeoperation. | |
DE69524572T2 (de) | Leseverstärkerschaltung für Halbleiterspeicheranordnungen | |
DE3148806C2 (de) | ||
DE69614032T2 (de) | Stromdetektorschaltung zum Lesen einer integrierten Speicherschaltung | |
DE19813653B4 (de) | Anwenderprogrammierbares Verknüpfungsfeld | |
EP0936629B1 (de) | EEPROM und Verfahren zur Ansteuerung eines EEPROM | |
DE3802363A1 (de) | Halbleiterspeicher | |
DE4407732C2 (de) | Nicht-flüchtiger Halbleiterspeicher | |
DE69125692T2 (de) | Nichtflüchtiger Halbleiter-Speicher | |
DE2840578A1 (de) | Abtast-verstaerker | |
DE2721851A1 (de) | Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen | |
DE3686933T2 (de) | Programmierbares halbleiterspeichergeraet. | |
DE2527486B2 (de) | Verfahren zur Prüfung bistabiler Speicherzellen | |
DE69305986T2 (de) | Schaltungsstruktur für Speichermatrix und entsprechende Herstellungsverfahren | |
DE19919800A1 (de) | Festwertspeicher, der eine schnelle Leseopteration realisieren kann | |
DE102007046006A1 (de) | Niederspannungs-Niederkapazitäts-Flashspeicherfeld | |
DE112019007183T5 (de) | ReRAM-Speicherzelle mit Doppelwortleitungssteuerung | |
DE69028616T2 (de) | Nichtflüchtiger Halbleiterspeicher in dem Blindzellen verwendet werden, um eine Spannung zu erzeugen, während Daten gelesen werden | |
DE602005004553T2 (de) | Flash-speichereinheit und verfahren zur programmierung einer flash-speichereinheit | |
EP0100772B1 (de) | Elektrisch programmierbare Speichermatrix |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |