DE10110315A1 - Optimieren des Leistungsvermögens eines getakteten Systems durch Anpassen der Einstellungen der Taktsteuerung und der Taktfrequenz - Google Patents

Optimieren des Leistungsvermögens eines getakteten Systems durch Anpassen der Einstellungen der Taktsteuerung und der Taktfrequenz

Info

Publication number
DE10110315A1
DE10110315A1 DE10110315A DE10110315A DE10110315A1 DE 10110315 A1 DE10110315 A1 DE 10110315A1 DE 10110315 A DE10110315 A DE 10110315A DE 10110315 A DE10110315 A DE 10110315A DE 10110315 A1 DE10110315 A1 DE 10110315A1
Authority
DE
Germany
Prior art keywords
clock
frequency
test
setting
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10110315A
Other languages
English (en)
Other versions
DE10110315C2 (de
Inventor
Patrick Lee Rosno
James David Strom
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE10110315A1 publication Critical patent/DE10110315A1/de
Application granted granted Critical
Publication of DE10110315C2 publication Critical patent/DE10110315C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Ein Verfahren zum Anpassen des Betriebs- oder zeitlichen Spielraumes eines getakteten Systems, wie etwa eines Digitalrechners oder einer Speichersteuerung, wird dargelegt. Das Verfahren kann automatisiert sein, damit es bei jedem Laden des Initialisierungsprogrammes abläuft, oder es kann manuell an Änderungen bei Frequenz, Betriebsspannungen oder Anwendungen angepasst sein, bei denen der zeitliche Spielraum nicht so kritisch ist. Eine Anfangs- oder Standardfrequenz des Taktgebers wird eingestellt. Einstellungen der Taktsteuerung, wie etwa Tastverhältnis, VCO-Bereich und -Verstärkung usw. werden ebenfalls initialisiert und standardmäßig eingestellt. Prüfungen, wie etwa ABIST, LIDT oder andere Funktionsprüfungen werden an dem getakteten System durchgeführt, und die Taktfrequenz wird schrittweise erhöht, bis die Prüfungen nicht bestanden werden. Wenn die Prüfungen nicht bestanden werden, werden eine oder mehrere Einstellungen der Taktsteuerung angepasst, und die Prüfungen werden bei der nicht bestandenen Frequenz erneut durchgeführt. Wenn die Prüfungen erfolgreich abgeschlossen werden, wobei keine Fehler angezeigt werden, wird die Taktfrequenz wieder erhöht, bis die Prüfung nicht bestanden wird. Wiederum werden die Einstellungen der Taktsteuerung angepasst, und die Prüfungen werden mit steigender Frequenz wiederholt, bis die Prüfungen nicht bestanden werden, oder bis ein gewünschter zeitlicher Spielraum erreicht worden ist.

Description

GEBIET DER TECHNIK
Diese Erfindung bezieht sich im Allgemeinen auf das Gebiet des Taktens von Schaltkreisen, und insbesondere bezieht sie sich auf das Vergrößern des zeitlichen Spielraumes (timing margin) eines Taktsignals in einem getakteten System, indem die Einstellungen der Taktsteuerung in Bezug auf die Taktfrequenz angepasst werden.
GRUNDLAGEN DER ERFINDUNG
Damit elektronische Systeme, wie etwa Rechner und Rechnerspeichervorrichtungen, korrekt und zuverlässig arbeiten, müssen die Vorgaben für die Zeitsteuerung jedes integrierten Schaltkreises im System sorgfältig gekennzeichnet und garantiert werden. Hersteller von integrierten Schaltkreisen aus Halbleiterbauelementen ordnen die Schaltkreise nach Geschwindigkeitsklassen ein, welche die bevorzugte Geschwindigkeit für den korrekten Betrieb bezeichnen. Im Idealfall prüft der Hersteller nach dem Fertigungsvorgang jeden integrierten Schaltkreis. Wenn der integrierte Schaltkreis den zeitlichen Anforderungen für die als Ziel gesetzte Geschwindigkeitsklasse entspricht, wird er zu entsprechenden Preisen verkauft; üblicherweise steigt der Preis eines Schaltkreises mit der Arbeitsgeschwindigkeit des Schaltkreises an. Wenn der integrierte Schaltkreis die Prüfung nicht besteht, wird er auf eine niedrigere Geschwindigkeitsklasse abgestuft und zu einem niedrigeren Preis verkauft.
Um den Anforderungen einer bestimmten Geschwindigkeitsklasse zu genügen, muss der integrierte Schaltkreis unterschiedliche Vorgaben zum Zeitverhalten einhalten.
Beispielsweise wird ein System von vielen integrierten Schaltkreisen betrachtet, in dem ein digitales logisches Signal, üblicherweise ein Rechtecksignal (square wave), auf einem gemeinsamen Bus zwischen zwei integrierten Schaltkreisen übertragen wird, die durch einen gemeinsamen Taktgeber gesteuert werden. Zur korrekten Übertragung ist entscheidend, dass das Signal an dem empfangenden integrierten Schaltkreis nicht später als zu einem bestimmten Zeitpunkt, der manchmal in der Größenordnung von einigen Hundert Picosekunden liegt, nach einer bestimmten Flanke ankommt, z. B. der Anstiegsflanke eines vorhergehenden Taktsignals. Diese vorgegebene Zeit oder der vorgegebene Zeitbereich gestattet es Halbleiterbauelementen, sich zu stabilisieren und das Eingabesignal vor der nächsten zutreffenden Flanke korrekt zu empfangen, das eine ansteigende oder abfallende Flanke des Taktsignals sein kann, wenn die Daten durch den empfangenden integrierten Schaltkreis zwischengespeichert (latched) werden.
In gleicher Weise muss der integrierte Schaltkreis, der das logische Signal aussendet, die Daten an den empfangenden Schaltkreis ständig ein festgelegtes Zeitintervall nach der ansteigenden Flanke des ersten Taktsignals bereitstellen. Dies stellt sicher, dass der empfangende Schaltkreis das Eingabesignal vollständig zwischengespeichert hat, ehe das Signal aus dem Bus gelöscht wird.
Im Allgemeinen schalten Taktsignale genau so schnell oder schneller als beliebige andere Signale in einem digitalen Verarbeitungssystem um. Für jeden Datenübergang muss ein Taktsignal zwei Übergänge durchmachen. Taktsignale sind nicht nur die schnellsten Signale, sie sind auch die am meisten belasteten, weil Taktsignale mit jedem Zwischenspeicher in einem System verbunden sind, während sich einzelne Datenleitungen an relativ wenige integrierte Schaltkreise auffächern. Damit sich ein Taktsignal durch ein System fortpflanzt, wird vorzugsweise so verfahren, dass der zeitliche Spielraum so groß wie möglich ist, weil die Taktfrequenzen immer höher werden. Der zeitliche Spielraum misst den Puffer oder die überschüssige Zeit, die in jedem Taktzyklus übrig bleibt, nachdem er ein logisches Signal empfangen hat. Der zeitliche Spielraum hängt sowohl vom Versatz der logischen Pfade als auch dem Taktintervall ab. Ein zu kurzes Taktintervall kann zum Ausfall des zeitlichen Spielraumes führen.
Üblicherweise werden während des Prüfens und während des anfänglichen Ladens von Programmen an den Funktionen der integrierten Schaltkreise von Mikroprozessoren und verschachtelten Speichern verschiedene Prüfungen vorgenommen. Zu diesen Prüfungen gehören eingebaute Selbstprüfungen von Logik und Gruppierungen (Logic/Array Built-In-Seg-Test LBIST und ABIST). Dies sind dynamische Frequenzprüfungen, die auf Chip- und Modulebene vorgenommen werden, um die Betriebsfrequenz der Logik und der Gruppierungen zu prüfen. Es wird angestrebt, dass ein Schaltkreis niemals nahe seiner Ausfallfrequenz betrieben wird, insbesondere dann nicht, wenn es nur einen minimalen zeitlichen Spielraum gibt. Es ist immer von Vorteil, die maximale Betriebsgeschwindigkeit für einen beliebigen Schaltkreis auf etwas unterhalb der Frequenz zu vermindern, bei der die Prüfung nicht bestanden wird, wodurch bei allen Betriebsbedingungen ein kleiner positiver zeitlicher Spielraum übrig bleibt. Ein positiver zeitlicher Spielraum schützt die integrierten Schaltkreise vor Signalübersprechen, wodurch die Flankenübergangszeiten gestört werden, vor allgemeinen Fehlberechnungen, die oftmals auftreten, wenn Zähllogik nachhinkt und späteren kleineren Veränderungen in der Ausführung oder im Layout der Platine.
Mehrere Komponenten beeinflussen den zeitlichen Spielraum; eine davon ist der Taktsignalversatz, der als maximale Differenz in der Ankunftszeit der Taktsignale zwischen zwei beliebigen Signalspeichern oder Flipflops betrachtet wird. Der Versatz kann in Abhängigkeit von der Laufrichtung und der Position der Taktsignalquelle positiv oder negativ sein. Die Taktperiode zwischen zwei beliebigen Signalspeichern muss ganz einfach groß genug sein, um die Daten zwischenzuspeichern oder die Berechnungen abzuschließen. Ein weiterer Aspekt des zeitlichen Spielraumes besteht im Taktzittern. Zittern (jitter) bezieht sich auf die Veränderung im zeitlichen Ablauf des Taktsignals von Periode zu Periode. Die Temperatur beeinflusst das Zittern, wenn sich ein Oszillator erwärmt und allmählich die Frequenz, die Spannung oder die Phase verändert. Andere Faktoren, welche den Versatz und/oder das Zittern beeinflussen, sind die Impedanz der Übermittlungsleitungen, die Impedanz der Taktsteuerungen, das Übersprechen zwischen zwei Signalleitungen, Verzögerungen usw.
Ein wichtiger Begriff ist das Tastverhältnis, das als die Zeit betrachtet wird, in der ein Signal in seinem H-Zustand ist, geteilt durch die Signalperiode. Ein ideales Tastverhältnis für ein Taktsignal sind fünfzig Prozent, d. h., die abfallende Flanke des idealen Taktsignals halbiert die zwischen zwei aufeinanderfolgenden Anstiegsflanken liegenden Zeitdauer genau, so dass die Durchschnittsspannung des idealen Taktsignals auf halbem Wege zwischen seinem H- und L-Zustand liegt. Die Symmetrie eines Taktsignals ist ein weiterer Weg zum Betrachten des Tastverhältnisses; wenn das Taktsignal symmetrisch ist, ist seine Periode zwischen seiner hohen Spannung Vdd und seiner niedrigen Spannung, üblicherweise dem Massepotential, gleich verteilt, und die Amplitude der hohen Spannung befindet sich genauso weit über einer Bezugsspannung, wie die niedrige Spannung unterhalb der Bezugsspannung. Aber Taktsignale werden asymmetrisch, indem sie sich vom fünfzigprozentigen Tastverhältnis verschieben, weil Schaltkreiselemente asymmetrisch auf die ansteigenden und die abfallenden Spannungen der Signalformen reagieren. In der Tat hat sich herausgestellt, dass einige Technologien und einige Schaltkreise, wie etwa Silicium-auf- Isolator (silicon-on-insulator) und Kupfer gegenüber der einen oder der anderen der Anstiegs- oder abfallenden Signalformen empfindlich sind, und daher scheint ein Tastverhältnis wünschenswert, der sich von fünfzig Prozent unterscheidet.
Ein Mikroprozessor, eine Logikeinheit zur Buszuteilung (bus arbitration logic unit), eine Speichersteuerung oder andere Rechnerschaltkreise haben üblicherweise einen Phasenregelkreis (PLL), einen digitalen Multiplizierer (DM) oder eine Symmetriekorrekturschaltung (SCC), um das Taktsignal für den Chip zu erzeugen. Diese Schaltkreise können Eingaben haben, die so angepasst werden können, dass sie die Charakteristik des erzeugten Taktsignals verändern. Üblicherweise erfolgt das Anpassen dieser Einstellungen des Taktsignals durch das Messen und Beschreiben einiger weniger Systeme unter Verwendung eines Service-Prozessors, wobei dann die gleichen Eingaben für jedes System oder jedes Taktsignal genutzt werden. Dies ist alles schön und gut, wenn ein System nur bei einer Frequenz oder nur bei einer Betriebsspannung arbeitet, aber die heutigen Systeme können bei höheren Frequenzen und niedrigeren Spannungen arbeiten. Von den heutigen Systemen wird darüber hinaus erwartet, dass sie bei mehr als einer Frequenz und bei mehr als einer Betriebsspannung arbeiten können oder mindestens Anschlüsse zu anderen Systemen bieten, die bei unterschiedlichen Spannungen und Frequenzen arbeiten.
Damit gibt es einen wachsenden Bedarf nach einem dynamischen Verfahren zum Anpassen von Einstellung von Taktsteuerungen an unterschiedliche Betriebsfrequenzen und an unterschiedliche Betriebsspannungen, um den zeitlichen Spielraum eines getakteten integrierten Schaltkreises an die bestimmten Anwendungen anzupassen.
ZUSAMMENFASSUNG DER ERFINDUNG
Dieser Bedarf hat in einem Verfahren bestanden, mit dem das Leistungsvermögen eines elektronischen Systems optimiert wird, das durch eine getaktete Frequenz gesteuert wird, wobei das Verfahren die folgenden Schritte umfasst: Einstellen einer Frequenz eines Taktsignals auf einen Standardwert; Einstellen jedes aus einer Vielzahl von Faktoren zur Taktsteuerung auf einen Standardparameter; Ausführen einer Prüfung des elektronischen Systems; schrittweises Erhöhen der Frequenz und erneutes Durchlaufen der Prüfung, bis die Prüfung nicht bestanden wird; dann Verändern mindestens eines Faktors zur Taktsteuerung und dann schrittweises Erhöhen der Frequenz und erneutes Durchlaufen der Prüfung, bis die Prüfung nicht bestanden wird; wiederum, nachdem die Prüfung nicht bestanden worden ist, erneutes Anpassen mindestens eines Faktors zur Taktsteuerung und Wiederholen des Zyklus des schrittweisen Erhöhens der Frequenz, erneutes Durchlaufen der Prüfung, bis die Prüfung nicht bestanden wird, Anpassen mindestens eines Faktors zur Taktsteuerung, bis ein gewünschter zeitlicher Spielraum des Taktsignals erreicht worden ist.
Das Einstellen jedes aus der Vielzahl von Faktoren zur Taktsteuerung auf einen Standardparameter kann weiterhin das Initialisieren eines oder mehrerer der folgenden Standardparameter eines Phasenregelkreises umfassen: die Spannungsverstärkung eines spannungsgesteuerten Oszillators innerhalb des Phasenregelkreises; die Stromverstärkung des spannungsgesteuerten Oszillators; den Bereich des spannungsgesteuerten Oszillators; den Ladungspumpstrom; den Dämpfungsfaktor; die Verstärkung des Phasendetektors; oder die Bandbreite. Wenn ein digitaler Multiplizierer oder ein Symmetriekorrekturschaltkreis benutzt werden, um ein Taktsignal zu erzeugen, kann der Schritt des Einstellens eines Faktors zur Taktsteuerung auf einen Standardparameter das Einstellen des Tastverhältnisses umfassen.
Das elektronische System kann eine Gruppierung von Halbleiterspeichern umfassen, bei denen eine ABIST-Prüfung an der Speichergruppierung durchgeführt werden kann. Wenn das elektronische System digitale Logikschaltkreise umfasst, kann an den digitalen Logikschaltkreisen eine LBIST-Prüfung durchgeführt werden. In jedem beliebigen Falle, in dem das elektronische System ein Verteilungsnetzwerk für das Taktsignal, eine Halbleiterspeichergruppierung und digitale Logikschaltkreise umfasst, können Funktionsprüfungen durchgeführt werden.
Das Verfahren zum Optimieren des Leistungsvermögens, wie es vorstehend dargelegt wird, kann für das getaktete digitale System, in dem ein gewünschter zeitlicher Spielraum voreingestellt worden ist, automatisch ausgeführt werden, oder die Einstellungen der Taktsteuerung und die Frequenz können manuell angepasst werden, um den gewünschten zeitlichen Spielraum zu erreichen.
Die Erfindung wird weiterhin in einem automatisierten Verfahren zum Erhalt eines gewünschten zeitlichen Spielraumes eines Taktsignals in einem getakteten elektronischen System mit einer Vielzahl von Schaltkreisen verkörpert, wobei das Verfahren die folgenden Schritte umfasst: Eingeben des gewünschten zeitlichen Spielraumes; Einstellen einer Standardfrequenz; Einstellen jedes aus einer Vielzahl von Faktoren zur Taktsteuerung auf einen Standardparameter; Erzeugen eines Taktsignals, das die Standardfrequenz und die Standardparameter hat; Durchführen einer Funktionsprüfung des getakteten elektronischen Systems; schrittweises Erhöhen der Frequenz; erneutes Durchlaufen der Funktionsprüfung; und Wiederholen der Schritte des Durchlaufens der Funktionsprüfung und des Erhöhens der Frequenz, bis die Prüfung nicht bestanden wird; wenn das Taktsignal innerhalb eines Phasenregelkreises (PLL) erzeugt wird, betrachtet das Verfahren das Verändern weiterhin mindestens eines der folgenden Faktoren zur Taktsteuerung: Spannungsverstärkung eines spannungsgesteuerten Oszillators innerhalb des PLL, Stromverstärkung des spannungsgesteuerten Oszillators; Bereich des spannungsgesteuerten Oszillators; den Ladungspumpstrom, den Dämpfungsfaktor, die Verstärkung des Phasendetektors oder die Bandbreite; wenn das Taktsignal innerhalb eines digitalen Multiplizierers oder eines Symmetriekorrekturschaltkreises erzeugt wird, betrachtet das Verfahren, wenn dann die Prüfung nicht bestanden wird, das Anpassen des Tastverhältnisses des Taktsignals; und dann werden automatisch die Schritte des Erhöhens der Frequenz und der Prüfungen wiederholt, bis die Prüfung bei einer bestimmten Frequenz nicht bestanden wird, dann werden die Einstellungen der Taktsteuerung angepasst, und dann wird die Prüfung erneut durchlaufen und die Frequenz erhöht usw., bis ein gewünschter zeitlicher Spielraum und eine gewünschte Frequenz des Taktgebers erreicht worden sind.
Die Erfindung wird weiterhin als Vorrichtung zum Steuern eines zeitlichen Spielraumes eines getakteten digitalen Systems angesehen, das eine Vielzahl von Halbleiter- Logikschaltkreisen und -speicherschaltkreisen; ein Mittel zum Erzeugen eines Taktsignals; ein Mittel zum Verteilen des Taktsignals an die Halbleiter-Logikschaltkreise und -speicherschaltkreise; ein Mittel zum Prüfen der Halbleiter- Logikschaltkreise und -speicherschaltkreise; ein Mittel zum Anpassen der Frequenz des Taktsignals; ein Mittel zum Anpassen mindestens einer Einstellung der Taktsteuerung des Taktsignals; und ein Mittel zum Anpassen des zeitlichen Spielraumes auf der Grundlage von Ergebnissen aus den Prüfmitteln mit dem Mittel zur Frequenzanpassung und dem Mittel zum Anpassen der Einstellungen der Taktsteuerung umfasst.
Die Erfindung ist zusammengefasst worden, ist aber besser zu verstehen unter Bezugnahme auf die ausführliche Beschreibung der Erfindung in Verbindung mit der Zeichnung, in der das Folgende gilt.
KURZE BESCHREIBUNG DER ZEICHNUNG
Fig. 1 ist ein vereinfachtes Blockschaltbild eines digitalen Systems, das ein verteiltes Taktsignal hat, wobei das System aus der Erfindung Nutzen ziehen kann.
Fig. 2 ist ein vereinfachtes Flussdiagramm eines Verfahrens zum Optimieren der Taktfrequenz mit Einstellungen der Taktsteuerung nach den Grundlagen der Erfindung.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Es wird nun auf die Zeichnung Bezug genommen, in der gleiche Elemente in den verschiedenen Figuren die gleiche Bezugsnummer haben. Fig. 1 ist ein vereinfachtes Blockschaltbild eines getakteten digitalen Systems 100. Das getaktete digitale System umfasst eine Vielzahl von integrierten CMOS-Schaltkreisen hergestellt aus Silicium, aus Silicium-Isolierungen, Kupfer oder Gallium-Arsenid oder anderen bekannten Technologien der Halbleiterlogik, wie etwa einen Rechner, eine Buszuteilungseinheit, eine Speichersteuerung, einen Service-Prozessor usw. Das getaktete digitale System 100 umfasst einen digitalen Frequenzsynthesizer 110, um dem getakteten digitalen System 100 ein periodisches Signal bereitzustellen. Der digitale Frequenzsynthesizer 110 kann auf dem gleichen integrierten Schaltkreis oder dem gleichen Modul angeordnet sein, auf dem sich die Chiplogik befindet oder er kann außerhalb des Chips angeordnet sein. Ein Schaltkreis zur Takterzeugung 120, wie etwa einen Phasenregelkreis (PLL), ein digitaler Multiplizierer (DM) oder ein Symmetriekorrekturschaltkreis (SCC), empfängt die anfängliche Frequenz und erzeugt einen Taktimpuls, wie er allgemein bekannt ist, aus einer Reihe von Signalen mit hoher Frequenz, üblicherweise Rechtecksignalen. Das Datensignal oszilliert üblicherweise zwischen zwei Spannungen, wobei die hohe Spannung eine digitale oder logische "Eins" und die niedrige Spannung ein digitale oder logische "Null" darstellen. Üblicherweise sind sowohl die Takt- als auch die Datensignalspannungen stabil, können aber programmierbar sein, um auf mehr als einem Spannungspegel betrieben zu werden, z. B. 5 Volt, 3,3 Volt, 1,8 Volt, 1,5 Volt oder sogar noch niedriger. Es besteht die volle Absicht, dass die Erfindung nicht nur auf einen Spannungspegel eingeschränkt ist, sondern dass der Spannungspegel entsprechend den Anforderungen und der Umgebung des getakteten digitalen Systems 100 programmiert werden kann.
Aus dem Takterzeugungsschaltkreis 120 wird das Taktsignal über die integrierten Schaltkreise auf dem Chip durch ein Verteilungsnetzwerk 130 verteilt, wie es allgemein bekannt ist. Der Takt wird an die Chip-Logik und an die Zwischenspeicher aller Speicherbauelemente 140 verteilt. Bei der Ankunft eines Taktimpulses verändert der Zwischenspeicher oder das Flipflop seinen Status, um ein Datensignal zu empfangen, wodurch bei der Ankunft des darauffolgenden Taktimpulses die Daten oder der logische Status durchgespeichert oder im Speicher erfasst werden. Mit den Logik-/Speicherbauelementen 140 auf dem Chip ist eine Prüfeinrichtung 150 verbunden, die funktionell mit einem Service-Prozessor oder einer auf dem Chip befindlichen Ablaufsteuerung 160 verbunden ist. Die Ablaufsteuerung oder der Service-Prozessor 160 ist vorzugsweise in der Lage, Prüfungen von der Prüfeinrichtung 150 durchzuführen, wie etwa ABIST, LBIST oder andere Prüfungen, die funktionell vom Hauptprozessor, von der Software oder einem Service- Prozessor herrühren können, von denen sich jeder außerhalb oder innerhalb des getakteten digitalen Systems 100 befinden kann, wobei das Leistungsvermögen des letzteren geprüft wird. Der Zweck von ABIST besteht darin zu bestätigen, dass die Speichergruppierungen und Register Eingabewerte bewahren, während es Zweck von LBIST ist zu prüfen, dass die logischen Bauelemente, Signalspeicher, Flipflops usw. bei einer geeigneten Betriebsfrequenz korrekt funktionieren. Eine Funktionsprüfung erstellt ein Prüfmusterprogramm mit bekannten Ergebnissen und lässt das Programm über der Chiplogik und den Signalspeichern 140 ablaufen. Es können eine oder mehrere dieser Prüfungen durchgeführt werden, und die Ausgabe der Prüfungen wird der Ablaufsteuerung und/oder dem Prozessor bereitgestellt, gleichgültig, ob es nun der Serviceprozessor ist oder ein anderer Prozessor, der die Prüfungen ausführt. Die Ablaufsteuerung oder der Service- Prozessor 160 ist vorzugsweise auf dem gleichen Chip angeordnet wie die integrierten Schaltkreise in der Chiplogik oder die Signalzwischenspeicher 140, die geprüft werden sollen, und er stellt dem digitalen Frequenzsynthesizer 110 eine Rückkopplung bereit.
Einstellungen der Taktsteuerung können programmiert werden und werden in der Ablaufsteuerung/im Service-Prozessor 160 verwaltet. Bei einem PLL können Bits in der Ablaufsteuerung /im Service-Prozessor 160 mehrere Parameter beeinflussen, die natürlich das Taktsignal steuern, das durch das getaktete digitale System 100 hindurch verbreitet wird. Diese Einstellungen der Taktsteuerung enthalten die Spannungs- und/oder Stromverstärkung des spannungsgesteuerten Oszillators (VCO), den Bereich des VCO, den Ladungspumpstrom, um die Tiefpassfilter in der PLL zu steuern, den Dämpfungsfaktor, die Verstärkung des Phasendetektors und die Bandbreite der PLL, sind aber nicht darauf beschränkt. Bei einer SCC können das Tastverhältnis und/oder die Symmetrie angepasst werden. Beim DM kann das Tastverhältnis durch eine Ablaufsteuerung/einen Service- Prozessor 160 gesteuert werden. Die vorstehenden Einstellungen der Taktsteuerung und ihre Wirkung auf den zeitlichen oder Betriebsspielraum können vom Fachmann auf dem Gebiet der Takterzeugung und -verteilung einfach in Erfahrung gebracht werden. Beispielsweise ist bekannt, dass das Betreiben eines VCO am oberen Ende seines Bereiches das Zittern auf 50 bis 100 Picosekunden anpasst, im Gegensatz zur Anpassung der Verstärkung des VCO. Bei einem DM erhöht eine Veränderung des Tastverhältnisses um 50 bis 100 Picosekunden den betrieblichen oder zeitlichen Spielraum bei einem Takt von zwei Nanosekunden um zehn Prozent. Die Einstellungen der Taktsteuerung können aus den Bits bestehen, die in den Taktgenerator eingegeben worden sind, der dafür benutzt werden kann, das Ausgabezittern oder die Symmetrie des Taktsignals anzupassen, das auf dem Chip verteilt wird, unabhängig davon, ob der Schaltkreis zur Takterzeugung ein PLL, ein DM oder eine SCC ist.
Unter Bezugnahme auf Fig. 2 befindet sich dort ein vereinfachtes Flussbild einer bevorzugten Ausführungsform der Optimierung der Einstellung der Taktsteuerung in Bezug auf unterschiedliche Frequenzen. Bei Schritt 200 werden in der Ablaufsteuerung/im Service-Prozessor 160 eine Standardfrequenz und Standardeinstellungen der Taktsteuerung programmiert. In Schritt 210 initialisiert der Service- Prozessor 160, ein externer Prozessor oder Prüfrechner 150 LBIST, ABIST und/oder andere logische und Funktionsprüfungen der Chiplogik/Signalzwischenspeicher 140 und führt sie durch. Eine Reihe von bekannten logischen Zuständen werden in das Taktverteilungssystem des Chips und/oder seine Logikspeicher/Signalzwischenspeicher 140 bei einer bekannten Frequenz eingegeben. Der externe Prozessor oder die Ablaufsteuerung/der Service-Prozessor 160 vergleicht die Ausgabe der Chiplogik/Signalzwischenspeicher 140 und der anderen geprüften funktionellen Hardware mit der bekannten Eingabe, um zu ermitteln, ob und wo irgendwelche logische Fehler auftreten. Wenn keine Fehler auftreten, stellen der Service-Prozessor oder die Ablaufsteuerung 160 dem digitalen Frequenzsynthesizer 110 des Chips eine Rückkopplung bereit, die Taktfrequenz bei Schritt 220 schrittweise zu erhöhen und die funktionellen und/oder Logikprüfungen erneut durchzuführen. Dieser Zyklus des Durchführens der Funktions- und/oder Logikprüfungen und des schrittweisen Erhöhens der Frequenz vergrößert sich, bis die Prüfungen einen Fehler oder Ausfall anzeigen. Die Ausfallfrequenz und die Einstellungen der Taktsteuerung werden in Schritt 230 protokolliert und in Schritt 240 geändert. Die Taktfrequenz wird an den neuen Einstellungen in Schritt 250 wieder schrittweise erhöht, und die Prüfungen werden wieder wie in Schritt 210 durchgeführt. Mit den neuen Einstellungen der Taktsteuerung werden die Prüfungen bei immer höheren Frequenzen durchgeführt, indem die Frequenz wie in Schritt 220 schrittweise erhöht wird, bis die Prüfungen nicht bestanden werden. Wenn die logischen Prüfungen nicht bestanden werden, verändert der Vorgang dann die Einstellungen der Taktsteuerung und erhöht die Taktfrequenz wie in Schritten 230 bis 250, und die Prüfungen werden erneut durchgeführt. Diese Abfolge kann wiederholt werden, bis eine Einstellung der Taktsteuerung gefunden worden ist, die einen annehmbaren Wert für den betrieblichen oder zeitlichen Spielraum bereitstellt. Auf diese Weise kann der zeitliche Spielraum so angepasst werden, dass er entweder minimal ist, so dass der Taktgeber mit der höchstmöglichen Frequenz laufen kann, oder er ein Maximum hat, um sicherzustellen, dass korrekter Betrieb des getakteten digitalen Systems erfolgen kann.
Sobald die Einstellung der Taktsteuerung gefunden worden ist, die den gewünschten zeitlichen Spielraum bereitstellt, setzt der Service-Prozessor oder die auf dem Chip befindliche Ablaufsteuerung 160 die Bits der Taktsteuerung dementsprechend. Vorzugsweise wird das Verfahren, wie es hier beschrieben worden ist, bei jedem anfänglichen Laden eines Programms (IPL) und bei der Frequenz und den Einstellungen der Taktsteuerung durchgeführt, die ein optimales Leistungsvermögen zulassen, die restliche IPL- Abfolge wird dann fortgesetzt. Unter bestimmten Umständen, bei denen der Rechner, die Speichersteuerung oder ein anderes digitales System zuverlässig und genau funktionieren müssen, wird bevorzugt, dass ein größerer zeitlicher oder betrieblicher Spielraum vorhanden ist, z. B. 2%, wohingegen für Rechner oder Internet-Spiele und -Anwendungen vielleicht ein zeitlicher Spielraum in der Größenordnung von 0,01% annehmbar ist. Beim Rechnern, die mehrere Prozessoren haben, müssen darüber hinaus die Prozessoren alle mit der gleichen Frequenz arbeiten. In diesen Fällen wird dann der betriebliche oder zeitliche Spielraum jedes Prozessors bei derjenigen Frequenz festgelegt, deren Einstellungen der Taktsteuerung sich von einem anderen Prozessor unterscheiden können.
Obwohl die bevorzugte Ausführungsform der Erfindung veranschaulicht und beschrieben worden ist, ist klar, dass die Erfindung nicht derart eingegrenzt ist. Zahlreiche Modifikationen, Veränderungen, Abweichungen, Austauschmöglichkeiten und gleichwertige Möglichkeiten können für den Fachmann auftreten, ohne dass vom Geist und Umfang der vorliegenden Erfindung abgewichen wird, wie sie durch die anhängenden Ansprüche definiert wird.
Nichtsdestoweniger wird durch den Fachmann eingeschätzt, dass die Erfindung der vorliegenden Anmeldung so funktioniert, dass sie einen Taktgeber bereitstellt, der entweder durch automatisierte oder manuelle Wiederholungen des beanspruchten Vorganges für bestimmte Anwendungen die Einstellungen der Taktsteuerung in Übereinstimmung mit einer gegebenen Frequenz optimiert. Wenn die Erfindung wie hierin beschrieben benutzt wird, kann für bestimmte Anwendungen, unterschiedliche Frequenzen und unterschiedliche Betriebsspannungen der zeitliche Spielraum abgestimmt werden.

Claims (11)

1. Verfahren zum Optimieren des Leistungsvermögens eines elektronischen Systems mit einer getakteten Frequenz, das die folgenden Schritte umfasst:
  • a) Einstellen einer Frequenz eines Taktgebers auf einen Standardwert;
  • b) Einstellen jedes aus einer Vielzahl von Faktoren der Taktsteuerung auf einen Standardparameter;
  • c) Durchführen einer Prüfung des elektronischen Systems;
  • d) Erhöhen der Frequenz;
  • e) Wiederholen der Prüfung;
  • f) Wiederholen der Schritte (d) und (e), bis die Prüfung nicht bestanden wird;
  • g) Verändern mindestens eines aus der Vielzahl der Faktoren zur Taktsteuerung;
  • h) Wiederholen der Schritte (d) bis (g), bis der gewünschte zeitliche Spielraum des Taktsignals erreicht worden ist.
2. Verfahren nach Anspruch 1, wobei der Schritt des Einstellens jeder der Vielzahl von Faktoren der Taktsteuerung auf einen Standardparameter weiterhin das Initialisieren eines oder mehrerer Standardparameter eines Phasenregelkreises (phase-locked loop) umfasst, wobei der eine oder mehrere Standardparameter aus einer Gruppe ausgewählt werden, die aus Folgendem besteht:
  • a) der Spannungsverstärkung eines spannungsgesteuerten Oszillators innerhalb des Phasenregelkreises;
  • b) der Stromverstärkung des spannungsgesteuerten Oszillators;
  • c) dem Bereich des spannungsgesteuerten Oszillators;
  • d) dem Ladungspumpstrom;
  • e) dem Dämpfungsfaktor;
  • f) der Verstärkung des Phasendetektors; und
  • g) der Bandbreite.
3. Verfahren nach Anspruch 1, wobei der Schritt des Einstellens jedes aus der Vielzahl von Faktoren der Taktsteuerung auf einen Standardparameter weiterhin das Einstellen des Tastverhältnisses eines digitalen Multiplizierers umfasst.
4. Verfahren nach Anspruch 1, wobei der Schritt des Einstellens jedes aus der Vielzahl von Faktoren der Taktsteuerung auf einen Standardparameter weiterhin das Einstellen des Tastverhältnisses einer Schaltung zur Symmetriekorrektur umfasst.
5. Verfahren nach Anspruch 1, wobei das elektronische System eine Gruppierung von Halbleiterspeichern umfasst und der Schritt des Durchführens der Prüfung weiterhin das Ablaufen einer ABIST-Prüfung an der Gruppierung umfasst.
6. Verfahren nach Anspruch 1, wobei das elektronische System digitale Logikschaltkreise und der Schritt des Durchführens der Prüfung weiterhin die Ausführung einer LBIST-Prüfung an den digitalen Logikschaltkreisen umfasst.
7. Verfahren nach Anspruch 6, wobei das elektronische System weiterhin ein Taktverteilungsnetzwerk und eine Halbleiterspeicher-Gruppierung umfasst und der Schritt des Durchführens der Prüfung weiterhin den Ablauf einer Funktionsprüfung über dieses Taktverteilungsnetzwerk, die Speichergruppierung und die digitalen Logikschaltkreise umfasst.
8. Verfahren nach Anspruch 1, wobei die Schritte für das getaktete System, in dem der gewünschte zeitliche Spielraum voreingestellt wird, automatisch abläuft.
9. Verfahren nach Anspruch 1, wobei die Einstellungen der Taktsteuerung und die Frequenz von Hand angepasst werden können, um den gewünschten Taktbereich zu erreichen.
10. Automatisiertes Verfahren zum Erreichen eines gewünschten zeitlichen Spielraumes eines Taktgebers in einem getakteten elektronischen System, das eine Vielzahl von Schaltkreisen hat, wobei das Verfahren die folgenden Schritte umfasst:
  • a) Eingeben des gewünschten zeitlichen Spielraumes;
  • b) Einstellen einer Standardfrequenz;
  • c) Einstellen jedes aus einer Vielzahl von Faktoren zur Taktsteuerung auf einen Standardparameter;
  • d) Erzeugen eines Taktsignals, das die Standardfrequenz und die Standardparameter hat;
  • e) Durchlaufen einer Funktionsprüfung des getakteten elektronischen Systems;
  • f) Schrittweises Erhöhen der Frequenz;
  • g) erneutes Durchlaufen der Funktionsprüfung;
  • h) Wiederholen der Schritte (f) und (g), bis die Prüfung nicht bestanden wird;
  • i) wenn die Prüfung nicht bestanden wird, wenn sich der Schritt des Erzeugens des Taktsignals innerhalb eines PLL befindet, Verändern mindestens eines aus der folgenden Vielzahl von Faktoren zur Taktsteuerung: Spannungsverstärkung eines spannungsgesteuerten Oszillators innerhalb des Phasenregelkreises; Stromverstärkung des spannungsgesteuerten Oszillators; Bereich des spannungsgesteuerten Oszillators; Ladungspumpstrom; Dämpfungsfaktor; Verstärkung des Phasendetektors; oder Bandbreite;
  • j) wenn die Prüfung nicht bestanden wird, wenn sich der Schritt des Erzeugens des Taktsignals innerhalb eines DM oder SCC befindet, Anpassen des Tastverhältnisses des Taktsignals in dem DM oder dem SCC; und
  • k) automatisches Wiederholen der Schritte (f) bis (j), bis ein gewünschter zeitlicher Spielraum und eine gewünschte Frequenz des Taktgebers erreicht wird.
11. Vorrichtung zum Steuern eines zeitlichen Spielraumes eines getakteten digitalen Systems, die Folgendes umfasst:
  • a) eine Vielzahl von Halbleiter-Logik- und -Speicherschaltkreisen;
  • b) Mittel zum Erzeugen eines Taktsignals;
  • c) Mittel zum Verteilen des Taktsignals an die Halbleiter-Logik- und -Speicherschaltkreise;
  • d) Mittel zum Prüfen der Halbleiter-Logik- und -Speicherschaltkreise;
  • e) Mittel zum Anpassen der Frequenz des Taktsignals;
  • f) Mittel zum Anpassen mindestens einer Einstellung der Taktsteuerung des Taktsignals; und
  • g) Mittel zum Anpassen des zeitlichen Spielraumes auf der Basis von Ergebnissen aus den Prüfmitteln durch das Frequenzanpassungsmittel und das mindestens eine Anpassungsmittel zur Einstellung der Taktsteuerung.
DE10110315A 2000-03-14 2001-03-03 Optimieren des Leistungsvermögens eines getakteten Systems durch Anpassen der Einstellungen der Taktsteuerung und der Taktfrequenz Expired - Fee Related DE10110315C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/524,878 US6535986B1 (en) 2000-03-14 2000-03-14 Optimizing performance of a clocked system by adjusting clock control settings and clock frequency

Publications (2)

Publication Number Publication Date
DE10110315A1 true DE10110315A1 (de) 2001-09-27
DE10110315C2 DE10110315C2 (de) 2003-12-04

Family

ID=24091021

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10110315A Expired - Fee Related DE10110315C2 (de) 2000-03-14 2001-03-03 Optimieren des Leistungsvermögens eines getakteten Systems durch Anpassen der Einstellungen der Taktsteuerung und der Taktfrequenz

Country Status (3)

Country Link
US (1) US6535986B1 (de)
JP (1) JP3490403B2 (de)
DE (1) DE10110315C2 (de)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4373595B2 (ja) * 2000-09-25 2009-11-25 株式会社東芝 コンピュータシステム
US6963992B1 (en) * 2000-09-28 2005-11-08 Cypress Semiconductor Corp. Method and apparatus to generate clock and control signals for over-clocking recovery in a PLL
TW522298B (en) * 2000-10-04 2003-03-01 Winbond Electronics Corp Apparatus and method for automatically detecting stable operating frequency
US6952790B2 (en) * 2001-03-30 2005-10-04 Intel Corporation System for varying timing between source and data signals in a source synchronous interface
JP4139579B2 (ja) * 2001-06-19 2008-08-27 株式会社ルネサステクノロジ 半導体装置および半導体装置の動作モード制御方法
US6901543B2 (en) * 2001-10-12 2005-05-31 Sun Microsystems, Inc. Utilizing slow ASIC logic BIST to preserve timing integrity across timing domains
US7124315B2 (en) * 2002-08-12 2006-10-17 Hewlett-Packard Development Company, L.P. Blade system for using multiple frequency synthesizers to control multiple processor clocks operating at different frequencies based upon user input
US7548971B2 (en) * 2002-08-12 2009-06-16 Hewlett-Packard Development Company, L.P. System and method for managing the operating frequency of blades in a bladed-system
US7849332B1 (en) * 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
US7882369B1 (en) * 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7886164B1 (en) 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US6856926B2 (en) * 2003-03-03 2005-02-15 Hewlett-Packard Development Company, L.P. Frequency margin testing of bladed servers
TWI266191B (en) * 2003-09-05 2006-11-11 Realtek Semiconductor Corp Clock pulse adjusting device and method thereof
US8775997B2 (en) * 2003-09-15 2014-07-08 Nvidia Corporation System and method for testing and configuring semiconductor functional circuits
US8872833B2 (en) 2003-09-15 2014-10-28 Nvidia Corporation Integrated circuit configuration system and method
US8732644B1 (en) 2003-09-15 2014-05-20 Nvidia Corporation Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits
US7382366B1 (en) * 2003-10-21 2008-06-03 Nvidia Corporation Method, apparatus, system, and graphical user interface for selecting overclocking parameters of a graphics system
US7308596B1 (en) * 2003-10-30 2007-12-11 Integrated Device Technology, Inc. Controlling a clock divider by selecting a preset value
US8711161B1 (en) 2003-12-18 2014-04-29 Nvidia Corporation Functional component compensation reconfiguration system and method
CN100504716C (zh) * 2004-01-28 2009-06-24 Nxp股份有限公司 在数字处理系统中用于超频的方法和装置
US7577859B2 (en) * 2004-02-20 2009-08-18 International Business Machines Corporation System and method of controlling power consumption in an electronic system by applying a uniquely determined minimum operating voltage to an integrated circuit rather than a predetermined nominal voltage selected for a family of integrated circuits
US7479753B1 (en) 2004-02-24 2009-01-20 Nvidia Corporation Fan speed controller
US7739536B2 (en) * 2004-04-02 2010-06-15 Hewlett-Packard Development Company, L.P. Intelligent frequency and voltage margining
JP4514028B2 (ja) * 2004-05-20 2010-07-28 ルネサスエレクトロニクス株式会社 故障診断回路及び故障診断方法
US8723231B1 (en) 2004-09-15 2014-05-13 Nvidia Corporation Semiconductor die micro electro-mechanical switch management system and method
US8711156B1 (en) 2004-09-30 2014-04-29 Nvidia Corporation Method and system for remapping processing elements in a pipeline of a graphics processing unit
US7469355B1 (en) * 2004-10-26 2008-12-23 Nvidia Corporation Auto tune dynamic over clocking
WO2006075374A1 (ja) * 2005-01-13 2006-07-20 Hitachi Ulsi Systems Co., Ltd. 半導体装置及びそのテスト方法
US8021193B1 (en) 2005-04-25 2011-09-20 Nvidia Corporation Controlled impedance display adapter
US7793029B1 (en) 2005-05-17 2010-09-07 Nvidia Corporation Translation device apparatus for configuring printed circuit board connectors
US7322001B2 (en) * 2005-10-04 2008-01-22 International Business Machines Corporation Apparatus and method for automatically self-calibrating a duty cycle circuit for maximum chip performance
US8417838B2 (en) * 2005-12-12 2013-04-09 Nvidia Corporation System and method for configurable digital communication
US8412872B1 (en) 2005-12-12 2013-04-02 Nvidia Corporation Configurable GPU and method for graphics processing using a configurable GPU
US7650527B2 (en) * 2006-02-07 2010-01-19 Broadcom Corporation MIPS recovery technique
US7716516B2 (en) * 2006-06-21 2010-05-11 Sony Computer Entertainment Inc. Method for controlling operation of microprocessor which performs duty cycle correction process
US7417480B2 (en) * 2006-07-14 2008-08-26 International Business Machines Corporation Duty cycle correction circuit whose operation is largely independent of operating voltage and process
US7913199B2 (en) * 2006-07-14 2011-03-22 International Business Machines Corporation Structure for a duty cycle correction circuit
JP4763562B2 (ja) * 2006-09-20 2011-08-31 富士通株式会社 ディレイ不良解析方法およびその装置
WO2008078529A1 (ja) * 2006-12-26 2008-07-03 Advantest Corporation 試験装置および試験方法
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US8724483B2 (en) 2007-10-22 2014-05-13 Nvidia Corporation Loopback configuration for bi-directional interfaces
US20090108817A1 (en) * 2007-10-30 2009-04-30 Topower Computer Industrial Co., Ltd. Method for actuation by boosting power source voltage
US20090128206A1 (en) * 2007-11-20 2009-05-21 Boerstler David W Apparatus and Method for Obtaining Desired Phase Locked Loop Duty Cycle without Pre-Scaler
US8108813B2 (en) * 2007-11-20 2012-01-31 International Business Machines Corporation Structure for a circuit obtaining desired phase locked loop duty cycle without pre-scaler
US8446162B2 (en) 2007-11-21 2013-05-21 Nec Corporation Semiconductor integrated circuit device with test circuit and test method therefor
US7863952B2 (en) * 2008-01-31 2011-01-04 International Business Machines Corporation Method and circuit for controlling clock frequency of an electronic circuit with noise mitigation
US7579887B1 (en) * 2008-02-01 2009-08-25 International Bsuiness Machines Corporation Technique for efficiently managing both short-term and long-term frequency adjustments of an electronic circuit clock signal
US8370663B2 (en) 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
US20090235108A1 (en) * 2008-03-11 2009-09-17 Gold Spencer M Automatic processor overclocking
US8381143B2 (en) * 2008-05-29 2013-02-19 International Business Machines Corporation Structure for a duty cycle correction circuit
CN101676879A (zh) * 2008-09-17 2010-03-24 鸿富锦精密工业（深圳）有限公司 超频能力测试系统及方法
US8819474B2 (en) * 2009-04-03 2014-08-26 Intel Corporation Active training of memory command timing
US8687639B2 (en) * 2009-06-04 2014-04-01 Nvidia Corporation Method and system for ordering posted packets and non-posted packets transfer
TW201044136A (en) * 2009-06-12 2010-12-16 Micro Star Int Co Ltd External frequency adjustment methods and systems, and computer program products thereof
US7928779B2 (en) * 2009-06-17 2011-04-19 Integrated Device Technology, Inc. Methods and apparatuses for incremental bandwidth changes responsive to frequency changes of a phase-locked loop
JP5564854B2 (ja) * 2009-08-20 2014-08-06 船井電機株式会社 制御装置
US9176909B2 (en) 2009-12-11 2015-11-03 Nvidia Corporation Aggregating unoccupied PCI-e links to provide greater bandwidth
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US9331869B2 (en) * 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver
JP5609176B2 (ja) * 2010-03-12 2014-10-22 富士通株式会社 コンフィグレーション方法及びコンフィグレーション制御回路
US8429441B2 (en) 2010-04-19 2013-04-23 International Business Machines Corporation Operating processor below maximum turbo mode frequency by sending higher than actual current amount signal to monitor
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
US8799698B2 (en) * 2011-05-31 2014-08-05 Ericsson Modems Sa Control of digital voltage and frequency scaling operating points
US9330031B2 (en) 2011-12-09 2016-05-03 Nvidia Corporation System and method for calibration of serial links using a serial-to-parallel loopback
US9310426B2 (en) 2012-09-25 2016-04-12 Globalfoundries Inc. On-going reliability monitoring of integrated circuit chips in the field
KR102193468B1 (ko) * 2014-04-04 2020-12-21 삼성전자주식회사 타이밍 마진을 적응적으로 보정하는 메모리 장치 및 이를 포함하는 집적 회로
EP3265613B1 (de) * 2015-03-05 2020-01-15 Ticopter SA Komprimierbarer stossdämpfer und zugehöriges verfahren
US10037213B2 (en) 2016-09-19 2018-07-31 Nxp Usa, Inc. System and method for adjusting boot interface frequency
CN108073830B (zh) 2016-11-15 2021-05-18 华为技术有限公司 一种集成有安全组件的终端芯片
JP7245623B2 (ja) 2018-09-13 2023-03-24 株式会社アドバンテスト 装置、方法、およびプログラム
US10852761B2 (en) * 2018-12-13 2020-12-01 Ati Technologies Ulc Computing system with automated video memory overclocking
CN111145699A (zh) * 2019-12-26 2020-05-12 深圳市华星光电半导体显示技术有限公司 代码读取方法、时序控制器和计算机可读存储介质
JP7576449B2 (ja) * 2020-12-14 2024-10-31 キオクシア株式会社 メモリシステム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157277A (en) 1990-12-28 1992-10-20 Compaq Computer Corporation Clock buffer with adjustable delay and fixed duty cycle output
WO1994003901A1 (en) * 1992-08-10 1994-02-17 Monolithic System Technology, Inc. Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration
US5455931A (en) * 1993-11-19 1995-10-03 International Business Machines Corporation Programmable clock tuning system and method
US5600824A (en) 1994-02-04 1997-02-04 Hewlett-Packard Company Clock generating means for generating bus clock and chip clock synchronously having frequency ratio of N-1/N responsive to synchronization signal for inhibiting data transfer
TW282525B (de) 1994-06-17 1996-08-01 Intel Corp
US5451892A (en) 1994-10-03 1995-09-19 Advanced Micro Devices Clock control technique and system for a microprocessor including a thermal sensor
US5663991A (en) 1996-03-08 1997-09-02 International Business Machines Corporation Integrated circuit chip having built-in self measurement for PLL jitter and phase error
US5719510A (en) 1996-03-27 1998-02-17 Intel Corporation Software configurable digital clock generator
US5661731A (en) * 1996-06-27 1997-08-26 Intel Corporation Method for shrinking a clock cycle when testing high speed microprocessor designs
US5828593A (en) * 1996-07-11 1998-10-27 Northern Telecom Limited Large-capacity content addressable memory
US5828255A (en) 1996-11-15 1998-10-27 International Business Machines Corporation Phase locked loop having adaptive jitter reduction
US5802355A (en) 1996-12-10 1998-09-01 International Business Machines Corporation Multi-processor system using processors of different speeds
US5982189A (en) * 1997-05-14 1999-11-09 International Business Machines Corporation Built-in dynamic stress for integrated circuits
US5956289A (en) * 1997-06-17 1999-09-21 Micron Technology, Inc. Clock signal from an adjustable oscillator for an integrated circuit
US5930182A (en) 1997-08-22 1999-07-27 Micron Technology, Inc. Adjustable delay circuit for setting the speed grade of a semiconductor device
US5986514A (en) 1998-01-26 1999-11-16 Motorola, Inc. Self-biased voltage controlled oscillator (VCO) method and apparatus
US6438722B1 (en) * 1999-08-11 2002-08-20 International Business Machines Corporation Method and system for testing an integrated circuit

Also Published As

Publication number Publication date
JP2001318730A (ja) 2001-11-16
DE10110315C2 (de) 2003-12-04
US6535986B1 (en) 2003-03-18
JP3490403B2 (ja) 2004-01-26

Similar Documents

Publication Publication Date Title
DE10110315C2 (de) Optimieren des Leistungsvermögens eines getakteten Systems durch Anpassen der Einstellungen der Taktsteuerung und der Taktfrequenz
DE10102887B4 (de) Verzögerungsvorrichtung, die eine Verzögerungssperrschleife aufweist und Verfahren zum Kalibrieren derselben
DE19502035C2 (de) Frequenzvervielfacherschaltung
DE69030528T2 (de) Verfahren und Anordnung zum Testen von Schaltungsplatten
DE69830521T2 (de) Automatisches Schaltkreisprüfgerät für Halbleitervorrichtungen
DE602005002931T2 (de) Prüfung eines Testobjekts mit Abtastung vom Taktsignal und vom Datensignal
DE112006002337T5 (de) Verfahren und Vorrichtung zur Detektion verspäteter Timing-Übergänge
DE112005001517B4 (de) Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen
DE102013217830A1 (de) Timing-Kalibrierung für chipinterne Verdrahtung
DE10063307B4 (de) Auffangschaltung für Daten und deren Ansteuerungsverfahren
DE102007005708A1 (de) Takt- und Datenrückgewinnungsschaltung, die erste und zweite Stufen umfasst
DE102019121891A1 (de) Takt-arbeitszyklus-einstell- und kalibrieschaltung und verfahren zum betreiben derselben
DE112006002092T5 (de) Schaltungskartensynchronisation innerhalb eines standardisierten Prüfinstrumentenchassis
DE69327612T2 (de) Schaltung und Verfahren zur Generierung eines stabilen Taktsignals mit Frequenzvervielfachung
DE10312261A1 (de) Verzögerungsregelschleife, die einen variablen Spannungsregler aufweist
DE102005024648A1 (de) Elektrische Schaltung zum Messen von Zeiten und Verfahren zum Messen von Zeiten
DE102013114512B4 (de) Globales Einfangschema mit niedriger Leistung für Kerne
DE102014226136B3 (de) Messschaltung
DE60127885T2 (de) Taktsignalschaltung mit Präzisionstastverhältnisreglung
DE69025014T2 (de) Phasenkomparator mit zwei verschiedenen Komparator-Charakteristiken
DE112004001067T5 (de) Mehrtakterzeuger mit programmierbarer Taktverzerrung
DE102005013327A1 (de) Analogsignalverlaufsinformationen von binär abgetasteten Messungen
DE102009007482A1 (de) Jitterinjektionsschaltung, Mustergenerator, Prüfvorrichtung und elektronische Vorrichtung
DE102018113288A1 (de) Systeme und Verfahren zur Tastgrad-Messung, -Analyse und -Kompensation
DE60122960T2 (de) Digitale eingebaute Selbsttestschaltungsanordnung für Phasenregelschleife

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee