DE10046303A1 - Elektronische Chipbauelemente und Montageaufbau für diese - Google Patents

Elektronische Chipbauelemente und Montageaufbau für diese

Info

Publication number
DE10046303A1
DE10046303A1 DE10046303A DE10046303A DE10046303A1 DE 10046303 A1 DE10046303 A1 DE 10046303A1 DE 10046303 A DE10046303 A DE 10046303A DE 10046303 A DE10046303 A DE 10046303A DE 10046303 A1 DE10046303 A1 DE 10046303A1
Authority
DE
Germany
Prior art keywords
electronic chip
electronic
chip component
resonance element
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10046303A
Other languages
English (en)
Inventor
Masaya Wajima
Naoshi Bamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of DE10046303A1 publication Critical patent/DE10046303A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/177—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator of the energy-trap type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02133—Means for compensation or elimination of undesirable effects of stress
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1035—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by two sealing substrates sandwiching the piezoelectric layer of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/56—Monolithic crystal filters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Ein elektronisches Chipbauelement, das mit hoher Dichte montiert werden kann, während eine durch Lötfüllungen verursachte Ablösung der verbundenen Bereiche verhindert wird, ohne dass eine Gehäusekomponente mit einem komplizierten Aufbau erforderlich ist, wird bei geringen Kosten zur Hand gegeben. Das elektronische Chipbauelement umfasst eine elektronische Bauelementteilplatte, die eine Schaltung, die ein elektronisches Bauelement darin ausbildet, besitzt und ein Paar Seitenflächen und eine untere Fläche sowie eine Vielzahl von Außenelektroden aufweist, die sich über mindestens eine der Seitenflächen und die untere Fläche des elektronischen Bauelementteils erstrecken und mit der darin vorgesehenen Schaltung elektrisch verbunden sind. Der an der unteren Fläche des monolithischen Körpers vorgesehene Elektrodenbereich als elektronisches Bauelementteil jeder Außenelektrode ist mit darauf vorgesehenen schmalen Bereichen und breiten Bereichen versehen, und der schmale Bereich setzt sich zu dem an der Seitenfläche desselben vorgesehenen Außenelektrodenbereich hin fort.

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein elektronisches Chipbauelement und einen Montageaufbau hierfür zur Verwendung mit einem piezoelektrischen Resonator oder einem piezoelektrischen Filter und insbesondere betrifft die vorliegende Erfindung ein elektronisches Chipbauelement und einen Montageaufbau hierfür mit an der Außenfläche eines elektronischen Bauelementteils vorgesehenen verbesserten Außenelektroden.
2. Beschreibung des Stands der Technik
Für gewöhnlich werden verschiedene elektronische Chipbauelemente zur Verwirklichung einer hohen Packungsdichte verwendet.
Ein Beispiel für den Stand der Technik wird in der ungeprüften japanischen Patentanmeldungsschrift Nr. 3-258107 offenbart, welche ein elektronisches Chipbauelement mit einem Paar an beiden Enden eines rechteckigen elektronischen Bauelementteils vorgesehenen Außenelektroden offenbart. Bei diesem elektronischen Bauelement sind die an beiden Enden befindlichen Außenelektroden so angeordnet, dass sie an der oberen Fläche, einem Paar Seitenflächen und der unteren Fläche an den jeweiligen Enden des elektronischen Bauelementteils gewickelt sind und ferner beide Endflächen desselben bedecken. In der gleichen Schrift wird ein weiteres elektronisches Bauelement beschrieben, das so angeordnete Außenelektroden umfasst, dass sie sich nicht zu den Endflächen erstrecken.
Die ungeprüfte japanische Patentanmeldungsschrift Nr. 6-224681 offenbart einen piezoelektrischen Chipresonator mit drei Außenelektroden an der äußeren Fläche eines piezoelektrischen Resonators mit einer rechteckigen Plattenform. Dieser piezoelektrische Chipresonator weist ein beiden Enden des Resonators vorgesehenes Paar Außenelektroden auf, so dass die obere Fläche, ein Paar Seitenflächen, die untere Fläche und die Endflächen desselben bedeckt werden, und die dritte Außenelektrode ist zwischen dem an beiden Enden befindlichen Paar Außenelektroden gewickelt, um die obere Fläche, ein Paar Seitenflächen und die untere Fläche desselben zu bedecken. Falls die untere Fläche eine Fläche ist, auf der das elektronische Bauelement montiert wird, wird die dritte Außenelektrode an der oberen Fläche mit einem ausgesparten Bereich und einem hervorragenden Bereich vorgesehen, die jeweils eine von der des verbleibenden Bereichs abweichende Breite aufweisen. Die dritte Außenelektrode ist so angeordnet, dass sie eine Kapazität herausnimmt und so dass eine gewünschte Kapazität durch Regulieren der Größe eines ausgesparten Bereichs und eines hervorstehenden Bereichs, die an der oberen Fläche derselben vorgesehen sind, erhalten werden kann.
Wird die Kapazität erhöht, werden auch die Breite des ausgesparten Bereichs und des hervorstehenden Bereichs vergrößert, wodurch er näher zu der Außenelektrode an dem anderen Ende gelegen ist. Die Breite der dritten Außenelektrode an der unteren Fläche (Montagefläche) wird jedoch verringert, um ein Kurzschließen zu verhindern.
Ferner wird in der ungeprüften japanischen Patentanmeldungsschrift Nr. 5-83074 ein elektronisches Chipbauelement offenbart, welches ein an einem Gehäusesubstrat montiertes piezoelektrisches Teil und eine mit dem Gehäusesubstrat so verbundene Metallabdeckung, dass sie das piezoelektrische Teil umgibt, umfasst. Bei dem elektronischen Chipbauelement dieser Art ist das Gehäusesubstrat mit einer Durchgangselektrode versehen, deren eines Ende mit dem piezoelektrischen Teil verbunden ist und deren anderes Ende sich zu der unteren Fläche des Gehäusesubstrats erstreckt. Durch Anordnen des Bereichs der Durchgangselektrode, so dass er sich zu der unteren Fläche des Gehäusesubstrats erstreckt, kann das elektronische Chipbauelement an der Oberfläche der Leiterplatte montiert werden. Daher wird es durch Löten zwischen der unteren Fläche des Gehäusesubstrats und der Leiterplatte mit der Leiterplatte verbunden.
Wenn das elektronische Chipbauelement, das in dem Abschnitt Stand der Technik der ungeprüften japanischen Patentanmeldungsschrift Nr. 3-258107 beschrieben wird, auf der Leiterplatte montiert wird, führt das Vorhandensein der Außenelektroden an den Seitenflächen und den Endflächen des elektronischen Bauelementteils zur Bildung einer Lötfüllung darauf. Anders ausgedrückt wird eine Lötfüllung entlang der Seitenflächen und Endflächen des elektronischen Bauelementteils gebildet, die sich in eine Richtung senkrecht zur Leiterplatte erstreckt. Daher können die Abstände zwischen benachbarten elektronischen Chipbauelementen nicht verringert werden und somit wird eine hohe Packungsdichte verhindert.
Aufgrund der Bildung der Lötfüllung sind die elektronischen Chipbauelemente bei Eintreten einer Wölbung der Leiterplatte anfällig für eine durch die Lötfüllung verursachte Spannung. Daher neigen die verbundenen Bereiche zwischen der Lötfüllung und den elektronische Chipbauelementen zum Ablösen. Ferner steigen die Kosten für die Außenelektroden, da die Außenelektroden so angeordnet sind, dass sie die Endfläche zusätzlich zur oberen Fläche, dem Paar Seitenflächen und der unteren Fläche abdecken.
Bei dem in der ungeprüften japanischen Patentanmeldungsschrift Nr. 3-258107 offenbarten elektronischen Chipbauelement bedecken die Außenelektroden andererseits nicht die Endflächen. Daher sind die Kosten für die Außenelektroden gegenüber dem in der ungeprüften japanischen Patentanmeldungsschrift Nr. 3-258107 offenbarten elektronischen Chipbauelement geringer. Da jedoch die drei Außenelektroden an der oberen Fläche, dem Paar Seitenflächen und der unteren Fläche der elektronischen Bauelemente gewickelt sind, neigt das Lot bei Montage des Bauelements auf der Leiterplatte zum Absetzen entlang des Bereichs der Außenelektrode, der sich an der Seitenfläche der elektronischen Bauelementteile befindet, und bildet somit Lötfüllungen. Daher neigt das elektronische Chipbauelement bei Eintreten einer Wölbung der Leiterplatte in Richtung der Breite des elektronischen Bauelementteils zu einer durch die Lötfüllungen verursachten äußeren Spannung, wodurch es zu einem Ablösen des verbundenen Bereichs zwischen dem Lot und den elektronischen Chipbauelementen neigt.
Eine hohe Packungsdichte in Längsrichtung ist möglich, da die Lötfüllungen nicht an den Endflächen an beiden Längsenden des elektronischen Bauelementteils ausgebildet werden. In der Breitenrichtung verhindert die Bildung von Lötfüllungen aber eine hohe Packungsdichte.
Bei dem in der ungeprüften japanischen Patentanmeldungsschrift Nr. 5-83074 offenbarten elektronischen Chipbauelement wird die in den elektronischen Bauelementen vorgesehene Schaltung mittels einer Durchgangselektrode zu der Bodenfläche des Gehäusesubstrats geführt. Daher ist es nicht erforderlich, die Außenelektrode an den Seitenflächen und den Endflächen des Gehäuses vorzusehen. Dadurch wird die Packungsdichte sowohl in der Längs- als auch in der Breitenrichtung des elektronischen Bauelements erhöht. Da keine Außenelektrode an den Seitenflächen und Endflächen des Gehäusesubstrats vorhanden ist, werden ferner keine Lötfüllungen ausgebildet. Somit wird eine durch Wölbung der Leiterplatte verursachte Spannung bei dem elektronischen Chipbauelement verringert, wodurch die Stabilität des verbundenen Bereichs erhöht wird.
Bei dieser Art von elektronischem Chipbauelement müssen die Durchgangselektroden aber an dem Gehäusesubstrat ausgebildet werden, was die Komplexität des Herstellungsverfahrens des Gehäusesubstrats erhöht. Ferner nimmt die mechanische Festigkeit des Gehäusesubstrats aufgrund der Bildung von Durchgangselektroden ab.
ZUSAMMENFASSENDE BESCHREIBUNG DER ERFINDUNG
Zur Lösung der oben beschriebenen Probleme sehen bevorzugte erfindungsgemäße Ausführungen ein elektronisches Chipbauelement und einen Montageaufbau für dieses vor, das nicht für durch Wölbung des Substrats, auf dem es montiert ist, verursachte Spannung anfällig ist, wodurch eine zuverlässige elektrische Verbindung und eine feste mechanische Verbindung sichergestellt und weiterhin die Herstellung des elektronischen Chipbauelements und des Montageaufbaus desselben vereinfacht wird, ohne dass komplizierte Herstellungsverfahren erforderlich sind.
Ein elektronisches Chipbauelement nach einer ersten bevorzugten Ausführung der vorliegenden Erfindung umfasst eine in dem elektronischen Bauelement vorgesehene Schaltung, ein elektronisches Bauelementteil mit einer unteren Fläche und einem Paar Seitenflächen sowie eine Vielzahl von Außenelektroden, die so angeordnet sind, dass sie sich über die untere Fläche und bis zu mindestens einer der Seitenflächen des elektronischen Bauelementteils erstrecken und mit der Schaltung darin elektrisch verbunden sind, dadurch gekennzeichnet, dass jeder an der unteren Fläche des elektrischen Bauelementteils vorgesehene Außenelektrodenbereich mit einem schmalen Bereich und einem breiten Bereich versehen ist.
In einer spezifischen Ausgestaltung des elektronischen Chipbauelements nach der ersten bevorzugten Ausführung der vorliegenden Erfindung wird vorzugsweise die Beziehung L1 < L2 < L3 erfüllt, wobei L1 die Breite des an der Seitenfläche des elektrischen Bauelementteils befindlichen Außenelektrodenbereichs, L2 die Breite des schmalen Bereichs und L3 die Breite des breiten Bereichs ist.
Das elektronische Chipbauelement nach einer zweiten bevorzugten Ausführung der vorliegenden Erfindung umfasst vorzugsweise eine in dem elektronischen Bauelement vorgesehene Schaltung, ein elektronisches Bauelementteil mit einer unteren Fläche und einem Paar Seitenflächen sowie eine Vielzahl von Außenelektroden, die so angeordnet sind, dass sie sich über die untere Fläche und bis zu mindestens einer der Seitenflächen des elektronischen Bauelementteils erstrecken und mit der Schaltung darin elektrisch verbunden sind, dadurch gekennzeichnet, dass jeder an der unteren Fläche des elektronischen Bauelementteils vorgesehene Außenelektrodenbereich so angeordnet ist, dass er eine im Wesentlichen gleichmäßige Breite von einem Längsende zu dem anderen Längsende aufweist und die Beziehung L1 < L3 erfüllt, wobei L3 die Breite des Außenelektrodenbereichs an der unteren Fläche des elektronischen Bauelementteils und L1 die Breite des an der Seitenfläche des elektrischen Bauelementteils vorgesehenen Außenelektrodenbereichs ist.
Bei der ersten und zweiten bevorzugten Ausführung der vorliegenden Erfindung können elektronische Bauelemente mit verschiedenen Funktionen verwendet werden, in einer spezifischen bevorzugten Ausführung der vorliegenden Erfindung wird jedoch vorzugsweise ein piezoelektrisches Resonanzbauelement gebaut.
Zwar kann das oben beschriebene piezoelektrische Resonanzbauelement verschiedene Konfigurationen aufweisen, doch umfasst das Bauelement vorzugsweise ein piezoelektrisches Resonanzelement und ein an mindestens einer Fläche des piezoelektrischen Resonanzelements vorgesehenes erstes Gehäusesubstrat, das so angebracht ist, dass es nicht die Schwingung des piezoelektrischen Resonanzelements der ersten und zweiten bevorzugten Ausführung der vorliegenden Erfindung beeinträchtigt.
Nach einer weiteren bevorzugten Ausführung der Erfindung ist das zweite Gehäuselaminat an der oberen Fläche des piezoelektrischen Resonanzelements laminiert, so dass es nicht die Schwingung des piezoelektrischen Resonanzelements beeinträchtigt.
Nach einer weiteren bevorzugten Ausführung der vorliegenden Erfindung ist das elektronische Chipbauelement mit einer Abdeckungskomponente versehen, die an der oberen Fläche des ersten Gehäusesubstrats so angebracht ist, dass sie das piezoelektrische Resonanzelement umgibt.
Der Montageaufbau des elektronischen Chipbauelements nach bevorzugten Ausführungen der vorliegenden Erfindung umfasst eine Leiterplatte und ein elektronisches Chipbauelement nach bevorzugten Ausführungen der vorliegenden Erfindung, das mittels einer leitenden Verbindung an der Leiterplatte montiert ist, dadurch gekennzeichnet, dass sich der durch die leitende Verbindung vorgesehene verbundene Bereich in der Draufsicht auf das elektronische Chipbauelement innerhalb der äußeren Peripherie des elektronischen Chipbauelements befindet.
Andere Merkmale, Eigenschaften, Elemente und Vorteile der vorliegenden Erfindung gehen aus der folgenden Beschreibung der bevorzugten Ausführungen derselben unter Bezug auf die beigefügten Zeichnungen hervor.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Fig. 1 ist eine perspektivische Ansicht, die ein elektronisches Chipbauelement nach einer ersten bevorzugten Ausführung der vorliegenden Erfindung zeigt;
Fig. 2 ist eine auseinander gezogene perspektivische Ansicht, die einen monolithischen Körper des elektronischen Chipbauelements nach der ersten bevorzugten Ausführung zeigt;
Fig. 3 ist eine Draufsicht in schematischer Form, die einen Montageaufbau unter Verwendung des elektronischen Chipbauelements nach der ersten bevorzugten Ausführung zeigt;
Fig. 4A bis 4C sind Unteransichten, die alternative Abwandlungen des elektronischen Chipbauelements nach der ersten bevorzugten Ausführungen zeigen;
Fig. 5 ist eine perspektivische Ansicht, die eine andere alternative Abwandlung des elektronischen Chipbauelements nach der ersten bevorzugten Ausführung zeigt;
Fig. 6 ist eine perspektivische Ansicht, die eine noch weitere alternative Abwandlung des elektronischen Chipbauelements nach der ersten bevorzugten Ausführung zeigt;
Fig. 7 ist eine perspektivische Ansicht, die eine noch weitere alternative Abwandlung des elektronischen Chipbauelements nach der ersten bevorzugten Ausführung zeigt;
Fig. 8 ist eine auseinander gezogene perspektivische Ansicht, die einen monolithischen Körper des elektronischen Chipbauelements nach der in Fig. 7 gezeigten alternativen Abwandlung zeigt;
Fig. 9 ist eine perspektivische Ansicht des elektronischen Chipbauelements nach einer zweiten bevorzugten Ausführung der vorliegenden Erfindung;
Fig. 10 ist eine perspektivische Ansicht, die eine alternative Abwandlung des elektronischen Chipbauelements nach der zweiten bevorzugten Ausführung zeigt;
Fig. 11 ist eine perspektivische Ansicht, die eine weitere alternative Abwandlung des elektronischen Chipbauelements nach der zweiten bevorzugten Ausführung zeigt;
Fig. 12 ist eine auseinander gezogene perspektivische Ansicht, die eine noch weitere alternative Abwandlung des elektronischen Chipbauelements zeigt, und
Fig. 13 ist eine perspektivische Ansicht, die eine noch weitere alternative Abwandlung des elektronischen Chipbauelements, auf das die Erfindung Anwendung findet, zeigt.
EINGEHENDE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGEN
Unter Bezug auf die Zeichnungen wird nun das elektronische Chipbauelement und der Montageaufbau desselben nach bevorzugten Ausführungen der vorliegenden Erfindung beschrieben.
Fig. 1 ist eine perspektivische Ansicht, die das elektronische Chipbauelement nach einer ersten bevorzugten Ausführung der vorliegenden Erfindung zeigt. Das elektronische Chipbauelement 1 umfasst einen monolithischen Körper 5, der durch das Laminieren der Gehäusesubstrate 3 und 4 an beiden Seiten des piezoelektrischen Resonanzelements 2 als elektronisches Bauelementteil gebildet wird. Der monolithische Körper 5 wird in Fig. 2 in einer auseinander gezogenen perspektivischen Ansicht gezeigt. Das piezoelektrische Resonanzelement 2 umfasst eine im Wesentlichen rechteckige tafelförmige piezoelektrische Platte 6 aus einer piezoelektrischen Keramik, beispielsweise Bleizirkonattitanatkeramik. Die piezoelektrische Platte 6 ist in Dickenrichtung polarisiert. Etwa in der Mitte der oberen Fläche der piezoelektrischen Platte 6 ist eine erste Schwingungselektrode 7a vorgesehen und etwa in der Mitte der unteren Fläche ist eine zweite Schwingungselektrode 8a vorgesehen. Die Schwingungselektroden 7a und 8a liegen einander an der oberen Seite und der unteren Seite gegenüber, mit der piezoelektrischen Platte 6 dazwischen.
Die Schwingungselektrode 7a ist mit einer Endelektrode 7c über eine Verlängerungselektrode 7b elektrisch verbunden. Die Schwingungselektrode 8a ist mit einer Endelektrode 8c über eine Verlängerungselektrode 8b elektrisch verbunden.
Das erste Gehäusesubstrat 3 ist an der oberen Fläche des piezoelektrischen Resonanzelements 2 laminiert, und das zweite Gehäusesubstrat 4 ist an der unteren Fläche des piezoelektrischen Resonanzelements 2 laminiert. Wie aus Fig. 2 hervorgeht, ist an der oberen Fläche des Gehäusesubstrats 4 ein Aussparungsbereich 4a vorgesehen. Der gleiche Aussparungsbereich ist auch an der unteren Fläche des Gehäusesubstrats 3 ausgebildet, auch wenn er nicht eigens gezeigt wird. Der Aussparungsbereich 4a ist zur Ausbildung eines Raums zur Ermöglichung freier und ungehinderter Schwingungen des piezoelektrischen Schwingungsabschnitts der Energiefallenart, die durch die Schwingungselektroden 7a und 8a erzeugt werden, vorgesehen.
Daher dient der monolithische Körper 5 als piezoelektrisches Resonanzbauelement der Energiefallenart, das einen senkrechten Schwingungsmodus durch Anlegen einer Wechselspannung zwischen den Endelektroden 7c und 8c verwendet.
Wie aus Fig. 2 hervorgeht, sind die Endelektroden 7c und 8c so angeordnet, dass sie sich zu beiden Endbereichen entlang deren Breite erstrecken.
Zurückkommend zu Fig. 1 ist die äußere Fläche des monolithischen Körpers 5 mit ersten und zweiten Außenelektroden 9 und 10 versehen. Die Außenelektroden 9 und 10 sind vorzugsweise im Wesentlichen ringförmig, so dass sie sich um die obere Fläche, ein Paar Seitenflächen und die untere Fläche des monolithischen Körpers 5 wickeln.
Die Außenelektroden 9 und 10 werden vorzugsweise durch Aufbringen von Cu oder Ag durch Dünnschichtbildung, beispielsweise Aufdampfung, Beschichten oder Sputtern, oder durch Dickschichtbeschichtung oder ein anderes geeignetes Verfahren gebildet.
Die Außenelektroden 9 und 10 werden mit den Endelektroden 7c oder 8c an einem an der Seitenfläche befindlichen Außenelektrodenbereich elektrisch verbunden.
Die Außenelektroden 9 und 10 werden so konfiguriert, dass sie eine Breite L1 an der oberen Fläche und dem Paar Seitenflächen des monolithischen Körpers 5 aufweisen. Weiterhin werden die Außenelektroden 9 und 10 so konfiguriert, dass sie schmale Bereiche 9a, 9a, 10a und 10a und breite Bereiche 9b und 10b an der unteren Fläche aufweisen. In dieser bevorzugten Ausführung ragen die breiten Bereiche 9b und 10b von den Endbereichen in Richtung auf den mittleren Bereich des monolithischen Körpers 5, wodurch eine von oben gesehen im Wesentlichen rechteckige Form gebildet wird. Die breiten Bereiche 9b und 10b befinden sich in einem in etwa mittleren Bereich zwischen den Längsseiten des monolithischen Körpers 5, und schmale Bereiche 9a, 9a, 10a und 10a sind an beiden seiten der breiten Bereiche 9b und 10b angeordnet.
Bei dem elektronischen Chipbauelement 1 dieser bevorzugten Ausführung wird die Beziehung L1 < L2 < L3 erfüllt, wobei L2 die Breite der schmalen Bereiche 9a und 10a und L3 die Breite der breiten Bereiche 9b und 10b ist.
Das elektronische Chipbauelement 1 dieser bevorzugten Ausführung wird auf die Leiterplatte montiert, wobei die untere Fläche des elektronischen Chipbauelements 1 die Leiterplatte berührt. Da an der unteren Fläche breite Bereiche 9b und 10b vorgesehen sind, wird in diesem Fall eine auf dem an der unteren Fläche des elektronischen Chipbauelements 1 befindlichen Bereich der Außenelektroden 9 und 10 aufgetragene übermäßige Lotmenge auf den breiten Bereichen 9b und 10b aufgetragen. Daher wird wie in Fig. 3 schematisch in Draufsicht gezeigt Lot 11 und 12 nicht außerhalb der Seitenfläche des elektronischen Chipbauelements 1 in einem montierten Aufbau abgesetzt. Da die schmalen Bereiche 9a, 9a, 10a und 10a an den Seiten der breiten Bereiche 9b und 10b vorgesehen sind, wird vor allem die Neigung des geschmolzenen Lots, in Richtung auf die schmalen Bereiche 9a und 10a zu fließen, wesentlich verringert.
Da Lot nicht in den Bereichen der Außenelektroden 9 und 10, die sich an den Seitenflächen des elektronischen Chipbauelements 1 befinden, abgesetzt, wird daher bei Montage auf einer Leiterplatte eine Bildung von Lötfüllungen verhindert. Auf diese Weise sind keine Lötfüllungen entlang der Länge und Breite des elektronischen Chipbauelements 1 gegeben, wodurch eine erhöhte Packungsdichte ermöglicht wird.
Dort wo Lötfüllungen ausgebildet sind, neigt das elektronische Chipbauelement zu einer durch Wölbung der Leiterplatte verursachten Spannung. Das elektronische Chipbauelement 1 nach dieser bevorzugten Ausführung weist aber keine darauf bestehenden Lötfüllnngen auf, daher wird eine durch eine Wölbung der Leiterplatte verursachte Spannung stark verringert und dadurch wird die Zuverlässigkeit der Verbindung wesentlich erhöht.
Ferner erfordert die Bildung der schmalen Bereiche 9a und 10a und der breiten Bereiche 9b und 10b kein kompliziertes Verfahren an den Gehäusesubstraten 3 und 4, so dass die Gehäusesubstrate 3 und 4 einfach herzustellen sind.
Im Gegensatz zu dem elektronischen Chipbauelement des Stands der Technik, bei dem eine Durchgangsbohrung in dem Gehäuse ausgebildet ist, gibt es keine Verringerung der mechanischen Festigkeit, da an den Gehäusesubstraten 3 kein mechanischer Vorgang durchgeführt wird.
Während die breiten Bereiche 9b und 10b des elektronischen Chipbauelements 1 nach der ersten bevorzugten Ausführung vorzugsweise im Wesentlichen rechteckig sind, kann der breite Bereich auch in anderen geeigneten Formen ausgeführt sein.
Fig. 4A bis 4C sind Unteransichten, die alternative Abwandlungen der Konfiguration der breiten Bereiche zeigen.
Bei dem in Fig. 4A gezeigten elektronischen Chipbauelement 12 sind die Außenelektroden 9 und 10 quer über die Bodenfläche 12a vorgesehen, und die Außenelektroden 9 und 10 sind mit einem Paar breiter Bereiche 9b, 9b, 10b und 10b in etwa im mittleren Bereich zwischen den Längsseiten des elektronischen Chipbauelements 12 vorgesehen. Auf diese Weise ist es auch möglich, eine Vielzahl breiter Bereiche an einer Außenelektrode auszubilden.
Bei dem in Fig. 4B gezeigten elektronischen Chipbauelement 13 sind breite Bereiche 9c und 10c an der Bodenfläche 13a desselben vorgesehen, die in der Draufsicht fast halbkreisförmig sind.
Bei dem in Fig. 4C gezeigten elektronischen Chipbauelement 14 sind breite Bereiche 9d und 10d an der Bodenfläche 14a desselben vorgesehen, die in der Draufsicht fast dreieckig sind.
Fig. 5 ist eine perspektivische Ansicht, die eine weitere alternative Abwandlung der elektronischen Chipbauelemente nach der ersten bevorzugten Ausführung zeigt. Zwar werden die Außenelektroden 9 und 10 an den in Fig. 5 gezeigten elektronischen Chipbauelementen 15 an der oberen Fläche, dem Paar Seitenflächen und der unteren Fläche des monolithischen Körpers 5 gewickelt vorgesehen, doch werden die Außenelektroden 9 und 10 an der oberen Fläche und dem Paar Seitenflächen des monolithischen Körpers 5 so vorgesehen, dass sie sich zu dessen Enden hin erstrecken. Andere Elemente sind in der gleichen Weise wie in der ersten bevorzugten Ausführung vorgesehen. Auf diese Weise sind die Außenelektroden 9 und 10 an der oberen Fläche und dem Paar Seitenflächen des monolithischen Körpers 5 so vorgesehen, dass sie sich zu den Enden desselben erstrecken.
Fig. 6 ist eine perspektivische Ansicht, die eine weitere alternative Abwandlung des elektronischen Chipbauelements 1 zeigt. Bei dem elektronischen Chipbauelement 16 sind die Außenelektroden 9A und 10A so angeordnet, dass sie sich über die obere Fläche 5a, die Endflächen 5c und 5d und die untere Fläche 5b des monolithischen Körpers 5 erstrecken. Anders ausgedrückt erstrecken sich die Außenelektroden 9 und 10 nicht über die Seitenfläche. Da die Außenelektroden 9 und 10 so angeordnet sind, dass sie sich jeweils von der oberen Fläche über die Endfläche zu der unteren Fläche erstrecken, ist die Längsrichtung der Außenelektrode daher als die Richtung definiert, die die obere Fläche, die Endfläche und die untere Fläche verbindet. Wenn die Längsrichtung wie oben beschrieben definiert ist, ist die Breitenrichtung der Außenelektrode daher als die Richtung definiert, die im Wesentlichen senkrecht zu der Längsrichtung ist.
An der unteren Fläche 5b weisen die Außenelektroden 9 und 10 breite Bereiche 9e bzw. 10e auf. Die schmalen Bereiche 9f und 10f erstrecken sich von dem breiten Bereich 9e und 10e zu den durch die untere Fläche 5b und die Endflächen 5c und 5d ausgebildeten Kanten.
Da in dieser bevorzugten Ausführung auch die breiten Bereiche 9e und 10e vorgesehen sind, fließt das geschmolzene Lot nicht über in Richtung auf die schmalen Bereiche 9f und 10f, wodurch das Lot nicht entlang der Endflächen 5c und 5d des monolithischen Körpers 5 abgesetzt wird, und somit wird, wie in der ersten bevorzugten Ausführung, die Bildung von Lötfüllungen zuverlässig verhindert.
Bei dem elektronischen Chipbauelement 17 einer weiteren in Fig. 7 gezeigten alternativen Abwandlung sind erste, zweite und dritte Außenelektroden 18 bis 20 vorgesehen. Die Außenelektroden sind 18 bis 20 sind in ähnlicher Weise wie die elektronischen Chipbauelemente 9 und 10 gemäß der ersten bevorzugten Ausführung vorgesehen. Anders ausgedrückt weisen die Außenelektroden 18 und 20 schmale Bereiche 18a, 18a, 20a und 20a und breite Bereiche 18b und 20b an den an der unteren Fläche des elektronischen Chipbauelements 17 befindlichen Bereichen auf. Andererseits weist die zwischen den Außenelektroden 18 und 29 angeordnete Außenelektrode 19 schmale Bereiche 19a und einen breiten Bereich 19b an der unteren Fläche des elektronischen Chipbauelements 17 auf. Der schmale Bereich 19b ist in der Draufsicht vorzugsweise im Wesentlichen rechteckig, doch im Gegensatz zu den breiten Bereichen 18b und 20b ragt der breite Bereich 19b in Richtung auf die beiden Seiten entlang der Länge des elektronischen Chipbauelements 17.
Die Außenelektroden 17 bis 19 haben daher, wie bei dem elektronischen Chipbauelement 1 der ersten bevorzugten Ausführung, jeweils schmale Bereiche und breite Bereiche, die Bildung von Lötfüllungen wird verhindert und somit wird die Packungsdichte und die Verbindungsfestigkeit bei Montage auf der Leiterplatte wesentlich verbessert.
Das in dem elektronischen Bauelement 17 verwendete elektronische Bauelementteil 21 wird in Fig. 8 in perspektivischer Ansicht gezeigt. Das elektronische Bauelementteil 21 ein piezoelektrischer Filter der Energiefallenart, der den senkrechten Schwingungsmodus verwendet. Das elektronische Bauelementteil 21 ist mit einem Paar Schwingungselektroden 23a und 24a an der oberen Fläche der piezoelektrischen Platte 22 versehen. Die Schwingungselektrode 23a ist mit einer Endelektrode 23b elektrisch verbunden, die an einem Eckbereich der piezoelektrischen Platte 22 vorgesehen ist, und die Schwingungselektrode 24a ist mit der Endelektrode 24b elektrisch verbunden, die an einem anderen Eckbereich ausgebildet ist. Die untere Fläche der piezoelektrischen Platte 22 ist mit einer gemeinsamen Schwingungselektrode 25a darauf versehen. Die gemeinsame Schwingungselektrode 25a ist mit einer Endelektrode 25b verbunden, die in einem in etwa mittleren Bereich der Längskante der piezoelektrischen Platte 22 vorgesehen ist.
Die Endelektroden 24b, 23b sind jeweils mit den oben beschriebenen Außenelektroden 18 und 20 elektrisch verbunden, und die Endelektrode 25b ist mit der Außenelektrode 19 elektrisch verbunden.
Bei dem elektronische Chipbauelement 17 ist das elektronische Chipbauelementteil nicht auf das in Fig. 8 gezeigte elektronische Chipbauelementteil 21 beschränkt, und es kann jedes geeignete dreipolige piezoelektrische Teil verwendet werden.
Fig. 9 ist eine perspektivische Ansicht, die ein elektronisches Chipbauelement nach einer zweiten bevorzugten Ausführung der vorliegenden Erfindung zeigt. Das elektronische Chipbauelement 31 ist mit einem monolithischen Körper 5 mit einer Schaltung, die darin ein elektronisches Bauelement ausbildet, versehen. Der monolithische Körper 5 weist im Wesentlichen bevorzugt den gleichen Aufbau wie der monolithische Körper der ersten bevorzugten Ausführung auf. Er umfasst mit anderen Worten Gehäusesubstrate 3 und 4, die an beiden Flächen des piezoelektrischen Resonanzelements 2 angebracht sind.
In dieser bevorzugten Ausführung sind erste und zweite Außenelektroden 32 und 33 zur Wicklung an der oberen Fläche, an einem Paar Seitenflächen und der unteren Fläche des monolithischen Körpers 5 vorgesehen. Jede Außenelektrode 32 und 33 ist in Form eines Streifens mit einer Breite L1 an der oberen Fläche und dem Paar Seitenflächen des monolithischen Körpers 5 und in Form eines Streifens mit einer Breite L3 an der unteren Fläche des monolithischen Körpers 5, so dass L1 < L3.
Das elektronische Chipbauelement 31 der vorliegenden bevorzugten Ausführung wird derart ausgebildet, dass die Breite L3 des Außenelektrodenbereichs 32a und 33a an der unteren Fläche des monolithischen Körpers 5 größer als die Breite L1 des an dem Paar Seitenflächen des monolithischen Körpers 5 befindlichen Außenelektrodenbereichs ist.
Wenn das elektronische Chipbauelement 31 auf der Leiterplatte durch Verbinden des Bereichs nahe des ungefähr mittleren Bereichs der Außenelektrodenbereiche 32a und 33a der Außenelektroden 32 und 33, die sich am der unteren Fläche des monolithischen Körpers 5 befinden, mittels Löten montiert wird, fließt daher das geschmolzene Lot nicht zu der Seitenfläche des monolithischen Körpers 5.
Da die Breiten der Außenelektrodenbereiche L3 vergrößert werden, werden auch die Flächen der Außenelektrodenbereiche 32a und 33a vergrößert, und daher bleibt geschmolzenes Lot an der unteren Fläche des monolithischen Körpers 5, der mit den (nicht abgebildeten) Elektroden auf der Leiterplatte verbunden wird.
Da kein Lot auf dem an der Seitenfläche des monolithischen Körpers 5 befindlichen Außenelektrodenbereich abgesetzt wird, wird daher die Bildung von Lötfüllungen zuverlässig verhindert. Daher wird die Packungsdichte erhöht und die durch Lötfüllungen verursachte verringerte Verbindungsfestigkeit wie in der ersten bevorzugten Ausführung verhindert.
Fig. 10 ist eine perspektivische Ansicht, die die alternative Abwandlung des elektronischen Chipbauelements nach der zweiten bevorzugten Ausführung zeigt. Das in Fig. 10 gezeigte elektronische Chipbauelement 34 ist mit Außenelektroden 32A und 33A an der oberen Fläche und dem Paar Seitenflächen des monolithischen Körpers 5 so versehen, dass diese sich zu den kürzeren Enden desselben erstrecken. Ansonsten sind die Außenelektroden 32A und 33A gleich dem in Fig. 9 gezeigten elektronischen Chipbauelement 31.
Fig. 11 ist eine perspektivische Ansicht einer noch weiteren alternativen Abwandlung des elektronischen Chipbauelements 31 nach der zweiten bevorzugten Ausführung.
Das elektronische Chipbauelement 35 ist mit ersten bis dritten Außenelektroden 36 bis 38 versehen, die an der äußeren Fläche des monolithischen Körpers 5 vorgesehen sind. Der monolithische Körper 5 ist in gleicher Weise wie das in Fig. 7 gezeigte elektronische Chipbauelement 17 gebaut.
Die ersten bis dritten Elektroden 36 bis 38 sind in der gleichen Weise wie die Außenelektroden 32 und 33 vorgesehen. Die Breite L3 der an der unteren Fläche des monolithischen Körpers 5 befindlichen Außenelektrodenbereiche 36a, 37a und 38a ist mit anderen Worten größer als die Breite L1 des Rests des Außenelektrodenbereichs. Daher wird wie bei dem elektronischen Chipbauelement 31 die Packungsdichte wesentlich erhöht und die durch Lötfüllungen verursachte verringerte Verbindungsfestigkeit verhindert.
Bei dem elektronischen Chipbauelement nach den ersten und zweiten bevorzugten Ausführungen werden die Gehäusesubstrate an beiden Flächen des piezoelektrischen Resonanzelements laminiert. Das erfindungsgemäße elektronische Chipbauelement ist jedoch nicht auf eine laminierte Art beschränkt, sondern ist auf elektronische Chipbauelemente verschiedener Bauarten anwendbar.
Fig. 12 und Fig. 13 sind perspektivische Ansichten, die ein elektronisches Chipbauelement zeigen, auf das bevorzugte Ausführungen der vorliegenden Erfindung Anwendung finden.
Das in Fig. 12 gezeigte elektronische Chipbauelement 41 umfasst ein erstes Gehäusematerial 42, das aus einer isolierenden Keramik mit einer nach oben öffnenden Öffnung und einem darin angeordneten piezoelektrischen Filterelement 43 versehen ist. Das Abdeckmaterial 44 als zweites Gehäusematerial ist mit dem ersten Gehäusematerial 42 derart verbunden, dass es die Öffnung 42a, in dem das piezoelektrische Filterelement 43 angeordnet ist, bedeckt. An der äußeren Fläche des im Wesentlichen rechteckigen elektronischen Bauelements sind erste, zweite und dritte Außenelektroden 45 bis 47 vorgesehen. Die Außenelektroden 45 bis 47 sind mit dem darin angeordneten piezoelektrischen Filterelement 43 elektrisch verbunden. Die Außenelektroden 45 bis 47 sind jeweils so vorgesehen, dass sie sich über die obere Fläche, das Paar Seitenflächen und die untere Fläche des Gehäuses erstrecken, und der sich zu der unteren Fläche erstreckende Außenelektrodenbereich ist in gleicher Weise wie in den ersten und zweiten bevorzugten Ausführungen vorgesehen.
Das in Fig. 13 gezeigte elektronische Chipbauelement 48 ist mit einem nicht eigens gezeigten piezoelektrischen Resonanzbauelement versehen, das an einem ersten Gehäusesubstrat 49 montiert ist, und ein zweites Gehäusesubstrat in der Form einer Abdeckung 50 ist mit dem Gehäusesubstrat 49 so verbunden, dass es nicht die Schwingung des piezoelektrischen Resonanzbauelements stört, und zwar in solcher Weise, dass es das piezoelektrische Resonanzbauelement umgibt. Das Gehäusesubstrat 49 ist mit Außenelektroden 51 bis 53 versehen, die mit dem daran vorgesehenen piezoelektrischen Resonanzbauelement elektrisch verbunden sind. Die Außenelektroden 51 bis 53 sind derart vorgesehen, dass sie sich von der oberen Fläche über die Seitenfläche zur unteren Fläche erstrecken, und der Außenelektrodenbereich an der unteren Fläche ist in der gleichen Weise wie in den ersten und zweiten bevorzugten Ausführungen ausgebildet.
Auf diese Weise ist das Elektroden-Chipbauelement, auf das die vorliegende Erfindung Anwendung findet, nicht auf das Elektroden-Chipbauelement mit an der oberen Fläche und an der unteren Fläche des elektrischen Bauelementteils laminierten Gehäusesubstraten beschränkt, und findet im Allgemeinen Anwendung bei elektronischen Chipbauelementen, die verschiedene Arten von Gehäusematerialien einsetzen.
Die elektronischen Chipbauelemente nach den ersten und zweiten bevorzugten Ausführungen sind zwar mit Außenelektroden an der oberen Fläche der elektronischen Bauelementteile versehen, doch können die elektronischen Chipbauelemente nach den ersten und zweiten bevorzugten Ausführungen der vorliegenden Erfindung an ihren oberen Flächen nicht mit Außenelektroden versehen sein. Es ist nicht erforderlich, die Außenelektrode so auszubilden, dass sie sich über jede des Paars Seitenflächen erstreckt. Mit anderen Worten: solange die Außenelektrode über einer Seitenfläche und der unteren Fläche ausgebildet ist, wird die Packungsdichte erhöht und die Festigkeit der Verbindung wie in der ersten und zweiten bevorzugten Ausführung durch Vorsehen des breiten Bereichs an dem Außenelektrodenbereich, der sich an der unteren Fläche des elektronischen Bauelementteils befindet, oder durch Konfigurieren der Außenelektroden, so dass sie an dem an der unteren Fläche befindlichen Bereich eine Breite aufweisen, die größer als die Breite des an der Seitenfläche befindlichen Außenelektrodenbereichs ist, wesentlich verbessert.
Das elektronische Chipbauelement nach bevorzugten Ausführungen der vorliegenden Erfindung ist nicht auf eine Art beschränkt, die das oben beschriebene piezoelektrische Resonanzelement verwendet, sondern ist auch auf verschiedene monolithische elektrische Keramikbauelemente anwendbar, beispielsweise einen monolithischen Kondensator oder einen monolithischen Thermistor, oder auf verschiedene kombinierte Bauelemente, beispielsweise LC-Bauelemente, die einen Kondensator und einen Induktor als Baugruppe umfassen. Die vorliegende Erfindung kann mit anderen Worten auf alle geeigneten elektronischen Bauelemente angewendet werden, die an ihrer äußeren Fläche eine Außenelektrode aufweisen, die nach Montage auf die Leiterplatte verwendet werden soll.
Bei dem elektronischen Chipbauelement nach der ersten bevorzugten Ausführung der vorliegenden Erfindung sind eine Vielzahl von Außenelektroden, die sich über die Seitenflächen zu der unteren Fläche des elektronischen Bauelementteils erstrecken, mit dem Außenelektrodenbereich an der unteren Fläche des elektronischen Bauelementteils mit breiten Bereichen vorgesehen, so dass eine überschüssige Lotmenge auf dem breiten Bereich verbleibt und seine Neigung, bei Montage auf die Leiterplatte mittels Löten zu den schmalen Bereichen zu fließen, stark verringert wird.
Selbst wenn Lot zu dem schmalen Bereich fließt, handelt es sich nur um eine kleine Lotmenge, und daher setzt sich kein geschmolzenes Lot auf der Seitenfläche des elektronischen Bauelements ab. Daher wird eine Ausbildung von Lötfüllungen zuverlässig verhindert.
Da an den Seitenflächen keine Lötfüllungen gebildet werden, wird die Packungsdichte wesentlich verbessert. Dort wo Lötfüllungen an dem elektronischen Chipbauelement vorliegen, entsteht zudem bei Montage auf dem Leiterplattensubstrat eine durch Wölbung des Leiterplattensubstrats verursachte Spannung. Da an dem elektronischen Chipbauelement nach der ersten bevorzugten Ausführung der vorliegenden Erfindung keine Lötfüllungen ausgebildet werden, wird der verbundene Bereich nicht durch diese Spannung abgelöst. Daher wird die Verbindungsfestigkeit der Außenelektrode im montierten Zustand wesentlich verbessert.
Da die Packungsdichte und die Verbindungsfestigkeit durch das Abändern der Konfiguration der Außenelektroden wesentlich verbessert sind oder, mit anderen Worten, da das Gehäusesubstrat einen derart einfachen Aufbau aufweist, werden zudem erhöhte Herstellungskosten des elektronischen Chipbauelements vermieden.
Bei dem elektronischen Chipbauelement gemäß der ersten bevorzugten Ausführung ist bei Erfüllen der Beziehung L1 < L2 < L3 die Breite des Außenelektrodenbereichs an der Seitenfläche des elektronische Bauelementteils geringer als die Breite L2 des schmalen Bereichs. Selbst wenn eine geringe Menge geschmolzenen Lots zu dem schmalen Bereich fließt, erreicht dieses geschmolzene Lot daher nicht den Außenelektrodenbereich an der Seitenfläche, wodurch eine Ausbildung von Lötfüllungen weiter zuverlässig verhindert wird.
Bei dem elektronischen Chipbauelement nach der zweiten bevorzugten Ausführung der vorliegenden Erfindung sind eine Vielzahl von sich über die untere Fläche und die Seitenflächen des elektronischen Bauelementteils erstreckende Außenelektroden so vorgesehen, dass jeder an der unteren Fläche des elektronischen Bauelementteils befindliche Außenelektrodenbereich von einem kürzeren Ende zu dem anderen kürzeren Ende eine im Wesentlichen gleichmäßige Breite aufweist und dass die Breite L3 des Außenelektrodenbereichs an der unteren Fläche größer als die Breite L1 des an den Seitenflächen des elektronischen Bauelements befindlichen Außenelektrodenbereichs ist. Daher verbleibt bei Montage auf der Leiterplatte geschmolzenes Lot an dem an der unteren Fläche des elektronischen Bauelementteils befindlichen Außenelektrodenbereich, wie im Fall des elektronischen Chipbauelements nach der ersten bevorzugten Ausführung der vorliegenden Erfindung. Somit wird eine Ausbildung von Lötfüllungen zuverlässig verhindert.
Daher wird die Packungsdichte wesentlich erhöht und Verbindungsfestigkeit bei der Montierung erreicht, wie in dem Fall des elektronische Chipbauelements nach der ersten bevorzugten Ausführung. Da die Packungsdichte und die Verbindungsfestigkeit allein durch Abändern der Konfiguration der Außenelektroden erreicht werden, werden zudem die Kosten des elektronischen Bauelements nicht erhöht.
Die elektronischen Chipbauelemente gemäß den ersten und zweiten bevorzugten Ausführungen der vorliegenden Erfindung können auf die elektronischen Chipbauelemente, die verschiedenen Arten von elektronischen Chipbauelementteilen verwenden, Anwendung finden, und wenn ein piezoelektrisches Resonanzelement als elektronisches Bauelementteil verwendet wird, wird die hohe Packungsdichte erreicht und ein piezoelektrisches Chip-Resonanzbauelement mit einer zufrieden stellenden Verbindungsfestigkeit erfindungsgemäß zur Hand gegeben.
In diesem Fall ein piezoelektrisches Chip-Resonanzbauelement, bei dem eine hohe Packungsdichte und eine zuverlässige Verbindung erreicht werden, indem das piezoelektrische Resonanzbauelement einschließlich eines piezoelektrischen Resonanzelements und eines an der mindestens einen Fläche des piezoelektrischen Resonanzelements verbundenen ersten Gehäusesubstrats, so dass die Schwingung des piezoelektrischen Resonanzelements nicht beeinträchtigt wird, verwendet wird und eine Außenelektrode an dem ersten Gehäusesubstrat erfindungsgemäß ausgebildet wird.
Wenn das zweite Gehäusesubstrat laminiert wird, so dass es nicht die Schwingung des piezoelektrischen Resonanzelements an der oberen Fläche des piezoelektrischen Resonanzelements beeinträchtigt, wird ein laminiertes piezoelektrisches Chip- Resonanzbauelement zur Hand gegeben.
Wird eine Abdeckungskomponente an der oberen Fläche des ersten Gehäusesubstrats derart angebracht, dass sie das piezoelektrische Resonanzelement umgibt, wird ein elektronisches Chipbauelement mit einer Abdeckung gemäß verschiedenen bevorzugten erfindungsgemäßen Ausführungen zur Hand gegeben, bei dem die Packungsdichte und die Verbindungsfestigkeit wesentlich verbessert sind.
Bei dem Montageaufbau des elektronischen Chipbauelements gemäß den bevorzugten Ausführungen der vorliegenden Erfindung ist das elektronische Chipbauelement gemäß den bevorzugten Ausführungen der vorliegenden Erfindung auf der Leiterplatte montiert. In diesem Fall ist der durch eine leitende Verbindung verbundene Bereich in der Draufsicht auf das elektronische Chipbauelement in der äußeren Peripherie des elektronischen Chipbauelements angeordnet, wodurch die Packungsdichte signifikant erhöht wird.
Während bevorzugte Ausführungen der Erfindung offenbart wurden, werden verschiedene Arten der Durchführung der hierin offenbarten Prinzipien als innerhalb des Schutzumfangs der folgenden Patentansprüche fallend betrachtet. Daher versteht sich, dass der Schutzumfang der Erfindung, sofern er nicht von den Festlegungen in den Patentansprüchen abweicht, nicht einzuschränken ist.

Claims (21)

1. Elektronisches Chipbauelement, welches Folgendes umfasst: eine Schaltung;
ein elektronisches Bauelementteil mit einer unteren Fläche und einem Paar Seitenflächen und
eine Vielzahl von Außenelektroden, die so angeordnet sind, dass sie sich über die untere Fläche und mindestens eine der Seitenflächen des elektronischen Bauelementteils erstrecken, und mit der Schaltung darin elektrisch verbunden sind;
dadurch gekennzeichnet, dass jeder an der unteren Fläche des elektrischen Bauelementteils vorgesehene Außenelektrodenbereich mit einem schmalen Bereich und einem breiten Bereich versehen ist.
2. Elektronisches Chipbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Beziehung L1 < L2 < L3 erfüllt ist, wobei L1 die Breite des an der mindestens einen der Seitenfläche des elektrischen Bauelementteils befindlichen Außenelektrodenbereichs, L2 die Breite des schmalen Bereichs und L3 die Breite des breiten Bereichs ist.
3. Elektronisches Chipbauelement nach Anspruch 1, dadurch gekennzeichnet, dass der breite Bereich im Wesentlichen rechteckig ist.
4. Elektronisches Chipbauelement nach Anspruch 1, dadurch gekennzeichnet, dass der breite Bereich im Wesentlichen kreisförmig ist.
5. Elektronisches Chipbauelement nach Anspruch 1, dadurch gekennzeichnet, dass der breite Bereich im Wesentlichen dreieckig ist.
6. Elektronisches Chipbauelement nach Anspruch 1, dadurch gekennzeichnet, dass ein zweiter breiter Bereich an dem unteren Bereich des elektronischen Bauelementteils vorgesehen ist.
7. Elektronisches Chipbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das elektronische Bauelementteil ein piezoelektrisches Resonanzelement umfasst.
8. Elektronisches Chipbauelement nach Anspruch 7, welches weiterhin ein an mindestens einer Seitenfläche des piezoelektrischen Resonanzelements so verbundenes erstes Gehäusesubstrat umfasst, dass die Schwingung des piezoelektrischen Resonanzelements nicht beeinträchtigt wird.
9. Elektronisches Chipbauelement nach Anspruch 8, welches weiterhin das an der oberen Fläche des piezoelektrischen Resonanzelements so laminierte zweite Gehäusesubstrat umfasst, dass die Schwingung des piezoelektrischen Resonanzelements nicht beeinträchtigt wird.
10. Elektronisches Chipbauelement nach Anspruch 7, dadurch gekennzeichnet, dass das elektronische Bauelementteil weiterhin eine erste Gehäusekomponente und eine zweite Gehäusekomponente umfasst, die das piezoelektrische Resonanzelement umgeben.
11. Elektronisches Chipbauelement nach Anspruch 8, dadurch gekennzeichnet, dass in dem ersten Gehäusesubstrat eine Aussparung vorgesehen ist.
12. Elektronisches Chipbauelement nach Anspruch 9, dadurch gekennzeichnet, dass in dem zweiten Gehäusesubstrat eine Aussparung vorgesehen ist.
13. Montageaufbau eines elektronischen Chipbauelements, welcher ein an der Leiterplatte mittels einer leitenden Verbindung montiertes elektronisches Chipbauelement nach Anspruch 1 umfasst, dadurch gekennzeichnet, dass der durch eine leitende Verbindung ausgebildete verbundene Bereich sich in der Draufsicht auf das elektronische Chipbauelement innerhalb der äußeren Peripherie des elektronischen Chipbauelements befindet.
14. Elektronisches Chipbauelement, welches Folgendes umfasst: eine Schaltung;
ein elektronisches Bauelementteil mit einer unteren Fläche und einem Paar Seitenflächen und
eine Vielzahl von Außenelektroden, die so angeordnet sind, dass sie sich über die untere Fläche und mindestens eine der Seitenflächen des elektronischen Bauelementteils erstrecken, und mit der Schaltung darin elektrisch verbunden sind;
dadurch gekennzeichnet, dass jeder an der unteren Fläche des elektronischen Bauelementteils vorgesehene Außenelektrodenbereich so angeordnet ist, dass er eine fast gleichmäßige Breite von einem Längsende zu dem anderen Längsende aufweist und die Beziehung L1 < L3 erfüllt, wobei L3 die Breite des Außenelektrodenbereichs an der unteren Fläche des elektronischen Bauelementteils und L1 die Breite des an der Seitenfläche des elektronischen Bauelementteils vorgesehenen Außenelektrodenbereichs ist.
15. Elektronisches Chipbauelement nach Anspruch 14, dadurch gekennzeichnet, dass das elektronische Bauelementteil ein piezoelektrisches Resonanzelement umfasst.
16. Elektronisches Chipbauelement nach Anspruch 15, welches weiterhin ein an mindestens einer Seitenfläche des piezoelektrischen Resonanzelements so verbundenes erstes Gehäusesubstrat umfasst, dass die Schwingung des piezoelektrischen Resonanzelements nicht beeinträchtigt wird.
17. Elektronisches Chipbauelement nach Anspruch 16, welches weiterhin das an der oberen Fläche des piezoelektrischen Resonanzelements so laminierte zweite Gehäusesubstrat umfasst, dass die Schwingung des piezoelektrischen Resonanzelements nicht beeinträchtigt wird.
18. Elektronisches Chipbauelement nach Anspruch 15, dadurch gekennzeichnet, dass das elektronische Bauelementteil weiterhin eine erste Gehäusekomponente und eine zweite Gehäusekomponente umfasst, die das piezoelektrische Resonanzelement umgeben.
19. Montageaufbau eines elektronische Chipbauelements, welcher ein an der Leiterplatte mittels einer leitenden Verbindung montiertes elektronisches Chipbauelement nach Anspruch 14 umfasst, dadurch gekennzeichnet, dass der durch eine leitende Verbindung ausgebildete verbundene Bereich sich in der Draufsicht auf das elektronische Chipbauelement innerhalb der äußeren Peripherie des elektronischen Chipbauelements befindet.
20. Elektronisches Chipbauelement nach Anspruch 16, dadurch gekennzeichnet, dass in dem ersten Gehäusesubstrat eine Aussparung vorgesehen ist.
21. Elektronisches Chipbauelement nach Anspruch 17, dadurch gekennzeichnet, dass in dem zweiten Gehäusesubstrat eine Aussparung vorgesehen ist.
DE10046303A 1999-09-27 2000-09-19 Elektronische Chipbauelemente und Montageaufbau für diese Ceased DE10046303A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27314499A JP2001102893A (ja) 1999-09-27 1999-09-27 チップ型電子部品及びチップ型電子部品の実装構造

Publications (1)

Publication Number Publication Date
DE10046303A1 true DE10046303A1 (de) 2001-04-26

Family

ID=17523740

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10046303A Ceased DE10046303A1 (de) 1999-09-27 2000-09-19 Elektronische Chipbauelemente und Montageaufbau für diese

Country Status (4)

Country Link
US (1) US6747392B1 (de)
JP (1) JP2001102893A (de)
CN (2) CN1164030C (de)
DE (1) DE10046303A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4650298B2 (ja) * 2006-02-23 2011-03-16 Ｔｄｋ株式会社 複合電子部品
JP5831871B2 (ja) * 2011-08-31 2015-12-09 アルプス電気株式会社 電子部品
US9548717B2 (en) * 2012-11-16 2017-01-17 Daishinku Corporation Piezoelectric resonator device using temperature sensor unit
JP6187196B2 (ja) * 2013-11-29 2017-08-30 株式会社村田製作所 コンデンサ素子、共振器装置、および、コンデンサ素子の製造方法
WO2017126228A1 (ja) * 2016-01-23 2017-07-27 京セラ株式会社 圧電部品
JP6817008B2 (ja) * 2016-09-29 2021-01-20 エスアイアイ・プリンテック株式会社 液体噴射ヘッドおよび液体噴射記録装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03258107A (ja) 1990-03-08 1991-11-18 Murata Mfg Co Ltd チップ形電子部品、素子及び実装方法
JPH03277008A (ja) 1990-03-27 1991-12-09 Murata Mfg Co Ltd 容量内蔵型チップ発振子
JPH0583074A (ja) 1991-09-19 1993-04-02 Murata Mfg Co Ltd 圧電チツプ部品及びその製造方法
JPH05235682A (ja) 1992-02-25 1993-09-10 Murata Mfg Co Ltd チップ型電子部品
DE4322144C2 (de) * 1992-07-03 1997-06-05 Murata Manufacturing Co Vibratoreinheit
JPH06132769A (ja) * 1992-10-19 1994-05-13 Murata Mfg Co Ltd 圧電共振子及びその製造方法
US5410789A (en) * 1992-11-13 1995-05-02 Murata Manufacturing Co., Ltd. Method of manufacturing piezoelectric-resonator having vibrating spaces formed therein
JPH06224681A (ja) 1993-01-27 1994-08-12 Murata Mfg Co Ltd 圧電共振子
JPH0741211A (ja) 1993-07-16 1995-02-10 Tec Corp バッグシートロール運搬装置
CN1064490C (zh) * 1993-08-17 2001-04-11 株式会社村田制作所 梯形滤波器
JP3186510B2 (ja) * 1995-06-09 2001-07-11 株式会社村田製作所 圧電共振部品及びその製造方法
US5892415A (en) * 1995-11-20 1999-04-06 Murata Manufacturing Co., Ltd. Laminated resonator and laminated band pass filter using same
US5939819A (en) * 1996-04-18 1999-08-17 Murata Manufacturing Co., Ltd. Electronic component and ladder filter
JP3102358B2 (ja) * 1996-08-15 2000-10-23 株式会社村田製作所 トリミングコンデンサおよびそのトリミング方法
JP2001502850A (ja) * 1996-10-29 2001-02-27 ドン・イル・テクノロジー・リミテッド ピエゾセラミック変成器を備えたコンバータ
JP3570600B2 (ja) * 1997-01-14 2004-09-29 株式会社村田製作所 圧電部品およびその製造方法
JPH10335976A (ja) * 1997-04-01 1998-12-18 Murata Mfg Co Ltd チップ型圧電フィルタ
JPH1141062A (ja) * 1997-07-17 1999-02-12 Murata Mfg Co Ltd 圧電フィルタ
JPH11168344A (ja) 1997-12-04 1999-06-22 Murata Mfg Co Ltd 圧電共振素子及び圧電共振部品
JPH11177375A (ja) * 1997-12-16 1999-07-02 Murata Mfg Co Ltd 圧電共振子
JPH11346138A (ja) * 1998-06-02 1999-12-14 Murata Mfg Co Ltd チップ型圧電共振子及び該チップ型圧電共振子の周波数調整方法
JP2000134060A (ja) * 1998-10-26 2000-05-12 Murata Mfg Co Ltd エネルギー閉じ込め型圧電共振子及びエネルギー閉じ込め型圧電共振部品
JP2000138554A (ja) * 1998-11-02 2000-05-16 Murata Mfg Co Ltd エネルギー閉じ込め型圧電共振子
JP3454197B2 (ja) * 1999-08-27 2003-10-06 株式会社村田製作所 圧電共振子及び圧電共振部品
JP3475876B2 (ja) * 1999-10-15 2003-12-10 株式会社村田製作所 容量内蔵型圧電共振部品

Also Published As

Publication number Publication date
CN1164030C (zh) 2004-08-25
JP2001102893A (ja) 2001-04-13
CN1290066A (zh) 2001-04-04
US6747392B1 (en) 2004-06-08
CN1551494A (zh) 2004-12-01

Similar Documents

Publication Publication Date Title
DE19655266B4 (de) Elektronisches Bauelement
DE4116295C2 (de) Zusammengesetztes elektronisches Bauteil und Verfahren zur Frequenzjustierung
DE69805391T2 (de) Mehrschichtiger Hochfrequenzbauteil
DE69838312T2 (de) Elektrisches Bauteil mit einem elektronischen Bauteil auf einer Seite eines Gehäuses mit einem Raum zwisschen beiden
DE4408333C2 (de) Dielektrisches Filter
DE19619710C2 (de) LC-Filter
DE19923476C2 (de) Chipförmiger piezoelektrischer Resonator und Verfahren zum Einstellen seiner Resonanzfrequenz
DE4030763C2 (de) Dielektrisches Filter
DE69021689T2 (de) LC-Störfilter.
DE10011381B4 (de) Piezoelektrisches Resonanzbauteil
DE10354026B4 (de) Piezoelektrische Membran und deren Verwendung in einem elektroakustischen Wandler
DE19520217A1 (de) Piezoelektrische Resonanzkomponente des Chip-Typs
DE19813735B4 (de) Piezoelektrisches Filter
DE69727738T2 (de) Piezoelektrisches Bauelement
DE10218767B4 (de) Elektronischer Baustein für die Oberflächenmontage
DE69723212T2 (de) Kettenfilter
DE19854912C2 (de) Piezoelektrischer Resonator
DE4420060C2 (de) Streifenleitungsfilter
DE69829823T2 (de) Nichtreziproke Schaltungsanordnung
DE10100833B4 (de) Piezoelektrischer Resonator
DE69328243T2 (de) Filter und verfahren zu seiner herstellung
DE19814688B4 (de) Chip-artiges piezoelektrisches Filter
DE4290741C2 (de) Abzweigfilter
DE10046303A1 (de) Elektronische Chipbauelemente und Montageaufbau für diese
DE10335331A1 (de) Elektrisches Bauelement mit überlappenden Elektroden und Verfahren zur Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection