DE10012610A1 - Vertikales Hochvolt-Halbleiterbauelement - Google Patents

Vertikales Hochvolt-Halbleiterbauelement

Info

Publication number
DE10012610A1
DE10012610A1 DE10012610A DE10012610A DE10012610A1 DE 10012610 A1 DE10012610 A1 DE 10012610A1 DE 10012610 A DE10012610 A DE 10012610A DE 10012610 A DE10012610 A DE 10012610A DE 10012610 A1 DE10012610 A1 DE 10012610A1
Authority
DE
Germany
Prior art keywords
semiconductor
voltage
conductivity type
regions
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10012610A
Other languages
English (en)
Other versions
DE10012610C2 (de
Inventor
Wolfgang Werner
Dirk Ahlers
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10012610A priority Critical patent/DE10012610C2/de
Priority to PCT/DE2001/000908 priority patent/WO2001069682A2/de
Priority to DE50111409T priority patent/DE50111409D1/de
Priority to JP2001567044A priority patent/JP4073669B2/ja
Priority to EP01929238A priority patent/EP1264350B1/de
Publication of DE10012610A1 publication Critical patent/DE10012610A1/de
Priority to US10/244,789 priority patent/US6765262B2/en
Application granted granted Critical
Publication of DE10012610C2 publication Critical patent/DE10012610C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole

Abstract

Die Erfindung betrifft ein vertikales Hochvolt-Halbleiterbauelement, bei dem sich lateral erstreckende Halbleiterschichten (3, 4) abwechselnden Leitungstyps über eine leitende Verbindung (5) mit einer rückseitigen Elektrode verbunden sind. Die durch diese Halbleiterschichten (3, 4) gebildete Driftstrecke des Halbleiterbauelements liegt außerhalb des Zellbereiches und ist an diesem über ein Schaltelement angeschlossen.

Description

Die vorliegende Erfindung betrifft ein Hochvolt-Halbleiter­ bauelement, mit einem Halbleitersubstrat eines ersten Lei­ tungstyps, auf dem eine schwächer als das Halbleitersubstrat dotierte Halbleiterschicht eines zweiten, zum ersten Lei­ tungstyp entgegengesetzten Leitungstyps oder des ersten Leit­ ungstyps als die Sperrspannung des Halbleiterbauelementes aufnehmende Driftstrecke vorgesehen ist, in der zueinander abwechselnd lateral ausgerichtete Halbleitergebiete des er­ sten und des zweiten Leitungstyps vorgesehen sind. Außerdem betrifft die vorliegende Erfindung ein Hochvolt-Halbleiter­ bauelement mit einem MOS-Feldeffekttransistor, der in einem Halbleitersubstrat ausgebildet ist und eine mit seiner Drai­ nelektrode verbundene Driftstrecke aufweist.
Bei einem aus US 4 754 310 bekannten Halbleiterbauelement sind in eine Oberfläche eines Halbleiterkörpers zwei Trenche­ lektroden im Abstand voneinander vorgesehen. Diese Trenche­ lektroden grenzen an Halbleiterbereiche unterschiedlichen Leitungstyps. Das heißt, eine erste Trenchelektrode grenzt an einen p-leitenden Bereich, während eine zweite Trench­ elektrode in einem n-leitenden Bereich vorgesehen ist. Zwi­ schen diesen beiden Bereichen unterschiedlichen Leitungstyps erstrecken sich lateral abwechselnd p- und n-leitende Gebie­ te, die elektrisch parallele Strompfade bilden, welche den Serienwiderstand im Bodybereich des Halbleiterbauelementes erheblich vermindern, ohne dessen Sperrfähigkeit zu be­ einträchtigen.
Auch nach dem Kompensationsprinzip arbeitende Hochvolttransi­ storen haben sich lateral erstreckende und abwechselnd zuein­ ander angeordnete n- und p-leitende Schichten, die bevorzugt durch Epitaxie hergestellt sind, wobei die Source- und Drainanschlüsse dieser Hochvolttransistoren auf der gleichen Oberfläche eines Halbleiterkörpers vorgesehen sind.
Es gibt aber auch Hochvolt-DMOS-Transistoren, die ebenfalls nach dem Kompensationsprinzip arbeiten und hierzu in der so­ genannten Aufbautechnik realisiert sind, bei der vertikal verlaufende n- und p-leitende säulenförmige Gebiete in der die Sperrspannung aufnehmenden Driftstrecke vorgesehen sind. Diese Hochvolt-DMOS-Transistoren zeichnen sich durch eine er­ hebliche Verminderung des Einschaltwiderstandes, also durch einen enormen Ron-Gewinn aus. Die bei der Aufbautechnik ver­ wendete Mehrfachepitaxie verursacht aber relativ hohe Kosten. Zur Vermeidung dieser Kosten wurde daher bereits daran ge­ dacht, die säulenartigen Gebiete durch Trenchätzen und nach­ folgende epitaktische Auffüllung herzustellen. Trotz umfang­ reicher Versuche hat sich bisher aber noch kein Weg gefunden, der eine Fertigung derartiger Hochvolt-DMOS-Transistoren in großem Umfang in befriedigender Weise erlaubt.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Hoch­ volt-Halbleiterbauelement anzugeben, das nach dem Kompensati­ onsprinzip zu arbeiten vermag und relativ einfach herstellbar ist, so daß es sich durch niedrige Herstellungskosten auszeichnet.
Diese Aufgabe wird bei einem Hochvolt-Halbleiterbauelement nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß dadurch gelöst, daß die Halbleitergebiete des ersten Lei­ tungstyps durch eine durch die Halbleiterschicht geführte elektrisch leitende Verbindung mit dem Halbleitersubstrat verbunden sind, auf dem eine erste Elektrode angeordnet ist, und daß die Halbleitergebiete des zweiten Leitungstyps durch eine durch die Halbleitergebiete geführte weitere leitende Verbindung mit einer auf der Halbleiterschicht vorgesehenen zweiten Elektrode verbunden sind.
Das erfindungsgemäße Hochvolt-Halbleiterbauelement ist so an sich ein Vertikal-Bauelement, da die beiden Elektroden auf einander gegenüberliegenden Oberflächen des Halbleiterchips vorgesehen sind. Es vereinigt aber in überraschend einfacher Weise die Vorteile von Lateralanordnungen und Vertikalanord­ nungen: Source- bzw. Drain-Anschluß eines sich vertikal erst­ reckenden Hochvolttransistors, der nach dem Kompensati­ onsprinzip arbeitet, sind mit einer sich lateral ausdehnenden Driftstrecke versehen; dieser Source- bzw. Drain-Anschluß ist dabei so mit dem Halbleitersubstrat verbunden, daß eine Struktur mit gemeinsamer Source ("common source") oder mit gemeinsamer Drain ("common drain") entsteht.
Die Herstellungskosten für das erfindungsgemäße Hochvolt- Halbleiterbauelement sind erheblich reduziert, da die Halb­ leitergebiete des ersten bzw. zweiten Leitungstyps bildende n- bzw. p-(oder p- und n-)leitende Schichten in einem Epita­ xieschritt hergestellt werden können und die leitenden Ver­ bindungen beispielsweise ohne weiteres aus mit n+- oder p+- dotiertem polykristallinem Silizium aufgefüllten Trenchgräben zu bilden sind. Selbstverständlich können auch andere geeig­ nete Materialien für diese leitenden Verbindungen gewählt werden. Dabei brauchen bezüglich der Form dieser Gräben und deren Oberflächenbeschaffenheit lediglich geringe Anforderun­ gen erfüllt zu werden. Es muß nur sichergestellt werden, daß zwischen den Gräben und dem monokristallinen Halbleitermate­ rial, also vorzugsweise Silizium, ein pn-Übergang existiert, was durch Ausdiffusion erreicht werden kann.
Der Abstand zwischen den Halbleitergebieten des ersten und des zweiten Leitungstyps, also der Abstand zwischen n- und p- leitenden Schichten, läßt sich deutlich reduzieren, da dieser Abstand vollkommen unabhängig vom Raster der das Hochvolt- Halbleiterbauelement bildenden Zellen ist. Typische Maße für diesen Abstand zwischen den Halbleitergebieten des ersten und des zweiten Leitungstyps liegen zwischen 1 und 5 µm. Die ge­ samte Dicke aller Halbleitergebiete des ersten und des zweiten Leitungstyps kann beispielsweise zwischen 5 und 30 µm liegen, wobei aber auch geringere oder höhere Werte möglich sind.
Durch eine Reduktion des Abstandes zwischen den Halbleiterge­ bieten, also des Schichtabstandes zwischen den n- und p-lei­ tenden Schichten kann die Dotierung der einzelnen Gebiete oder Schichten entsprechend erhöht werden.
Für einen Abstand von etwa 2 µm zwischen den Halbleitergebie­ ten bzw. Schichten und einer gesamten Dicke der Driftstrecke von etwa 20 µm kann eine Reduzierung des Einschaltwiderstan­ des um einen Faktor von etwa 0,3 erwartet werden.
Von besonderem Vorteil ist es, daß bei dem erfindungsgemäßen Hochvolt-Halbleiterbauelement ein Randabschluß infolge des lateralen Konzeptes der einander abwechselnden Halbleiterge­ biete unterschiedlichen Leitungstyps grundsätzlich nicht er­ forderlich ist, was bei kleinen Chipflächen eine erhebliche Flächeneinsparung bedeutet.
Eine vorteilhafte Weiterbildung der Erfindung besteht darin, daß zusätzlich Feldplatten an der Unterseite und/oder Ober­ seite der Driftstrecke angebracht werden. Unter der Oberseite der Driftstrecke ist dabei die Chipoberfläche zu verstehen. Durch diese Feldplatten wird die Verteilung des elektrischen Feldes in der Driftstrecke in günstiger Weise beeinflußt, da die Feldplatten dieselbe Wirkung wie eine variable "Säulen­ dotierung" der eingangs erwähnten säulenartigen Gebiete er­ zielen, indem mit ihnen der für eine Avalanchefestigkeit not­ wendige dachförmige Feldverlauf in der Driftstrecke einge­ stellt werden kann. Zur Erreichung einer solchen hohen Ava­ lanchefestigkeit ist auch eine höhere Dotierung in den Halb­ leitergebieten bzw. Schichten zweckmäßig, da eine dynamische Feldänderung im Durchbruchfall erst bei relativ hohen Strömen einsetzt.
Zur Lösung obiger Aufgabe ist bei einem Hochvolt-Halbleiter­ bauelement mit einem MOS-Feldeffekttransistor, der in einem Halbleitersubstrat ausgebildet ist und eine mit seiner Drai­ nelektrode verbundene Driftstrecke aufweist, vorgesehen, daß die Driftstrecke außerhalb des Source-Gate-Bereiches des MOS- Feldeffekttransistors gelegen und an diesem Bereich über ein Schaltelement angeschlossen ist. Das Schaltelement wird in bevorzugter Weise durch einen Junction-Feldeffekttransistor gebildet. Ist die Driftstrecke in der eingangs angegebenen Weise gestaltet, besteht der Junction-Feldeffekttransistor aus den Halbleitergebieten des ersten Leistungstyps und den durch diese unterbrochenen weiteren leitenden Verbindungen, wie dies weiter unten noch näher erläutert werden wird.
Bei diesem Hochvolt-Halbleiterbauelement ist die Pinch-off- Spannung (Abschaltspannung) des Junction-Feldeffekttransi­ stors niedriger als die Durchbruchspannung zwischen den Halb­ leitergebieten des zweiten Leitungstyps und einer hochdotier­ ten sourceseitigen "Säule" des ersten Leitungstyps, die im Source-Gate-Bereich bzw. Zellbereich die Halbleitergebiete des ersten Leitungstyps miteinander verbindet. Das heißt, der Junction-Feldeffekttransistor schaltet ab, bevor ein Durch­ bruch im Source-Gate-Bereich bzw. Zellbereich des Halbleiter­ bauelements auftreten kann.
Bei beispielsweise einer Konfiguration mit gemeinsamer Drain ist somit die die n-leitenden Gebiete verbindende n+-leitende Säule aus zum Beispiel polykristallinem Silizium nicht zwi­ schen den beiden elektrisch leitenden Verbindungen vorgese­ hen, d. h. die Driftstrecke ist von dem Zellbereich getrennt. Außerdem ist der durch die leitenden Verbindungen und die Halbleitergebiete des zu diesen leitenden Verbindungen entge­ gengesetzten Leitungstyps gebildete Junction-Feldeffekttran­ sistor so dimensioniert, daß dessen Pinch-off-Spannung klei­ ner als die Durchbruchspannung für die p-leitenden Halblei­ tergebiete und die sourceseitige n+-leitende Säule ist.
Für eine Konfiguration mit gemeinsamer Source gelten bei ent­ sprechender Änderung der Leitungstypen die gleichen Anforde­ rungen.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine schematische Schnittdarstellung einer Konfi­ guration mit gemeinsamer Drain,
Fig. 2 eine schematische Schnittdarstellung einer Konfi­ guration mit gemeinsamer Source,
Fig. 3 eine schematische Schnittdarstellung eines konkre­ ten Ausführungsbeispiels einer Source-Gate-Konfigu­ ration für gemeinsame Drain und
Fig. 4 einen Schnitt BB' durch das Ausführungsbeispiel von Fig. 3 und
Fig. 5 ein schematisches Ersatzschaltbild für das Ausfüh­ rungsbeispiel der Fig. 3 und 4.
Fig. 1 zeigt eine Diodenstruktur einer Konfiguration mit ge­ meinsamer Drain aus einem n+-leitenden Siliziumsubstrat 1, auf dem eine p--leitende Siliziumschicht 2 vorgesehen ist. Anstelle der p--leitenden Siliziumschicht 2 kann auch eine n--leitenden Siliziumschicht verwendet werden. In dieser p--leitenden Siliziumschicht 2 befinden sich einander abwech­ selnd n- und p-leitende Gebiete oder Schichten 3, 4, die wie die Schicht 2 epitaktisch abgeschieden sein können. Die Schichten 3, 4 können eine Gesamtdicke d1 zwischen 5 und 30 µm haben, während der Abstand d2 zwischen den einzelnen Ge­ bieten oder Schichten 3, 4 zwischen 1 und 5 µm liegen kann. Selbstverständlich sind hier auch von den obigen Bereichen abweichende Abmessungen möglich. Ebenso ist das Halbleiterma­ terial nicht auf Silizium beschränkt. Vielmehr können auch andere Halbleitermaterialien, wie beispielsweise SiC, AIIIBV- Halbleiter usw. zum Einsatz gelangen.
Wesentlich an der vorliegenden Erfindung ist nun, daß das n+- leitende Siliziumsubstrat 1, an dem ein Drainanschluß D ange­ bracht ist, über eine leitende Verbindung 5 aus beispiels­ weise n+-leitendem polykristallinem Silizium mit den n-lei­ tenden Gebieten oder Schichten 3 verbunden ist, und daß au­ ßerdem ein Sourceanschluß 5 über eine leitende säulenförmige Verbindung 6 aus beispielsweise p+-leitendem polykristallinem Silizium mit den p-leitenden Gebieten oder Schichten 4 ver­ bunden ist. Anstelle von polykristallinem Silizium kann auch ein anderes geeignetes Leitermaterial verwendet werden, wie z. b. Metall.
Die leitenden Verbindungen 5, 6 können durch Trenchätzen, an­ schließendes Auffüllen dieser Trenche mit dem polykristalli­ nen Silizium und Ausdiffusion zur Verlagerung des pn-Über­ gangs in monokristallines Material in relativ einfacher Weise hergestellt werden, da die Anforderungen hinsichtlich der Form dieser Trenche und hinsichtlich der Oberflächenbeschaf­ fenheit relativ gering sind: es ist lediglich erforderlich, daß die einzelnen Gebiete bzw. Schichten 3, 4 über die lei­ tenden Verbindungen 5, 6 niederohmig mit den entsprechenden Anschlüssen D bzw. S verbunden sind. Anstelle von polykri­ stallinem Silizium kann für die leitenden Verbindungen auch ein anderes Material, wie z. B. Metall oder insbesondere hochdotiertes Silizium verwendet werden. Der durch die Aus­ diffusion gebildete pn-Übergang ist in Fig. 1 für die Verbin­ dung 5 schematisch durch eine Strichlinie 14 dargestellt.
Fig. 2 zeigt eine schematische Darstellung der Source-Drain- Anordnung einer Konfiguration mit gemeinsamer Source, wobei hier die mit den Bezugszeichen 1' bis 6' versehenen Teile ge­ rade den zu den Teilen 1 bis 6 der Fig. 1 entgegengesetzten Leitungstyp haben. Das heißt, auf einem p+-leitenden Silizi­ umsubstrat 1' befinden sich eine n--leitende Siliziumschicht, schicht, auf welcher wiederum einander abwechselnd p-leitende Gebiete oder Schichten 3' oder n-leitende Gebiete oder Schichten 4' angeordnet sind, wobei das Siliziumsubstrat 1' über eine leitende Verbindung 5' aus p+-dotiertem polykri­ stallinem Silizium mit den Gebieten oder Schichten 3' verbun­ den ist, während ein Drainanschluß D über eine n+-leitende Verbindung 6' aus polykristallinem Silizium an die n-leiten­ den Schichten 4' angeschlossen ist.
Zusätzlich zum Ausführungsbeispiel von Fig. 1 zeigt das Aus­ führungsbeispiel von Fig. 2 noch Feldplatten 7 bis 10, die, wie die Feldplatten 7 und 8 auf der Chipoberfläche in einer nicht gezeigten Isolierschicht vorgesehen sind oder sich, wie die Feldplatten 9 und 10, an der Unterseite der Gebiete 3' und 4' befinden. Die Feldplatten 7 und 8 können dabei bei­ spielsweise aus Aluminium bestehen, während die Feldplatten 9 und 10 n+-leitende Zonen sind. Die Feldplatte 7 ist an die leitende Verbindung 5' angeschlossen, während die Feldplatte 8 floatend ist, und die Feldplatte 9 ist an die leitende Ver­ bindung 6' angeschlossen, während die Feldplatte 10 floatend ist.
Durch diese Feldplatten kann die Verteilung des elektrischen Feldes in der Driftstrecke günstig beeinflußt werden, so daß die gleiche Wirkung wie mittels einer variablen Säulendotie­ rung in Kompensationsbauelementen mit säulenartigen dotierten Gebieten erreicht wird.
In Fig. 1 ist wie in Fig. 2 der Zellbereich mit insbesondere einer Sourcezone sowie einer Gateelektrode zur Vereinfachung der Darstellung nicht gezeigt. Dieser Zellbereich kann aber in der in Fig. 3 dargestellten Weise gestaltet sein, auf wel­ che nachfolgend näher eingegangen wird. Fig. 1 und Fig. 2 zeigen also im wesentlichen die Driftstrecke mit einer Länge l, die ungefähr 50 µm betragen kann. Diese Driftstrecke kann sich jeweils beidseitig an einen Zellbereich anschließen, wobei auch mehrere Zellbereiche, jeweils unterbrochen durch ei­ ne Driftstrecke, vorgesehen werden können.
Fig. 3 zeigt die Source-Gate-Anordnung für eine Konfiguration mit gemeinsamer Drain, also für das Ausführungsbeispiel der Fig. 1. Zusätzlich zu Fig. 1 ist hier noch ein Zellbereich aus einer Gateelektrode 11 für einen Gateanschluß G, einer Sourcezone 12 in dem obersten p-leitenden Gebiet 4 und einer n+-leitenden Verbindung 13, die in gleicher Weise wie die Verbindung 5 aufgebaut ist, gezeigt. Der Bereich zwischen den beiden n+-leitenden Verbindungen 5 und 13 in Fig. 3 bildet dabei eine Halbzelle. Die leitende Verbindung 5, die die ein­ zelnen Gebiete oder Schichten 3 miteinander verbindet, muß dabei außerhalb des Bereiches zwischen der p+-leitenden Ver­ bindung oder "Sourcesäule" 6 und der n+-leitenden Verbindung 13 liegen.
Ein durch die säulenförmigen Verbindungen 6 und die Schichten 3 gebildeter Junction-Feldeffekttransistor JFET (vgl. Fig. 4) sollte so dimensioniert sein, daß dessen Pinch-off-Spannung kleiner als die Durchbruchspannung zwischen den p-leitenden Gebieten 4 und der n+-leitenden Verbindung 13 ist. Dadurch schaltet der Junction-Feldeffekttransistor ab, bevor ein Durchbruch im Zellbereich oder in der Driftstrecke auftreten kann.
Fig. 5 zeigt noch ein Ersatzschaltbild des Hochvolt-Halblei­ terbaulements von Fig. 3 und 4 mit einem MOS-Feldeffekttran­ sistor aus dem Zellbereich, dem Junction-Feldeffekttransistor JFET, dessen Gate durch die Verbindungen 6 gebildet ist und dessen Kanal aus den n-leitenden Schichten 3 zwischen diesen Verbindungen 6 besteht, und Dioden Di aus den pn-Übergängen zwischen den Schichten 4 und der leitenden Verbindung 5.

Claims (11)

1. Hochvolt-Halbleiterbauelement mit einem Halbleitersub­ strat (1, 1') eines ersten Leitungstyps, auf dem eine schwä­ cher als das Halbleitersubstrat (1, 1') dotierte Halbleiter­ schicht (2, 2') eines zweiten, zum ersten Leitungstyp entge­ gengesetzten Leitungstyps oder des ersten Leitungstyps als die Sperrspannung des Halbleiterbauelements aufnehmende Driftstrecke (l) vorgesehen ist, in der zueinander abwech­ selnd lateral ausgerichtete Halbleitergebiete (3, 4; 3', 4') des ersten und des zweiten Leitungstyps angeordnet sind, dadurch gekennzeichnet, daß die Halbleitergebiete (3, 3') des ersten Leitungstyps durch eine durch die Halbleiterschicht (2, 2') geführte elektrisch leitende Verbindung (5, 5') mit dem Halbleitersubstrat (1, 1') verbunden sind, auf dem eine erste Elektrode (D; S) ange­ ordnet ist, und daß die Halbleitergebiete (4, 4') des zweiten Leitungstyps durch eine durch die Halbleitergebiete (3, 4; 3', 4') geführte weitere leitende Verbindung (6, 6') mit ei­ ner auf der Halbleiterschicht (2, 2') vorgesehenen zweiten Elektrode (S; D) verbunden sind.
2. Hochvolt-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleitergebiete (3, 3') des ersten Leitungstyps und die Halbleitergebiete (4, 4') des zweiten Leitungstyps schichtar­ tig gestaltet sind.
3. Hochvolt-Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Abstand zwischen den Halbleitergebieten (3, 3') des er­ sten Leitungstyps und den Halbleitergebieten (4, 4') des zweiten Leitungstyps etwa zwischen 1 und 5 µm beträgt.
4. Hochvolt-Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Gesamtdicke der Halbleitergebiete (3, 4; 3', 4') des er­ sten und des zweiten Leitungstyps etwa zwischen 5 und 30 µm liegt.
5. Hochvolt-Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die leitende Verbindung (5, 5') und die weitere leitende Ver­ bindung (6, 6') aus dotiertem polykristallinem Silizium oder hochdotiertem monokristallinem Silizium oder Metall beste­ hen, und daß bei Verwendung von polykristallinem Silizium ein dadurch gebildeter pn-Übergang (14) durch Ausdiffusion im monokristallinen Bereich verläuft.
6. Hochvolt-Halbleiterbauelement nach einem der Ansprüche 1 bis 5, gekennzeichnet durch Feldplatten (7 bis 9) auf der Oberseite und/oder Unterseite der Halbleitergebiete (3, 4; 3', 4').
7. Hochvolt-Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, daß die an der Unterseite der Halbleitergebiete (3, 4; 3', 4') gelegenen Feldplatten (9, 10) aus hochdotierten Bereichen des zweiten Leitungstyps bestehen.
8. Hochvolt-Halbleiterbauelement nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Feldplatten (7, 9) mit der leitenden Verbindung (5, 5') und/oder der weiteren leitenden Verbindung (6, 6') verbunden sind.
9. Hochvolt-Halbleiterbauelement mit einem MOS-Feldeffekt­ transistor (T), der in einem Halbleitersubstrat ausgebildet ist und eine mit einer Drainelektrode (D) verbundene Drift­ strecke aufweist, dadurch gekennzeichnet, daß die Driftstrecke außerhalb des Source-Gate-Bereiches des MOS- Feldeffekttransistors (T) gelegen und an diesem Bereich über ein Schaltelement (JFET) angeschlossen ist.
10. Hochvolt-Halbleiterbauelement nach Anspruch 9, dadurch gekennzeichnet, daß das Schaltelement durch einen Junction-Feldeffekttransistor gebildet ist.
11. Hochvolt-Halbleiterbauelement nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die Driftstrecke nach einem der Patentansprüche 1 bis 8 ge­ staltet ist.
DE10012610A 2000-03-15 2000-03-15 Vertikales Hochvolt-Halbleiterbauelement Expired - Fee Related DE10012610C2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10012610A DE10012610C2 (de) 2000-03-15 2000-03-15 Vertikales Hochvolt-Halbleiterbauelement
PCT/DE2001/000908 WO2001069682A2 (de) 2000-03-15 2001-03-09 Vertikales hochvolt-halbleiterbauelement
DE50111409T DE50111409D1 (de) 2000-03-15 2001-03-09 Vertikales hochvolt-halbleiterbauelement
JP2001567044A JP4073669B2 (ja) 2000-03-15 2001-03-09 縦型高電圧半導体素子
EP01929238A EP1264350B1 (de) 2000-03-15 2001-03-09 Vertikales hochvolt-halbleiterbauelement
US10/244,789 US6765262B2 (en) 2000-03-15 2002-09-16 Vertical high-voltage semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10012610A DE10012610C2 (de) 2000-03-15 2000-03-15 Vertikales Hochvolt-Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE10012610A1 true DE10012610A1 (de) 2001-09-27
DE10012610C2 DE10012610C2 (de) 2003-06-18

Family

ID=7634812

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10012610A Expired - Fee Related DE10012610C2 (de) 2000-03-15 2000-03-15 Vertikales Hochvolt-Halbleiterbauelement
DE50111409T Expired - Lifetime DE50111409D1 (de) 2000-03-15 2001-03-09 Vertikales hochvolt-halbleiterbauelement

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE50111409T Expired - Lifetime DE50111409D1 (de) 2000-03-15 2001-03-09 Vertikales hochvolt-halbleiterbauelement

Country Status (5)

Country Link
US (1) US6765262B2 (de)
EP (1) EP1264350B1 (de)
JP (1) JP4073669B2 (de)
DE (2) DE10012610C2 (de)
WO (1) WO2001069682A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202529B2 (en) 2003-03-11 2007-04-10 Infineon Technologies Ag Field effect transistor

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534303B2 (ja) * 2000-04-27 2010-09-01 富士電機システムズ株式会社 横型超接合半導体素子
US7126186B2 (en) * 2002-12-20 2006-10-24 Infineon Technolgies Ag Compensation component and process for producing the component
DE10325748B4 (de) * 2003-06-06 2008-10-02 Infineon Technologies Ag Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone
US20060223261A1 (en) * 2005-03-31 2006-10-05 California Micro Devices Corporation CMOS-based low ESR capacitor and ESD-protection device and method
JP5298488B2 (ja) * 2007-09-28 2013-09-25 富士電機株式会社 半導体装置
US7582922B2 (en) * 2007-11-26 2009-09-01 Infineon Technologies Austria Ag Semiconductor device
US8101997B2 (en) 2008-04-29 2012-01-24 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure in a semiconductor body and method for its production
US8575695B2 (en) * 2009-11-30 2013-11-05 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-drain breakdown and built-in avalanche clamp diode
US8373208B2 (en) * 2009-11-30 2013-02-12 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode
US10103240B2 (en) * 2010-04-30 2018-10-16 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode
US10290566B2 (en) 2014-09-23 2019-05-14 Infineon Technologies Austria Ag Electronic component
DE102016101679B4 (de) 2016-01-29 2019-03-28 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem lateralen Transistor
DE102017131274B3 (de) 2017-12-22 2019-05-09 Infineon Technologies Dresden Gmbh Transistoranordnung und verfahren zu deren herstellung
EP3696863B1 (de) * 2019-02-15 2021-10-13 Infineon Technologies Austria AG Laterale transistorvorrichtung
US11837658B1 (en) * 2022-06-21 2023-12-05 K. Eklund Innovation Semiconductor device comprising a lateral super junction field effect transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19818298C1 (de) * 1998-04-23 1999-06-24 Siemens Ag Superniederohmiger vertikaler MOSFET und Verfahren zu dessen Herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
EP0167813A1 (de) * 1984-06-08 1986-01-15 Eaton Corporation Mehrkanal Leistungs-JFET
US5264719A (en) * 1986-01-07 1993-11-23 Harris Corporation High voltage lateral semiconductor device
US6097063A (en) * 1996-01-22 2000-08-01 Fuji Electric Co., Ltd. Semiconductor device having a plurality of parallel drift regions
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
DE19818300C1 (de) * 1998-04-23 1999-07-22 Siemens Ag Lateraler Hochvolt-Seitenwandtransistor
DE10026924A1 (de) * 2000-05-30 2001-12-20 Infineon Technologies Ag Kompensationsbauelement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19818298C1 (de) * 1998-04-23 1999-06-24 Siemens Ag Superniederohmiger vertikaler MOSFET und Verfahren zu dessen Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202529B2 (en) 2003-03-11 2007-04-10 Infineon Technologies Ag Field effect transistor

Also Published As

Publication number Publication date
US6765262B2 (en) 2004-07-20
JP2003526947A (ja) 2003-09-09
JP4073669B2 (ja) 2008-04-09
WO2001069682A3 (de) 2002-08-08
WO2001069682A2 (de) 2001-09-20
EP1264350B1 (de) 2006-11-08
US20030057479A1 (en) 2003-03-27
DE10012610C2 (de) 2003-06-18
EP1264350A2 (de) 2002-12-11
DE50111409D1 (de) 2006-12-21

Similar Documents

Publication Publication Date Title
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102009035688B4 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE10205345B9 (de) Halbleiterbauelement
DE10012610C2 (de) Vertikales Hochvolt-Halbleiterbauelement
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
WO1999035695A1 (de) Soi-hochspannungsschalter
WO1997035346A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE19854915A1 (de) MOS-Feldeffekttransistor mit Hilfselektrode
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE102014119395A1 (de) Transistorbauelement mit Feldelektrode
DE10309400B4 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE19707513A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10024480A1 (de) Kompensationsbauelement mit verbesserter Robustheit
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE10245049B4 (de) Kompensationshalbleiterbauelement
DE10214160B4 (de) Halbleiteranordnung mit Schottky-Kontakt
DE102009000135B4 (de) Halbleiterbauelement mit Schottkyzonen in einer Driftzone und Herstellungsverfahren
DE102004056772B4 (de) Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben
DE112017002113B4 (de) Halbleitereinheit
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee