DD296570A5 - Abtast- und halteglied - Google Patents
Abtast- und halteglied Download PDFInfo
- Publication number
- DD296570A5 DD296570A5 DD90342484A DD34248490A DD296570A5 DD 296570 A5 DD296570 A5 DD 296570A5 DD 90342484 A DD90342484 A DD 90342484A DD 34248490 A DD34248490 A DD 34248490A DD 296570 A5 DD296570 A5 DD 296570A5
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- operational amplifier
- output
- input
- controllable switch
- sample
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
Landscapes
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Electronic Switches (AREA)
Abstract
Bei einem Abtast- und Halteglied wird eine Kapazitaet periodisch von einem ersten gegengekoppelten Operationsverstaerker aufgeladen, anschlieszend vom Ausgang des ersten Operationsverstaerkers getrennt und an den Eingang eines zweiten gegengekoppelten Operationsverstaerkers gelegt. Die Einstellzeit, das wichtigste Qualitaetsmerkmal eines Abtast- und Haltegliedes, sollte moeglichst gering sein. Um die Einstellzeit wesentlich zu verringern, sind zwischen dem ersten Operationsverstaerker (V1) und dem zweiten Operationsverstaerker (V2) zwei Kapazitaeten (C1, C2) vorgesehen, die abwechselnd mit dem Ausgang des ersten Operationsverstaerkers (V1) und dem Eingang des zweiten Operationsverstaerkers (V2) verbunden werden. Durch diese Masznahme wird die Einstellzeit auch "aquisition time" genannt, nahezu Null. Fig. 2{Abtast- und Halteglied; periodische Aufladung; Kapazitaet; gegengekoppelter Operationsverstaerker; Reihenschaltung; Einstellzeit}
Description
Die Erfindung betrifft ein Abtast- und Halteglied mit einem ersten und einem zweiten Operationsverstärker, deren Ausgang jeweils auf den invertierenden Eingang rückgekoppelt ist, und bei dem an den Eingängen des ersten Operationsverstärkers die Eingangsspannung anliegt.
In U.Tietze, Ch. Schenk, Halbleiterschaltungstechnik, 4. Auflage, Springer-Verlag, 1978 sind auf Seite 407—410 Abtast- und Halteglieder beschrieben. In der Abbildung 17.17 auf Seite 408 ist ein Abtast-und Halteglied mit zwei Spannungsfolgern gezeigt. Der Ausgang des ersten Spannungsfolgers, eines Operationsverstärkers, dessen Ausgang auf den invertierenden Eingang rückgekoppelt ist, ist über einen als Schalter dienenden Feldeffekttransistor mit dem nichtinvertierenden Eingang eines zweiten Operationsverstärkers verbunden. Der Ausgang des zweiten Operationsverstärkers ist wie beim ersten Operationsverstärker auf den invertierenden Eingang rückgekoppelt. Der nichtinvertierende Eingang des zweiten Operationsverstärkers liegt über eine Kapazität, die als Speicherkondensator dient, auf Bezugspotential.
Das wichtigste Qualitätsmerkmal eines Abtast- und Haltegliedes ist die Einstellzeit, häufig auf „aquisition time" genannt. Sie gibt an, wie lange es unter den ungünstigsten Bedingungen dauert, bis sich der Kondensator auf die Eingangsspannung am Eingang des ersten Operationsverstärkers mit einer vorgegebenen Toleranz aufgeladen hat.
Es ist nun Aufgabe der Erfindung, die Einstellzeit bei einem Abtast- und Halteglied möglichst klein zu halten.
Lösung der Aufgabe
Die Erfindung löst diese Aufgabe dadurch, daß zwischen den beiden Operationsverstärkern zwei Kapazitäten vorgesehen sind und daß abwechselnd die eine Kapazität mit dem Ausgang des ersten Operationsverstärkers und die andere mit dem Eingang des zweiten Operationsverstärkers verbunden wird.
Dadurch, daß die beiden Kapazitäten abwechselnd an den Ausgang des ersten und den Eingang des zweiten Operationsverstärkers geschaltet werden, wird die Einstellzeit beträchtlich verkürzt; denn während die eine Kapazität ihre Ladespannung an den Eingang des zweiten Operationsverstärkers abgibt, wird bereits die andere Kapazität am Ausgang des ersten Operationsverstärkers auf den neuen Wert umgeladen. Die Einstellzeit ist daher nahezu Null.
Inhalt der Figuren
Es zeigen
Fig.1: den Stand der Technik
Fig. 2: ein Ausführungsbeispiel der Erfindung.
Es wird nun das in Figur 2 gezeigte Ausführungsbeispiel beschrieben und erläutert. An den Eingängen eines gegengekoppelten Operationsverstärkers VI liegt die von Abtastzeitpunkt zu Abtastzeitpunkt abzutastende und zu haltende Eingangsspannung Ue. Der Ausgang des Operationsverstärkers V1 ist mit dem Eingang eines steuerbaren Schalters S1 und S3 verbunden. Der Ausgang des steuerbaren Schalters S1 ist mit dem Eingang eines steuerbaren Schalters S 2 verbunden und liegt außerdem ü ber eine Kapazität C1 auf Bezugspotential. Der Ausgang des steuerbaren Schalters S3 ist mit dem Eingang eines steuerbaren Schalters S4 verbunden und liegt außerdem über eine Kapazität C2 auf Bezugspotential. Die miteinander verbundenen Ausgänge der steuerbaren Schalter S 2 und S4 sind an den nichtinvertierenden Eingang eines gegengekoppelten Operationsverstärkers V2 angeschlossen, an dessen Ausgang die Ausgangsspannung Ua abnehmbar ist. Die miteinander verbundenen Steuereingänge der steuerbaren Schalter S2 und S3 sind mit dem Q-Ausgang, die miteinander verbundenen Steuereingänge der steuerbaren Schalter S1 und S4 mit dem Q-Ausgang eines Flipflops FF verbunden. Am Eingang des Flipflops FF, das als Frequenzteiler dient, liegen die Abtastimpulse P. Es werden nun abwechselnd gemeinsam der steuerbare Schalter S1 und S4 sowie der steuerbare Schalter S2 und S3 geöffnet und geschlossen. Wenn die steuerbaren Schalter S1 und S4 geschlossen, die steuerbaren Schalter S2 und S3 dagegen geöffnet sind, gibt die Kapazität C2 ihre Ladespannung an den Operationsverstärker V2 ab, während bereits gleichzeitig die Kapazität C1 umgeladen wird. Zum folgenden Abtastzeitpunkt werden die steuerbaren Schalter S1 und S4 geöffnet, während die steuerbaren Schalter S 2 und S3 geschlossen werden. Nun gibt die Kapazität C1 sofort ihre Ladespannung an den Operationsverstärker V2 ab, während bereits gleichzeitig die Kapazität C2 vom Operationsverstärker V1 umgeladen wird. Es braucht daher nicht mehr wie bei bekannten Abtast- und Haltegliedern gewartet werden, bis die einzige Kapazität C auf den neuen Spannungswert des jeweils nächsten Abtastpunktes umgeladen ist. Die Einstellzeit ist daher bei der Erfindung nahezu Null; sie ist so gering wie die Umschaltdauer der steuerbaren Schalter.
Claims (5)
1. Abtast- und Halteglied mit einem ersten und einem zweiten Operationsverstärker (VI1 V2), deren Ausgang jeweils auf den invertierenden Eingang rückgekoppelt ist, und bei dem an den Eingängen des ersten Operationsverstärkers (V1) die Eingangsspannung (Ue) anliegt, dadurch gekennzeichnet, daß zwischen den beiden Operationsverstärkern (V 1, V2) zwei Kapazitäten (C 1, C2) vorgesehen sind und daß abwechselnd die eine Kapazität mit dem Ausgang des ersten Operationsverstärkers (V 1) und die andere mit dem Eingang des zweiten Operationsverstärkers (V2) verbunden wird.
2. Abtast- und Halteglied nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang des ersten Operationsverstärkers (V 1) mit dem Eingang eines ersten und eines zweiten steuerbaren Schalters (S 1, S3) verbunden ist, daß der Ausgang des ersten steuerbaren Schalters (S 1) mit dem Eingang eines dritten steuerbaren Schalters (S2) verbunden ist und über eine Kapazität (C 1) auf Bezugspotential liegt, daß der Ausgang des zweiten steuerbaren Schalters (S3) mit dem Eingang eines vierten steuerbaren Schalters (S 4) verbunden ist und über die andere Kapazität (C 2) auf Bezugspotential liegt, und daß paarweise der erste und der vierte steuerbare Schalter (S 1, S 4) abwechselnd mit dem zweiten und dritten steuerbaren Schalter (S3, S 2) geöffnet und geschlossen werden.
3. Abtast- und Halteglied nach Anspruch 2, dadurch gekennzeichnet, daß die miteinander verbundenen Steuereingänge des ersten und vierten steuerbaren Schalters (S 1, S4) invers zu den miteinander verbundenen Steuereingängen des zweiten und dritten steuerbaren Schalters (S3, S 2) angesteuert werden.
4. Abtast- und Halteglied nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die miteinander verbundenen Steuereingänge des ersten und vierten steuerbaren Schalters (S 1, S4) mit dem nichtinvertierenden Ausgang und die miteinander verbundenen Steuereingänge des zweiten und dritten steuerbaren Schalters (S3, S2) mit dem invertierenden Ausgang eines Frequenzteilers verbunden sind.
5. Abtast- und Halteglied nach Anspruch 4, dadurch gekennzeichnet, daß der Steuereingang des ersten und des vierten steuerbaren Schalters (S 1, S4) mit dem Q-Ausgang eines Flipflops (FF) verbunden ist, daß der Steuereingang des zweiten und dritten steuerbaren Schalters (S3, S2) mit dem Q-Ausgang des Flipflops (FF) verbunden ist, an dessen Eingang die Abtastimpulse (P) liegen.
Hierzu 1 Seite Zeichnungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3922068A DE3922068A1 (de) | 1989-07-05 | 1989-07-05 | Abtast- und halteglied |
Publications (1)
Publication Number | Publication Date |
---|---|
DD296570A5 true DD296570A5 (de) | 1991-12-05 |
Family
ID=6384333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD90342484A DD296570A5 (de) | 1989-07-05 | 1990-07-04 | Abtast- und halteglied |
Country Status (10)
Country | Link |
---|---|
EP (1) | EP0480953A1 (de) |
JP (1) | JPH04506431A (de) |
KR (1) | KR920704303A (de) |
CN (1) | CN1019708B (de) |
AU (1) | AU5928190A (de) |
DD (1) | DD296570A5 (de) |
DE (1) | DE3922068A1 (de) |
FI (1) | FI920042A0 (de) |
HU (1) | HUT60563A (de) |
WO (1) | WO1991000600A1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930004268B1 (ko) * | 1990-10-15 | 1993-05-22 | 금성일렉트론 주식회사 | 광대역 샘플/홀드회로 |
US5340442A (en) * | 1991-09-24 | 1994-08-23 | Weyerhaeuser Company | Evaluating furnish behavior |
JP2006099850A (ja) * | 2004-09-29 | 2006-04-13 | Nec Electronics Corp | サンプル・ホールド回路、駆動回路及び表示装置 |
CN103065686B (zh) * | 2006-03-21 | 2016-09-14 | 剑桥模拟技术有限公司 | 采样数据电路的偏移消除 |
CN100505105C (zh) * | 2006-12-07 | 2009-06-24 | 中国科学院半导体研究所 | 一种采样/保持电路装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3701152A (en) * | 1970-07-20 | 1972-10-24 | Us Navy | Bipolar sample and hold circuit |
JPS5085265A (de) * | 1973-11-28 | 1975-07-09 | ||
US4833445A (en) * | 1985-06-07 | 1989-05-23 | Sequence Incorporated | Fiso sampling system |
-
1989
- 1989-07-05 DE DE3922068A patent/DE3922068A1/de not_active Withdrawn
-
1990
- 1990-06-13 JP JP2509713A patent/JPH04506431A/ja active Pending
- 1990-06-13 WO PCT/EP1990/000926 patent/WO1991000600A1/de not_active Application Discontinuation
- 1990-06-13 HU HU905380A patent/HUT60563A/hu unknown
- 1990-06-13 KR KR1019920700012A patent/KR920704303A/ko not_active Application Discontinuation
- 1990-06-13 AU AU59281/90A patent/AU5928190A/en not_active Abandoned
- 1990-06-13 EP EP90909649A patent/EP0480953A1/de not_active Ceased
- 1990-07-04 DD DD90342484A patent/DD296570A5/de not_active IP Right Cessation
- 1990-07-05 CN CN90103347A patent/CN1019708B/zh not_active Expired
-
1992
- 1992-01-03 FI FI920042A patent/FI920042A0/fi unknown
Also Published As
Publication number | Publication date |
---|---|
FI920042A0 (fi) | 1992-01-03 |
WO1991000600A1 (de) | 1991-01-10 |
CN1048623A (zh) | 1991-01-16 |
CN1019708B (zh) | 1992-12-30 |
HU905380D0 (en) | 1992-03-30 |
HUT60563A (en) | 1992-09-28 |
KR920704303A (ko) | 1992-12-19 |
DE3922068A1 (de) | 1991-01-17 |
JPH04506431A (ja) | 1992-11-05 |
AU5928190A (en) | 1991-01-17 |
EP0480953A1 (de) | 1992-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3885396T2 (de) | Bemusterte Filtereinrichtung mit geschalteten Kapazitäten. | |
DE69319033T2 (de) | Verstärkerschaltung mit geschalteten Kapazitäten | |
DE3786778T2 (de) | Spannungsvergleichsschaltung. | |
DE2309192B2 (de) | Regenerierschaltung nach Art eines getasteten Fllpflops und Verfahren zum Betrieb einer solchen Regenerlerschaltung | |
EP0300560B1 (de) | Vergleichsschaltung | |
DE2726487A1 (de) | Spannungsvergleicherschaltung | |
DE2711829A1 (de) | Vergleicher fuer einen analog/digital- und digital/analog-umsetzer | |
DE2323858A1 (de) | Monolithisch integrierbare quarzoszillatorschaltung | |
DE2707967A1 (de) | Schaltung zur erzeugung einer binaer abgestuften folge elektrischer signale | |
DE69426545T2 (de) | Verfahren und Einrichtung zur Signalverarbeitung | |
DE69510413T2 (de) | Komparator und Mehrfachvergleichs-A/D-Wandler unter Anwendung des Interpolationsprinzips | |
EP0042116A1 (de) | Elektrische Filterschaltung zur Verarbeitung analoger Abtastsignale | |
DE69131244T2 (de) | Dynamisches Spannungsintegrationsverfahren und Schaltungen zur Durchführung und Anwendung desselben | |
DE3049745C2 (de) | Elektronisches elliptisches Filter | |
DD296570A5 (de) | Abtast- und halteglied | |
EP0540906B1 (de) | Phasenempfindliche Gleichrichteranordnung mit Integrationswirkung | |
DE3871614T2 (de) | Kleiner integrierter praezisionsverstaerker mit geringem stromverbrauch. | |
DE3874276T2 (de) | Ausleseschaltung einer verzoegerungsschaltung. | |
DE3448182C2 (de) | ||
DE2317253C3 (de) | Eimerkettenschaltung | |
DE2855282C2 (de) | Dual-Slope-Integrator | |
DE2658080C2 (de) | Impulsregenerator | |
DE69413633T2 (de) | Methode und Vorrichtung zur Abtastung von elektrischen Signalen | |
DE2933643C2 (de) | Abtastintegrator mit elektronischen Schaltern, insbesondere zur Realisierung getakteter aktiver Filterschaltungen | |
DE3325319C2 (de) | Aus Schaltern und Kondensatoren bestehende Filterschaltung unter Verwendung eines Spannungsumkehrschalters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |