JPH04506431A - 標本化保持回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 標本化保持回路装置 本発明は第１と第２のオペアンプを有する標本化保持回路装置であって、第１オ ペアンプの出力側は夫々当該反転入力側に帰還結合されており、また、上記第１ オペアンプの入力側には当該入力電圧が加わるように構成されている回路装置に 関する。

著述者Ｕ、Ｔｉｅｔｚｅ、Ｃｈ、５ｃｈｅｎｋ、による著書名“Ｈａｌｂｌｅｉ 　ｔｅｒｓｃｈａｌｔｕｎｇｓｔｅｃｈｎｉｋ、”第４版（４，Ａｕｆ　Ｉａｇ ｅ）出版社Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌａｇ、１９７８第４０７−４１０頁、に は標本化保持回路（装置）が記載されている。

第４０８頁図１７．１７には２つの電圧フォロワを有する標本化保持回路（装置 ）が記載されている。第１電圧フオロワおよびオペアンプ（それの出力側は反転 入力側に帰還結合されている）の出力側はスイッチとして用いられるＦＥＴを介 して第２オペアンプの非反転入力側に接続されている。第２オペアンプの出力側 は第１オペアンプにおけるように反転入力側に帰還結合されている。第２オペア ンプの非反転入力側は容量（これは蓄積コンデンサとして用いられる）を介して 基準電位におかれている。

諸表平４−５０６４３１　（２） 標本化保持回路（装置）の最重要の品質尺度は贋々“アクイジションタイム°と 称される調整（セツティング）時間である。上記尺度の時間はコンデンサが所定 のトレランスを以って第１オペアンプの入力側における入力電圧に充電される速 量も不利な条件下でどの位の長さの時間を要するかを示す。

本発明の目的ないし課題とするところは標本化保持回路装置における当該アクイ ジション（セツティング時間）を可及的に小にすることにある。

上記課題の解決のため本発明によれば、当該側オペアンプ間に２つの容量が設け られており、更に交互に当該の一方の容量は上記第１オペアンプの出力側に接続 され、他方の容量は上記第２オペアンプの入力側に接続されるように構成するの である。

上記容量が交互に第１オペアンプの出力側と、第２オペアンプの入力側とに接続 されることにより、上記アクイジションタイム（セツティング時間）は著しく短 縮される。それというのは一方の容量はそれの充電電圧を第２オペアンプの入力 側に送出する間に、既に他方の容量は第１オペアンプの出力側における新たな値 に再充電されるからである。従って、上記アクイジションタイムはほぼ零となる 。

次に図示の構成を説明する第１図は従来技術、第２図は本発明の実施例を示す。

以下、第２図に示す実施例を詳述する。

負帰還結合されたオペアンプｖ１の入力側にはサンプリング時点ごとにサンプル ・ホールド（標本化保持）さるべき入力電圧Ｕｔが加わる。オペアンプｖ１の出 力側は可制御スイッチＳｌ、Ｓ３の入力側に接続されている。可制御スイッチＳ １の出力側は可制御スイッチＳ２の入力側に接続されており、更に、容量Ｃ１を 介して基準電位におかれている。再接続スイッチＳ３の出力側は可制御スイッチ Ｓ４の入力側に接続されており、更に、容量Ｃ２を介して基準電位に置おかれて いる。可制御スイッチＳ２．Ｓ４の相互に接続された出力側は負帰還結合された オペアンプｖ２の非反転入力側に接続されている。このオペアンプＶ２の出力側 から出力電圧ＵＡが取出可能である。可制御スイッチＳ２．Ｓ３の相互に接続さ れた制御入力側はフリップフロップＦＦのＱ出力側に接続されており、可制御ス イッチＳ１．Ｓ４の相互に接続された制御入力側はフリップフロップＦＦのＱ出 力側に接続されている。

分周器として用いられるフリップフロップＦＦの入力側にはサンプリングパルス Ｐが加わる。

ところで、交互に共動的に可制御スイッチＳＬ、Ｓ４と、Ｓ２．Ｓ３とが開閉さ れる。可制御スイッチＳ１、Ｓ４が閉じられそれに反して３２．Ｓ３が開かれる と、容量Ｃ２はそれの充電電圧をオペアンプｖ２に送出する。後続するサンプリ ング時点にて可制御スイッチＳ１．Ｓ４が開かれ、一方、Ｓ２．Ｓ３は閉じられ る。そこで、容量Ｃ１は直ちにそれの充電電圧ををオペアンプｖ２に送出し、一 方、既に同時に容量Ｃ２はオペアンプｖ１により再充電される。従って、唯１つ の容量Ｃが、そのつど次のサンプリング点へ再充電されるまで、公知標本化保持 回路技術におけるように待つ必要性はもはやない。従つて、本発明ではアクイジ ションタイムはほぼ零となる。当該のアクイジションタイムは可制御スイッチの 切換保持時間と同じわずかな大きさである。

ＶＩ　Ｐ Ｆｉｇ、Ｉ Ｆｔｇ、２ 国際調査報告 国際調査報告

Claims (5)

【特許請求の範囲】
1. １．第１と第２オペアンプ（Ｖ１，Ｖ２）を有する標本化保持回路装置であって 、上記オペアンプの出力側は夫々当該反転入力側に帰還結合されており、また上 記第１オペアンプ（Ｖ１）の入力側には当該入力電圧（Ｕ２）が加わるように構 成されている回路装置において上記両オペアンプ（Ｖ１，Ｖ２）間に２つの容量 （Ｃ１，Ｃ２）が設げられており、更に交互に当該の一方の容量は上記第１オペ アンプ（Ｖ１）の出力側に接続され、他方の容量は上記第２オペアンプ（Ｖ２） の入力側に接続されるように構成されていることを特徴とする標本化保持回路装 置。
2. ２．上記第１オペアンプ（Ｖ１）の出力側は第１及び第２可制御スイッチ（Ｓ１ ，Ｓ３）の入力側と接続されており、 上記第１可制御スイッチ（Ｓ１）の出力側は第３可制御スイッチ（Ｓ２）の入力 側と接続されており、また、容量（Ｃ１）を介して基準電位におかれており、ま た、上記の第２可制御スイッチ（Ｓ３）の出力側は第４可制御スイッチ（Ｓ４） の入力側と接続され、他方の容量（Ｃ２）を介して基準電位におかれており、更 に、対ごとに、第１及び第４可制御スイッチ（Ｓ１，Ｓ４）は第２及び第３可制 御スイッチ（Ｓ３，Ｓ２）と交互に開かれ閉じられるように構成されている請求 項１記載の装置。
3. ３．上記の第１及び第４可制御スイッチ（Ｓ１，Ｓ４）の相互に接続された制御 入力側が、上記の第２，第３可制御スイッチ（Ｓ３，Ｓ２）の相互に接続された 制御入力側と逆方向に制御されるように構成されている請求項２記載の装置。
4. ４．上記の第１，第４可制御スイッチ（Ｓ１，Ｓ４）の相互に接続された制御入 力側は分周器の非反転出力側と接続され、上記第２，第３可制御スイッチ（Ｓ３ ，Ｓ２）の相互に接続された制御入力側は分周器の反転出力側に持続されている 請求項２又は３記載の装置。
5. ５．上記第１，第４可制御スイッチ（Ｓ１，Ｓ４）の制御入力側はフリップフロ ップ（ＦＦ）のＱ出力側に接続されており、更に、上記の第２，第３可制御スイ ッチ（Ｓ３，Ｓ２）の制御入力側は上記フリップフロップのＱ出力側と接続され ており、上記フリップフロップの入力側にはサンプリングパルス（Ｐ）が加わる ように構成されている請求項４記載の装置。