KR830008460A - 선형성 고이득 샘플링(Sampling)증폭기 - Google Patents

Abstract

내용 없음

Description

선형성 고이득 샘플링(sampling) 증폭기

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 제1도 수신기의 다른 부분을 도시한 본 발명에 따른 샘플링 회로망의 회로도.

제4도는 제3도에 도시된 샘플링 회로망의 상세도.

제5도는 제3도에 도시된 샘플링 회로망의 동작을 설명하기 위한 파형도.

제6도는 제3도에 도시된 회로의 일부의 또다른 배치도.

Claims (12)

1. 샘플 특성을 포함하는 기준간격 및 신호간격을 가짖 입력신호를 샘플링하기 이한 회로에 있어서, 상기 신호 입력에 인가된 신호 전압에 따라 변화하는 출력전류를 제공하기 위해 신호 입력 및 출력을 가진 상호 콘덕턴스 증폭기 65와, 전하 축적장치 70과,

   상기 증폭기 출력에 결합되며 상기 전하축적장치에 결합된 스위칭 회로망 68′와,

   상기 증폭기 신호 입력에 결합된 클램핑 회로망 84와

   상기 입력신호의 상기 기준간격에 상응하는 클램핑 간격성분 Vc를 포함하며 상기 입력신호의 상기 신호간격에 상응하는 샘플링 간격성분 Vs를 포함하는 타이밍 신호공급원 28과,

   상기 클램핑간격들 동안 상기 클램핑 회로망을 작동시키며, 상기 샘플링간격들동안 상기 샘플링 회로망을 비작동시키는 상기 타이밍 신호들과,

   상기 샘플링 간격들 동안 상기 전하축적 장치에 증폭기 출력전류를 결합시키도록 그리고 상기 클램핑 간격들동안 상기 전하축적장치로부터 상기 증폭기 출력을 분리시키도록 작동하는 스위칭 호로망에 의해서 특징화되는 선형성 고이득 샘플링 증폭기.
2. 제1항에 따른 회로에 있어서,

   상기 스위칭 회로망 68′가 상기 클램핑 간격들 동안 부궤환 전류통로를 통해 상기 증폭기에 상기 증폭기에 상기 증폭기출력을 결합시키기 위하여 사이타이밍신호에 응답하는 장치를 포함함을 특징으로 하는 선형성 고이득 샘플링 증폭기.
3. 제2항에 따른 회로에 있어서,

   상기 상호콘덕턴스 증포기 65가 기준전위 V_REF′에 결합된 기중(베이스 68)입력을 부가적으로 포함하므로써, 클램핑기준전압이 상기 기준전위에 따라 상기 클랭핑 간격들동안 상기 클램핀 회로망에 제공됨을 특징으로 하는 선형성 고이득 샘프링증폭기.
4. 제1항에 따는 회로에 있어서,

   상기 클램핑 회로망이 상기 증폭기 입력에 샘플링 상기 신호들이 결합되도록 배치된 캐패시티 84를 포함함을 특징으로 하는 선형성 고이득 샘플링증폭기.
5. 제4항에 따른 회로에 있어서,

   상기 샘플전압을 활용하기 위한 장치 87과, 상기 활용장치에 상기 샘플을 결합시키기 위한 고입력임피던스 완충기장치 85에 의해서 특징화되는 선형성 고이득 샘플링증폭기.
6. 제1항 또는 제2항에 따른 회로에 있어서,

   상기 회로가 신호 처리체널(channel)을 포함하는 시스템에 있으며 상기 증폭기 신호입력이 상기 신호처리내널내의 제1 위치 T₃에 결합되며, 상기 증폭기출력이 폐쇄조절 루우프를 형성하도록 상기 제1위치이전에 상기 신호처리 채널내의 제2위치 T₄에 결합되는 것을 특징으로 하는 선형성 고이득 샘플링증폭기.
7. 제1항 또는 제2항에 따른 회로에 있어서,

   상기 상호콘덕턴스 중폭기 65가 제1능동장치 66과 제2능동장치 68, 제1전류원 69와 제2전류원 75, 그리고 전류리피이터 회로망 71, 74를 포함하며, 상기 제1 및 제2농동장치 66, 68이 이동입력 증포기 형태로 배열되고, 상기 제1장치 66이 샘플된 상기 신호에 결합된 입력전극과, 출력전극 그리고 공통전극을 포함하며, 사이제2장치 68이 기준전위 V_REF'′에 결합된 입력전극과,출력전극, 그리고 상기 제1장치의 상기 공통전극에 결합된 공통전극을 포함하며,

   상기 제1전류원 69가 상기 제1 및 제2장치에 동작전류를 제공하기 위해 제1 및 제2장치에 상기 공통전극들에 결합되며, 상기 전류리피이터 회로망 71, 74가 사이제2장치에 의해서 전도된 출력전류를 되풀이하기 위해 상기 제2장치에 결합되며, 상기 전류리피이터 회로망이 전류출력을 가진 제3능동장치 74를 포함하며, 상기 제2전류원 75가 상기 제3장치에 동작전류를 제공하기 위해 상기 제3장치에 상기 전류출력에 결합됨을 특징으로 하는 선형성 고이득 샘플링증폭기.
8. 제7항에 따른 회로에 있어서,

   상기 제2전류원 75가 상기 제1 및 제2장치들의 입력전압들이 실제적으로 동등하게 될때 상기 제2장치에 의해서 전도된 전류와 동일한 전류를제공하는 것을 특징으로 하는 선형성 고이득 샘플링 증폭기.
9. 제7항에 따른 회로에 있어서,

   셈플링 상기 신호들이 클램핑 캐패시터 84를 통해 상기 제1장치의 상기 입력에 결합되어짐을 특징으로 하는 선형성 고이득 샘플링증폭기.
10. 제9항에 따른 회로에 있어서,

    상기 스위칭 회로망 68′가 상기 제3장치 74의 상기 전류출력을 상기 제1장치의 상기 입력에 있는 상기 클램핑 간격동안 상기 제3장치를 상기 전하축적장치 70으로부터 분리시키며, 상기 스위칭 회로망 68′가 상기 제2장치를 상기 제1장치의 상기 입력으로부터 분리시키고 상기 샘플링 간격동안 상기 제3장치의 상기 전류출력을 상기 전하축적장치에 결합시킴을 특징으로 하는 선형성 고이득 샘플링증폭기.
11. 제10항에 따는 회로에 있어서,

    상기 제1및 제2장치가 제각기 상기 출력 및 공통 전극들에 의해서 한정된 주 전류전도통로를 가짖 제1 트랜지스터 66 및 제2 트랜지스터 68을 포함하며, 상기 제3 장치가 제3 트랜지스터 74를 포함하고, 상기 제2전류원이 상기 제3트랜지스터의 주전류전도통로에 대한 전류전도와 직렬로 배치되고 반대로 극화된 주전류전도통로를 가진 제4트린지스터 75를 포함하며, 사이스위칭 회로망 68′는 상기 제3 트랜지스터의 상기 주전류전도통로와 상기 샘플 간격들 동안 상기 제4트랜지스터의 상기 주전류통로사이의 어떤위치에 상기 전하측적장치 70를 결합시키는 것을 특징으로 하는 선형성 고이득 샘플링 증폭기.
12. 제1항에 따른 회로에 있어서,

    상기 상호콘덕턴스 증폭기 65가 트랜지스터 101의 주전류전도통로를 한정하는 출력 및 공통전극, 그리고 신호입력전극을 가진 상기 트랜지스터 101를 포함한 신호반전증폭기와, 상기 출력전극에 결합된 정전류원를 포함함을 특징으로 하는 선형성 고이득 샘플링증폭기.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.