EP0480953A1 - Abtast- und halteglied - Google Patents

Abtast- und halteglied

Info

Publication number
EP0480953A1
EP0480953A1 EP90909649A EP90909649A EP0480953A1 EP 0480953 A1 EP0480953 A1 EP 0480953A1 EP 90909649 A EP90909649 A EP 90909649A EP 90909649 A EP90909649 A EP 90909649A EP 0480953 A1 EP0480953 A1 EP 0480953A1
Authority
EP
European Patent Office
Prior art keywords
operational amplifier
output
input
controllable
controllable switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP90909649A
Other languages
English (en)
French (fr)
Inventor
Friedhelm Zucker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Thomson Brandt GmbH
Original Assignee
Deutsche Thomson Brandt GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Thomson Brandt GmbH filed Critical Deutsche Thomson Brandt GmbH
Publication of EP0480953A1 publication Critical patent/EP0480953A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements

Definitions

  • the invention relates to a sample and hold element with a first and a second operational amplifier, the output of which is fed back to the inverting input, and in which the input voltage is present at the inputs of the first operational amplifier.
  • Figure 17.17 on page 408 shows a sample and hold element with two voltage followers.
  • the output of the first voltage follower, an operational amplifier, the output of which is fed back to the inverting input, is connected to the non-inverting input of a two via a field-effect transistor serving as a switch ten operational amplifier connected.
  • the output of the second operational amplifier is fed back to the inverting input.
  • the non-inverting input of the second operational amplifier is at reference potential via a capacitance which serves as a storage capacitor.
  • the most important quality feature of a sample and hold element is the response time, often also called “acquisition time”. It indicates how long it takes under the most unfavorable conditions for the capacitor to charge up to the input voltage at the input of the first operational amplifier with a predetermined tolerance.
  • the invention solves this problem in that two capacitances are provided between the two operational amplifiers and in that one capacitance is alternately connected to the output of the first operational amplifier and the other to the input of the second operational amplifier.
  • the response time is considerably shortened; because while one capacitance outputs its charging voltage to the input of the second operational amplifier, the other capacitance is already reloaded to the new value at the output of the first operating system. The response time is therefore almost zero.
  • Figure 1 shows the prior art
  • Figure 2 shows an embodiment of the invention.
  • a negative feedback operational amplifier V1 At the inputs of a negative feedback operational amplifier V1 is the input voltage U E to be sampled and held from sampling time to sampling time.
  • the output of the operational amplifier V1 is connected to the input of a controllable switch S1 and S3.
  • the output of the controllable switch S1 is connected to the input of a controllable switch S2 and is also at a reference potential via a capacitance C1.
  • the output of the controllable switch S3 is connected to the input of a controllable switch S4 and is also connected to reference potential via a capacitance C2.
  • the interconnected outputs of the controllable switches S2 and S4 are connected to the non-inverting input of a negative feedback operational amplifier V2, at the output of which the output voltage U A can be removed.
  • controllable switches S2 and S3 are connected to the Q output
  • interconnected control inputs of controllable switches S1 and S4 are connected to the Q output of a flip-flop FF.
  • the flip-flop FF which serves as a frequency divider, there are the sampling pulses P.
  • controllable switches S1 and S4 and the controllable switches S2 and S3 are now alternately opened and closed together. If the controllable switches S1 and S4 are closed, but the controllable switches S2 and S3 are open, the capacitance C2 outputs its charging voltage to the operational amplifier V2, while at the same time the capacitance C1 is being recharged. At the following sampling time, controllable switches S1 and S4 are opened, while controllable switches S2 and S3 are closed. The capacitance C1 now immediately outputs its charging voltage to the operational amplifier V2, while at the same time the capacitance C2 from the operational amplifier V1 is reloaded.

Landscapes

  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Electronic Switches (AREA)

Description

- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
Abtast- und Halteglied - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
Die Erfindung betrifft ein Abtast- und Halteglied mit einem ersten und einem zweiten Operationsverstärker, deren Ausgang jeweils auf den invertierenden Eingang rückgekoppelt ist, und bei dem an den Eingängen des ersten Operationsverstärkers die Eingangsspannung anliegt.
In U. Tietze, Ch. Schenk, HalbleiterschaItungstechnik, 4. Auflage, Springer-Verlag, 1978 sind auf Seite 407 - 410 Abtast- und Halteglieder beschrieben. In der Abbildung 17.17 auf Seite 408 ist ein Abtast- und Halteglied mit zwei Spannungsfolgern gezeigt. Der Ausgang des ersten Spannungsfolgers, eines Operationsverstärkers, dessen Ausgang auf den invertierenden Eingang rückgekoppelt ist, ist über einen als Schalter dienenden Feldeffekttransistor mit dem nichtinvertierenden Eingang eines zwei ten Operationsverstärkers verbunden. Der Ausgang des zweiten Operationsverstärkers ist wie beim ersten Operationsverstärker auf den invertierenden Eingang rückgekoppelt. Der nichtinvertierende Eingang des zweiten Operationsverstärkers liegt über eine Kapazität, die als Speieherkondensator dient, auf Bezugspotential.
Das wichtigste Qualitätsmerkmal eines Abtast- und Haltegliedes ist die Einstellzeit, häufig auch "aquisition time" genannt. Sie gibt an, wie lange es unter den ungünstigsten Bedingungen dauert, bis sich der Kondensator auf die Eingangsspannung am Eingang des ersten Operationsverstärkers mit einer vorgegebenen Toleranz aufgeladen hat.
Es ist nun Aufgabe der Erfindung, die Einstellzeit bei einem Abtast- und Halteglied möglichst klein zu halten.
Die Erfindung löst diese Aufgabe dadurch, daß zwischen den beiden Operationsverstärkern zwei Kapazitäten vorgesehen sind und daß abwechselnd die eine Kapazität mit dem Ausgang des ersten Operationsverstärkers und die andere mit dem Eingang des zweiten Operationsverstärkers verbunden wird.
Dadurch, daß die beiden Kapazitäten abwechselnd an den Ausgang des ersten und den Eingang des zweiten Operationsverstärkers geschaltet werden, wird die Einstellzeit beträchtlich verkürzt; denn während die eine Kapazität ihre Ladespannung an den Eingang des zweiten Operationsverstärkers abgibt, wird bereits die andere Kapazität am Ausgang des ersten Ope r a t i on s v e r s t ä r k e r s auf den neuen Wert umgeladen. Die Einstellzeit ist daher nahezu Null.
Es zeigen
Figur 1 den Stand der Technik Figur 2 ein Ausführungsbeispiel der Erfindung.
Es wird nun das in Figur 2 gezeigte Ausführungsbeispiel beschrieben und erläutert.
An den Eingängen eines gegengekoppelten Operationsverstärkers V1 liegt die von Abtastzeitpunkt zu Abtast zeitpunkt abzutastende und zu haltende Eingangsspannung UE. Der Ausgang des Operationsverstärkers V1 ist mit dem Eingang eines steuerbaren Schalters S1 und S3 verbunden. Der Ausgang des steuerbaren Schalters S1 ist mit dem Eingang eines steuerbaren Schalters S2 verbunden und liegt außerdem über eine Kapazität C1 auf Bezugspotential. Der Ausgang des steuerbaren Schalters S3 ist mit dem Eingang eines steuerbaren Schalters S4 verbunden und liegt außerdem über eine Kapazität C2 auf Bezugspotential. Die miteinander verbundenen Ausgänge der steuerbaren Schalter S2 und S4 sind an den ni chtinvert ierenden Eingang eines gegengekoppelten Operationsverstärkers V2 angeschlossen, an dessen Ausgang die Ausgangsspannung UA abnehmbar ist. Die miteinander verbundenen Steuereingänge der steuerbaren Schalter S2 und S3 sind mit dem Q-Ausgang, die miteinander verbundenen Steuereingänge der steuerbaren Schalter S1 und S4 mit dem Q-Ausgang eines Flip-Flops FF verbunden. Am Eingang des Flip-Flops FF, das als Frequenzteiler dient, liegen die Abtastimpulse P.
Es werden nun abwechselnd gemeinsam der steuerbare Schalter S1 und S4 sowie der steuerbare Schalter S2 und S3 geöffnet und geschlossen. Wenn die steuerbaren Schalter S1 und S4 geschlossen, die steuerbaren Schalter S2 und S3 dagegen geöffnet sind, gibt die Kapazität C2 ihre Ladespannung an den Operationsverstärker V2 ab, während bereits gleichzeitig die Kapazität C1 umgeladen wird. Zum folgenden Abtastzeitpunkt werden die steuerbaren Schalter S1 und S4 geöffnet, während die steuerbaren Schalter S2 und S3 geschlossen werden. Nun gibt die Kapazität C1 sofort ihre Ladespannung an den Operationsverstärker V2 ab, während bereits gleichzeitig die Kapazität C2 vom Operationsverstärker V1 umgeladen wird. Es braucht daher nicht mehr wie bei bekannten Abtast- und Haltegliedern gewartet werden, bis die einzige Kapazität C auf den neuen Spannungswert des jeweils nächsten Abtastpunktes umgeladen ist. Die Einstellzeit ist daher bei der Erfindung nahezu Null; sie ist so gering wie die Umschaltdauer der steuerbaren Schalter.

Claims

Patentansprüche
Abtast- und Halteglied mit einem ersten und einem zweiten Operationsverstärker (V1, V2), deren Ausgang jeweils auf den invertierenden Eingang rückgekoppelt ist, und bei dem an den Eingängen des ersten Operationsverstärkers (V1) die Eingangsspannung (UE) anliegt, d a d u r c h g e k e n n z e i c h n e t, daß zwischen den beiden Operationsverstärkern (V1, V2) zwei Kapazitäten (C1, C2) vorgesehen sind und daß abwechselnd die eine Kapazität mit dem Ausgang des ersten Operationsverstärkers (V1) und die andere mit dem Eingang des zweiten Operationsverstärkers (V2) verbunden wird.
Abtast- und Halteglied nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß der Ausgang des ersten Operationsverstärkers (V1) mit dem Eingang eines ersten und eines zweiten steuerbaren Schalters (S1, S3) verbunden ist, daß der Ausgang des ersten steuerbaren Schalters (S1) mit dem Eingang eines dritten steuerbaren Schalters (S2) verbunden ist und über die eine Kapazität (C1) auf Bezugspotential liegt, daß der Ausgang des zweiten steuerbaren Schalters (S3) mit dem Eingang eines vierten steuerbaren Schalters (S4) verbunden ist und über die andere Kapazität (C2) auf Bezugspotential liegt, und daß paarweise der erste und der vierte steuerbare Schalter (S1, S4) abwechselnd mit dem zweiten und dritten steuerbaren Schalter (S3, S2) geöffnet und geschlossen werden.
Abtast- und Halteglied nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß die miteinandner verbundenen Steuereingänge des ersten und vierten steuerbaren Schalters (S1, S4) invers zu den miteinander verbundenen Steuereingängen des zweiten und dritten steuerbaren Schalters (S3, S2) angesteuert werden.
4. Abtast- und Halteglied nach Anspruch 2 oder 3, d a d u r c h g e k e n n z e i c h n e t, daß die miteinander verbundenen Steuereingänge des ersten und vierten steuerbaren Schalters (S1, S4) mit dem ni chtinverti erenden Ausgang und die miteinander verbundenen Steuereingänge des zweiten und dritten steuerbaren Schalters (S3, S2) mit dem invertierenden Ausgang eines Frequenzteilers verbunden sind.
5. Abtast- und Halteglied nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, daß der Steuereingang des ersten und des vierten steuerbaren Schalters (S1, S4) mit dem Q-Ausgang eines Flip-Flops (FF) verbunden ist, daß der Steuereingang des zweiten und dritten steuerbaren Schalters (S3, S2) mit dem Q-Ausgang des Flip-Flips (FF) verbunden ist, an dessen Eingang die Abtastimpulse (P) liegen.
EP90909649A 1989-07-05 1990-06-13 Abtast- und halteglied Ceased EP0480953A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3922068A DE3922068A1 (de) 1989-07-05 1989-07-05 Abtast- und halteglied
DE3922068 1989-07-05

Publications (1)

Publication Number Publication Date
EP0480953A1 true EP0480953A1 (de) 1992-04-22

Family

ID=6384333

Family Applications (1)

Application Number Title Priority Date Filing Date
EP90909649A Ceased EP0480953A1 (de) 1989-07-05 1990-06-13 Abtast- und halteglied

Country Status (10)

Country Link
EP (1) EP0480953A1 (de)
JP (1) JPH04506431A (de)
KR (1) KR920704303A (de)
CN (1) CN1019708B (de)
AU (1) AU5928190A (de)
DD (1) DD296570A5 (de)
DE (1) DE3922068A1 (de)
FI (1) FI920042A0 (de)
HU (1) HUT60563A (de)
WO (1) WO1991000600A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930004268B1 (ko) * 1990-10-15 1993-05-22 금성일렉트론 주식회사 광대역 샘플/홀드회로
US5340442A (en) * 1991-09-24 1994-08-23 Weyerhaeuser Company Evaluating furnish behavior
JP2006099850A (ja) * 2004-09-29 2006-04-13 Nec Electronics Corp サンプル・ホールド回路、駆動回路及び表示装置
JP2009545188A (ja) * 2006-03-21 2009-12-17 ケンブリッジ アナログ テクノロジー，エルエルシー サンプルデータ回路のオフセット取り消し
CN100505105C (zh) * 2006-12-07 2009-06-24 中国科学院半导体研究所 一种采样/保持电路装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701152A (en) * 1970-07-20 1972-10-24 Us Navy Bipolar sample and hold circuit
JPS5085265A (de) * 1973-11-28 1975-07-09
US4833445A (en) * 1985-06-07 1989-05-23 Sequence Incorporated Fiso sampling system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9100600A1 *

Also Published As

Publication number Publication date
CN1019708B (zh) 1992-12-30
HUT60563A (en) 1992-09-28
FI920042A0 (fi) 1992-01-03
DE3922068A1 (de) 1991-01-17
AU5928190A (en) 1991-01-17
HU905380D0 (en) 1992-03-30
JPH04506431A (ja) 1992-11-05
WO1991000600A1 (de) 1991-01-10
DD296570A5 (de) 1991-12-05
CN1048623A (zh) 1991-01-16
KR920704303A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
EP0032737B1 (de) Elektrische Filterschaltung unter Verwendung von wenigstens einer simulierten Induktivität, die gesteuerte Schalter, Kondensatoren und Verstärker enthält
DE60205909T2 (de) Hochgeschwindigkeits-, hochauflösender und energiesparender analog-/digitalwandler mit asymmetrischem eingang
EP0300560B1 (de) Vergleichsschaltung
DE2309192B2 (de) Regenerierschaltung nach Art eines getasteten Fllpflops und Verfahren zum Betrieb einer solchen Regenerlerschaltung
DE2145295B2 (de) Schaltungsanordnung fur ein Schieberegister
DE2224642A1 (de) Integrierbare driftarme Verstärkeranordnung und Verfahren zur Drift-Kompensation
DE2711829A1 (de) Vergleicher fuer einen analog/digital- und digital/analog-umsetzer
DE2707967C2 (de) Schaltung zur Erzeugung einer binär abgestuften Folge elektrischer Signale
DD248010A5 (de) Analog/digital-umsetzer
EP0480953A1 (de) Abtast- und halteglied
DE3001969C2 (de) Elektrische Filterschaltung unter Verwendung von wenigstens einer simulierten Induktivität, die gesteuerte Schalter, Kondensatoren und Verstärker enthält
DE2144455C2 (de) Pufferschaltung
DE4201155C1 (de)
DE2612764C2 (de) Spannungs-Frequenz-Wandler
DE2734724A1 (de) Digital-analog-wandler
DE2317253C3 (de) Eimerkettenschaltung
DE2838006A1 (de) Integrierte filterschaltung
DE3638020C2 (de) Abtastdatenintegrator mit umgeschalteter Kapazität unter Verwendung eines Verstärkers mit einer Verstärkung von Eins
DE2933643C2 (de) Abtastintegrator mit elektronischen Schaltern, insbesondere zur Realisierung getakteter aktiver Filterschaltungen
DE2933667C3 (de) Verlustbehafteter Abtastintegrator mit elektronischen Schaltern. insbesondere zur Realisierung getakteter aktiver Filterschaltungen
DE2841317A1 (de) Schaltung zum laden eines kondensators
DE3325319C2 (de) Aus Schaltern und Kondensatoren bestehende Filterschaltung unter Verwendung eines Spannungsumkehrschalters
DE3007846C2 (de) Aus Schaltern, Kondensatoren und wenigstens einem Operationsverstärker bestehende elektrische Filterschaltung, bei der eine Differenzengleichung m-ter Ordnung realisiert wird
DE1524297B2 (de) Driftkompensationsschaltung
DE19635024C1 (de) Schaltungsanordnung zum Treiben einer kapazitiven Last

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19911221

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB IT LI LU NL SE

17Q First examination report despatched

Effective date: 19930909

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 19940226