CZ294300B6 - Výkonový polovodičový modul - Google Patents

Výkonový polovodičový modul Download PDF

Info

Publication number
CZ294300B6
CZ294300B6 CZ19993229A CZ322999A CZ294300B6 CZ 294300 B6 CZ294300 B6 CZ 294300B6 CZ 19993229 A CZ19993229 A CZ 19993229A CZ 322999 A CZ322999 A CZ 322999A CZ 294300 B6 CZ294300 B6 CZ 294300B6
Authority
CZ
Czechia
Prior art keywords
layer
semiconductor
main electrode
substrate
melting point
Prior art date
Application number
CZ19993229A
Other languages
English (en)
Other versions
CZ322999A3 (cs
Inventor
Thomas Dr. Lang
Hans-Rudolf Dr. Zeller
Original Assignee
Abb Schweiz Holding Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Abb Schweiz Holding Ag filed Critical Abb Schweiz Holding Ag
Publication of CZ322999A3 publication Critical patent/CZ322999A3/cs
Publication of CZ294300B6 publication Critical patent/CZ294300B6/cs

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

Výkonový polovodičový modul IGBT obsahuje v pouzdru (1) substrát (2), alespoň dva polovodičové čipy (4) vždy se dvěma hlavními elektrodami (5, 6), a pro každý polovodičový čip (4) kontaktní díl (3). Vždy první hlavní elektroda (5) má elektrický kontakt se substrátem (2) a vždy druhá hlavní elektroda (6) má elektrický kontakt s kontaktním dílem (3). Mezi hlavní elektrodou (5, 6) a substrátem (2) nebo kontaktním dílem (3) je upravena vrstva (7), tato vrstva (7) obsahuje materiál, který společně s polovodičovým materiálem může vytvořit sloučeninu nebo slitinu, jejíž teplota tavení leží pod teplotou tavení polovodičového materiálu, a pouzdro (1) neobklopuje polovodičové čipy (4) hermeticky. Tloušťka vrstvy (7) se rovná alespoň polovině tloušťky polovodičového čipu (4).ŕ

Description

Oblast techniky
Vynález se týká výkonového polovodičového modulu obsahujícího v pouzdru substrát, alespoň dva polovodičové čipy vždy se dvěma hlavními elektrodami, a pro každý polovodičový čip kontaktní díl, přičemž vždy první hlavní elektroda má elektrický kontakt se substrátem a vždy druhá hlavní elektroda má elektrický kontakt s kontaktním dílem, a přičemž mezi hlavní elektro10 dou a substrátem nebo kontaktním dílem je upravena vrstva, tato vrstva obsahuje materiál, který společně s polovodičovým materiálem může vytvořit sloučeninu nebo slitinu, jejíž teplota tavení leží pod teplotou tavení polovodičového materiálu, a pouzdro neobklopuje polovodičové čipy hermeticky. Vynález se zejména týká modulu IGBT (Insulated Gate Bipolar Transistor).
Dosavadní stav techniky
Ukázalo se, že například u tyristorů s elektrickým kontaktem vytvořeným tlakem způsobí porucha vznik krátkého spojení. U velkých ploch čipů zůstává toto krátké spojení stabilně zachováno 20 po dlouhou dobu. Jsou-li v jednom svazku sériově zapojených tyristorů upraveny nadbytečné tyristory, mohou zbylé neporouchané tyristory v průběhu blokovací fáze držet napětí a svazek zůstává funkčním. Vadné tyristory mohou být při plánovaných údržbářských pracích vyměněny.
V tyristorovém modulu se nachází polovodič, to znamená křemík Si, v mechanickém a elektric25 kém kontaktu mezi dvěma deskami z molybdenu Mo. Si má teplotu tavení 1420 °C, přičemž teplota tavení Mo je vyšší a intermetalické sloučeniny vytvořené z Si a Mo mají ještě vyšší teplotu tavení. V případě poruchy se proto místně nataví jako první Si a vlivem průtoku proudu se vytvoří vodivý kanál z roztaveného Si po celé tloušťce polovodiče. Tato vadná oblast se může rozšířit a/nebo přesunout, avšak týká se stále jen malé části ploch čipů. V hermeticky uzavřených 3Ό pouzdrech_roztavený Si neoxiduje, nýbrž reaguj e s Mo na určitý druh, prášku. Tento proces trvá, dokud se veškeiý Si nespotřebuje a může trvat několik let.
Na rozdíl od tyristorových polovodičových elementů se čipy IGBT nevyrábějí jako velkoplošné jednotky a v modulech IGBT je obvykle vedle sebe uspořádáno odděleně více maloplošných 35 jednotlivých čipů. Takový modul je známý například ze spisu EP 0 499 707 Bl.
Nyní se ukázalo, že pro moduly IGBT s elektrickým kontaktem vytvořeným tlakem nelze očekávat žádná stabilní krátká spojení výše popsaného druhu. Je to v první řadě způsobeno zmenšenou plochou jednotlivých čipů, popřípadě menším objemem křemíku. Pseudostabilní fáze krátkého 40 spojení trvá v tomto případě pouze několik hodin. Navíc jsou pouzdra často vědomě neuzavřena hermeticky, takže roztavený křemík může reagovat s kyslíkem a tvořit izolační oxid křemičitý SiO2. Bez stabilní dráhy spojení nakrátko ve vadném čipu může v nejhorším případě poškození nastat následující. Jsou-li zbylé čipy jednoho modulu včetně ovládání ještě neporušené, mohou v průběhu blokovací fáze držet napětí. Proud potom musí nuceně protékat vadným čipem a při 45 napětích dosahujících až hodnot průrazného napětí neporušeného čipu může v čipu vytvořit plazma o velmi vysoké hustotě energie. V důsledku toho se celý modul zničí.
Úkolem vynálezu proto je vytvořit výkonný polovodičový modul vytvořený z maloplošných jednotlivých čipů, přičemž jednotlivé čipy budou obklopeny pouzdrem, které je vzduchotěsně 50 uzavřeno, a přičemž u tohoto polovodičového modulu krátké spojení jednotlivého čipu nezpůsobí totální výpadek celého modulu.
Podstata vynálezu
Uvedený úkol splňuje výkonový polovodičový modul obsahující v pouzdru substrát, alespoň dva polovodičové čipy vždy se dvěma hlavními elektrodami, a pro každý polovodičový čip kontaktní 5 díl, přičemž vždy první hlavní elektroda má elektrický kontakt se substrátem a vždy druhá hlavní elektroda má elektrický kontakt s kontaktním dílem, a přičemž mezi hlavní elektrodou a substrátem nebo kontaktním dílem je upravena vrstva, tato vrstva obsahuje materiál, který společně s polovodičovým materiálem může vytvořit sloučeninu nebo slitinu, jejíž teplota tavení leží pod teplotou tavení polovodičového materiálu, a pouzdro neobklopuje polovodičové čipy hermeticky, 10 podle vynálezu, jehož podstatou je, že tloušťka vrstvy se rovná alespoň polovině tloušťky polovodičového čipu.
Podle výhodného provedení vynálezu je polovodičovým materiálem křemík Si a materiál vrstvy obsahuje hliník Al, stříbro Ag, zlato Au, měď Cu nebo hořčík Mg nebo sloučeninu těchto prvků.
Vrstva je s výhodou tvořena pastou.
Vrstva je s výhodou vrstvou pájky.
Podíl prvků, tvořících s polovodičovým materiálem eutektikum, ve vrstvě je s výhodou alespoň 10 obj emových procent.
Jádro vynálezu spočívá v tom, že vrstva z vhodného materiálu, například stříbra Ag, se uvede do přímého kontaktu s jednou nebo oběma hlavními elektrodami křemíkového polovodiče. Materiál 25 této vrstvy musí tvořit s křemíkem Si eutektikum. V případě krátkého spojení se ohřeje celá sendvičová struktura a na kontaktní ploše mezi uvedenou vrstvou a křemíkem Si se od dosažení bodu tavení eutektika začne tvořit vodivá tavenina. Tato oblast se může potom rozšířit po celé tloušťce polovodiče, a proto vytvořit kovový vodivý kanál.
Podle vynálezu je v případě poruchy umožněno stabilní krátké spojení tím, že kovový vodivý kanál se vytvoří mezi hlavními elektrodami příslušného křemíkového polovodičového čipu. Tento kanál je omezen na část plochy čipu, avšak přejímá celý jmenovitý proud a brání tak dalšímu ohřevu zbylého křemíku Si. Teplota tavení kovové vodivé taveniny v tomto kanálu, popřípadě teplota tavení příslušné pevné sloučeniny obsahující křemík a stříbro, se tedy musí nutně 35 nacházet níže než teplota tavení čistého křemíku Si.
Přehled obrázků na výkresech
Vynález bude dále blíže objasněn na příkladném provedení podle přiloženého výkresu, na němž je znázorněn výkonový polovodičový modul podle vynálezu, přičemž měřítko vyobrazení neodpovídá skutečnosti.
Příklady provedení vynálezu
Na připojeném obrázku je v příčném řezu znázorněno příkladné provedení vysokovýkonového polovodičového modulu podle vynálezu. Ve společném pouzdru 1 je vedle sebe odděleně uspořádáno více jednotlivých polovodičových čipů 4, přičemž na obrázku jsou znázorněny pouze dva 50 jednotlivé polovodičové čipy 4. Tyto polovodičové čipy 4 jsou elektricky zapojeny paralelně a aktivní polovodičová plocha potřebná pro vysoké proudy se tímto způsobem sestaví z většího počtu jednotlivých ploch. Na obrázku nejsou znázorněny obvykle připojené hradlové přípojky k ovládání polovodičové součástky.
-2CZ 294300 B6
Polovodičové čipy 4 jsou opatřeny na dolní a horní straně vždy jednou metalizovanou hlavní elektrodou 5, 6, která se nachází v elektrickém kontaktu s metalizovanými kontaktními plochami. Polovodičové čipy 4 jsou umístěny na vodivém substrátu 2 a přímo nad každým polovodičovým čipem 4 je upraven kontaktní díl 3. Mezi první hlavní elektrodou 5 a substrátem 2, jakož i mezi druhou hlavní elektrodou 6 a kontaktním dílem 3, mohou být upraveny fólie nebo desky, které na obrázku nejsou znázorněny, a které jsou svou tepelnou roztažnosti přizpůsobeny křemíku. Tyto fólie nebo desky mohou být vyrobeny například z molybdenu Mo, mědi Cu nebo kompozitů MoCu.
Podle prvního příkladného provedení se dostatečného elektrického kontaktu dosáhne výlučně tlakem působícím na čelní plochy pouzdra 1. Přitom kontaktní díly 3 tlačí na druhou hlavní elektrodu 6 a tímto způsobem vytvoří elektrický kontakt polovodičového čipu 4. Toto příkladné provedení tedy může být provedeno bez pájky. Podle vynálezu je mezi jednou z hlavních elektrod 5, 6 a kovovou kontaktní plochou určenou k připojení uspořádána vrstva 7. Je však rovněž možné umístit potom na obě hlavní elektrody 5, 6 vždy jednu vrstvu 7 podle vynálezu. Vrstva 7 podle vynálezu může být v nejjednodušším případě provedena jako fólie z vhodného materiálu nebo může být na hlavní elektrody 5, 6 nanesena jako pasta a s výhodou obsahuje stříbro Ag. Tloušťka vrstvy 7 podle vynálezu se zvolí větší než polovina tloušťky polovodičového čipu 4. Pro vytvoření souvislého vodivého kanálu tenké kovové vrstvy nepostačují.
Podle druhého příkladného provedení, u něhož se elektrického kontaktu nedosáhne výlučně tlakem, jsou mezi hlavními elektrodami 5, 6 a kovovými kontaktními plochami upraveny vrstvy pájky za účelem vytvoření spojení prostřednictvím hmoty. Vrstva pájky může být v kontaktu například s jednou hlavní elektrodou 5,6 a přídavná vrstva 7 podle vynálezu může být v kontaktu s protilehlou hlavní elektrodou 5, 6. Vrstva pájky může být dále rovněž v kontaktu přímo s vrstvou 7 podle vynálezu, přičemž na protilehlé straně je podle potřeby možno dosáhnout kontaktu tlakem nebo pájkou. Velmi výhodné je další příkladné provedení, u něhož je vrstva pájky identická s vrstvou 7 podle vynálezu. Pájka obsahuje v tomto případě alespoň jednu komponentu, která společně s křemíkem tvoří eutektikum.
Pro křemíkový polovodičový čip je vhodným partnerem pro vytvoření eutektika stříbro Ag. Teplota tavení slitiny AgSi sil atomovými procenty stříbra Ag (eutektický bod) se nachází při teplotě 835 °C, to znamená podstatně níže než teplota tavení čistého křemíku Si. Pokusy se stříbrem Ag vedly ke vzniku reprodukovatelných stabilních krátkých spojení se schopností vést proud až nad 1500 A jmenovitého proudu na jednotlivý čip (plocha čipu 12x12 mm) a na dobu delší než 1000 hodin. V úvahu však rovněž připadají zlato Au, měď Cu, hořčík Mg nebo hliník Al. Hliník Al je však kvůli své náchylnosti k oxidaci méně vhodný pro použití v hermeticky neuzavřených pouzdrech. V úvahu připadají samozřejmě i další materiály, a to zejména tehdy, když se zvolí jiný polovodičový materiál.
Partner pro vytvoření eutektika nemusí být nutně v čisté formě, nýbrž může být sám částí nějaké sloučeniny nebo slitiny, například ve formě pájky obsahující stříbro. S výhodou se teplota tavení takové sloučeniny nachází pod teplotou tavení eutektika. Partner pro vytvoření eutektika by měl tvořit alespoň 10 objemových procent sloučeniny nebo slitiny.
U všech výše popsaných příkladných provedení dojde v případě poškození k následujícímu: Jako primární poškození vznikne v jednotlivém čipu krátké spojení, načež celý jmenovitý proud protéká tímto čipem. Sendvičová struktura vytvořená z polovodičového čipu 4, hlavních elektrod 5, 6 a vrstvy 7 podle vynálezu se ohřeje a při teplotě vyšší než je eutektický bod se vytvoří tavenina obsahující křemík. Jestliže má vrstva 7 podle vynálezu dostatečnou tloušťku, může se, počínaje kontaktní plochou, vytvořit vodivý kanál z taveniny celým polovodičovým čipem 4. Tento vodivý kanál vede proud a brání tomu, aby se sendvičová struktura zahřála až na teplotu tavení čistého křemíku Si.
-3CZ 294300 B6
Druh a vnitřní struktura polovodičového čipu 4 nebyly ještě doposud blíže popsány. Pokud je modul vytvořen jako modul IGBT, odpovídá jeho vnitřní struktura vnitřní struktuře modulu IGBT nebo vnitřní struktuře diody, přičemž vynález však může být použit i pro jiné maloplošné polovodičové součástky.

Claims (5)

  1. PATENTOVÉ NÁROKY
    1. Výkonový polovodičový modul obsahující v pouzdru (1) substrát (2), alespoň dva polovodičové čipy (4) vždy se dvěma hlavními elektrodami (5, 6), a pro každý polovodičový čip (4) kontaktní díl (3), přičemž vždy první hlavní elektroda (5) má elektrický kontakt se substrátem (2) a vždy druhá hlavní elektroda (6) má elektrický kontakt s kontaktním dílem (3), a přičemž mezi hlavní elektrodou (5, 6) a substrátem (2) nebo kontaktním dílem (3) je upravena vrstva (7), tato vrstva (7) obsahuje materiál, který společně s polovodičovým materiálem může vytvořit sloučeninu nebo slitinu, jejíž teplota tavení leží pod teplotou tavení polovodičového materiálu, a pouzdro (1) neobklopuje polovodičové čipy (4) hermeticky, vyznačující se tím, že tloušťka vrstvy (7) se rovná alespoň polovině tloušťky polovodičového čipu (4).
  2. 2. Výkonový polovodičový modul podle nároku 1, vyznačující se tím, že polovodičovým materiálem je křemík Si a materiál vrstvy (7) obsahuje hliník Al, stříbro Ag, zlato Au, měď Cu nebo hořčík Mg nebo sloučeninu těchto prvků.
    35
  3. 3. Výkonový polovodičový modul podle jednoho z předcházejících nároků, vyznačující se tím, že vrstva (7) je tvořena pastou.
  4. 4. Výkonový polovodičový modul podle nároku 1, vyznačující se tím, že vrstva (7) je vrstvou pájky.
  5. 5. Výkonový polovodičový modul podle nároku 3 nebo 4, vyznačující se tím, že podíl prvků, tvořících s polovodičovým materiálem eutektikum, ve vrstvě (7) je alespoň 10 objemových procent.
CZ19993229A 1998-09-22 1999-09-13 Výkonový polovodičový modul CZ294300B6 (cs)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19843309A DE19843309A1 (de) 1998-09-22 1998-09-22 Kurzschlussfestes IGBT Modul

Publications (2)

Publication Number Publication Date
CZ322999A3 CZ322999A3 (cs) 2000-04-12
CZ294300B6 true CZ294300B6 (cs) 2004-11-10

Family

ID=7881753

Family Applications (1)

Application Number Title Priority Date Filing Date
CZ19993229A CZ294300B6 (cs) 1998-09-22 1999-09-13 Výkonový polovodičový modul

Country Status (8)

Country Link
US (1) US6426561B1 (cs)
EP (1) EP0989611B1 (cs)
JP (1) JP2000106374A (cs)
CN (1) CN1217409C (cs)
CZ (1) CZ294300B6 (cs)
DE (2) DE19843309A1 (cs)
RU (1) RU2225660C2 (cs)
UA (1) UA57774C2 (cs)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1246242A1 (de) * 2001-03-26 2002-10-02 Abb Research Ltd. Kurzschlussfestes IGBT Modul
EP1263045A1 (en) 2001-06-01 2002-12-04 ABB Schweiz AG High power semiconductor module
EP1282170A1 (de) * 2001-07-30 2003-02-05 Abb Research Ltd. Kurzschlussfestes Leistungshalbleiterbauelement
EP1389802A1 (de) * 2002-08-16 2004-02-18 ABB Schweiz AG Schutzschicht für Leistungshalbleitermodul-Kontaktplättchen
EP1403923A1 (en) * 2002-09-27 2004-03-31 Abb Research Ltd. Press pack power semiconductor module
AT7382U1 (de) * 2003-03-11 2005-02-25 Plansee Ag Wärmesenke mit hoher wärmeleitfähigkeit
DE10323220B4 (de) * 2003-05-22 2014-07-17 Siemens Aktiengesellschaft Kurzschluss-Schaltung für einen Teilumrichter
US7193326B2 (en) * 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
DE102006006425B4 (de) * 2006-02-13 2009-06-10 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul in Druckkontaktausführung
DE102006006423B4 (de) * 2006-02-13 2009-06-10 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und zugehöriges Herstellungsverfahren
US8120915B2 (en) 2008-08-18 2012-02-21 General Electric Company Integral heat sink with spiral manifolds
US7817422B2 (en) 2008-08-18 2010-10-19 General Electric Company Heat sink and cooling and packaging stack for press-packages
US8218320B2 (en) 2010-06-29 2012-07-10 General Electric Company Heat sinks with C-shaped manifolds and millichannel cooling
EP2528092A1 (en) 2011-05-27 2012-11-28 ABB Research Ltd. Semiconductor device
EP2673803B1 (en) 2011-02-08 2021-04-14 ABB Power Grids Switzerland AG Power semiconductor module and method to produce a power semiconductor module
EP2503595A1 (en) 2011-02-18 2012-09-26 ABB Research Ltd. Power semiconductor module and method of manufacturing a power semiconductor module
EP2490256A1 (en) 2011-02-21 2012-08-22 ABB Research Ltd. Electronic arrangement
EP2530711A1 (en) 2011-05-30 2012-12-05 ABB Research Ltd. Power semiconductor arrangement
EP2544229A1 (en) 2011-07-07 2013-01-09 ABB Research Ltd. Power semiconductor arrangement
EP2560203A1 (en) * 2011-08-17 2013-02-20 ABB Technology AG Power semiconductor arrangement
CN103890941B (zh) * 2011-10-21 2016-10-26 Abb技术有限公司 功率半导体模块和具有多个功率半导体模块的功率半导体模块组件
JP5894780B2 (ja) * 2011-12-13 2016-03-30 昭和電工株式会社 磁気記録媒体の製造方法
EP2790217A1 (de) * 2013-04-09 2014-10-15 ABB Technology AG Leistungshalbleitermodul
CN104183556B (zh) * 2013-05-23 2018-09-14 国家电网公司 一种全压接式绝缘栅双极晶体管器件
EP2827366A1 (en) * 2013-07-18 2015-01-21 ABB Technology AG Power semiconductor module
DE102014207174A1 (de) 2014-04-15 2015-10-29 Siemens Aktiengesellschaft Kurzschlussvorrichtung zum automatischen Kurzschließen eines Transistors und Verfahren zu einem solchen Kurzschließen
DE102014207928A1 (de) 2014-04-28 2015-10-29 Siemens Aktiengesellschaft Schaltungseinheit für einen Transistor und Verfahren zum Betreiben einer solchen
DE102014207927A1 (de) 2014-04-28 2015-10-29 Siemens Aktiengesellschaft Transistoranordnung für einen Spannverband und Spannverband mit zumindest einer solchen Transistoranordnung
DE102014107287A1 (de) 2014-05-23 2015-11-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur Überbrückung eines elektrischen Energiespeichers
DE102015206531A1 (de) 2014-07-09 2016-01-14 Siemens Aktiengesellschaft Leistungselektronikschaltung und Umrichter mit einer Leistungselektronikschaltung
CN104134648B (zh) * 2014-07-15 2017-02-22 株洲南车时代电气股份有限公司 功率半导体器件
DE102015103247A1 (de) 2015-03-05 2016-09-08 Ge Energy Power Conversion Technology Limited Schaltmodul mit Kurzschlussschutz und Leistungselektronikmodul mit diesem
JP6407422B2 (ja) * 2015-05-26 2018-10-17 三菱電機株式会社 圧接型半導体装置
JP6860510B2 (ja) 2015-06-22 2021-04-14 アーベーベー・シュバイツ・アーゲーＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ パワー半導体モジュール用のばね要素
EP3306663A1 (en) * 2016-10-05 2018-04-11 ABB Schweiz AG Sic-on-si-based semiconductor module with short circuit failure mode
EP3352213B1 (en) 2017-01-23 2021-10-06 ABB Power Grids Switzerland AG Semiconductor power module comprising graphene
EP3566246B1 (en) 2017-02-01 2020-11-18 ABB Power Grids Switzerland AG Power semiconductor module with short circuit failure mode
WO2018141811A1 (en) * 2017-02-01 2018-08-09 Abb Schweiz Ag Power semiconductor device with active short circuit failure mode
JP6834815B2 (ja) * 2017-07-06 2021-02-24 株式会社デンソー 半導体モジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1949731A1 (de) * 1969-10-02 1971-04-15 Bbc Brown Boveri & Cie Halbleiterelement mit kombinierten Loet-Druckkontakten
DE2257078A1 (de) * 1972-11-21 1974-05-30 Siemens Ag Halbleiterbauelement mit druckkontakt
US3852805A (en) * 1973-06-18 1974-12-03 Gen Electric Heat-pipe cooled power semiconductor device assembly having integral semiconductor device evaporating surface unit
DE2825682C2 (de) * 1978-06-12 1984-09-20 Brown, Boveri & Cie Ag, 6800 Mannheim Halbleiterbauelement mit Isoliergehäuse
EP0499707B1 (de) * 1991-02-22 1996-04-03 Asea Brown Boveri Ag Abschaltbares Hochleistungs-Halbleiterbauelement
JP3256636B2 (ja) * 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
JP3588503B2 (ja) * 1995-06-20 2004-11-10 株式会社東芝 圧接型半導体装置
DE19530264A1 (de) * 1995-08-17 1997-02-20 Abb Management Ag Leistungshalbleitermodul
JPH09312357A (ja) * 1996-05-21 1997-12-02 Fuji Electric Co Ltd 半導体装置
JPH10335579A (ja) * 1997-05-27 1998-12-18 Toshiba Corp 大電力半導体モジュール装置
KR100219806B1 (ko) * 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법

Also Published As

Publication number Publication date
EP0989611A3 (de) 2000-08-02
DE19843309A1 (de) 2000-03-23
DE59911223D1 (de) 2005-01-13
CN1217409C (zh) 2005-08-31
EP0989611A2 (de) 2000-03-29
UA57774C2 (uk) 2003-07-15
CN1248794A (zh) 2000-03-29
RU2225660C2 (ru) 2004-03-10
EP0989611B1 (de) 2004-12-08
CZ322999A3 (cs) 2000-04-12
US6426561B1 (en) 2002-07-30
JP2000106374A (ja) 2000-04-11

Similar Documents

Publication Publication Date Title
CZ294300B6 (cs) Výkonový polovodičový modul
US7538436B2 (en) Press pack power semiconductor module
EP1596434B1 (en) Semiconductor device
US9214617B2 (en) Electronic component module
US5682057A (en) Semiconductor device incorporating a temperature fuse
JP6845758B2 (ja) 半導体装置
EP2503595A1 (en) Power semiconductor module and method of manufacturing a power semiconductor module
US7682875B2 (en) Method for fabricating a module including a sintered joint
CA2142866A1 (en) Metal electronic package incorporating a multi-chip module
JP6726112B2 (ja) 半導体装置および電力変換装置
EP2530711A1 (en) Power semiconductor arrangement
EP2544229A1 (en) Power semiconductor arrangement
KR102588854B1 (ko) 파워모듈 및 그 제조방법
JPH10135377A (ja) モールド型半導体装置
EP0305993A2 (en) Power semiconductor device having electrode structures
CN107112312B (zh) 具有短路故障模式的功率半导体模块
JP2015026667A (ja) 半導体モジュール
CA1219684A (en) Semiconductor package
JP3240772U (ja) パワー半導体モジュール
US20220238425A1 (en) Semiconductor package structure
JPS62781B2 (cs)
CN115410879A (zh) 一种自恢复熔断结构和具有其的功率半导体芯片
CN117080176A (zh) 功率半导体模块装置及其制造方法
JPS5982734A (ja) 絶縁型半導体装置
Hohlfeld Perspective of power module packaging technology

Legal Events

Date Code Title Description
PD00 Pending as of 2000-06-30 in czech republic
MM4A Patent lapsed due to non-payment of fee

Effective date: 20060913