DE102014207928A1 - Schaltungseinheit für einen Transistor und Verfahren zum Betreiben einer solchen - Google Patents

Schaltungseinheit für einen Transistor und Verfahren zum Betreiben einer solchen Download PDF

Info

Publication number
DE102014207928A1
DE102014207928A1 DE102014207928.4A DE102014207928A DE102014207928A1 DE 102014207928 A1 DE102014207928 A1 DE 102014207928A1 DE 102014207928 A DE102014207928 A DE 102014207928A DE 102014207928 A1 DE102014207928 A1 DE 102014207928A1
Authority
DE
Germany
Prior art keywords
plunger
transistor
transistor chip
circuit unit
normal operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014207928.4A
Other languages
English (en)
Inventor
Stefan Stegmeier
Gerhard Mitic
Benjamin Sahan
Frank Schremmer
Karl Weidner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Energy Global GmbH and Co KG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102014207928.4A priority Critical patent/DE102014207928A1/de
Publication of DE102014207928A1 publication Critical patent/DE102014207928A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fuses (AREA)

Abstract

Die Erfindung betrifft eine Schaltungseinheit (1) für einen Transistor, mit einem Transistorchip (2), welcher zwischen jeweiligen Leitern (4, 7) angeordnet ist, welche in einem thermischen Fehlerfall des Transistors infolge einer Druckbeaufschlagung der Leiter (4, 7) mittels eines Druckstempels (10) miteinander elektrisch koppelbar sind, wobei der Druckstempel (10) in einem Normalbetrieb des Transistors mittels eines Halteelements (9) in einem vorbestimmten Abstand (d) zum Transistorchip (2) gehalten ist, wodurch die Leiter im Normalbetrieb zumindest im Wesentlichen druckfrei sind, und im thermischen Fehlerfall zur Druckbeaufschlagung der Leiter (4, 7) durch eine Explosionswirkung zu dem Transistorchip (2) hin bewegbar ist, um in einem thermischen Fehlerfall ein dauerhaft leitenden Transistor zu gewährleisten und gleichzeitig die Lebensdauer des Transistors in einem Normalbetrieb vor dem thermischen Fehlerfall nicht negativ zu beeinflussen.

Description

  • Die Erfindung betrifft eine Schaltungseinheit für einen Transistor, mit einem Transistorchip, welcher zwischen jeweiligen Leitern angeordnet ist, welche in einem thermischen Fehlerfall des Transistors infolge einer Druckbeaufschlagung der Leiter mittels eines Druckstempels miteinander elektrisch koppelbar sind. Sie betrifft ferner ein Verfahren zum Betreiben einer solchen Schaltungseinheit.
  • Das Umfeld der vorliegenden Erfindung betrifft die Sicherstellung einer leistungselektronischen Energiewandlung und eines leistungselektronischen Energietransportes, die beispielsweise im Bereich von Hochleistungsantrieben mit insbesondere mehr als 20 MW Leistung oder bei der Hochspannungs-Gleichstrom-Übertragung eine Rolle spielen. Die Hochspannungs-Gleichstrom-Übertragung (HGÜ) ist eine Technik für den verlustarmen Energietransport und somit ein Schlüssel für eine stärkere Einbindung erneuerbarer Energiequellen in ein Stromnetz. In der Vergangenheit wurden hier überwiegend Thyristoren aus Scheibenzellen in Verbindung mit fremdgeführten Stromrichtern verbaut. Heute kommen auch im Höchstleistungsbereich zunehmend selbstgeführte Schaltungen mit Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs) zum Einsatz. Da sich IGBTs nicht als Scheibenzellen fertigen lassen, muss in diesem Fall eine Vielzahl kleiner, quadratischer Halbleiterchips ein einem Modul verschaltet werden. Nach einem Fehler, beispielsweise einem Abschaltversager oder einem thermischen Fehlerfall, sind die IGBTs jedoch nicht sicher elektrisch leitfähig. Meist sind in industriellen IGBT-Modulen die Transistorchips mit Bonddrähten kontaktiert. Die Bonddraht-Technologie ist als Ausfallmechanismus jedoch insbesondere bei der Reihenschaltung von IGBTs, sowie in ähnlichen Abwandlungen wie sie beispielsweise in einem modularen Multilevelumrichter vorkommen, problematisch. Im Fehlerfall kommt es außerdem beim Ablösen des Bonddrahtes zum Zünden eines Lichtbogens und in Folge ggf. zu einem Kollateralschaden in der Umgebung des IGBTs. Zur Vermeidung der Kollateralschäden im Augenblick des Transistorausfalls wird ein hoher Aufwand für eine Qualifizierung der IGBT-Module für solche Szenarien und für die Fertigung eines dann meist erforderlichen zusätzlichen Gehäuses betrieben.
  • Die DE 10 2008 059 670 B3 offenbart einen mechanischen Kurzschließer, welcher mit dem Transistor parallel geschaltet wird, um in einem Fehlerfall einen IGBT-Umrichter weiter betreiben zu können. Die EP 098 9611 B1 offenbart eine Alternative auf Halbleiterebene, bei welcher eine Silberschicht auf einen IGBT aufgetragen wird, die im Kurzschlussfall des Transistors eine leitfähige Legierung zwischen dem im Chip vorhandenen Silizium und dem Silber bildet.
  • Die EP 2 544 229 A1 offenbart eine Technologie mit modulinternen Federkontakten, bei welchen sich oberhalb eines Transistorchips ein bei niedrigen Temperaturen schmelzendes Material befindet, welches in einem thermischen Fehlerfall schmilzt und durch den Federkontakt verdrängt wird, um einen elektrischen Druckkontakt zu schließen.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Schaltungseinheit für einen Transistor beziehungsweise ein Verfahren zum Betreiben einer solchen Schaltungseinheit bereitzustellen, welche in einem thermischen Fehlerfall ein dauerhaftes Durchschalten des Transistors, ein sogenanntes conducton-fail-Verhalten, gewährleistet und gleichzeitig die Lebensdauer des Transistors nicht negativ beeinflusst.
  • Diese Aufgabe wird von einer Schaltungseinheit und einem Verfahren zum Betreiben einer Schaltungseinheit gemäß den unabhängigen Patentansprüchen gelöst.
  • Eine erfindungsgemäße Schaltungseinheit für einen Transistor umfasst einen Transistorchip, welcher zwischen jeweiligen Leitern angeordnet ist, wobei die Leiter in einem thermischen Fehlerfall des Transistors infolge einer Druckbeaufschlagung der Leiter mittels eines Druckstempels miteinander elektrisch koppelbar sind. Um in einem thermischen Fehlerfall ein dauerhaft leitenden Transistor zu gewährleisten und gleichzeitig die Lebensdauer des Transistors in einem Normalbetrieb vor dem thermischen Fehlerfall nicht negativ zu beeinflussen, ist der Druckstempel in dem Normalbetrieb des Transistors mittels eines Halteelements in einem vorbestimmten Abstand zum Transistorchip gehalten, wodurch die Leiter im Normalbetrieb zumindest im Wesentlichen druckfrei sind. Das Halteelement ist also ebenfalls von den Leitern beabstandet. Der Druckstempel ist dabei im thermischen Fehlerfall zur Druckbeaufschlagung der Leiter durch eine Explosionswirkung, also insbesondere durch eine Erhitzung oder eine Druckwelle, wie sie z.B. bei einem Verdampfen von Transistorchipmaterial entsteht, zu dem Transistorchip hin bewegbar.
  • Dies hat den Vorteil, dass im Nichtfehlerfall, also in einem Normalbetrieb vor einem Fehlerfall, keine oder nur eine geringe Druckbelastung auf den Transistorchip ausgeübt wird. Damit werden Transistorchip-Zerstörungen vermieden und es kann von einer höheren Zuverlässigkeit der Schaltungseinheit ausgegangen werden. Ebenfalls können bruchanfällige Halbleiterchips, beispielsweise aus Siliciumcarbid, oder dünne Transistorchips in der Schaltungseinheit verwendet werden. Durch die Druckbeaufschlagung im thermischen Fehlerfall kann der conduct-on-fail-Fall über ein Durchlegieren des Transistorchips, also einem Eindiffundieren eines transistorchipfremden Materials in den Transistorchip mit der Folge einer dauerhaften Leitfähigkeit des Transistorchips, kostengünstig erreicht werden. Es können auch weitere Komponenten wie zum Beispiel Zusatzgehäuse oder Kurzschließer, wie sie im Stand der Technik üblich sind, wegfallen, was zu weiteren erheblichen Kosteneinsparungen führt. Durch das Reduzieren der Komponenten, welche für die conduct-on-fail-fähige Schaltungseinheit erforderlich sind, wird die Zuverlässigkeit der Schaltungseinheit erhöht. In dem Fehlerfall kann auch über den Druckstempel und das Halteelement des Druckstempels Wärme, die in dem conduct-on-fail-Fall oder in einem auf den thermischen Fehlerfall folgenden Fehlerbetrieb entsteht, aufgenommen werden. Insbesondere das Halteelement kann somit als Wärmepuffer fungieren. Ist das Halteelement beispielsweise aus Kupfer gefertigt, kann zudem über dieses im Fehlerbetrieb auch ein elektrischer Strom geleitet werden.
  • Dabei kann der vorbestimmte Abstand zum Transistorchip so groß sein, dass zwischen dem Druckstempel und/oder dem Halteelement und dem Transistorchip, beziehungsweise einem Leiter auf der den Druckstempel zugewandten Seite des Transistorchips, ein Spalt entsteht. In diesem Fall sind die Leiter im Normalbetrieb druckfrei. Damit ist die mechanische Belastung des Transistorchips im Normalbetrieb minimiert, was die Lebensdauer des Transistorchips erhöht.
  • Es kann auch vorgesehen sein, den Druckstempel und gegebenenfalls das Halteelement thermisch mit dem Transistorchip, beziehungsweise dem auf der dem Druckstempel zugewandten Seite des Transistorchips angeordneten Leiter, zu koppeln. Dafür kann ein wärmeleitendes Element, insbesondere eine Wärmeleitpaste, beispielsweise eine Aluminiumkontaktpaste oder ein wärmeleitfähiger Polymer, oder einen Metallschwamm, beispielsweise einen Kupferschwamm, zwischen Transistorchip und Halteelement bzw. Druckstempel eingebracht werden. Allgemein kann es sich bei dem wärmeleitenden Element um eine Füllung aus leitfähigem, flexiblem oder flüssigem Viskosematerial handeln, welches im Fehlerfall durch die Druckbeaufschlagung nach außen hin verdrängt wird. Durch diesen Aufbau kann eine entstehende Wärme des Transistorchips über den Druckstempel und das Halteelement besonders gut abgeführt werden. Das wärmeleitende Element kann dann in dem Normalbetrieb beispielsweise durch einen leichten Druck des Druckstempels auf die Leiterplatte geringfügig komprimiert sein, so dass eine thermische Kopplung zwischen Transistorchip und Druckstempel beziehungsweise Halteelement verbessert wird. In diesem Fall sind die Leiter im Normalbetrieb noch im Wesentlichen druckfrei. Außerdem kann so eine zusätzliche elektrische Kopplung zwischen dem Transistorchip und dem Druckstempel und/oder dem Halteelement erzielt werden.
  • In einer vorteilhaften Ausführungsform ist vorgesehen, dass einer der beiden Leiter ein, insbesondere planar kontaktierter, Emitter des Transistorchips und der andere der beiden Leiter ein Kollektor des Transistorchips ist. Es kann sich bei dem Transistorchip auch um einen Transistorchip eines Bipolartransistors mit isolierter Gate-Elektrode (IGBT) handeln. Gerade die planare Aufbau- und Verbindungstechnik eignet sich hier besonders, da insbesondere die Emitteranbindung in dieser Schalteinheit nicht gegen den Druckstempel isoliert werden muss. Ein entsprechender Gate-Anschluss des Transistorchips kann zum Beispiel von dem Emitter und dem Druckstempel isoliert seitlich nach außen hin weggeführt werden.
  • Das Konzept kann allgemein auf verschiedene Aufbau- und Verbindungstechnik-Konzepte angewandt werden, zum Beispiel auch auf Schaltungseinheiten mit drahtgebondeten Transistorchips, indem Druckstempel und Halteelement neben den Draht-Bonds realisiert werden.
  • In einer weiteren Ausführungsform ist vorgesehen, dass der Druckstempel an einer dem Transistorchip zugewandten Seite eine Struktur, insbesondere eine Spitze und/oder eine Rauigkeit, aufweist, welche bei einer Druckbeaufschlagung auf die Leiter durch den Druckstempel die lokal auftretenden Druckkräfte erhöht. Das hat den Vorteil, dass der Chip in dem thermischen Fehlerfall zusätzlich zerstört wird, so dass der Druckstempel besonders weit in den Transistorchip eindringen kann. Damit verringert sich der Abstand zwischen Druckstempel und dem auf der dem Druckstempel abgewandten Seite des Transistorchips angebrachten Leiter in einem Kurzschlussbetrieb nach dem thermischen Fehlerfall, wodurch die dauerhafte Leitfähigkeit des Transistorchips verbessert wird.
  • In einer besonders vorteilhaften Ausführungsform ist vorgesehen, dass zwischen Druckstempel und Halteplatte ein Keil aus einem Material, insbesondere einem Lot, welches im thermischen Fehlerfall, insbesondere bei einer Temperatur von 200 Grad Celsius oder mehr, insbesondere 300 Grad Celsius oder mehr oder 500 Grad Celsius oder mehr, erweicht und/oder schmilzt, angeordnet ist, welcher ausgelegt ist, den Druckstempel im Normalbetrieb im vorbestimmten Abstand von dem Transistorchip, insbesondere an dem Halteelement, zu halten. Der Keil kann beispielsweise auch aus einem Polymer oder Siloxan gefertigt sein. Das hat den Vorteil, dass der Druckstempel zuverlässig in dem vorbestimmten Abstand gehalten wird, so dass eine Fehlfunktion, also eine Druckbeaufschlagung der Leiter ohne einen thermischen Fehlerfall, vermieden wird. Zudem kann, insbesondere wenn der Keil aus einem elektrischen Leiter gefertigt ist, durch das Schmelzen und Wiedererstarren des Keils eine gute elektrische und/oder thermische Verbindung zwischen Druckstempel und dem Halteelement nach dem Fehlerfall erzeugt werden. Zudem kann das geschmolzene oder erweichte Material des Keiles in den Transistorchip diffundieren und diesen somit durchlegieren beziehungsweise das Durchlegieren des Transistorchips fördern.
  • In einer weiteren Ausführungsform ist vorgesehen, dass das Halteelement in einem dem Transistorchip abgewandten Bereich einen ersten Anschlag für den Druckstempel aufweist, welcher im Normalbetrieb ein Bewegen des Druckstempels von dem Transistorchip weg über einen vorbestimmten Punkt hinaus verhindert und/oder das Halteelement in einem dem Transistorchip zugewandten Bereich einen zweiten Anschlag für den Druckstempel aufweist, welcher, insbesondere im Fehlerfall, ein Bewegen des Druckstempels zu dem Transistorchip hin über einen vorbestimmten Punkt hinaus verhindert. Das hat den Vorteil, dass ein unerwünschtes Herausfallen des Druckstempels verhindert wird. Auch kann die Explosionswirkung im thermischen Fehlerfall so nicht bewirken, dass der Druckstempel von dem Transistorchip weg aus dem Halteelement herausgedrückt wird. Der erste Anschlag kann hier auch als Gegenhalt für beispielsweise eine Feder verwendet werden, welcher den Druckstempel in eine Vorspannung versetzt und mittels derer der Druckstempel im Fehlerfall zu dem Transistorchip hin bewegt werden kann. Auch kann über einen Kontakt des Druckstempels mit dem zweiten Anschlag nach dem Fehlerfall der elektrische und/oder thermische Kontakt des Druckstempels mit dem Halteelement verbessert werden.
  • In einer weiteren vorteilhaften Ausführungsform ist vorgesehen, dass der Druckstempel im Normalbetrieb vorgespannt ist, insbesondere durch ein Federelement und/oder einen Spannverband. Die Vorspannung des Druckstempels kann dabei beispielsweise durch ein oberseitig an dem Halteelement angebrachtes, also an einer dem Transistorchip abgewandten Seite des Halteelements angebrachtes, Federelement oder eine in das Halteelement eingebrachte Feder erfolgen. Ein erforderlicher Gegenhalt für das Federelement kann beispielsweise mit einem Gehäuse, welches die Schaltungseinheit umgibt oder direkt auf einem Substrat der Schaltungseinheit, beispielsweise einem Substrat, auf welchem der Transistorchip angeordnet ist, verbunden werden. Das hat den Vorteil, dass eine Druckbeaufschlagung der Leiter und damit ein Durchlegieren des Transistorchips schneller erfolgt. Zudem muss die Explosionswirkung so nur die Vorspannung lösen, um die vorgesehene Druckbeaufschlagung auszulösen, so dass der Aufbau vereinfacht ausgeführt werden kann.
  • Es kann auch vorgesehen sein, auf einer dem Transistorchip abgewandten Seite des Halteelements, also beispielsweise zwischen dem Halteelement und einem Gehäuse, das Halteelement durch ein Stützmittel, beispielsweise eine Feder oder ein Abstandshalter, oder durch eine Volumenfüllung, zum Beispiel mit Sand, an zum Beispiel einem Gehäuse zu fixieren oder abzustützen. Das hat den Vorteil, dass die Explosionswirkung im thermischen Fehlerfall eingegrenzt und/oder gemindert wird.
  • In einer bevorzugten Ausführungsform ist vorgesehen, dass an einer dem Transistorchip abgewandten Oberseite des Halteelements ein Spannverband, insbesondere ein verschweißter Spannverband, angeordnet ist, mittels welchem der Druckstempel, welcher sich insbesondere durch das Halteelement hindurch erstreckt, vorgespannt ist. Bei diesem Spannverband kann es sich insbesondere um eine Sternfeder, beispielsweise aus Kupfer, handeln, welche zum Beispiel in Kreuzform ausgeführt ist, wobei dann bevorzugt zwei Arme des Kreuzes fest mit dem Halteelement verbunden sind und zwei Arme lose aufliegen. Das hat den Vorteil, dass die Konstruktion zur Beaufschlagung der Leiter mit Druck besonders leicht herstellbar ist.
  • In einer besonders vorteilhaften Ausführungsform ist vorgesehen, dass der Druckstempel im Normalbetrieb zumindest teilweise in einem durch das Halteelement hindurch verlaufenden Kanal angeordnet ist und in einem auf einer dem Transistorchip abgewandten Seite des Druckstempels liegenden Bereich, insbesondere in einem mit dem Kanal verbundenen abgekapselten Hohlraum, ein Sprengstoff angeordnet ist, mittels welchem im Fehlerfall durch eine Explosion des Sprengstoffes der Druckstempel zu dem Transistorchip hin bewegt wird. Dabei kann die Zündung des Sprengstoffes durch die Druckwelle beziehungsweise Hitze, welche im thermischen Fehlerfall entsteht, erfolgen oder aber auch durch andere Mittel, z.B. einen elektrischen Strom oder Stromimpuls, welcher den Sprengstoff zur Explosion bringt. Das hat den Vorteil, dass ein besonders einfacher Aufbau möglich ist, da außer dem Druckstempel keine mechanischen, insbesondere beweglichen, Elemente erforderlich sind. Auch kann in diesem Fall auf eine Vorspannung des Druckstempels verzichtet werden, so dass das Halteelement in dem Normalbetrieb mechanisch unbelastet bleibt.
  • In einer anderen Ausführungsform ist vorgesehen, dass der Druckstempel und/oder das Halteelement ein elektrisch leitendes und/oder halbleitendes Material umfasst, insbesondere ein Metall, insbesondere Kupfer und/oder Silber und/oder Aluminium und/oder Indium und/oder Molybdän. Das hat den Vorteil, dass das Durchlegieren des Transistorchips durch das zusätzliche Material des Druckstempels besonders unterstützt wird sowie ein Wärme- oder Stromabfluss über den Druckstempel und das Halteelement hin möglich wird.
  • Die Erfindung betrifft auch ein Verfahren zum Betreiben einer Schaltungseinheit für einen Transistor, wobei die Schaltungseinheit einen Transistorchip umfasst, welcher zwischen jeweiligen Leitern angeordnet ist. Die Leiter werden in einem thermischen Fehlerfall des Transistors infolge einer Druckbeaufschlagung der Leiter mittels eines Druckstempels miteinander elektrisch gekoppelt. Das Verfahren ist gekennzeichnet durch zwei Schritte, nämlich ein Halten des Druckstempels in einem Normalbetrieb des Transistors mittels eines Halteelementes in einem vorbestimmten Abstand zu dem Transistorchip, wodurch die Leiter im Normalbetrieb zumindest im Wesentlichen druckfrei sind, und ein Bewegen des Druckstempels im thermischen Fehlerfall zur Druckbeaufschlagung der Leiter durch eine Explosionswirkung zu dem Transistorchip hin. Vorteile ergeben sich entsprechend der beschriebenen Schaltungseinheit.
  • Es wird also bei einer Schaltungseinheit, zum Beispiel einem Leistungs-Schaltungseinheit, welches insbesondere als IGBT-Schaltungseinheit ausgeführt sein kann, im thermischen Fehlerfall, also beispielsweise bei einer Explosion oder einer plötzlichen Ausdehnung, ein sicherer, dauerhafter Kontakt zwischen den dem Transistorchip begrenzenden Leitern realisiert, indem der Druckstempel auf einen der Leiter gepresst wird. Das im thermischen Fehlerfall entstehende Plasma zwischen den beiden Leitern, insbesondere einem Emitter auf einer einem Trägersubstrat abgewandten Chipoberseite und einem Kollektor auf einer einem Trägersubstrat zugewandten Chipunterseite, führt dabei zu einer hohen Materialtemperatur oder sogar zu einer Schmelze, die der Druckstempel entweder durchlegieren oder sogar durchstoßen kann. Somit wird einerseits ein conduct-on-fail erreicht und andererseits die Plasmaausbildung unterbunden.
  • Weitere Merkmale der Erfindung ergeben sich aus den Ansprüchen, den Figuren und der Figurenbeschreibung. Alle vorstehend in der Beschreibung genannten Merkmale und Merkmalskombinationen sowie nachfolgend in der Figurenbeschreibung genannten und/oder in den Figuren alleine gezeigten Merkmale und Merkmalskombinationen sind nicht nur in der jeweilig angegebenen Kombination, sondern auch in anderen Kombinationen oder aber in Alleinstellung verwendbar, ohne den Rahmen der Erfindung zu verlassen. Es sind somit auch Ausführungen von der Erfindung als erfasst und offenbart anzusehen, die in den Figuren nicht explizit gezeigt und erläutert sind, jedoch durch separierte Merkmalskombinationen aus den erläuterten Ausführungen hervorgehen und erzeugbar sind. Ausführungsbeispiele der Erfindung werden nachfolgend anhand schematischer Zeichnungen erläutert.
  • Es zeigen:
  • 1 eine schematische Schnittdarstellung eines ersten Ausführungsbeispiels einer Schaltungseinheit in einem Normalbetrieb und nach einem thermischen Fehlerfall;
  • 2 eine schematische Schnittdarstellung eines zweiten Ausführungsbeispiels einer Schaltungseinheit in einem Normalbetrieb; sowie
  • 3 eine schematische Schnittdarstellung eines dritten Ausführungsbeispiels einer Schaltungseinheit in einem Normalbetrieb.
  • In den FIG werden gleiche oder funktionsgleiche Elemente mit den gleichen Bezugszeichen versehen.
  • In 1 ist eine schematische Schnittdarstellung eines ersten Ausführungsbeispiels einer Schaltungseinheit dargestellt. Dieses Ausführungsbeispiel ist hier links, in negativer x-Richtung, in einem Normalbetrieb I, dargestellt und rechts, in positiver x-Richtung, in einem Fehlerbetrieb II.
  • In beiden Fällen ist hier ein Transistorchip 2 über eine erste Metallisierung 3 mit einer Leiterbahn 4, welche vorliegend in Kupfer ausgeführt ist, kontaktiert. Die Leiterbahn 4 ist dabei auf einem Substrat 5 aufgebracht. An der Oberseite, also einer in positiver y-Richtung orientierten Seite, verfügt der Transistorchip 2 über eine zweite Metallisierung 6, auf dem ein zweiter Leiter 7 den Transistorchip 2 planar kontaktiert. Der zweite Leiter 7 bildet beispielsweise einen Emitterkontakt, der erste Leiter 4 einen Kollektorkontakt des Transistors. Beide Leiter 4, 7 sind im gezeigten Beispiel aus Kupfer ausgeführt. Im gezeigten Beispiel ist der Transistorchip 2 überdies seitlich, also an seinen jeweils in positiver und negativer x-Richtung gelegenen Rändern durch einen Isolator 8 begrenzt. Dieser isoliert auch in Bereichen seitlich des Transistorchips 2 die beiden Leiter 4, 7 gegeneinander. Oberhalb des Transistorchips 2, also in positiver y-Richtung, befindet sich ein Druckstempel 10, welcher von einem Halteelement 9 gehalten wird. Im gezeigten Beispiel ist der Druckstempel 10 teilweise in das Halteelement 9 eingelassen.
  • In dem Normalbetrieb I wird der Druckstempel 10 durch das Halteelement 9 in einem vorgegebenen Abstand d zu dem Transistorchip 2 beziehungsweise dem Leiter 7 des Transistorchips 2 gehalten. Dieser Abstand d kann grundsätzlich auch gleich null sein, im gezeigten Beispiel ist er jedoch von null verschieden, so dass zwischen dem Druckstempel 10, dem Halteelement 9 und dem Transistorchip 2 beziehungsweise dem Leiter 7 des Transistorchips 2 ein Hohlraum 11 entsteht. Dieser Hohlraum 11 ist vorliegend mit einem leitfähigen weichen Füllmaterial 12 gefüllt, welches die thermische Kopplung zwischen Transistorchip 2 und Druckstempel 10 beziehungsweise Halteelement 9 verbessert. Zusätzlich kann das Füllmaterial 12 auch eine elektrische Leitfähigkeit aufweisen, beispielsweise wenn es als Kupferschwamm ausgeführt ist. Im Normalbetrieb I wird durch das Füllmaterial 12 vorliegend kein oder nur ein sehr geringer Druck auf den darunterliegenden Transistorchip 2 ausgeübt.
  • Der Druckstempel 10 wird vorliegend durch einen Spannverband 13 vorgespannt und im gezeigten Beispiel von zwei Keilen 14 in einer von dem Transistorchip 2 beabstandeten Position gehalten. Der Spannverband 13 ist beispielsweise mit dem Halteelement 9 verbunden, zum Beispiel über ein Laserschweißverfahren. Im gezeigten Beispiel verfügt das Halteelement 9 an einer von dem Transistorchip 2 abgewandten Seite über einen ersten Anschlag 15, welcher eine Bewegung des Druckstempels 10 in positiver y-Richtung, also von dem Transistorchip 2 fort, begrenzt. Das Halteelement 9 verfügt z.B. auch über einen zweiten Anschlag 16, welcher die Bewegung des Druckstempels 10 in negativer y-Richtung, also zu dem Leiter 7 und dem Transistorchip 2 hin, begrenzt. Im gezeigten Beispiel verkeilt der Keil 14 den Druckstempel 10 mit dem zweiten Anschlag 16.
  • In einem Fehlerfall des Transistors führt eine Hitzentwicklung dazu, dass der Keil 14, welcher beispielsweise aus einem schmelzbaren Lot besteht, erweicht oder sich verflüssigt. Als Folge entfällt die verkeilende Wirkung und der Druckstempel 10 kann im vorliegenden Beispiel bedingt durch die Vorspannung des Spannverbands 13, in negativer y-Richtung in Richtung des Transistorchips 2 vorschnellen. Dabei wird das Füllmaterial 12 im Hohlraum 11 komprimiert oder verdrängt. Es kann auch aufgrund der Explosionswirkung im thermischen Fehlerfall verdampft oder geschmolzen sein. Das Metall des zweiten Leiters 7, sowie das Material des Keils 14 und möglicherweise auch Teile des Materials des Druckstempels 10 können dann durch den Anpressdruck des Druckstempels 10 im Fehlerfall in den Transistorchip 2 eindiffundieren. Dort bewirken sie eine dauerhafte Leitfähigkeit des Transistorchips 2.
  • Rechts in 1, im Fehlerbetrieb II, ist dargestellt, in welcher Position sich der Druckstempel 10 und der Spannverband 13 nach dem thermischen Fehlerfall befinden. Da der Keil 14 nun nicht mehr vorhanden ist, ist der Druckstempel 10 nunmehr unmittelbar im Kontakt mit dem zweiten Leiter 7 des Transistorchips 2. Er wird vorliegend von dem zweiten Anschlag 16 gehalten. In dem Beispiel entsteht so ein großflächiger Kontakt zwischen dem Druckstempel 10 und dem Halteelement 9, über welchen sowohl Strom als auch Wärme gut von dem Druckstempel 10 an das Halteelement 9 weitergeleitet werden können. Ein Strom kann nun also dauerhaft von dem ersten Leiter 4 über den durchlegierten Transistorchip 2 sowohl in den zweiten Leiter 7 als auch in den Druckstempel 10 und das Halteelement 9 gelangen.
  • Der Druckstempel 10 kann beispielsweise auch über eine nach unten, also in negativer y-Richtung, gerichtete Spitze oder eine ähnliche Ausformung verfügen, so dass die Fläche, auf welche bei dem Annähern des Druckstempels 10 an den Transistorchip 2 ein Druck auf den zweiten Leiter 7 ausgeübt wird, minimiert wird. Infolge steigen die lokal auftretenden Druckkräfte stark an, wodurch der Transistorchip 2 zusätzlich zu der direkten Beschädigung durch den thermischen Fehlerfall zerstört wird. Dies bringt den Vorteil einer verbesserten Durchlegierung des Transistorchips 2, so dass ein Strom aus dem ersten Leiter 4 in den zweiten Leiter 7 und/oder in den Druckstempel 10 leichter zu fließen vermag.
  • In 2 ist eine weitere Ausführungsform einer Schaltungseinheit in einer schematischen Schnittdarstellung gezeigt. Die Schaltungseinheit 1 ist hier wieder in einem Normalbetrieb I dargestellt. Der Aufbau ist hier fast identisch mit dem in 1 gezeigten Aufbau, lediglich der Druckstempel 10 ist anders geformt, der Spannverband 13 ist durch eine Verkapselung 17 ersetzt und der Hohlraum 11 ist im gezeigten Beispiel nicht mit einer Füllmasse 12 gefüllt. Die Verkapselung 17 schließt hier einen Sprengstoff 18 in einen Hohlraum 19 an der Oberseite des Halteelements 9 ein. Dieser Hohlraum 19 ist hier fluidisch mit einem Kanal 20, in welchem der Druckstempel 10 in das Halteelement 9 eingelassen ist, gekoppelt, so dass ein Explodieren des Sprengstoffs 18 über eine Druckwelle den Druckstempel 10 in negativer y-Richtung, also in Richtung des Transistorchips 2, drückt. Diese Explosion des Sprengstoffs 18 kann entweder über einen kurzen Strom ausgelöst werden oder durch den thermischen Fehlerfall selbst. In letzterem Falle wandert die in dem thermischen Fehlerfall im Transistorchip 2 entstehende Druckwelle aus diesem in positiver y-Richtung nach oben hin und koppelt in den Sprengstoff 18 ein, woraufhin dieser detoniert. Um die Druckwelle der Detonation des Sprengstoffes 18 gezielt nach unten zu leiten, ist die Verkapselung 17 in vorteilhafter Weise geschlossen ausgeführt.
  • In 3 ist eine weitere Ausführungsform einer Schaltungseinheit in einem Normalbetrieb dargestellt. Im vorliegenden gezeigten Beispiel ist der Druckstempel 10 ebenfalls ähnlich dem in 1 gezeigten Beispiel vorgespannt und von dem Halteelement 9 über einen Keil 14 in einem Abstand d von dem zweiten Leiter 7 gehalten. Auch hier ist der Druckstempel 10 in das Halteelement 9 eingelassen, die Vorspannung erfolgt im vorliegenden Fall jedoch über ein Federelement 21, welche zwischen dem Anschlag 15 des Halteelements 9 und dem Druckstempel 10 zusammengedrückt in dem Kanal 20 gehalten wird. Dabei ist der Druckstempel 10 mittels eines elektrischen Verbindungselements 22 elektrisch mit dem Halteelement 9 gekoppelt, sodass ein elektrischer Strom ohne einen großen Widerstand von dem Druckstempel 10 in das Halteelement 9 fließen kann. Dieses elektrische Verbindungselement 22 kann beispielsweise als Kupferseil ausgeführt sein, welches mit dem Halteelement 9 und dem Druckstempel 10 z.B. verschweißt oder verlötet ist.
  • In einem thermischen Fehlerfall wird nun ähnlich wie bei dem in 1 geschilderten Ausführungsbeispiel der Keil 14 weich werden oder schmelzen, so dass der Druck des Federelements 21 bewirkt, dass der Druckstempel 10 in negativer y-Richtung auf den zweiten Leiter 7 hinabschnellt und ein Durchlegieren des Transistorchips 2 unterstützt. Das elektrische Verbindungselement 22 ist dabei lang genug, um den Weg des Druckstempels zum Transistorchip 2 hin auszugleichen, wird also nicht abreißen. In einem Fehlerfall wird also auch hier ein elektrischer Kontakt zwischen dem Halteelement 9 und dem Transistorchip 2 hergestellt.
  • Das Halteelement 9 kann hier beispielsweise an dem Substrat 5 oder einem nicht gezeigten Gehäuse der Schaltungseinheit 1 befestigt sein. In den gezeigten beispielhaften Ausführungsformen hat das Halteelement 9 zwei Haltekomponenten 9a, 9b. Dadurch, dass beide Haltekomponenten 9a, 9b in y-Richtung unterschiedlich dick sind und unterschiedlich große Öffnungen aufweisen, wird in den Beispielen mit einem geringen fertigungstechnischen Aufwand der erste Anschlag 15 gebildet.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102008059670 B3 [0003]
    • EP 0989611 B1 [0003]
    • EP 2544229 A1 [0004]

Claims (10)

  1. Schaltungseinheit (1) für einen Transistor, mit einem Transistorchip (2), welcher zwischen jeweiligen Leitern (4, 7) angeordnet ist, welche in einem thermischen Fehlerfall des Transistors infolge einer Druckbeaufschlagung der Leiter (4, 7) mittels eines Druckstempels (10) miteinander elektrisch koppelbar sind, dadurch gekennzeichnet, dass der Druckstempel (10) in einem Normalbetrieb des Transistors mittels eines Halteelements (9) in einem vorbestimmten Abstand (d) zum Transistorchip (2) gehalten ist, wodurch die Leiter im Normalbetrieb zumindest im Wesentlichen druckfrei sind, und im thermischen Fehlerfall zur Druckbeaufschlagung der Leiter (4, 7) durch eine Explosionswirkung zu dem Transistorchip (2) hin bewegbar ist.
  2. Schaltungseinheit (1) nach Anspruch 1, dadurch gekennzeichnet, dass einer der beiden Leiter (4, 7) ein, insbesondere planar kontaktierter, Emitter des Transistorchips (2) und der andere der beiden Leiter (4, 7) ein Kollektor des Transistorchips (2) ist.
  3. Schaltungseinheit (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Druckstempel (10) an einer dem Transistorchip (2) zugewandten Seite eine Struktur, insbesondere eine Spitze und/oder eine Rauigkeit, aufweist, welche bei einer Druckbeaufschlagung des Druckstempels (10) auf die Leiter (4, 7) die lokal auftretenden Druckkräfte erhöht.
  4. Schaltungseinheit (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen Druckstempel (10) und Halteelement (9) ein Keil (14) aus einem Material, insbesondere einem Lot, welches im thermischen Fehlerfall, insbesondere bei einer Temperatur von 200°C oder mehr, insbesondere 300°C oder mehr oder 500°C oder mehr, erweicht und/oder schmilzt, angeordnet ist, welcher ausgelegt ist, den Druckstempel (10) im Normalbetrieb im vorbestimmten Abstand (d) von dem Transistorchip (2) zu halten.
  5. Schaltungseinheit (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halteelement (9) in einem dem Transistorchip (2) abgewandten Bereich einen ersten Anschlag (15) für den Druckstempel (10) aufweist, welcher im Normalbetrieb ein Bewegen des Druckstempels (10) von dem Transistorchip (2) weg über einen vorbestimmten Punkt hinaus verhindert und/oder das Halteelement (9) in einem dem Transistorchip (2) zugewandten Bereich einen zweiten Anschlag (16) für den Druckstempel (10) aufweist, welcher im Fehlerfall ein Bewegen des Druckstempels (10) zu dem Transistorchip (2) hin über einen vorbestimmten Punkt hinaus verhindert.
  6. Schaltungseinheit (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Druckstempel (10) im Normalbetrieb vorgespannt ist, insbesondere durch ein Federelement und/oder einen Spannverband (13).
  7. Schaltungseinheit (1) nach Anspruch 6, dadurch gekennzeichnet, dass ein an einer dem Transistorchip (2) abgewandten Oberseite des Halteelements (9) ein Spannverband (13), insbesondere ein verschweißter Spannverband (13), angeordnet ist, mittels welchem der Druckstempel (10), welcher sich insbesondere durch das Halteelement (9) hindurch erstreckt, vorgespannt ist.
  8. Schaltungseinheit (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Druckstempel (10) im Normalbetrieb in einem durch das Halteelement (9) hindurch verlaufenden Kanal (20) angeordnet ist und in einem auf einer dem Transistorchip (2) abgewandten Seite des Druckstempels (10) liegenden Bereich, insbesondere in einem mit dem Kanal (20) verbundenen abgekapselten Hohlraum (19), ein Sprengstoff (18) angeordnet ist, mittels welchem im Fehlerfall durch eine Explosion der Druckstempel (10) zu dem Transistorchip (2) hin bewegt wird.
  9. Schaltungseinheit (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Druckstempel (10) und/oder das Halteelement (9) ein elektrisch leitendes und/oder halbleitendes Material umfasst, insbesondere ein Metall, insbesondere Kupfer und/oder Silber und/oder Aluminium und/oder Indium und/oder Molybdän.
  10. Verfahren zum Betreiben einer Schaltungseinheit (1) für einen Transistor, wobei die Schaltungseinheit (1) einen Transistorchip (2) umfasst, welcher zwischen jeweiligen Leitern (4, 7) angeordnet ist, welche in einem thermischen Fehlerfall des Transistors infolge einer Druckbeaufschlagung der Leiter (4, 7) mittels eines Druckstempels (10) miteinander elektrisch koppelbar sind, gekennzeichnet durch die Schritte: Halten des Druckstempels (10) in einem Normalbetrieb des Transistors mittels eines Halteelements (9) in einem vorbestimmten Abstand (d) zum Transistorchip (2), wodurch die Leiter im Normalbetrieb zumindest im Wesentlichen druckfrei sind, und Bewegen des Druckstempels im thermischen Fehlerfall zur Druckbeaufschlagung der Leiter (4, 7) durch eine Explosionswirkung zu dem Transistorchip (2) hin.
DE102014207928.4A 2014-04-28 2014-04-28 Schaltungseinheit für einen Transistor und Verfahren zum Betreiben einer solchen Withdrawn DE102014207928A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102014207928.4A DE102014207928A1 (de) 2014-04-28 2014-04-28 Schaltungseinheit für einen Transistor und Verfahren zum Betreiben einer solchen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014207928.4A DE102014207928A1 (de) 2014-04-28 2014-04-28 Schaltungseinheit für einen Transistor und Verfahren zum Betreiben einer solchen

Publications (1)

Publication Number Publication Date
DE102014207928A1 true DE102014207928A1 (de) 2015-10-29

Family

ID=54261750

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014207928.4A Withdrawn DE102014207928A1 (de) 2014-04-28 2014-04-28 Schaltungseinheit für einen Transistor und Verfahren zum Betreiben einer solchen

Country Status (1)

Country Link
DE (1) DE102014207928A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016006781A1 (de) 2016-06-02 2017-12-07 Siemens Aktiengesellschaft Leistungsmodul
DE102016006720A1 (de) 2016-06-01 2017-12-07 Siemens Aktiengesellschaft Leistungsmodul
WO2018219967A1 (de) * 2017-05-31 2018-12-06 Siemens Aktiengesellschaft Leistungselektronisches schaltmodul
WO2018224618A1 (de) * 2017-06-09 2018-12-13 Siemens Aktiengesellschaft Leistungselektronisches schaltmodul
WO2021164858A1 (de) * 2020-02-19 2021-08-26 Siemens Aktiengesellschaft Kurzschlussschalteinrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020018331A1 (en) * 2000-06-28 2002-02-14 Yazaki Corporation Circuit breaker
EP0989611B1 (de) 1998-09-22 2004-12-08 ABB Schweiz AG Kurzschlussfestes IGBT modul
DE102008059670B3 (de) 2008-11-26 2010-06-17 Siemens Aktiengesellschaft Vakuumschalter mit beidseitig fest verschienten Anschlussklemmen
EP2530711A1 (de) * 2011-05-30 2012-12-05 ABB Research Ltd. Leistungshalbleiteranordnung
EP2544229A1 (de) 2011-07-07 2013-01-09 ABB Research Ltd. Leistungshalbleiteranordnung
EP2034503B1 (de) * 2007-09-05 2014-11-05 ABB Technology AG Nieder-, Mittel- oder Hochspannungsschaltanlage mit Kurzschliesser.

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0989611B1 (de) 1998-09-22 2004-12-08 ABB Schweiz AG Kurzschlussfestes IGBT modul
US20020018331A1 (en) * 2000-06-28 2002-02-14 Yazaki Corporation Circuit breaker
EP2034503B1 (de) * 2007-09-05 2014-11-05 ABB Technology AG Nieder-, Mittel- oder Hochspannungsschaltanlage mit Kurzschliesser.
DE102008059670B3 (de) 2008-11-26 2010-06-17 Siemens Aktiengesellschaft Vakuumschalter mit beidseitig fest verschienten Anschlussklemmen
EP2530711A1 (de) * 2011-05-30 2012-12-05 ABB Research Ltd. Leistungshalbleiteranordnung
EP2544229A1 (de) 2011-07-07 2013-01-09 ABB Research Ltd. Leistungshalbleiteranordnung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016006720A1 (de) 2016-06-01 2017-12-07 Siemens Aktiengesellschaft Leistungsmodul
DE102016006781A1 (de) 2016-06-02 2017-12-07 Siemens Aktiengesellschaft Leistungsmodul
WO2018219967A1 (de) * 2017-05-31 2018-12-06 Siemens Aktiengesellschaft Leistungselektronisches schaltmodul
WO2018224618A1 (de) * 2017-06-09 2018-12-13 Siemens Aktiengesellschaft Leistungselektronisches schaltmodul
WO2021164858A1 (de) * 2020-02-19 2021-08-26 Siemens Aktiengesellschaft Kurzschlussschalteinrichtung

Similar Documents

Publication Publication Date Title
EP2940731B1 (de) Transistoranordnung für einen spannverband und spannverband mit zumindest einer solchen transistoranordnung
DE102007014336B4 (de) Auslösevorrichtung für eine Thermosicherung und eine Thermosicherung
DE102014207928A1 (de) Schaltungseinheit für einen Transistor und Verfahren zum Betreiben einer solchen
EP3378112B1 (de) Elektrische überbrückungseinrichtung zum überbrücken elektrischer bauelemente, insbesondere einer energiequelle oder eines energieverbrauchers
DE19843309A1 (de) Kurzschlussfestes IGBT Modul
DE19903245A1 (de) Leistungshalbleitermodul
DE112017007994T5 (de) Elektrische Leistungswandlungsvorrichtung
EP3465800A1 (de) Elektrische überbrückungseinrichtung zum überbrücken einer elektrischen energiequelle oder eines energieverbrauchers
DE112017007979T5 (de) Elektrische Leistungsumwandlungsvorrichtung
DE102017203024A1 (de) Leistungshalbleitermodul
EP3312907B1 (de) Kurzschlussschalter, schnellentladeeinheit, batteriezelle und arbeitsvorrichtung
DE102014104856A1 (de) Explosionsgeschütztes Leistungshalbleitermodul
DE102018221632A1 (de) Leistungsumwandlungsvorrichtung
EP1894240A1 (de) Elektronikmodul
EP3031308B1 (de) Leiterplattenanordnung, steuervorrichtung für ein kühlerlüftermodul und verfahren
DE102019201158B4 (de) Halbleiterbaugruppe
DE102019121459A1 (de) Halbleitermodul
EP3226269B1 (de) Leistungshalbleitereinrichtung
DE102018110132B3 (de) Drucksinterverfahren bei dem Leistungshalbleiterbauelemente mit einem Substrat über eine Sinterverbindung miteinander verbunden werden
DE102020122125A1 (de) Halbleitermodul
DE112016007205T5 (de) Halbleitervorrichtung
EP2006910B1 (de) Leistungselektronikmodul
EP2942811B1 (de) KURZSCHLUSSVORRICHTUNG ZUM AUTOMATISCHEN KURZSCHLIEßEN EINES TRANSISTORS UND VERFAHREN ZU EINEM SOLCHEN KURZSCHLIEßEN
DE102014221687B4 (de) Leistungshalbleitermodul mit kurzschluss-ausfallmodus
DE102015113111A1 (de) Leistungshalbleitermodul mit verbesserter Abdichtung

Legal Events

Date Code Title Description
R163 Identified publications notified
R081 Change of applicant/patentee

Owner name: SIEMENS ENERGY GLOBAL GMBH & CO. KG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

R005 Application deemed withdrawn due to failure to request examination