CN205122571U - 导电柱 - Google Patents
导电柱 Download PDFInfo
- Publication number
- CN205122571U CN205122571U CN201520608976.7U CN201520608976U CN205122571U CN 205122571 U CN205122571 U CN 205122571U CN 201520608976 U CN201520608976 U CN 201520608976U CN 205122571 U CN205122571 U CN 205122571U
- Authority
- CN
- China
- Prior art keywords
- conductive pole
- solder
- substrate
- conductive
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本实用新型提供一种将两个基板电连接来制造层叠基板的方法所使用的导电柱,该导电柱能更容易地控制焊料过度浸润上升到导电柱。导电柱用来将第一基板与第二基板电连接,具有柱状的导电性主体、覆盖导电性主体的侧周面的绝缘膜、以及将导电性主体的上端面和下端面覆盖的焊料膜,该导电体呈柱状,且长边方向的高度与短边方向的最大直径的纵横比(高度/最大直径)为1.5~5.0的范围。
Description
技术领域
本实用新型涉及将两个以上的基板连接的层叠基板的制造方法所使用的导电柱。
背景技术
近年来,在智能手机等移动终端设备中,要求所搭载的半导体元器件进一步小型化,有时会使用以层叠基板(StackedSubstrate)技术、层叠封装(PackageonPackage)技术为代表的“基板层叠技术(三维基板技术)”。
在这样的基板层叠技术中,由于将上下两个半导体安装基板电连接,因此使用焊球、金属柱等连接导体。尤其是因为金属柱与焊球相比,基板上的占有面积较小,因此适合高密度地搭载安装元器件的半导体安装基板的层叠化。
在基板上安装金属柱通常按照以下步骤来进行,即,在基板的表面电极上印刷焊料糊料,并在其上搭载金属柱,并进行回流焊。
然而,在各基板上的多个表面电极上分别安装多个金属柱的情况下,难以在各表面电极上印刷等量的焊料糊料。若各表面电极上印刷的焊料糊料量产生偏差,则回流焊时在金属柱上浸润上升的焊料量也会产生偏差。因此,各金属柱的平坦性会产生偏差,或者浸润上升的焊料量也会产生偏差,因此对其它基板的安装性可能会变差。
另一方面,揭示了如下技术:即,通过半导体工艺在一个基板上形成连结构件而非金属柱,并利用绝缘膜对其侧周面进行覆盖的方法,具体而言,利用光刻和刻蚀技术在基板上形成柱后,对其进行氧化从而在其侧面形成氧化膜(例如参照专利文献1),或者在导电柱的侧面涂布树脂来形成树脂膜(例如参照专利文献2),利用上述两种方法来防止焊料过度浸润上升到连结构件。
现有技术文献
专利文献
专利文献1:日本专利特开2006-245289号公报
专利文献2:日本专利特开2011-91087号公报
实用新型内容
实用新型所要解决的技术问题
然而,在上述方法中,在利用氧化物、树脂膜覆盖竖立在基板上的金属柱的侧周面的情况下,会导致工艺复杂化。例如,需要保护其它元件,以防止在氧化处理时其它元件受到损伤。此外,也难以在柱状体的侧面上覆盖均匀的树脂膜。此外,无论如何都需要保护金属柱的顶面不被绝缘膜覆盖、或者将覆盖在顶面上的绝缘膜去除这样复杂的工序。
本实用新型的目的在于提供一种将两个基板电连接来制造层叠基板的方法所使用的导电柱,且能更容易地控制焊料过度浸润上升到导电柱。
用于解决技术问题的技术手段
本实用新型的导电柱用于将第一基板和第二基板电连接,具有:
柱状的导电性主体;
覆盖所述导电性主体的侧周面的绝缘膜;以及
将所述导电性主体的上端面和下端面覆盖的焊料膜,
该导电柱为柱状,且长边方向的高度与短边方向的最大直径的纵横比(高度/最大直径)在1.5~5.0的范围内。
实用新型效果
根据本实用新型的导电柱,使用在侧周面设有绝缘膜的柱状的导电柱作为将基板间连接起来的连接导体。根据该导电柱,由于在侧周面具有绝缘膜,因此能抑制焊料向导电柱的浸润上升,从而能稳定地制造层叠基板。
附图说明
图1是表示实施方式1的层叠基板的结构的简要侧视图。
图2是示意性表示实施方式1的导电柱的立体图。
图3是表示图2的导电柱的沿长边方向的剖面结构的剖视图。
图4是表示在图2的导电柱的制造方法中、将表面覆盖有绝缘膜的金属线材切割成规定长度来获得在侧周面具有绝缘膜的导电性主体的工序的示意图。
图5(a)是通过图4的工序得到的侧周面具有绝缘膜的导电性主体的立体图,图5(b)是通过图4的工序得到的侧周面具有绝缘膜的导电性主体的剖视图。
图6是表示在图4的工序之后通过进行在上端面和下端面设置作为下底膜的Ni镀膜和作为表面膜的Sn镀膜的工序而得到的多个导电柱的立体图。
图7(a)是通过图6的工序得到的导电柱的立体图,图7(b)是通过图6的工序得到的导电柱的剖视图。
图8是表示在实施方式1的层叠基板的制造方法中、在第一基板的表面电极上设置了焊料糊料的状态的示意侧视图。
图9是图8的放大剖视图。
图10是表示在设置于第一基板的表面电极上的焊料糊料上配置有导电柱的状态的示意侧视图。
图11是图10的放大剖视图。
图12是表示在设置于第一基板的表面电极上的焊料糊料上配置导电柱后进行加热来使导电柱的焊料膜熔融并冷却后的状态的示意侧视图。
图13是图12的放大剖视图。
图14是表示在第一基板的表面电极上配置多个导电柱的状态的示意立体图。
图15是表示在图14的工序后在第一基板上安装半导体元件的状态的示意侧视图。
图16是表示在第二基板的表面电极上设置焊料糊料并使其与第一基板上的导电柱相对的状态的示意侧视图。
图17是图16的放大剖视图。
图18是表示在图16的工序后、将设置在第二基板的表面电极上的焊料糊料与导电柱的上端面对准来配置的状态的示意侧视图。
图19是图18的放大剖视图。
图20是表示在图18的工序后、在回流炉中进行加热处理后的状态的示意侧视图。
图21是图20的放大剖视图。
图22是表示实施方式1的层叠基板的结构的简要侧视图。
图23是表示实施方式2的导电柱的制造方法中、将侧周面覆盖有绝缘膜的导电性线材切割成规定长度来获得侧周面具有绝缘膜的导电性主体的工序的示意图。
图24(a)是通过图23的工序得到的侧周面具有绝缘膜的导电性主体的立体图,图24(b)是通过图23的工序得到的侧周面具有绝缘膜的导电性主体的剖视图。
图25(a)是对覆盖导电性主体的侧周面的绝缘膜进行加热从而使包含导电性主体的上端面和上侧面的上端部以及包含下端面和下侧面的下端部露出的立体图,图25(b)是图25(a)的剖视图。
图26(a)是表示在图25(a)的上端部和下端部设置作为下底膜的Ni镀膜和作为表面膜的Sn镀膜的工序而得到的导电柱的立体图,图26(b)是图26(a)的剖视图。
图27是利用图26(a)的导电柱将第一基板与第二基板相连时的接合部处的放大剖视图。
图28是示意性表示在实施方式3的层叠基板的制造方法中、将多个导电柱收纳在设置于收纳容器的多个收纳孔中的方式的示意图。
图29是表示收纳在收纳容器的收纳孔中的导电柱的示意剖视图。
图30(a)和图30(b)是表示将导电柱收纳到收纳容器的收纳孔中的工序的示意剖视图。
图31是表示利用安装头将收纳在收纳容器的收纳孔中的导电柱进行拾起的工序的示意立体图。
图32是表示利用安装头在第一基板的表面电极上配置多个导电柱的工序的示意立体图。
具体实施方式
实施方式1的导电柱用于将第一基板和第二基板电连接,具有:
柱状的导电性主体;
覆盖所述导电性主体的侧周面的绝缘膜;以及
将所述导电性主体的上端面和下端面覆盖的焊料膜,
该导电柱为柱状,且长边方向的高度与短边方向的最大直径的纵横比(高度/最大直径)在1.5~5.0的范围内。
根据上述结构,由于在侧周面具有绝缘膜,因此能抑制焊料浸润上升到导电柱上,能抑制上下基板的焊料相连,并能抑制接合部上的焊料不足。
实施方式2的导电柱用于将第一基板和第二基板电连接,具有:
柱状的导电性主体;
使所述导电性主体的包含上端面及上侧面的上端部与包含下端面及下侧面的下端部露出、并覆盖所述导电性主体的侧周面的绝缘膜;以及
将所述导电性主体的所述上端部和所述下端部覆盖的焊料膜,
该导电柱为柱状,且长边方向的高度与短边方向的最大直径的纵横比(高度/最大直径)在1.5~5.0的范围内。
实施方式3的导电柱在上述实施方式2的基础上,所述上端部及所述下端部的所述上端面到所述上侧面的距离及所述下端面到所述下侧面的距离在所述导电性主体的最大直径的3~30%的范围内。
实施方式4的导电柱在上述实施方式1~3中任一种实施方式的基础上,焊料膜可以以Sn为主要成分,其包含能与所述Sn形成金属间化合物的副成分。
实施方式5的导电柱在上述实施方式1~4中任一种实施方式的基础上,所述焊料膜也可以是焊料镀膜。
实施方式6的导电柱在上述实施方式5的基础上,所述焊料镀膜可以是Sn与Au的合金镀膜。
实施方式7的导电柱在上述实施方式6的基础上,所述焊料镀膜还可以在表面具有以Au为主要成分的表面镀膜。
实施方式8的导电柱在上述实施方式1~3中任一种实施方式的基础上,所述焊料膜可以具有以Ni为主要成分的下底镀膜、以及以Sn为主要成分且包含能与所述Sn形成金属间化合物的副成分的焊料镀膜。
下面,参照附图对本实用新型实施方式的层叠基板及其制造方法进行说明。另外,图中对于实质相同的构件标注相同的标号。
(实施方式1)
<层叠基板>
图1是表示实施方式1的层叠基板20的结构的简要侧视图。图2是示意性表示实施方式1的导电柱10的立体图,图3是表示图2的导电柱10的沿长边方向的剖面结构的剖视图。该层叠基板20中,第一基板11的表面电极13a与第二基板12的表面电极13b在柱状的导电性主体1的侧周面上具有绝缘膜4,并利用具有形成在上端面及下端面的焊料膜3a、3b的柱状的导电柱10电连接。另外,图1中,第一基板11上安装了半导体元件14,第二基板12上安装了半导体元件15,但它们在实施方式1的层叠基板20中并非必须。
该层叠基板20中,作为连接在基板11、12之间的连接导体,使用柱状且纵横比(高度/最大直径)为1.5~5.0的范围的导电柱10。由此,与使用焊球(纵横比(高度/最大直径)=1)作为连接在基板11、12之间的连接导体的情况相比,导电柱10在基板11、12上所占用的面积相对较小,能进一步扩大各种元器件的安装区域。另外,由于能使导电柱10的电阻比焊球小,因此能进一步抑制两个基板11、12之间的能量损耗。
这里,“层叠基板”是指经由焊球、金属柱等连接导体将多个半导体安装基板电连接并层叠后的构造体。也就是说,该“层叠基板”与所谓的陶瓷多层基板等利用内部配线进行电连接的多层布线结构不同,其利用连接导体将各基板间电连接。然而,其中一个基板也可以是上述陶瓷多层基板。
下面,对构成该层叠基板20的构件进行说明。
<基板>
第一基板11和第二基板12例如可以是半导体安装基板。或者也可以是印刷布线基板、布线基板、基板、陶瓷多层基板。另外,作为各基板,可以是包含安装用布线等的基板,也可以是不包含任何布线的基板。
这里,例举了第一基板11和第二基板12的两块基板的情况,但也可以层叠三块以上的基板。
<导电柱>
该导电柱10是用作将基板11、12之间电连接的连接导体的柱状的导电柱,在柱状的导电性主体1的侧周面上具有绝缘膜4,且在上端面及下端面上具有焊料膜3a、3b。
此外,该导电柱10也可以在焊料膜的下层具有以Ni为主要成分的下底镀膜2a、2b作为覆盖上端面及下端面的焊料膜(图3)。此外,也可以在表面具有以Sn为主要成分且包含能与Sn形成金属间化合物的副成分的焊料镀膜3a、3b。还可以进一步具有以Au为主要成分的表面镀膜。
此外,该导电柱10为柱状,且长边方向的高度与短边方向的最大直径的纵横比(高度/最大直径)在1.5~5.0的范围内。该导电柱10能用作将两块基板11、12之间电连接的连接导体。此外,由于该导电柱10为柱状体且具有上述范围的纵横比,因此与将两块基板11、12之间电连接的连接导体之一的焊球(纵横比(高度/最大直径)=1)相比,导电柱10在基板上占用的面积相对较小,能进一步扩大各种元器件的安装区域。
另外,由于该导电柱10具有覆盖导电性主体1的侧周面的绝缘膜4,因此能防止焊料在回流焊时浸润上升到导电柱10。由此,能抑制焊料过度浸润上升而将上下连接,并能抑制接合部上的焊料不足。
下面对该导电柱10的结构进行说明。
<形状及纵横比>
该导电柱10呈柱状。柱状是指与长边方向垂直的水平截面的形状沿着长边方向一致的形状。例如可以是圆柱状、多棱柱状等。此外,在长边方向上具有上端面以及下端面。另外,圆柱状、多棱柱状等任意情况下,其角都可以带有弧度(角部具有半径)。此外,在将该导电柱10用作基板11、12间的连接导体且高频电流流过连接导体的情况下,更优选为水平截面的形状为不具有集肤效应引起的集中所产生的角部的圆柱状。
此外,该导电柱10的长边方向的高度与短边方向的最大直径的纵横比(高度/最大直径)在1.5~5.0的范围内。在纵横比不足1.5的情况下,与焊球(纵横比(高度/最大直径)=1)的差异较小,因此充分扩大安装区域的效果较小。此外,若纵横比超过5.0,则电阻相对较大。
另外,该导电柱10的长边方向的高度T1也可以在0.1mm~3.0mm的范围内。长边方向的高度T1根据两个基板间的距离来选择即可,例如可以是0.1mm~2.0mm的范围,也可以进一步是0.1mm~1.0mm的范围。最大直径φ1可以是0.05~0.6mm的范围。此外,例如也可以是0.05~0.4mm的范围,还可以进一步是0.05mm~0.2mm的范围。
<导电性主体>
导电性主体1是具有导电性的主体即可。例如可以是包含Cu作为主要成分的合金。具体而言,Cu-0.15Mg-0.22Zn(Cu63重量%、Mg15重量%、Zn22重量%)等Cu合金在电导率以及加工性方面较为优异。另外,导电性主体1并不限于上述Cu合金,只要是具有导电性的主体都能使用。
<绝缘膜>
覆盖导电性主体1的侧周面的绝缘膜4能使用作为无机材料的玻璃(玻璃镀膜)或者氧化膜,而作为有机材料,能使用树脂膜。例如优选使用树脂膜。此外,例如在使用以Cu为主要成分的金属线材作为导电性主体1的情况下,也可以采用氧化铜的氧化膜作为绝缘膜。例如,能使用聚酰亚胺、环氧树脂等作为树脂膜。对于玻璃,可以是玻璃镀膜等。在使用玻璃镀膜的情况下,能提高导电柱10的耐热性。
绝缘膜4的厚度a优选为1μm~30μm左右。在绝缘膜4的厚度a不足1μm的情况下,若产生厚度不均,则导电性主体1可能会露出,可能无法获得足够的焊料浸润上升的抑制效果。在绝缘膜4的厚度超过30μm的情况下,金属等导电性材料在导电柱10中所占有的比率会变少。
利用覆盖侧周面的绝缘膜4,能防止焊料浸润上升到导电柱10。由此,能抑制焊料过度浸润上升而将上下连接,并能抑制接合部上的焊料不足。
<焊料膜>
焊料膜3a、3b形成在导电性主体1的上端面和下端面。此外,焊料膜3a、3b可以由一层或两层以上的膜构成。焊料膜3a、3b的膜厚在5~50μm的范围,优选为10~50μm的范围。若焊料膜3a、3b的膜厚不足5μm,则导电柱10与基板11、12的表面电极13a、13b的固接力有下降的趋势。若膜厚超过50μm,则导电柱10的高度容易产生偏差,层叠基板20中各基板11、12的平坦性有降低的趋势。在使用焊料糊料19进行接合时,由于在导电柱10的上端面和下端面上设有焊料膜3,因此与焊料糊料的浸润性较好,能确保与基板11、12的表面电极13a、13b之间足够的接合强度。
另外,作为焊料膜,能使用镀膜。通过设置镀膜,能将存在于导电性主体1的上端面及下端面的微小的凹凸填满从而获得光滑的表面性。另外,焊料膜不限于镀膜。
镀膜例如可以以Sn为主要成分,且包含例如Cu、Ag、Au等能与Sn形成金属间化合物的副成分。特别是由于熔点较高,因此优选为Sn与Au的合金镀膜。由此,能使其熔点高于Sn单体。该情况下,也可以将Sn、各副成分作为各自的镀膜进行层叠来构成。
<下底膜>
焊料膜的下层也可以具有下底膜2a、2b(图3)。下底膜2a、2b能采用用于调整电阻值的材料所构成的镀膜。例如可以采用以Ni为主要成分的下底膜2a、2b。在使用Ni镀膜作为下底膜2a、2b的情况下,即使在对焊料糊料进行加热时(180℃~270℃),Ni镀膜也不会熔融,因此下底膜2能稳定地存在。
此外,下底膜2a、2b的膜厚可以设为1~10μm的范围。若下底膜2a、2b的厚度不足1μm,则电阻值有增加的趋势。此外,若下底膜2a、2b的厚度超过10μm,焊料的浸润量将变得难以控制。
<表面镀膜>
焊料膜的表面还可以具有以Au为主要成分的表面镀膜。通过在焊料膜熔融时使其包含表面镀膜中的Au作为焊料的成分之一,从而能进一步提高熔点。
<导电柱的制造方法>
该导电柱10例如能通过以下工序来制造。
(a)将侧周面覆盖了树脂膜4的Cu类金属线材按照规定长度进行切割,从而获得在侧周面上具有树脂膜4的圆柱状的导电性主体1(图4)。Cu类金属线材7的切割可以利用切刀进行,或者也可以利用激光等来进行。例如进行切割的长边方向的长度h可以是0.1mm~5.0mm的范围。此外,也可以是0.1mm~2.0mm的范围,还可以进一步是0.1mm~1mm的范围。另外,Cu类金属线材的最大直径φ0例如可以是0.2mm。
(b)对所获得的侧周面上具有绝缘膜4的圆柱状的导电性主体1的上端面和下端面进行Ni镀膜2a、2b来作为下底膜。之后,在下底膜2a、2b上进行Sn镀膜3a、3b作为焊料镀膜。镀敷处理例如能通过电解滚镀来进行。通过进行电解滚镀,从而能仅在未被绝缘膜4覆盖的导电性主体1的上端面和下端面上形成Ni镀膜2a、2b、以及Sn镀膜3a、3b。另外,作为镀敷处理的方法举出了电解滚镀,但并不限于此。例如也可以利用无电解镀敷法来进行。
通过以上各工序,能获得导电柱10。
<层叠基板的制造方法>
实施方式1的层叠基板的制造方法通过柱状的导电柱10将第一基板11与第二基板12电连接,包括:
在柱状的导电柱10的下端面与第一基板的表面电极13a上的至少一个表面上设置焊料糊料的工序,该导电柱10的导电性主体1的侧周面上具有绝缘膜4,且上端面及下端面上具有焊料膜3;以及
在第一基板11的表面电极13a上配置导电柱10的下端面并进行加热从而使导电柱10的下端面的焊料膜中与焊料糊料接触的焊料膜3熔融、并将导电柱10的下端面与第一基板11的表面电极13a电连接的第二工序。
由此,能利用设置在导电柱10的上端面及下端面的焊料膜与焊料糊料8的良好的浸润性来进行第一基板11的表面电极13a与导电柱10的电连接。此外,通过在导电柱10的侧周面上设置绝缘膜4从而能抑制焊料浸润上升到导电柱10,能抑制上下焊料的连接,并能抑制接合部上的焊料不足。
另外,还可以包括:在上述第二工序之后进行、即在导电柱10的上端面与第二基板12的表面电极13b上的至少某一表面上设置焊料糊料19的第三工序;以及
将导电柱10的上端面与第二基板12的表面电极13b对齐配置,并以比将导电柱10的下端面与第一基板11的表面电极13a电连接的工序的加热温度要低的温度进行加热,来对导电柱10的上端面与第二基板12的表面电极13b电连接的第四工序。
由此,能利用焊料糊料19来连接导电柱10的另一端部与第二基板12的表面电极13b,因此能以低于对第一基板11和导电柱10进行加热时的加热温度的温度来进行加热,从而能抑制对第一基板11与导电柱10的连接部分造成热损伤。此外,由于在导电柱10的侧周面设有绝缘膜4,因此能获得焊料向导电柱10的浸润上升得以抑制的层叠基板20。
下面,主要利用图8~图22对实施方式1的层叠基板20的制造方法进行说明。图8是表示在第一基板11的表面电极13a上设置焊料糊料8的状态的示意侧视图。图9是图8的放大剖视图。图10是表示在设置于第一基板11的表面电极13a上的焊料糊料8上配置有导电柱10的状态的示意侧视图。图11是图10的放大剖视图。图12是表示在设置于第一基板11的表面电极13a上的焊料糊料8上配置导电柱10之后、再进行加热来使导电柱10的焊料膜3a熔融并冷却后的状态的示意侧视图。图13是图12的放大剖视图。图14是表示在第一基板11的表面电极13a上配置多个导电柱10的状态的示意立体图。图15是表示在图14的工序后在第一基板11上安装半导体元件14的状态的示意侧视图。图16是表示在第二基板12的表面电极13b上设置焊料糊料19并与第一基板11上的导电柱10相对的状态的示意侧视图。图17是图16的放大剖视图。图18是表示在图16的工序后、将设置在第二基板12的表面电极13b上的焊料糊料19与导电柱10的上端面对准来配置的状态的示意侧视图。图19是图18的放大剖视图。图20是表示在图18的工序后、在回流炉中进行加热处理后的状态的示意侧视图。图21是图20的放大剖视图。图22是表示通过上述工序得到的层叠基板20的结构的示意剖视图。
(1)在第一基板11的表面电极13a上设置焊料糊料8(图8、图9)。也可以反过来在导电柱10的下端面5上设置焊料糊料8。或者,也可以在导电柱10的下端面5与表面电极13a上方均设置焊料糊料8。
该焊料糊料8例如包含焊料、助焊剂、溶剂等。作为焊料,可以使用焊料粉末,具体而言,可以使用Sn-Ag-Cu类的高温焊料的粉末。或者,也可以是其它成分的焊料粉末。助焊剂和溶剂只要适当选择即可。
(2)接着,在设置于第一基板11的表面电极13a上的焊料糊料8上配置导电柱10(图10、图11)。导电柱10配置成其长边方向与表面电极13a的面垂直。另外,焊料糊料8由于具有一定程度的粘性,因此能对导电柱10进行保持。
该情况下,由于确保了导电柱10的平坦性,因此能使导电柱10与第一基板11的表面电极13a的面垂直地进行保持。
(3)接着,在回流炉中进行加热,使与焊料糊料接触的焊料膜3a熔融,之后进行冷却,从而使导电柱10与第一基板11的表面电极13a电连接(图12、图13)。例如,可以在250~350℃的温度范围内进行加热。首先,在焊料糊料具有助焊剂成分的情况下,将与焊料糊料8相接的焊料膜3a的表面的氧化膜洗净并去除,使得该部分的焊料膜3a容易熔融。接着,与焊料糊料8相接的焊料镀膜3a熔融。其结果是,如图13的放大剖视图所示,焊料镀膜即Sn镀膜3a变薄。由此,焊料17固化,能在物理上以彼此较高的机械强度来固定导电柱10与表面电极13a。
该情况下,在导电柱10的表面以5~50μm的膜厚设有焊料镀膜3a,能向导电柱10与表面电极13a的接合部提供一定量的焊料量。
此外,由于能抑制导电柱10的高度偏差,因此也能抑制接合后的各导电柱10的上端面的高度差。此外,由此,即使之后在导电柱10的上端面上放置第二基板12,也能确保第二基板12的平坦性。
此外,如图13的放大剖视图所示,导电柱10的下端面的焊料膜3a与焊料糊料8相互熔融,成为连续结构,从而获得具有高机械强度的接合部。另外,焊料膜3a不一定要全部与焊料糊料8一体化,例如也可以剩余一部分焊料膜3a。
另外,还可以在第一基板11上配置多个导电柱10(图14)。此外,在利用回流炉加热前或加热后,可以在第一基板11上安装例如半导体元件14(图15)。半导体元件14的安装例如可以利用焊料凸点来安装。或者也可以利用引线键合来安装。
(4)在第二基板12的表面电极13b上设置焊料糊料19(图16、图17)。另外,也可以反过来在导电柱10的上端面上设置焊料糊料19。或者,也可以在导电柱10的上端面与表面电极13b上方均设置焊料糊料19。
该焊料糊料19例如包含焊料、助焊剂、溶剂等。作为焊料,可以使用焊料粉末,具体而言,可以使用低温焊料的粉末。或者,也可以是其它成分的焊料粉末。助焊剂和溶剂只要适当选择即可。
另外,该焊料糊料19可以与设置在第一基板11上的表面电极13a上的焊料糊料8实质相同。或者,设置在第一基板11上的表面电极13a上的焊料糊料8可以使用在比较高的温度下熔融的高温焊料,设置在第二基板12的表面电极13b上的焊料糊料19可以使用在比较低的温度下熔融的低温焊料。该情况下,能抑制之后在回流炉中进行加热时对第一基板11与导电柱10的接合部造成热损伤。
(5)接着,将设置在第二基板12的表面电极13b上的焊料糊料19与导电柱10的上端面对齐来配置(图18、图19)。
(6)在回流炉中进行加热处理,将导电柱10的上端面与第二基板12的表面电极13b电连接(图20、图21)。该情况下,也可以在比将导电柱10的下端面与第一基板11的表面电极13a电连接的第二工序的加热温度要低的温度下进行加热。例如在10~80℃低温下进行加热。具体而言,在180℃~270℃的范围内进行加热即可。由此,能抑制对第一基板11与导电柱10的接合部造成热损伤。
此外,该情况下,导电柱10的侧周面上设有绝缘膜4,因此能抑制焊料浸润上升到导电柱10。
此外,也可以与上述同样,在利用回流炉加热前或加热后,在第二基板12上安装例如半导体元件15(图22)。半导体元件15的安装例如可以通过引线键合来进行。或者也可以利用焊料凸点来安装。
通过以上各工序得到层叠基板20(图22)。
该层叠基板的制造方法中,使用侧周面具有绝缘膜4的柱状的导电柱10来作为基板11、12之间的连接导体。由于在导电柱10的侧周面设有绝缘膜4,因此能抑制焊料向导电柱10的浸润上升,从而能稳定地制造层叠基板20。
(实施方式2)
图23是表示实施方式2的导电柱的制造方法中、将侧周面覆盖有绝缘膜4的导电性线材切割成规定长度来获得侧周面具有绝缘膜4的导电性主体1的工序的示意图。图24(a)是通过图23的工序得到的侧周面具有绝缘膜4的导电性主体1的立体图,图24(b)是通过图23的工序得到的侧周面具有绝缘膜4的导电性主体1的剖视图。图25(a)是对覆盖导电性主体1的侧周面的绝缘膜4进行加热从而利用热收缩使包含导电性主体1的上端面和上侧面的上端部以及包含下端面和下侧面的下端部露出的立体图,图24(b)是图24(a)的剖视图。图26(a)是表示进行在图25(a)的上端部和下端部设置作为下底膜的Ni镀膜2a、2b和作为表面膜的Sn镀膜3a、3b的工序而得到的导电柱10b的立体图,图26(b)是图26(a)的剖视图。图27是利用图26(a)的导电柱10b将第一基板11与第二基板12相连时的接合部处的放大剖视图。
<导电柱>
实施方式2的导电柱10b与实施方式1的导电柱相比,不同点在于,绝缘膜4使导电性主体1的包含上端面和上侧面的上端部以及包含下端面和下侧面的下端部露出,且绝缘膜4覆盖导电性主体1的侧周面。此外,焊料膜3a、3b覆盖绝缘膜4、以及导电性主体1的上端部和下端部。
若采用该导电柱10b,则由于侧周面具有绝缘膜4,因此能抑制焊料浸润上升到导电柱10b。另外,能增加上端部及下端部上导电性主体1的露出量,能增加焊料膜,并能增加焊料的浸润上升量,因此能提高导电柱10b的接合强度。
此外,上端部及下端部的从上端面到上侧面的距离b以及从下端面到下侧面的距离b在导电性主体1的最大直径φ0的3~30%的范围内。
另外,优选将镀膜的厚度设定为上端面及下端面处的直径φ2比中央部附近的直径φ1大(φ2>φ1)。由此,能提高导电柱10b的安装性、以及导电柱10b与基板11、12的接合强度。
<导电柱的制造方法>
实施方式2的导电柱10b能通过以下工序来获得。
(1)沿径向将被热收缩性的绝缘膜4覆盖的导电性线材切断,来获得具有覆盖侧周面的绝缘膜4的柱状的导电性主体1。这里,热收缩性的绝缘膜4例如能使用聚氯乙烯类、聚酯类、聚烯烃类、氟树脂类等树脂膜。
(2)对具有覆盖侧周面的绝缘膜4的柱状的导电性主体1进行加热。由此,使导电性主体1的包含上端面和上侧面的上端部以及包含下端面和下侧面的下端部露出。加热温度例如是50~200℃的范围,更优选为70~80℃的范围。通过使用热收缩性的树脂作为绝缘膜4,从而能仅通过加热来使导电性主体1的上端部和下端部露出。此外,也是也能因为树脂热收缩而确保强度。
此外,上端部及下端部的从上端面到上侧面的距离b以及从下端面到下侧面的距离b在导电性主体1的最大直径φ0的3~30%的范围内。
此外,这里使用热收缩性的树脂作为绝缘膜4,并通过加热使上端部及下端部露出,但使上端部和下端部露出的方法不限于此。
(3)在导电性主体1的上端部和下端部上形成焊料镀膜3a、3b。由此获得具有绝缘膜4和焊料镀膜3a、3b的导电柱10b,其中,该绝缘膜4覆盖导电性主体1的侧周面中除上侧面和下侧面以外的侧周面,该焊料镀膜3a、3b覆盖上端部和上述下端部。
根据该导电柱的制造方法,获得在侧周面具有绝缘膜4的导电柱10b,能利用该导电柱10b来抑制焊料浸润上升到导电柱10b。另外,能增加上端部及下端部上导电性主体1的露出量,能增加焊料膜,并能增加焊料的浸润上升量,因此能提高导电柱10b的接合强度。
另外,如果是纵横比较大的导电柱,则当焊料的浸润上升量较少时,在进行回流焊时,导电柱可能不会立起。因此,优选导电性主体1在端面部分的露出量达到一定程度。另外,导电性主体1的露出量能通过滚筒抛光等来增加。
另外,优选将镀膜的厚度设定为上端面及下端面处的直径φ2比中央部附近的直径φ1大(φ2>φ1)。即,能通过控制镀膜的厚度来控制导电柱10b在上端面和下端面处的直径φ2,能提高导电柱10b的安装性、导电柱10b与基板11、12的接合强度。
(实施方式3)
利用图28~图32对实施方式3的层叠基板的制造方法进行说明。图28是示意性表示将多个导电柱10收纳在设置于收纳容器22中的多个导电柱10中的方式的示意图。图29是表示收纳在收纳容器22的收纳孔23中的导电柱10的示意剖视图。图30(a)和图30(b)是表示将导电柱10收纳到收纳容器22的收纳孔23中的工序的示意剖视图。图31是表示利用安装头26将收纳在收纳容器22的收纳孔23中的导电柱10进行拾起的工序的示意立体图。图32是表示利用安装头26在第一基板11的表面电极13a上配置导电柱10的工序的示意立体图。
实施方式3的层叠基板的制造方法与实施方式1的层叠基板的制造方法相比,在第一基板11的表面电极13a上配置导电柱10的工序具有以下两个特征。另外,由于其他结构与实施方式1的层叠基板的制造方法相同,因此省略说明。
i)沿着长边方向在收纳容器22的收纳孔23中收纳导电柱10
ii)利用安装头26的安装吸嘴27吸附导电柱10的上端面,并在第一基板11的表面电极13a上配置导电柱10。
<作为本公开的基础的发现>
在使用导电柱10作为基板间连接导体的情况下,需要在第一基板11的表面电极13a上配置导电柱10的下端面5。例如,考虑利用安装头配置导电柱10。该情况下,为了能容易地利用安装头26的吸嘴进行吸附,需要对齐配置多个导电柱10。
已知一种对基板间的连接导体之一的金属柱(column)进行对齐配置的装置(柱对齐装置)(例如参照特开2004-200280号公报)。本发明人发现在该柱对齐装置中,虽然能使柱(金属柱)在对齐板上横向对齐,但这样会存在只能利用安装头对金属柱的侧面进行吸附的问题。也就是说,由于只能吸附金属柱的侧面,因此若想要在基板上配置金属柱的端面,则必须在吸附金属柱侧面的状态下使安装头旋转90°。若如上述那样使安装头旋转90°来将金属柱配置在基板上,则由于金属柱非常小,因此会产生安装头碰到基板从而无法配置金属柱的问题。此外,难以在金属柱为圆柱状的情况下稳定地吸附曲面状的侧面。因此,认为在上述柱对齐装置中,难以稳定地在基板上配置金属柱。
另外,以往将安装元器件收纳在压纹带等中,但在将安装元器件取出后,压纹带便被废弃,还存在在使用将金属柱对齐配置的压纹带的情况下会产生废弃物的问题。
本实用新型为了解决上述问题,得到了实施方式3的层叠基板的制造方法,该制造方法包括:沿着长边方向将多个导电柱10收纳到收纳容器22的收纳孔23中的工序;以及利用安装头26的安装吸嘴27吸附导电柱10的上端面,并在第一基板11的表面电极13a上配置导电柱10的工序。
实施方式3的层叠基板的制造方法中的、在第一基板11的表面电极13a上配置导电柱10的工序中,如上所述,其特征在于,包括:
i)沿着长边方向在收纳容器22的收纳孔23中收纳导电柱10的工序
ii)利用安装头26的安装吸嘴27吸附导电柱10的上端面,并在第一基板11的表面电极13a上配置导电柱10的工序。
由于上述特征部分i),因而能沿着长边方向将导电柱10垂直地收纳在收纳容器22的收纳孔23中,能使上端面在开口部24上露出。由此,在之后的配置工序中,即使导电柱10的上端面的最大直径较小也能容易地利用安装吸嘴27进行吸附,能容易地配置导电柱10(特征部分ii))。
下面,对上述各特征部分进行更详细的说明。
(1)准备收纳导电柱10的收纳容器22(图28)。在收纳容器22上设置有多个收纳孔23。收纳孔23的与长边方向垂直的水平界面的形状可以是圆形或多边形。如图29所示,为了收纳导电柱10,收纳孔23的内径φ2比导电柱10的最大直径φ1大(φ1<φ1)。此外,收纳孔23的直径也可以朝着开口部24而变大。由此,导电柱10容易进入收纳孔23。此外,开口部24的边缘部分也可以设有弧度(角部也可以是圆弧形)。收纳孔23的高度T2可以与导电柱10的高度T1相同,也可以更大(T1≤T2)。另外,也可以在收纳孔23的底面上设置吸附孔25。通过一边从吸附孔25进行吸引一边收纳导电柱10,使得导电柱10容易进入收纳孔23。此外,收纳容器22也可以具有导电性。由于收纳容器22具有导电性,因此能抑制导电柱10的带电,即使在导电柱10带电的情况下也能释放该电荷。由此,导电柱10容易进入收纳孔23。
(2)使多个导电柱10分散在收纳容器22的设置收纳孔23的面上(图30(a)),并使收纳容器22振动28,从而沿着长边方向将导电柱10收纳到收纳容器22的收纳孔23中(图30(b))。也可以使收纳容器22在上下方向及左右方向上振动28。也可以对导电柱10是否进入收纳容器22的各收纳孔23进行检测。例如在收纳孔23的底面上设有吸附孔25的情况下,从收纳容器22的后方照射背光源,若在上方检测到透射光,则在收纳有导电柱10的情况下,透射光较暗,而在未收纳有导电柱10的情况下,透射光较亮。由此,能对收纳孔23中是否收纳有导电柱10进行检测。另外,即使在未设置吸附孔的情况下,也能通过使用透明或半透明的收纳容器22,并通过检测透射光的明暗来检测是否收纳有导电柱10。
另外,没有进入收纳孔23的导电柱10能在下一次收纳到收纳容器22的工序中再次使用。由此,与使用压纹带的情况相比能减少废弃物。
(3)利用安装头26的安装吸嘴27从收纳容器22的收纳孔23一侧吸附导电柱10的上端面(图31),并在第一基板11的表面电极13a上配置导电柱10(图32)。另外,如上所述,对于收纳孔23中未收纳导电柱10的收纳孔23,可以跳过安装头26的扫描。
由此,能在第一基板11的表面电极13a上配置导电柱10。
本次公开的内容包含将上述各实施方式中的任意实施方式进行适当组合后的方式,能起到各个实施方式所具有的效果。
工业上的实用性
根据本实用新型的层叠基板,能抑制焊料过度浸润上升到导电柱,能使用稳定的层叠基板的制造方法。
标号说明
1导电性主体(Cu线)
2a、2b下底膜(镀Ni)
3a、3b焊料镀膜(镀Sn)
4绝缘膜
8焊料糊料
10导电柱
11第1基板
12第2基板
13a、13b表面电极
14、15半导体元件
16焊球
17焊料
18引线键合
19焊料糊料
20层叠基板
22收纳容器
23收纳孔
24开口部
25吸附孔
26安装头
27安装吸嘴
28振动
Claims (4)
1.一种导电柱,用于将第一基板与第二基板电连接,其特征在于,包括:
柱状的导电性主体;
覆盖所述导电性主体的侧周面的绝缘膜;以及
将所述导电性主体的上端面和下端面覆盖的焊料膜,
该导电柱为柱状,且长边方向的高度与短边方向的最大直径的纵横比即高度/最大直径在1.5~5.0的范围内。
2.一种导电柱,用于将第一基板与第二基板电连接,其特征在于,包括:
柱状的导电性主体;
使所述导电性主体的包含上端面及上侧面的上端部与包含下端面及下侧面的下端部露出、并覆盖所述导电性主体的侧周面的绝缘膜;以及
将所述导电性主体的所述上端部和所述下端部覆盖的焊料膜,
该导电柱为柱状,且长边方向的高度与短边方向的最大直径的纵横比即高度/最大直径在1.5~5.0的范围内。
3.如权利要求2所述的导电柱,其特征在于,所述上端部及所述下端部的从所述上端面到所述上侧面的距离以及从所述下端面到所述下侧面的距离在所述导电性主体的最大直径的3~30%的范围内。
4.如权利要求1至3的任一项所述的导电柱,其特征在于,所述焊料膜为焊料镀膜。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014173112A JP2016048728A (ja) | 2014-08-27 | 2014-08-27 | 導電性ポスト、及び、導電性ポストを用いた積層基板の製造方法 |
JP2014-173112 | 2014-08-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205122571U true CN205122571U (zh) | 2016-03-30 |
Family
ID=55578152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520608976.7U Active CN205122571U (zh) | 2014-08-27 | 2015-08-13 | 导电柱 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2016048728A (zh) |
CN (1) | CN205122571U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110199579A (zh) * | 2017-09-14 | 2019-09-03 | 新电元工业株式会社 | 电子模块以及电子模块的制造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7041075B2 (ja) | 2016-12-19 | 2022-03-23 | タツタ電線株式会社 | パッケージ基板及びパッケージ基板の製造方法 |
JP6828576B2 (ja) * | 2017-04-26 | 2021-02-10 | 富士通株式会社 | 高周波モジュール、無線装置、及び高周波モジュールの製造方法 |
KR102565703B1 (ko) * | 2018-07-18 | 2023-08-10 | 삼성전기주식회사 | 패키지 기판 및 이를 포함하는 칩 패키지 |
US20200404806A1 (en) | 2019-06-19 | 2020-12-24 | International Business Machines Corporation | Cryogenic packaging for thermalization of low temperature devices |
JP7448771B2 (ja) | 2019-10-10 | 2024-03-13 | 澁谷工業株式会社 | 導電性部材の搭載装置 |
JP6927541B1 (ja) * | 2020-10-06 | 2021-09-01 | 公立大学法人 富山県立大学 | ピン配列装置、ピン配列用アレイ体及びピン配列方法 |
WO2023054193A1 (ja) * | 2021-09-29 | 2023-04-06 | 京セラ株式会社 | 配線基板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6097656A (ja) * | 1983-10-31 | 1985-05-31 | Matsushita Electric Works Ltd | 混成集積回路の実装方法 |
JPH0536275Y2 (zh) * | 1988-12-08 | 1993-09-14 | ||
JPH0652722A (ja) * | 1992-07-29 | 1994-02-25 | Tokyo Electric Co Ltd | 電子機器用被覆付き電線 |
US5324892A (en) * | 1992-08-07 | 1994-06-28 | International Business Machines Corporation | Method of fabricating an electronic interconnection |
JPH09307053A (ja) * | 1996-05-15 | 1997-11-28 | Furukawa Electric Co Ltd:The | 半導体部品用リードピンおよびその製造方法 |
JP3813767B2 (ja) * | 1999-07-21 | 2006-08-23 | 日本特殊陶業株式会社 | 樹脂製配線基板及びその製造方法 |
JP3829325B2 (ja) * | 2002-02-07 | 2006-10-04 | 日本電気株式会社 | 半導体素子およびその製造方法並びに半導体装置の製造方法 |
JP2006245289A (ja) * | 2005-03-03 | 2006-09-14 | Casio Micronics Co Ltd | 半導体装置及び実装構造体 |
JP6191121B2 (ja) * | 2012-10-29 | 2017-09-06 | 富士通株式会社 | 電子部品、電子部品の製造方法及び電子装置の製造方法 |
-
2014
- 2014-08-27 JP JP2014173112A patent/JP2016048728A/ja active Pending
-
2015
- 2015-08-13 CN CN201520608976.7U patent/CN205122571U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110199579A (zh) * | 2017-09-14 | 2019-09-03 | 新电元工业株式会社 | 电子模块以及电子模块的制造方法 |
CN110199579B (zh) * | 2017-09-14 | 2022-07-01 | 新电元工业株式会社 | 电子模块以及电子模块的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2016048728A (ja) | 2016-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN205122571U (zh) | 导电柱 | |
EP2954760B1 (en) | Fusion bonded liquid crystal polymer circuit structure | |
CN1906984B (zh) | 印刷电路板、印刷电路组件和电子设备 | |
US10506722B2 (en) | Fusion bonded liquid crystal polymer electrical circuit structure | |
US20160014908A1 (en) | Fusion bonded liquid crystal polymer circuit structure | |
US7053491B2 (en) | Electronic assembly having composite electronic contacts for attaching a package substrate to a printed circuit board | |
JP2005095977A (ja) | 回路装置 | |
US10813209B2 (en) | Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate | |
JP2016032033A (ja) | 積層基板の製造方法 | |
US10548229B2 (en) | Method for producing a foil arrangement and corresponding foil arrangement | |
US9905327B2 (en) | Metal conducting structure and wiring structure | |
JP2010062498A (ja) | 下面電極型固体電解コンデンサおよびその製造方法 | |
JP4847499B2 (ja) | 無線icタグの製造方法 | |
CN107079588B (zh) | 印刷基板、印刷基板的制造方法以及导电性部件的接合方法 | |
US20120122278A1 (en) | Method Of Manufacturing Semiconductor Package Board | |
JP2013247339A (ja) | 電子部品モジュールの製造方法 | |
JP3198331U (ja) | 表面実装用ジャンパーチップ及び積層基板 | |
CN205122570U (zh) | 表面安装用跳线芯片及层叠基板 | |
KR20130112084A (ko) | 패키지기판 제조방법 | |
JP2017120839A (ja) | 導電接合シートおよび導電接合シートの製造方法。 | |
JP2011049339A (ja) | 下面電極型固体電解コンデンサおよびその製造方法 | |
JP2012049154A (ja) | フレキシブル多層回路基板の製造方法 | |
JP2010087232A (ja) | 電子部品および電子部品用基板ならびにそれらの製造方法 | |
JP2004055958A (ja) | ピン付き配線基板およびこれを用いた電子装置 | |
US10531575B2 (en) | Systems and methods for replaceable bail grid array (BGA) packages on board substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |