CN205122570U - 表面安装用跳线芯片及层叠基板 - Google Patents

Abstract

本实用新型提供能一种表面安装用跳线芯片及层叠基板，作为将两个基板电连接的连接导体。跳线芯片表面安装于基板，具有：柱状的导电性的坯体；及在导电性的坯体的整个周边形成的导电膜，该跳线芯片为柱状，长边方向的高度与短边方向的最大直径的纵横比(高度/最大直径)在1.5～5.0的范围内。

Description

表面安装用跳线芯片及层叠基板

技术领域

本实用新型涉及表面安装用跳线芯片，特别涉及用于基板间的连接的跳线芯片。此外，涉及利用了该跳线芯片的层叠基板。

背景技术

一般而言，作为用于以低电阻将某一电极和其它电极电连接的表面安装元器件，已知有跳线芯片。跳线芯片为电阻极小的电阻元器件，也被称为跳线电阻元器件或零Ω电阻元器件等。

作为跳线芯片，例如专利文献1或专利文献2所公开的那样，一般在氧化铝等绝缘基板上设置导体、电阻，在长边方向的端面形成有端子电极。

近年来，在智能手机等移动终端设备中，要求所搭载的半导体元器件的进一步的小型化，有时利用以层叠基板(StackedSubstrate)技术、层叠封装(PackageonPackage)技术为代表的“基板层叠技术(三维基板技术)”。

在这种基板层叠技术中，为了将上下两个半导体安装基板电连接，利用焊球、金属接线柱等连接导体(例如参照专利文献3)。若能利用上述跳线芯片作为该连接导体，则能以低电阻连接两个基板。

现有技术文献

专利文献

专利文献1：日本专利特开2007-188971号公报

专利文献2：日本专利特开2011-142117号公报

专利文献3：日本专利特开2004-200280号公报

实用新型内容

实用新型所要解决的技术问题

然而，为了获得上述跳线芯片，需要在绝缘基板上进行导体和电阻的煅烧、以及镀膜的形成、集合基板沿x-y方向的分割等复杂工艺，对于多个跳线芯片，难以利用简单结构抑制高度偏差。

本实用新型的目的在于，提供能以简单结构抑制高度偏差的跳线芯片，作为将安装有元件等的两个基板电连接的连接导体。

解决技术问题的技术方案

本实用新型的跳线芯片表面安装于基板，其具有：

柱状的导电性的坯体；及

在所述导电性的坯体的整个周边形成的导电膜，

该跳线芯片为柱状，长边方向的高度与短边方向的最大直径的纵横比(高度/最大直径)在1.5～5.0的范围内。

实用新型效果

本实用新型的跳线芯片能以简单结构抑制高度偏差，因此，能用作为将两个基板电连接的连接导体。

附图说明

图1是示意性地表示实施方式1的跳线芯片的立体图。

图2是表示图1的跳线芯片沿长边方向的截面结构的剖视图。

图3是图1的跳线芯片的制造方法中将金属线材切断为规定的长度以得到导电性的坯体的工序的示意图。

图4是表示实施方式1的层叠基板的结构的简要剖视图。

图5是表示实施方式1的层叠基板的制造方法中在第1基板的表面电极上配置跳线芯片的工序的立体图。

图6A是表示在第1基板的表面电极设置焊料糊料的工序的简要剖视图。

图6B是表示在焊料糊料上装载跳线芯片的工序的简要剖视图。

图6C是表示在回流炉中以200～260℃的范围进行加热处理的工序的简要剖视图。

图7是表示在实施方式1的层叠基板的制造方法中在第1基板上安装半导体元件的工序的简要剖视图。

图8是表示在实施方式1的层叠基板的制造方法中在第1基板上经由跳线芯片与第2基板电连接的工序的简要剖视图。

图9是简要表示在实施方式2的层叠基板的制造方法中将多个跳线芯片收纳在收纳容器所设置的多个收纳孔的情况的概念图。

图10是表示收纳容器的收纳孔中收纳的跳线芯片的简要剖视图。

图11A是表示在收纳容器的收纳孔中收纳跳线芯片的工序的简要剖视图。

图11B是表示在收纳容器的收纳孔中收纳跳线芯片的工序的简要剖视图。

图12是表示利用安装头拾取在收纳容器的收纳孔中收纳的跳线芯片的工序的简要立体图。

图13是表示在第1基板的表面电极上利用安装头配置跳线芯片的工序的简要立体图。

具体实施方式

第1方式的跳线芯片表面安装于基板，其具有：

柱状的导电性的坯体；及

在所述导电性的坯体的整个周边形成的导电膜，

该跳线芯片为柱状，长边方向的高度与短边方向的最大直径的纵横比(高度/最大直径)在1.5～5.0的范围内。

第2方式的跳线芯片也可为，在上述第1方式中，所述长边方向的高度为0.1mm～5.0mm的范围。

第3方式的跳线芯片也可为，在上述第1或第2方式中，所述导电性的坯体为圆柱状或多棱柱状。

第4方式的跳线芯片也可为，在上述第1至第3的任一方式中，所述导电膜具有：

以Ni为主要成分的基底侧镀膜；及

以Au或Sn为主要成分的表面侧镀膜。

第5方式的跳线芯片也可为，在上述第4方式中，所述基底侧镀膜具有1～10μm的膜厚。

第6方式的跳线芯片也可为，在上述第1至第5的任一方式中，所述导电性的坯体以Cu为主要成分。

第7方式的层叠基板具有：第1基板，该第1基板中，将跳线芯片的长边方向的一个端面与表面电极相连接，该跳线芯片具有柱状的导电性的坯体及在所述导电性的坯体的整个周边形成的导电膜，该跳线芯片为柱状，所述长边方向的高度与短边方向的最大直径的纵横比(高度/最大直径)在1.5～5.0的范围内；及

第2基板，该第2基板中，所述跳线芯片的所述长边方向的另一端面与表面电极相连接，该第2基板经由所述跳线芯片与所述第1基板电连接。

以下，参照附图对本实用新型实施方式的跳线芯片、跳线芯片的制造方法及层叠基板进行说明。另外，图中，对于实质上相同的构件标注相同的标号。

(实施方式1)

<跳线芯片>

图1是示意性地表示实施方式1的跳线芯片10的立体图，图2是表示图1的跳线芯片10沿长边方向的截面结构的剖视图。

该跳线芯片10表面安装于基板，具有柱状的导电性的坯体1及在所述导电性的坯体1的整个周边形成的导电膜2。导电膜2包含在跳线芯片安装时的回流等热处理之际熔融的导电膜。该跳线芯片10为柱状，长边方向的高度与短边方向的最大直径的纵横比(高度/最大直径)在1.5～5.0的范围内。根据该跳线芯片，能以简单结构抑制高度偏差。该电阻例如在0.1mΩ～50mΩ的范围内。该跳线芯片10可作为将两个基板11、12间电连接的连接导体来使用。此外，该跳线芯片10为柱状体，具有上述范围的纵横比，因此，与将两个基板11、12间电连接的一个连接导体即焊球(纵横比(高度/最大直径)＝1)相比，跳线芯片10在基板上所占的面积相对较小，能进一步扩大各种元器件的安装区域。此外，跳线芯片10具有与焊球相比电阻更低的导电性的坯体及电阻更低的基底侧镀膜2a，因此，可相对减少电阻，能进一步抑制两个基板11、12间的能量损耗。

另外，该跳线芯片也称为例如跳线电阻元器件或零Ω电阻元器件。

以下，对该跳线芯片10的结构进行说明。

<形状及纵横比>

该跳线芯片10呈柱状。柱状意味着与长边方向垂直的水平截面的形状沿长边方向呈同样的形状。例如，可为圆柱状、多棱柱状等。在长边方向具有两端面3、4。另外，在圆柱状、多棱柱状等任意情况下，其角可带有圆形(角部具有弧度)。此外，在将该跳线芯片10作为基板11、12间的连接导体来使用，在连接导体中有高频电流流过的情况下，作为水平截面的形状，更优选为不具有因集肤效应而产生集中的角部的圆柱状。

该跳线芯片10中，长边方向的高度与短边方向的最大直径的纵横比(高度/最大直径)在1.5～5.0的范围内。在纵横比小于1.5的情况下，与焊球(纵横比(高度/最大直径)＝1)的差异变小，因此，充分扩展安装区域的效果变小。此外，若纵横比超过5.0，则电阻相对变大。

另外，该跳线芯片10的长边方向的高度也可在0.1mm～3.0mm的范围内。长边方向的高度根据两个基板间的距离来选择即可，例如也可在0.1mm～2.0mm的范围、甚至在0.1mm～1.0mm的范围内。最大直径也可在0.05～0.6mm的范围内。此外，例如也可在0.05～0.4mm的范围、甚至在0.05mm～0.2mm的范围内。

<导电性的坯体>

导电性的坯体1为具有导电性的坯体即可。例如，也可为包含Cu为主要成分的合金。具体而言，Cu-0.15Mg-0.22Zn(Cu63重量％、Mg15重量％、Zn22重量％)等的Cu合金在导电率及加工性等方面较佳。另外，导电性的坯体1并不限于上述Cu合金，只要是具有导电性的坯体就可以使用。

<导电膜>

导电膜2形成于导电性的坯体1的整个周边。此处，“整个周边”意味着不仅包含上端面3及下端面4、还包含侧周面5的整个表面。导电膜2也可由一层或两层以上构成。该导电膜2均匀设置在坯体1的整个表面，因此，与焊料的浸润性较好，对基板11、12的安装性较佳。通过控制形成于整个周边的导电膜2的膜厚，从而可进行电阻值的调整。在此情况下，不设置绝缘膜，沿整个周边形成导电膜2。因此，对于最外层的导电膜2的膜厚，例如，可根据与焊料的浸润而在整个周边控制膜厚，通过这样使膜厚变化，可控制电阻值。此外，作为导电膜2，可利用镀膜。通过设置镀膜，可填埋在导电性的坯体1的表面存在的微少凹凸而获得光滑的表面性。另外，导电膜2并不限于镀膜。此外，作为该镀膜，也可具有基底侧镀膜2a和表面侧镀膜2b。表面侧镀膜2a可设为焊料浸润性优良的材料所形成的镀膜，基底侧镀膜2b可设为用于调整电阻值的材料所形成的镀膜。例如，也可设为以Ni为主要成分的基底侧镀膜2a和以Au或Sn为主要成分的表面侧镀膜2b。在利用Ni镀膜作为基底侧镀膜2a的情况下，Ni镀层在焊料糊料加热时(200℃～260℃)也不会熔融，因此，会作为基底侧镀膜2a而稳定地存在。另一方面，在利用Sn镀膜作为表面侧镀膜2b的情况下，在焊料糊料加热时(200℃～260℃)，Sn镀层中的Sn成分也会熔融而与焊料一体化。因此，表面侧镀膜2b变薄。其结果是，特别在高频电流的情况下，由于集肤效应，跳线芯片10整体的电阻值依赖于基底侧镀膜2a的膜厚。

此外，基底侧镀膜2a的膜厚可以在1～10μm的范围内，表面侧镀膜2b的膜厚可以在2～20μm的范围内。若基底侧镀膜2a的厚度小于1μm，则电阻值有增加的趋势。若基底侧镀膜2a的厚度超过10μm，则焊料的浸润量的控制变难。

<跳线芯片的制造方法>

该跳线芯片10例如通过以下的工序来制造。

(a)将Cu类金属线材21每隔规定长度切断，获得圆柱状的导电性的坯体1(图3)。在切断Cu类金属线材21时，可利用刀刃来切断，或者也可利用激光等来切断。例如，切断的长边方向的长度可以在0.1mm～5.0mm的范围内。此外，也可在0.1mm～2.0mm的范围、甚至在0.1mm～1mm的范围内。另外，Cu类金属线材21的最大直径例如也可为0.2mm。

(b)对所获得的圆柱状的导电性的坯体1的整个周边进行Ni镀层2a以作为基底侧镀膜。之后，对整个周边进行Sn镀层2b以作为表面侧镀膜。此处，“整个周边”意味着不仅包含上端面3及下端面4、还包含侧周面5的整个表面。镀覆处理例如可通过电解滚镀来进行。通过进行电解滚镀，可获得在导电性的坯体的转角部(角部)形成弧度(形成角并使其变圆)，并获得形成毛边这一效果。即，严格而言，也可在导电性的坯体1、Ni镀膜2a、Sn镀膜2b各自的转角部(角部)形成弧度，角带有圆形。因此，不易因电流的集中而产生镀覆厚度偏差。另外，作为镀覆处理的方法，举出电解滚镀，但并不限于此。例如，也可利用无电解镀覆法来进行。

通过以上的各工序，可获得跳线芯片10。

<层叠基板>

图4是表示该层叠基板20的结构的简要剖视图。该层叠基板20具有：第1基板11，该第1基板11中，将跳线芯片10的长边方向的一个端面(下端面)4与表面电极13a相连接，该跳线芯片10具有柱状的导电性的坯体1及在导电性的坯体1的整个周边形成的导电膜2，该跳线芯片10为柱状，长边方向的高度与短边方向的最大直径的纵横比(高度/最大直径)在1.5～5.0的范围内；及第2基板12，该第2基板12中，跳线芯片10的长边方向的另一端面(上端面)3与表面电极13b相连接，该第2基板12经由跳线芯片10与第1基板11电连接。

该层叠基板20中，作为连接基板11、12间的连接导体，使用呈柱状、且纵横比(高度/最大直径)在1.5～5.0的范围内的跳线芯片10。由此，与使用焊球(纵横比(高度/最大直径)＝1)作为连接基板11、12间的连接导体的情况相比，跳线芯片10在基板11、12上所占的面积相对较小，可进一步扩大各种元器件的安装区域。此外，可使跳线芯片10的电阻与焊球相比相对较小，因此，能进一步抑制两个基板11、12间的能量损耗。

另外，此处“层叠基板”意味着将多个半导体安装基板经由焊球、金属接线柱等连接导体电连接而层叠得到的结构体。即，该“层叠基板”与所谓的陶瓷多层基板等利用内部布线来进行电连接的多层布线结构不同，利用连接导体将各基板间电连接。但是，基板中的一个也可为上述陶瓷多层基板。

以下，对构成该层叠基板20的构件进行说明。

<基板>

作为第1基板11及第2基板12，例如也可为半导体安装基板。或者，也可为印刷布线基板、布线基板、基板。另外，作为各基板，可以为包含安装用布线等的基板，也可为完全不包含布线的基板。

此外，此处，举出第1基板11和第2基板12这两个的情况，但也可层叠3个以上的基板。

<跳线芯片>

作为跳线芯片，可利用上述跳线芯片10，因此，省略详细记载。

＜层叠基板的制造方法＞

实施方式1的层叠基板的制造方法包含以下各工序。

包含：将跳线芯片以长边方向的一个端面与第1基板的表面电极相连接的方式进行安装的工序，该跳线芯片具有柱状的导电性的坯体及在导电性的坯体的整个周边形成的导电膜，该跳线芯片为柱状，长边方向的高度与短边方向的最大直径的纵横比(高度/最大直径)在1.5～5.0的范围内；及

以跳线芯片的长边方向的另一端面与第2基板的表面电极相连接的方式进行安装，经由跳线芯片将第1基板与第2基板电连接的工序。

以下，主要利用图5～图8，说明实施方式1的层叠基板20的制造方法。图5是表示实施方式1的层叠基板20的制造方法中在第1基板11的表面电极13a上配置跳线芯片10的工序的立体图。图6A是表示在第1基板11的表面电极13a设置焊料糊料19的工序的简要剖视图。图6B是表示在焊料糊料19上配置跳线芯片10的工序的简要剖视图。图6C是表示在回流炉中以200～260℃的范围进行加热处理的工序的简要剖视图。图7是表示在实施方式1的层叠基板20的制造方法中在第1基板11上安装半导体元件14的工序的简要剖视图。图8是表示在实施方式1的层叠基板20的制造方法中在第1基板11上经由跳线芯片10与第2基板12电连接的工序的简要剖视图。

(1)在第1基板11的表面电极13a上配置跳线芯片10的下端面4(图5)。此时，在第1基板11的表面电极13a上预先设置焊料糊料19(图6A)。另外，也可以与之相反，在跳线芯片10的下端面4设置焊料糊料。或者，可以在跳线芯片10的下端面4和表面电极13a上均设置焊料糊料。跳线芯片10配置成其长边方向与表面电极13a的面垂直(图6B)。另外，焊料糊料19具有某种程度的粘性，因此，可保持跳线芯片10。

作为该焊料糊料19，例如包含焊料、助焊剂、溶剂等。作为焊料，也可利用焊料粉末，具体而言利用Sn-Ag-Cu类的高温焊料粉末。或者，也可为其它组成的焊料粉末。此外，对于助焊剂及溶剂，适当进行选择即可。

(2)接下来，在回流炉中进行加热，使焊料糊料19中的焊料熔融，之后，进行冷却，将跳线芯片10与第1基板11的表面电极13a电连接(图6C)。例如，可在200～260℃的温度范围内进行加热。由于加热，焊料糊料19中的焊料粉末熔融，并且跳线芯片10的表面侧镀膜2b的Sn镀层中的Sn成分也熔融。其结果是，如图6C所示，表面侧镀膜2b的Sn镀膜变薄。由此，焊料17固化，因此，跳线芯片10与表面电极13a在物理层面也可彼此固定。

另外，在回流炉中加热之前，在第1基板11上也可安装例如半导体元件14(图7)。半导体元件14的安装例如可通过焊料凸点来安装。或者，也可通过接合线来安装。

(3)进一步，将第1基板11的表面电极13a经由跳线芯片10与第2基板12的表面电极13b电连接(图8)。在此情况下，首先，在第2基板12的表面电极13b上设置焊料糊料。接着，配置第2基板12，使得跳线芯片10的上端面3与表面电极13b相对。接下来，在回流炉中进行加热，使焊料糊料中的焊料熔融，之后，进行冷却，将跳线芯片10与第2基板12的表面电极13b电连接。

另外，与上述情况同样，在回流炉中加热之前，在第2基板12上也可安装例如半导体元件15(图8)。半导体元件15的安装例如可通过接合线18来安装。或者，也可通过焊料凸点来安装。

通过以上的工序，可获得层叠基板。

在该层叠基板的制造方法中，作为基板间的连接导体，利用柱状的跳线芯片，该跳线芯片具有导电性的坯体及在导电性的坯体的整个周边形成的导电膜，纵横比(高度/最大直径)在1.5～5.0的范围内。此外，作为导电膜2，在表面具有作为焊料镀层的Sn镀膜2b的情况下，通过利用焊料糊料，能在跳线芯片10的端面3、4与表面电极13a、13b之间获得良好的焊料浸润性。

(实施方式2)

在实施方式2的层叠基板的制造方法中，利用图9至图13进行说明。图9是简要表示将多个跳线芯片10收纳在收纳容器22所设置的多个收纳孔23的情况的概念图。图10是表示收纳容器22的收纳孔23中收纳的跳线芯片10的简要剖视图。图11A及图11B是表示在收纳容器22的收纳孔23中收纳跳线芯片10的工序的简要剖视图。图12是表示利用安装头26拾取在收纳容器22的收纳孔23中收纳的跳线芯片10的工序的简要立体图。图13是表示在第1基板11的表面电极13a上利用安装头26配置跳线芯片10的工序的简要立体图。

实施方式2的层叠基板的制造方法中，与实施方式1的层叠基板的制造方法相比，在第1基板11的表面电极13a上配置跳线芯片10的工序具有以下2点特征。另外，由于其他点与实施方式1的层叠基板的制造方法相同，因此省略说明。

i)将跳线芯片10沿长边方向收纳于收纳容器22的收纳孔23这一点

ii)利用安装头26的安装嘴27吸附跳线芯片10的上端面3，在第1基板11的表面电极13a上配置跳线芯片10这一点

<作为本公开的基础的发现>

在将跳线芯片10作为基板间的连接导体来使用的情况下，需要在第1基板11的表面电极13a上配置跳线芯片10的下端面4。例如，可考虑利用安装头来配置跳线芯片10。在此情况下，为了容易利用安装头26的吸嘴进行吸附，需要预先排列配置多个跳线芯片10。

已知有将基板间的一个连接导体即金属接线柱(柱)排列配置的装置(柱排列装置)(例如，参照专利文献3)。本发明人在该柱排列装置中发现如下问题：即，虽然在排列板上可将柱(金属接线柱)横向排列，但这样的话只能利用安装头吸附金属接线柱的侧面。即，由于只能吸附金属接线柱的侧面，因此，若要将金属接线柱的端面配置于基板，则不得不在吸附金属接线柱的侧面的状态下将安装头旋转90°。若要这样将安装头旋转90°来将金属接线柱配置于基板，则由于金属接线柱非常小，因此，会产生安装头碰到基板而无法配置金属接线柱的问题。此外，在金属接线柱为圆柱状的情况下，难以稳定地吸附曲面状的侧面。因此，在上述柱排列装置中，认为难以将金属接线柱稳定地配置在基板上。

另外，以往，将安装元器件收纳在压纹带等中，但在取出安装元器件后，压纹带会被废弃，在利用使金属接线柱排列配置的压纹带的情况下，还存在产生废弃物的问题。

本发明人为了解决上述问题，得到实施方式2的层叠基板的制造方法的构成，其包含：将多个跳线芯片10沿长边方向收纳于收纳容器22的收纳孔23的工序；以及利用安装头26的安装嘴27吸附跳线芯片10的上端面3，在第1基板11的表面电极13a上配置跳线芯片10的工序。

实施方式2的层叠基板的制造方法中的在第1基板11的表面电极13a上配置跳线芯片10的工序中，如上所述，其特征在于，包含：

i)将跳线芯片10沿长边方向收纳于收纳容器22的收纳孔23的工序；及

ii)利用安装头26的安装嘴27吸附跳线芯片10的上端面3，在第1基板11的表面电极13a上配置跳线芯片10的工序。

利用上述特征部分i)，能将跳线芯片10沿长边方向纵向收纳于收纳容器22的收纳孔23，在开口部24可使上端面3露出。由此，在之后的配置工序中，即使跳线芯片10的上端面3的最大直径较小，利用安装嘴27也可容易地进行吸附，从而可容易地进行跳线芯片10的配置(特征部分ii)。

以下，对上述各特征部分进一步进行详细说明。

(1)准备收纳跳线芯片10的收纳容器22(图9)。收纳容器22设置有多个收纳孔23。与收纳孔23的长边方向垂直的水平截面的形状也可为圆形状或多边形状。如图10所示，收纳孔23为了收纳跳线芯片10，其内径φ2大于跳线芯片10的最大直径φ1(φ1＜φ2)。此外，收纳孔23的直径也可以朝着开口部24变大。由此，跳线芯片10容易进入收纳孔23。开口部24的边缘部分也可设置弧度(角可以变圆)。收纳孔23的高度T2可以与跳线芯片10的高度T1相同，或比其要大(T1≦T2)。此外，也可以在收纳孔23的底面设置吸附孔25。通过从吸附孔25进行吸附并收纳跳线芯片10，从而使跳线芯片10容易进入收纳孔23。收纳容器22也可具有导电性。收纳容器22具有导电性，从而可抑制跳线芯片10的带电，即使在跳线芯片10带电的情况下也可将其电荷释放。由此，跳线芯片10容易进入收纳孔23。

(2)在收纳容器22的设置有收纳孔23的面上使多个跳线芯片10分散(图11A)，使收纳容器22进行振动28，沿长边方向将跳线芯片10收纳于收纳容器22的收纳孔23(图11B)。收纳容器22可在上下方向及左右方向上进行振动28。也可预先检测出跳线芯片10是否进入收纳容器22的各收纳孔23。例如，在收纳孔23的底面设置吸附口25的情况下，若从收纳容器22的后方照射背光源，在上方检测出透射光，则在收纳有跳线芯片10的情况下透射光变暗，在没有收纳跳线芯片10的情况下透射光变亮。由此，可检测出在收纳孔23内是否收纳有跳线芯片10。另外，即使在不设置吸附孔的情况下，通过使用透明或半透明的收纳容器22，从而能通过检测出透射光的明暗，来检测出有无收纳跳线芯片10。

另外，未进入收纳孔23的跳线芯片10可在下一次的收纳进收纳容器22的收纳工序中再利用。由此，与利用压纹带的情况相比，能减少废弃物。

(3)从收纳容器22的收纳孔23利用安装头26的安装嘴27吸附跳线芯片10的上端面3(图12)，在第1基板11的表面电极13a上配置跳线芯片10(图13)。另外，如上所述，对于在收纳孔23内未收纳有跳线芯片10的收纳孔23，也可跳过安装头26的扫描。

如上所述，能在第1基板11的表面电极13a上配置跳线芯片10。

另外，在本公开中，包含将上述各种实施方式中的任意实施方式进行适当组合的情况，可起到各实施方式所具有的效果。

工业上的实用性

本实用新型的跳线芯片能以简单结构抑制高度偏差，因此，能用作为将安装有半导体元件等的两个基板电连接的连接导体。

标号说明

1导电性的坯体

2镀膜

2a基底侧镀膜(Ni镀层)

2b表面侧镀膜(Sn镀层)

3上端面

4下端面

5侧周面

10跳线芯片

11第1基板

12第2基板

13a、13b表面电极

14、15半导体元件

16焊球

17焊料

18接合线

19焊料糊料

20层叠基板

21Cu线

22收纳容器

23收纳孔

24开口部

25吸附孔

26安装头

27安装嘴

28振动

Claims (7)

1.一种跳线芯片，表面安装于基板，其特征在于，具有：

柱状的导电性的坯体；及

在所述导电性的坯体的整个周边形成的导电膜，

该跳线芯片为柱状，长边方向的高度与短边方向的最大直径的纵横比在1.5～5.0的范围内，其中，纵横比为高度/最大直径。

2.如权利要求1所述的跳线芯片，其特征在于，

所述长边方向的高度在0.1mm～1.0mm的范围内。

3.如权利要求1或2所述的跳线芯片，其特征在于，

所述导电性的坯体为圆柱状或多棱柱状。

4.如权利要求1或2所述的跳线芯片，其特征在于，

所述导电膜具有：

以Ni为主要成分的基底侧镀膜；及

以Au或Sn为主要成分的表面侧镀膜。

5.如权利要求4所述的跳线芯片，其特征在于，

所述基底侧镀膜具有1～10μm的膜厚。

6.如权利要求1或2所述的跳线芯片，其特征在于，

所述导电性的坯体以Cu为主要成分。

7.一种层叠基板，其特征在于，具有：

第1基板，该第1基板中，将跳线芯片的长边方向的一个端面与表面电极相连接，该跳线芯片具有柱状的导电性的坯体及在所述导电性的坯体的整个周边形成的导电膜，该跳线芯片为柱状，所述长边方向的高度与短边方向的最大直径的纵横比在1.5～5.0的范围内，其中，纵横比为高度/最大直径；及

第2基板，该第2基板中，所述跳线芯片的所述长边方向的另一端面与表面电极相连接，该第2基板经由所述跳线芯片与所述第1基板电连接。