CN201994344U - 压电层叠体 - Google Patents
压电层叠体 Download PDFInfo
- Publication number
- CN201994344U CN201994344U CN200990100501.XU CN200990100501U CN201994344U CN 201994344 U CN201994344 U CN 201994344U CN 200990100501 U CN200990100501 U CN 200990100501U CN 201994344 U CN201994344 U CN 201994344U
- Authority
- CN
- China
- Prior art keywords
- electrode
- interarea
- base substrate
- stacked base
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Abstract
本实用新型提供一种可靠性高的压电层叠体,其在主面电极的规定区域施加有应力,但即使对该主面电极施加了应力,也能防止产生裂纹。压电层叠体(10)包括:具有压电陶瓷层(1)和隔着压电陶瓷层(1)彼此相向的第一、第二有效内部电极(2a、2b)的层叠坯体(3);形成于层叠坯体的第一、第二侧面(3a、3b)且与第一、第二有效内部电极连接的第一、第二侧面电极(4a、4b);以及形成于层叠坯体的正反两个主面的至少一个主面且与第一、第二侧面电极电连接的第一、第二主面电极(5a1、5b1),层叠坯体的与第一主面电极被施加应力的区域(Ra)对应的区域(3Ra)中形成有一层以上的第一虚拟电极(6a),与第二主面电极被施加应力的区域(Rb)对应的区域(3Rb)中形成有一层以上的第二虚拟电极(6b)。
Description
技术领域
本实用新型涉及一种压电层叠体,该压电层叠体包括层叠的多个压电陶瓷层、以及设置成隔着压电陶瓷层彼此相向的多个内部电极,具体涉及用于压电蜂鸣器、压电扬声器、压电传感器、压电致动器等压电元件的压电层叠体。
背景技术
用于压电元件的压电层叠体有例如图16所示的压电层叠体60,该压电层叠体60在具有层叠的多个压电陶瓷层61、以及设置成隔着压电陶瓷层61彼此相向的多个内部电极62的层叠坯体63的侧面,设置有与内部电极62的引出部导通的侧面电极64,并且在层叠坯体63的正反两个主面中的至少一个主面上设置有主面电极65,用来与上述侧面电极64导通。
而利用压电层叠体的位移的压电元件为了增大因施加电场的增加而发生的位移,压电陶瓷层的厚度变得越来越薄。这将导致压电陶瓷层的强度下降,从而在极化时、确认特性时、在加工设备上运送层叠体时、安装引线端子之类的进行施加驱动电压用的连接加工时等,例如因与端子68接触而对主面电极65施加了应力时,会以该接触点为起点而产生裂纹。
而且,当产生裂纹的部位是施加极性不同的驱动电压的部分时,会以该裂纹为路径而发生电极分量的迁移,从而导致短路不良,甚至使元件的功能停止。
因此,提出了配置有外部电极和内部电极的压电层叠体,以使接触点下方的内部电极间在元件驱动时为相同的电位(参考专利文献1)。
这种压电层叠体如图17所示,由2层压电陶瓷层71、72层叠而成,在压电层叠体70的端面设置有端面电极73、74,在正反两个主面上形成有主面电极75、76。而且,在压电陶瓷层71、72之间设置有内部电极77,内部电极77与端面电极74导通。主面电极75、76通过端面电极73相连接。另外,还设置有与主面电极75、76导通的外部连接用端子78,且设置有与端面电极74导通的外部连接用端子79。
这种现有的压电层叠体即使是在以外部连接端子为起点沿层叠方向产生裂纹的情况下,裂纹也通常是沿层叠方向生长,对产生了裂纹的部分仅仅施加极性相同的驱动电压,因此不会导致短路不良。
然而,外部连接端子78的接触点下侧未配置内部电极的部分,与设置有内部电极77的的实际驱动区域相比,强度有可能下降,从而存在可靠性低的问题。
此外,对于具有图16所示结构的压电层叠体60,因与端子68接触而对主面电极65施加应力的部分下侧的部分,与实际驱动区域(内部电极隔着压电陶瓷层相向的部分)相比,内部电极62的层数也较少,因此,强度也较低,这一点也会导致容易产生裂纹,而不仅仅是因为压电陶瓷层61很薄的缘故。
专利文献1:日本专利特开2001-95094号公报
实用新型内容
本实用新型是为了解决上述问题而提出的,其目的在于,提供一种可靠性高的压电层叠体,该压电层叠体在主面电极的规定区域施加有应力,但即使是对该主面电极施加了应力,也能防止产生裂纹。
为了解决上述问题,本实用新型的压电层叠体包括:
层叠坯体,该层叠坯体具有层叠的多个压电陶瓷层、以及设置成隔着所述压电陶瓷层彼此相向且有助于发现压电特性的多个有效内部电极;
侧面电极,该侧面电极形成于所述层叠坯体的所述侧面,与引出到所述侧面的所述有效内部电极电连接;以及
主面电极,该主面电极形成于所述层叠坯体的正反两个主面的至少一个主面,与所述侧面电极电连接,
所述主面电极具有在极化工序、确认特性工序、运送层叠坯体工序、施加驱动电压用的连接加工工序的任一工序中被施加应力的区域,并且,
从层叠方向观察,在所述层叠坯体的与所述主面电极的所述被施加应力的区域对应的区域中,设置一层以上对发现压电特性无贡献的虚拟电极。
另外,本实用新型的压电层叠体包括:
层叠坯体,该层叠坯体具有层叠的多个压电陶瓷层、以及设置成隔着所述压电陶瓷层彼此相向的多个内部电极,所述内部电极包括引出到第一侧面的第一有效内部电极、和引出到第二侧面的第二有效内部电极;
第一侧面电极和第二侧面电极,所述第一侧面电极形成于所述层叠坯体的所述第一侧面,与引出到所述第一侧面的所述第一有效内部电极电连接,所述第二侧面电极形成于所述层叠坯体的所述第二侧面,与引出到所述第二侧面的所述第二有效内部电极电连接;以及
第一主面电极和第二主面电极,所述第一主面电极和第二主面电极形成于所述层叠坯体的正反两个主面的至少一个主面,所述第一主面电极与所述第一侧面电极电连接,所述第二主面电极与所述第二侧面电极电连接,
所述第一主面电极和所述第二主面电极具有在极化工序、确认特性工序、运送层叠坯体工序、施加驱动电压用的连接加工工序的任一工序中被施加应力的区域,并且,
从层叠方向观察,在所述层叠坯体的与所述第一主面电极的所述被施加应力的区域对应的区域中,设置一层以上对发现压电特性无贡献的第一虚拟电极,在所述层叠坯体的与所述第二主面电极的所述被施加应力的区域对应的区域中,设置一层以上对发现压电特性无贡献的第二虚拟电极。
本实用新型的压电层叠体最好是,从层叠方向观察,所述层叠坯体的与所述主面电极的所述被施加应力的区域对应的区域中虚拟电极与有效内部电极的总层数,与被施加不同驱动电压的有效内部电极隔着压电陶瓷层相向的实际驱动区域中有效内部电极层的总层数相同。
所述层叠坯体中构成与所述主面电极被施加应力的区域对应的区域的压电陶瓷层最好是沿厚度方向极化。
所述有效内部电极的图案也可以有2种以上。
构成所述层叠坯体的压电陶瓷层的一层的厚度最好是50μm以下。
所述主面电极的包括所述被施加应力的区域在内的规定区域最好是露出到外部,所述主面电极的其它区域最好是被保护层覆盖。
本实用新型的压电层叠体包括:层叠坯体,该层叠坯体具有压电陶瓷层、以及设置成隔着压电陶瓷层彼此相向且有助于发现压电特性的多个有效内部电极;侧面电极,该侧面电极形成于层叠坯体的侧面,与有效内部电极电连接;以及主面电极,该主面电极形成于层叠坯体的正反两个主面中的至少一个主面,与侧面电极电连接,从层叠方向观察,在层叠坯体的与主面电极被施加应力的区域对应的区域中,设置有一层以上对发现压电特性无贡献的虚拟电极,因此,层叠坯体的与主面电极被施加应力的区域(以下也称之为应力施加区域)对应的区域中的内部电极的层数,接近实际驱动区域中的内部电极的层数,从而减少了在该边界附近产生的残留应力,即使是在对主面电极的上述应力施加区域施加了应力的情况下,也能防止产生裂纹。
另外,虚拟电极使得层叠坯体的与主面电极被施加应力的区域对应的区域的强度得到提高,因此,通过设置虚拟电极也可以抑制裂纹产生。
此外,从提高层叠坯体的与主面电极被施加应力的区域对应的区域的强度这一观点出发,在从层叠方向观察,最好是将虚拟电极设置在层叠坯体的靠近主面电极被施加应力的区域的位置上。
另外,虚拟电极可以和有效内部电极设置在同一平面上,也可以形成在不同平面上。另外,虚拟电极可以与侧面电极电连接,也可以不与侧面电极连接。
通过使层叠坯体的与主面电极被施加应力的区域对应的区域中虚拟电极与有效内部电极的总层数,与被施加不同驱动电压的有效内部电极隔着压电陶瓷层相向的实际驱动区域中有效内部电极层的总层数相同,从而可以更加可靠地防止在对主面电极的上述应力施加区域施加了应力时产生裂纹。
具体而言,对于第二个技术方案所述的压电层叠体,通过使第一虚拟电极的层数与第二有效内部电极的层数相同,使第二虚拟电极的层数与第一有效内部电极的层数相同,可以使实际驱动区域中的内部电极的层数与主面电极的上述应力施加区域所对应的区域的内部电极的层数相同,能够更加可靠地防止在对主面电极的上述应力施加区域施加了压力时产生裂纹。
另外,当与主面电极被施加应力的区域对应的区域中的虚拟电极和有效内部电极的总层数少于实际驱动区域的有效内部电极的总层数、或者多于实际驱动区域的有效内部电极的总层数时,也能够得到防止裂纹产生的效果。
当层叠坯体的构成与主面电极被施加应力的区域对应的区域的压电陶瓷层沿厚度方向极化时,可以减小应变差,提高厚度方向的破坏韧性,能够抑制裂纹继续生长。
当有效内部电极的图案有2种以上时,必然存在未设置内部电极的区域,但根据本实用新型,即使是在这种情况下,也能有效地防止在对主面电极的上述应力施加区域施加了应力时产生裂纹,因此特别有意义。
另外,当构成层叠坯体的压电陶瓷层的一层的厚度在50μm以下时,特别容易产生裂纹,但通过在这种情况下采用本实施方式,则可以有效地抑制裂纹产生,特别有意义。
另外,当主面电极的整个面都露出到外部时,虽然容易产生裂纹,但通过使主面电极的包括上述应力施加区域在内的规定区域露出到外部,并用保护层覆盖主面电极的其它区域,可以更加有效地抑制裂纹产生。
附图说明
图1是表示本实用新型的实施例1的压电层叠体的立体图。
图2是图1的压电层叠体的侧面剖视图。
图3是表示图1的压电层叠体中的电极设置方式的分解立体图。
图4是表示本实用新型的实施例1的压电层叠体的变形例的图。
图5是表示本实用新型的实施例1的压电层叠体的另一变形例的图。
图6是表示本实用新型的实施例1的压电层叠体的又一变形例的图。
图7是表示本实用新型的实施例1的压电层叠体的又一变形例的图。
图8是表示本实用新型的实施例1的压电层叠体的又一变形例的图。
图9是表示本实用新型的实施例1的压电层叠体的又一变形例的图。
图10是表示本实用新型的实施例1的压电层叠体的又一变形例的图。
图11是表示本实用新型的实施例2的压电层叠体的侧面剖视图。
图12是表示本实用新型的另一实施例(实施例3)的压电层叠体的立体图。
图13是图12的压电层叠体的侧面剖视图。
图14(a),(b),(c)是表示本实用新型的压电层叠体中的主面电极、第一和第二有效内部电极、第一和第二虚拟电极的图案的变形例的图。
图15(a),(b),(c)是表示本实用新型的压电层叠体中的主面电极、第一和第二有效内部电极、第一和第二虚拟电极的图案的变形例的图。
图16是表示现有的压电层叠体的立体图。
图17是表示现有的另一压电层叠体的立体图。
标号说明
1 压电陶瓷层
2a 第一有效内部电极
2b 第二有效内部电极
3 层叠坯体
3a 层叠坯体的第一侧面
3b 层叠坯体的第二侧面
3c 层叠坯体的上侧(正侧)主面
3d 层叠坯体的下侧(反侧)主面
3Ra 层叠坯体的与区域Ra对应的区域
3Rb 层叠坯体的与区域Rb对应的区域
4a 第一侧面电极
4b 第二侧面电极
5a1 第二主面电极
5b1 第二主面电极
5a2 第一反侧主面电极
5b2 第二反侧主面电极
6a 第一虚拟电极
6b 第二虚拟电极
8 端子
10 压电层叠体
11 保护层
Ra 第一主面电极被施加应力的区域
Rb 第二主面电极被施加应力的区域
Ra1 主面电极的包括Ra在内的规定区域
Ra2 主面电极的Ra1以外的区域
Q 实际驱动区域
具体实施方式
下面示出本实用新型的实施方式,对本实用新型的特征作进一步详细说明。
[实施例1]
图1是表示本实用新型的实施例1的压电层叠体的立体图,图2是其侧面剖视图,图3是图1的压电层叠体中的电极设置方式的分解立体图。
如图1~3所示,该压电层叠体10包括层叠坯体3,该层叠坯体3具有层叠的多个压电陶瓷层1、以及设置成隔着压电陶瓷层1彼此相向且有助于发现压电特性的多个第一有效内部电极2a和多个第二有效内部电极2b。
第一有效内部电极2a和第二有效内部电极2b隔着压电陶瓷层1而相向的区域构成实际驱动区域Q。
图1~3中压电陶瓷层1所带的各个箭头表示压电陶瓷层1的极化方向。这一表示对于表示本实用新型的实施例的压电层叠体的其它图都是一样的。
第一有效内部电极2a引出到层叠坯体3的第一侧面3a,第二有效内部电极2b引出到第二侧面3b。
层叠坯体3的第一侧面3a和第二侧面3bb上,设置有与引出到第一侧面3a的第一有效内部电极2a电连接的第一侧面电极4a、和与引出到第二侧面3b的第二有效内部电极2b电连接的第二侧面电极4b。
而且,层叠坯体3的上侧(正侧)的主面3c与下侧(反侧)的主面3d中,在上侧的主面3c设置有与第一侧面电极4a电连接的第一主面电极5a1、和与第二侧面电极4b电连接的第二主面电极5b1,在下侧的主面3d设置有与第一侧面电极4a电连接的第一反侧主面电极5a2、和与第二侧面电极4b电连接的第二反侧主面电极5b2。
上述第一主面电极5a1具有在极化工序、确认特性工序、运送层叠坯体工序、施加驱动电压用的连接加工工序的任一工序中被施加应力的区域(应力施加区域)Ra,第二主面电极5b1也具有在上述任一工序中被施加应力的区域(应力施加区域)Rb。
而且,从层叠方向观察,在层叠坯体3的与第一主面电极5a1被施加应力的区域Ra对应的区域3Ra中,设置有对发现压电特性无贡献的第一虚拟电极6a,在层叠坯体3的与第二主面电极5b1被施加应力的区域Rb对应的区域3Rb中,设置有对发现压电特性无贡献的第二虚拟电极6b。
第一虚拟电极6a与第二有效内部电极2b形成在同一平面上,第一虚拟电极6a的层数与第二有效内部电极2b的层数相同。而第二虚拟电极6b与第一有效内部电极2a形成在同一平面上,第二虚拟电极6b的层数与第一有效内部电极2a的层数相同。
本实施例中,第一侧面电极与第二侧面电极设置在层叠坯体的彼此相向的一对侧面上,但也可以采用第一侧面电极与第二侧面电极设置在相邻侧面的结构、或者设置在同一侧面的结构。
下面,对该压电层叠体10的制造方法进行说明。
(1)首先,将多片未形成电极图案的第一压电陶瓷生片、与多片通过在表面涂布成为内部电极的导电糊料从而形成了电极图案的第二压电陶瓷生片层叠,形成未烧结的层叠坯体。
压电陶瓷生片使用烧结后厚度为10~150μm的多种压电陶瓷生片。
用于压电陶瓷生片的原料采用PZT类陶瓷,用于导电糊料的金属成分采用Ag/Pd。
(2)在900~1100℃下对上述未烧结的层叠坯体进行烧结,得到图1~3所示的构成压电层叠体的层叠坯体3。该层叠坯体3中,一层压电陶瓷层的厚度为10~150μm,压电陶瓷层的层数为6层(内部电极数为5),平面尺寸为20mm×20mm。
(3)然后,通过薄膜形成法在层叠坯体3的侧面3a、3b的整个面上、以及层叠坯体3的上侧(正侧)的主面3c与下侧(反侧)的主面3d的规定区域上形成导电性薄膜,从而形成厚度分别在0.4~1μm范围内的第一和第二侧面电极4a、4b、第一主面电极5a1、第二主面电极5b1、第一反侧主面电极5a2、第二反侧主面电极5b2。
由此,得到具有图1~3所示结构且压电陶瓷层1的厚度不相同的压电层叠体。
然后,如上所述,对制作得到的各压电层叠体(试料)检查其裂纹发生率。
裂纹发生率是对各5000个试料进行检查得到的,是通过用相当于通常加工时的最大应力的2倍的1N/mm2的应力,使前端部分为3mm2的端子8(参考图1~3)与上述主面侧电极5a1、5b1接触后,利用超声波探伤机检查是否有裂纹产生。
然后,从产生了裂纹的试料数量和供试验的试料数量(5000个)的关系,求出裂纹发生率。其结果如表1所示。
表1
为了进行比较,制作了无虚拟电极的压电层叠体(比较例),并通过同样的方法检查了裂纹发生率。其结果一并显示在表1中。上述比较例的压电层叠体是图1、2所示的本实用新型的实施例的压电层叠体10无虚拟电极6a、6b的结构。
由表1可确认,本实用新型的实施例的试料与各比较例的试料相比,裂纹发生率大幅度下降。
这是因为,内部电极(金属)的机械强度比构成压电层叠体的陶瓷的机械强度要高,端子8所接触的部分、即从层叠方向观察层叠坯体3的与主面电极5a1、5b1被施加应力的区域Ra、Rb对应的区域(即区域Ra、Rb下侧的区域)3Ra、3Rb中设置有虚拟电极6a、6b,从而提高了该区域3Ra、3Rb的强度,当主面电极5a1、5b1与端子8抵接而被施加了应力时,可以抑制以该接触点为起点产生裂纹。
而对于比较例,实际驱动区域(有效内部电极隔着压电陶瓷层而相向的部分)中的内部电极数与端子所接触部分的内部电极数不同(厚度不同),从而导致在该边界附近产生残留应力,这是产生裂纹的原因之一,但实施例的试料却是实际驱动区域Q中的内部电极数与层叠坯体3的与主面电极5a1、5b 1被施加应力的区域Ra、Rb对应的区域3Ra、3Rb的内部电极数相同,从而可以减少残留应力,因此,就这一点来说,当主面电极与端子接触从而被施加了应力时,也可以抑制裂纹的产生和继续生长。
尤其是当一层压电陶瓷层的厚度较薄时(厚度在50μm以下),比较例的试料的裂纹发生率显著增加,而实施例的试料即使是在薄层产品的情况下也能充分抑制裂纹产生。
此外,本实施例中,如图1~3所示,是在以端子8大致作点接触的方式与主面电极5a1、5b1接触的情况下检查裂纹发生率并进行评价的,但是以端子等部件作面接触的方式来进行接触的情况下也能得到相同的效果。
如上所述,当层叠坯体的规定位置上设置有虚拟电极时,即使对主面电极的与设置有上述虚拟电极的区域对应的区域(有可能与端子接触的区域)的任一位置施加应力,也能抑制裂纹产生。
另外,实施例1中,如图1~3所示,是将第一虚拟电极6a与第二有效内部电极2b形成在同一平面上且数量相同,并且将第二虚拟电极6b与第一有效内部电极2a形成在同一平面上且数量相同,但也可以如图4、图5、图6、图7所示,使层叠坯体3的与主面电极5a1的应力施加区域Ra对应的区域3Ra中的虚拟电极6a与有效内部电极2a的总层数,少于实际驱动区域Q中的有效内部电极2a、2b的总层数,由此来设置虚拟电极6a。虽然图中未特别示出,但对于第二虚拟电极也是一样的。
当数量相同时,在从层叠方向观察将虚拟电极设置在靠近主面电极的位置上效果较好。图5~图7中,图5的结构效果最好。另外,内部电极数越多效果越好。
还可以如图8~10所示,使层叠坯体3的与主面电极5a1的应力施加区域Ra对应的区域3Ra中的虚拟电极6a和有效内部电极2a的总层数,多于实际驱动区域Q中的有效内部电极2a、2b的总层数,由此来设置虚拟电极6a。虽然图中未特别示出,但对于第二虚拟电极也是一样的。
特别是如图8~10所示,在从层叠方向观察将虚拟电极6a(6b)设置在靠近主面电极5a1(5b1)的位置上,从而可以提高层叠坯体3的区域(区域Ra、Rb下侧的区域)3Ra、3Rb的强度,可以增大防止裂纹产生的效果。
而且,图8~10中,是将虚拟电极设置在比设置有有效内部电极的面(即有效内部电极的最上层(图8、9、10中为有效内部电极2b))更靠近主面电极5a1的位置上,由此可以得到更好的防止裂纹产生的效果。虽然图中未特别示出,但对于第二虚拟电极也是一样的。
在图4~图10中,标记了与图1~图3相同标号的部分表示与图1~图3相同或相当的部分。
[实施例2]
图11是表示本实用新型的另一实施例(实施例2)的压电层叠体的立体图。
本实施例2的压电层叠体10如图4所示,其特征在于构成层叠坯体3的区域3Ra、3Rb的压电陶瓷层沿厚度方向极化,上述区域3Ra、3Rb与主面电极5a1、5b1的与端子8接触从而被施加应力的区域对应。其中,极化是在温度为50~100℃的硅油中施加1~10分钟强度为2~3kV/mm的电场的条件下进行的。
上述压电层叠体10是用与上述实施例1相同的方法形成层叠坯体3,在形成了第一和第二侧面电极4a、4b、第一和第二主面电极5a1、5b1、第一反侧主面电极5a2、第二反侧主面电极5b2之后,实施极化处理制作而成的。图11中压电陶瓷层1所带的各个箭头表示极化方向。
本实施例2的压电层叠体10的其它结构与上述实施例1的相同。
在图11中,标记了与图1~图3相同标号的部分表示与图1~图3相同或相当的部分。
本实施例2也与实施例1相同,制作压电陶瓷生片的厚度在10~150μm范围内的不同压电层叠体(试料),并检查其裂纹数和裂纹发生率。其结果如表2所示。为了容易进行比较,表2中一并示出了上述实施例1中制作的比较例的裂纹发生数和裂纹发生率。比较例的裂纹发生数和裂纹发生率的值与表1的相同。
表2
由表2可以确定,本实施例2的压电层叠体的裂纹发生数和裂纹发生率进一步下降。
这是因为,构成层叠坯体3的区域3Ra、3Rb的压电陶瓷层1沿厚度方向极化,上述区域3Ra、3Rb与主面电极5a1、5b1的与端子8接触从而被施加应力的区域Ra、Rb对应,因此,即使是在对主面电极5a1、5b1施加了应力的情况下,也能通过使伴随变形所产生的90°区域在与厚度方向垂直的方向上旋转来缓和应力。
另外,由于与端子8接触的、构成层叠坯体3的区域3Ra、3Rb的压电陶瓷1在极化时产生与实际驱动区域相同的应变,因此,可以减少在该边界附近产生的残留应力,这一点在主面电极与端子接触从而被施加了应力时,也可以抑制以该接触点为起点的裂纹继续生长。
本实施例的压电层叠体10也与实施例1的相同,可以进行图4~图10所示的变形、应用,在这种情况下,也能得到与实施例1相同的作用效果。
[实施例3]
图12是表示本实用新型的另一实施例(实施例3)的压电层叠体的立体图,图13是其侧面剖视图。
本实施例3的压电层叠体10中,主面电极5a1的包括与端子8接触从而被施加应力的区域Ra在内的规定区域(有可能与端子8接触的区域)Ra1、以及主面电极5b1的包括与端子8接触从而被施加应力的区域Rb在内的规定区域Rb 1是露出的,而主面电极5a1的包括被施加应力的区域Ra在内的规定区域(有可能与端子8接触的区域)Ra1以外的区域Ra2被保护层11覆盖,第一反侧主面电极5a2和第二反侧主面电极5b2也被保护层11覆盖。
上述保护层11是通过涂布环氧树脂而形成的,其厚度为10~30μm。保护层11的构成材料并不限于环氧树脂,也可以使用丙烯酸类树脂、聚酰亚胺类树脂、聚酰胺酰亚胺类树脂等各种材料。
本实施例3的压电层叠体10中,第一主面电极5a1的包括与端子8接触从而被施加应力的区域Ra在内的规定区域Ra1以外的区域Ra2被保护层11覆盖,第一反侧主面电极5a2和第二反侧主面电极5b2也都被保护层11覆盖,因此可以有效地抑制裂纹产生。即,主面电极露出时,容易产生裂纹,但在本实施例3的情况下,除为了测定特性等而需要露出的规定区域以外的区域都被保护层覆盖,从而与主面电极露出的情况相比,能够可靠地抑制裂纹产生。
此外,像本实施例3那样具有保护层11的结构也适用于上述实施例1和实施例2的任一种结构的压电层叠体10,当应用于实施例2的压电层叠体时,可以在极化处理之前或极化处理之后进行涂布环氧树脂以形成保护层11的工序。
(变形例)
图14(a)~(c)、图15(a)~(c)是表示主面电极5a1、5b1、第一和第二有效内部电极2a、2b、第一和第二虚拟电极6a、6b的图案的变形例的图。
本实用新型的压电层叠体中,第一有效内部电极和第二有效内部电极以及虚拟电极的图案除了上述实施例1~3中所示的例子之外,也可以采用图14(a)~(c)、图15(a)~(c)所示的图案。
即,图14(a)~(c)、图15(a)~(c)所示的例子中,都是在层叠坯体3的与第一和第二主面电极5a1、5b1被施加应力的区域(与端子接触的部分)Ra、Rb对应的区域设置有第一和第二虚拟电极6a、6b,具备本实用新型的主要技术特征。
采用这些结构也能获得与上述实施例1~3中说明的作用效果相同的作用效果。
此外,在图14(a)~(c)、图15(a)~(c)中,标记了与图1~图3相同标号的部分表示与图1~图3相同或相当的部分。
本实用新型的其它方面也不限于上述实施例,在不脱离本实用新型要点的范围内可以进行各种应用和变形。
例如,压电层叠体的形状和内部电极的平面形状除了矩形以外,也可以是圆形的形状。另外,压电陶瓷层和内部电极的层数也没有特别限定。
另外,只要实际驱动区域以及与端子等所接触的部分对应的区域中压电陶瓷层的极化方向是沿厚度方向极化,向上极化还是向下极化都是可以的。即,也可以采用交替极化且以中央为界对称的极化方向的双压电晶片型等。
Claims (7)
1.一种压电层叠体,其特征在于,包括:
层叠坯体,该层叠坯体具有层叠的多个压电陶瓷层、以及设置成隔着所述压电陶瓷层彼此相向且有助于发现压电特性的多个有效内部电极;
侧面电极,该侧面电极形成于所述层叠坯体的所述侧面,与引出到所述侧面的所述有效内部电极电连接;以及
主面电极,该主面电极形成于所述层叠坯体的正反两个主面的至少一个主面,与所述侧面电极电连接,
所述主面电极具有在极化工序、确认特性工序、运送层叠坯体工序、施加驱动电压用的连接加工工序的任一工序中被施加应力的区域,并且,
从层叠方向观察,所述层叠坯体的与所述主面电极的所述被施加应力的区域对应的区域中,设置有一层以上对发现压电特性无贡献的虚拟电极。
2.一种压电层叠体,其特征在于,包括:
层叠坯体,该层叠坯体具有层叠的多个压电陶瓷层、以及设置成隔着所述压电陶瓷层彼此相向的多个内部电极,所述内部电极包括引出到第一侧面的第一有效内部电极、和引出到第二侧面的第二有效内部电极;
第一侧面电极和第二侧面电极,所述第一侧面电极形成于所述层叠坯体的所述第一侧面,与引出到所述第一侧面的所述第一有效内部电极电连接,所述第二侧面电极形成于所述层叠坯体的所述第二侧面,与引出到所述第二侧面的所述第二有效内部电极电连接;以及
第一主面电极和第二主面电极,所述第一主面电极和第二主面电极形成于所述层叠坯体的正反两个主面的至少一个主面,所述第一主面电极与所述第一侧面电极电连接,所述第二主面电极与所述第二侧面电极电连接,
所述第一主面电极和所述第二主面电极具有在极化工序、确认特性工序、运送层叠坯体工序、施加驱动电压用的连接加工工序的任一工序中被施加应力的区域,并且,
从层叠方向观察,所述层叠坯体的与所述第一主面电极的所述被施加应力的区域对应的区域中,设置有一层以上对发现压电特性无贡献的第一 虚拟电极,所述层叠坯体的与所述第二主面电极的所述被施加应力的区域对应的区域中,设置有一层以上对发现压电特性无贡献的第二虚拟电极。
3.如权利要求1或2所述的压电层叠体,其特征在于,
从层叠方向观察,所述层叠坯体的与所述主面电极的所述被施加应力的区域对应的区域中虚拟电极与有效内部电极的总层数,与被施加不同驱动电压的有效内部电极隔着压电陶瓷层相向的实际驱动区域中有效内部电极层的总层数相同。
4.如权利要求1或2所述的压电层叠体,其特征在于,
所述层叠坯体中构成与主面电极的所述被施加应力的区域对应的区域的压电陶瓷层沿厚度方向极化。
5.如权利要求1或2所述的压电层叠体,其特征在于,
所述有效内部电极的图案有2种以上。
6.如权利要求1或2所述的压电层叠体,其特征在于,
构成所述层叠坯体的压电陶瓷层的一层的厚度在50μm以下。
7.如权利要求1或2所述的压电层叠体,其特征在于,
所述主面电极的包括所述被施加应力的区域在内的规定区域露出到外部,所述主面电极的其它区域被保护层覆盖。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008247217 | 2008-09-26 | ||
JP2008-247217 | 2008-09-26 | ||
PCT/JP2009/004670 WO2010035437A1 (ja) | 2008-09-26 | 2009-09-17 | 圧電積層体 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201994344U true CN201994344U (zh) | 2011-09-28 |
Family
ID=42059450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200990100501.XU Expired - Lifetime CN201994344U (zh) | 2008-09-26 | 2009-09-17 | 压电层叠体 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN201994344U (zh) |
WO (1) | WO2010035437A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102723433A (zh) * | 2012-06-01 | 2012-10-10 | 广州市番禺奥迪威电子有限公司 | 一种改进的多层压电换能元件 |
CN109952496A (zh) * | 2016-11-22 | 2019-06-28 | 帝人株式会社 | 压电层叠体元件以及使用了其的载荷传感器和电源 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010033136A1 (de) * | 2010-05-17 | 2011-11-17 | Epcos Ag | Piezoaktor |
JP5664203B2 (ja) * | 2010-12-15 | 2015-02-04 | 株式会社村田製作所 | 電子部品 |
JP6274393B2 (ja) * | 2013-08-30 | 2018-02-07 | 日本特殊陶業株式会社 | 圧電素子 |
JP2015170848A (ja) * | 2014-03-10 | 2015-09-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 圧電素子及びこれを含む圧電振動子 |
JP2015057838A (ja) * | 2014-10-23 | 2015-03-26 | 株式会社村田製作所 | 電子部品 |
EP3179527B1 (en) * | 2015-12-07 | 2020-02-19 | Danfoss A/S | A tranducer with connectors soldered thereon |
WO2018051698A1 (ja) * | 2016-09-16 | 2018-03-22 | 株式会社村田製作所 | 圧電発電装置 |
WO2018061496A1 (ja) * | 2016-09-28 | 2018-04-05 | 株式会社村田製作所 | 圧電発電装置 |
WO2021157522A1 (ja) * | 2020-02-07 | 2021-08-12 | 京セラ株式会社 | 圧電素子 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2824116B2 (ja) * | 1990-03-20 | 1998-11-11 | 富士通株式会社 | 積層型圧電アクチュエータ |
JPH08274381A (ja) * | 1995-03-31 | 1996-10-18 | Chichibu Onoda Cement Corp | 積層型圧電アクチュエータ及びその製造方法 |
JP2000133852A (ja) * | 1998-10-28 | 2000-05-12 | Sumitomo Metal Ind Ltd | 積層圧電素子及びその製造方法 |
JP2001044524A (ja) * | 1999-07-29 | 2001-02-16 | Kyocera Corp | 積層圧電体 |
JP2001102646A (ja) * | 1999-09-28 | 2001-04-13 | Tokin Ceramics Corp | 積層型圧電セラミックス |
JP4854831B2 (ja) * | 2000-03-17 | 2012-01-18 | 太平洋セメント株式会社 | 積層型圧電アクチュエータ |
JP2005286125A (ja) * | 2004-03-30 | 2005-10-13 | Murata Mfg Co Ltd | 圧電素子及び圧電アクチュエータ装置 |
-
2009
- 2009-09-17 CN CN200990100501.XU patent/CN201994344U/zh not_active Expired - Lifetime
- 2009-09-17 WO PCT/JP2009/004670 patent/WO2010035437A1/ja active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102723433A (zh) * | 2012-06-01 | 2012-10-10 | 广州市番禺奥迪威电子有限公司 | 一种改进的多层压电换能元件 |
CN109952496A (zh) * | 2016-11-22 | 2019-06-28 | 帝人株式会社 | 压电层叠体元件以及使用了其的载荷传感器和电源 |
Also Published As
Publication number | Publication date |
---|---|
WO2010035437A1 (ja) | 2010-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201994344U (zh) | 压电层叠体 | |
CN102543424B (zh) | 层叠陶瓷电子部件以及其制造方法 | |
KR102064008B1 (ko) | 적층 커패시터, 적층 커패시터가 실장된 기판 | |
JP2009177751A (ja) | 圧電素子、圧電振動板および圧電型電気音響変換器 | |
CN103959816A (zh) | 压电发声体和使用其的电子设备 | |
JP2010519749A (ja) | ピエゾ積層体およびピエゾ積層体の製造方法 | |
CN103069599A (zh) | 压电元件及层叠式压电结构体 | |
CN104221174A (zh) | 陶瓷电子部件以及陶瓷电子部件的制造方法 | |
JP4729260B2 (ja) | 積層構造体及びその製造方法 | |
JP2010161286A (ja) | 積層型圧電素子及びその製造方法 | |
CN100448047C (zh) | 叠层型电子部件及其制法、叠层型压电元件及喷射装置 | |
JPWO2012014648A1 (ja) | 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法 | |
CN107144299A (zh) | 一种超声传感器 | |
CN113066924B (zh) | 薄膜压电感应元件及其制造方法、感测装置以及终端 | |
JP5068936B2 (ja) | 積層型圧電素子の製造方法 | |
JP4617078B2 (ja) | 積層圧電体及び圧電型振動素子 | |
JP2014072357A (ja) | 積層型圧電素子 | |
KR101685104B1 (ko) | 압전 장치 및 그 제조 방법 | |
JP2004207693A (ja) | 電子部品 | |
KR102137436B1 (ko) | 적층형 압전 소자 | |
US20150102708A1 (en) | Piezoelectric device and method of fabricating the same | |
JP4516327B2 (ja) | 積層構造体の製造方法 | |
JP5687278B2 (ja) | 多層圧電アクチュエータ | |
JP2000332312A (ja) | 積層型圧電セラミック部品の製造方法 | |
CN217989914U (zh) | 一种无铅压电陶瓷叠堆式超声波换能器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20110928 |