KR102137436B1 - 적층형 압전 소자 - Google Patents

적층형 압전 소자 Download PDF

Info

Publication number
KR102137436B1
KR102137436B1 KR1020180127045A KR20180127045A KR102137436B1 KR 102137436 B1 KR102137436 B1 KR 102137436B1 KR 1020180127045 A KR1020180127045 A KR 1020180127045A KR 20180127045 A KR20180127045 A KR 20180127045A KR 102137436 B1 KR102137436 B1 KR 102137436B1
Authority
KR
South Korea
Prior art keywords
electrode
upper electrode
internal
stacked piezoelectric
piezoelectric body
Prior art date
Application number
KR1020180127045A
Other languages
English (en)
Other versions
KR20200045923A (ko
Inventor
유키히로 노로
김영선
노정래
장우정
Original Assignee
(주)와이솔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)와이솔 filed Critical (주)와이솔
Priority to KR1020180127045A priority Critical patent/KR102137436B1/ko
Publication of KR20200045923A publication Critical patent/KR20200045923A/ko
Application granted granted Critical
Publication of KR102137436B1 publication Critical patent/KR102137436B1/ko

Links

Images

Classifications

    • H01L41/0471—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H01L41/083—
    • H01L41/113—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure

Abstract

본 발명의 제1 실시예에 따른 적층형 압전 소자는, 복수 개의 압전체층들이 상하로 적층되어 형성되는 적층형 압전체; 상기 복수 개의 압전체층들의 서로 인접한 압전체층 사이에 개재되는 복수 개의 내부전극들로서, 위로부터 짝수번째의 제1 내부전극들, 상기 제1 내부전극들 중 가운데의 제1 내부전극의 위쪽에 위치하며 위로부터 홀수번째의 제2 내부전극, 상기 가운데의 제1 내부전극의 아래쪽에 위치하며 아래로부터 홀수번째의 제3 내부전극을 포함하는 내부전극들; 상기 적층형 압전체의 상면에 형성되는 제1 상부전극, 제2 상부전극, 제3 상부전극; 및 상기 적층형 압전체의 하면에 형성되는 하부전극을 포함하고, 상기 제1 상부전극, 상기 제1 내부전극들, 상기 하부전극은 서로 전기적으로 연결되고, 상기 제2 상부전극과 상기 제2 내부전극은 서로 전기적으로 연결되고, 상기 제3 상부전극과 상기 제3 내부전극은 서로 전기적으로 연결되고, 위로부터 첫 번째의 제2 내부전극에 있어서, 상기 제3 상부전극에 해당하는 부분은 전극이 형성되지 않은 것을 특징으로 한다.

Description

적층형 압전 소자{Multi-layered piezoelectric element}
본 발명은 적층형 압전 소자에 관한 것으로, 보다 상세하게는 압전체층과 전극이 교대로 적층되어 형성된 적층형 압전 소자에 관한 것이다.
일반적으로 압전 소자는 전기적 에너지와 기계적 에너지를 서로 간에 변화시킬 수 있는 특성을 지닌 소자를 말한다. 즉, 압전 소자는 압력을 가하면 전압이 발생하고, 전압을 가하면 전압으로 인한 부피나 길이의 증감이 발생한다. 압전 소자는 압전층과 그 내부 또는 표면에 마련되는 전극으로 구성되어 전극을 통해 압전층에 가해지는 전압에 따라 변형이 발생한다. 이러한 압전 소자를 이용하여 압전 스피커, 진동 장치 등 다양한 부품을 제조할 수 있다.
적층형 압전 소자는 소비전력이나 발열량이 적고, 응답성이 양호하며, 소형화나 경량화가 가능한 장점을 가지므로, 최근 스마트폰이나 태블릿 PC 등과 같은 포터블 기기의 진동 모듈, 햅틱 모듈, 스피커 등에 사용하는 것으로 주목받고 있다. 일반적인 적층형 압전소자는 압전체층과 내부전극을 교대로 적층한 후 동시에 소성하여 적층체를 구성하고, 최상층과 최하층 또는 측면에 외부전극이 형성되는 구조를 갖는다. 여기서 압전체층으로는 Pb(Ti,Zr)O3(PZT)를 주성분으로 하는 PZT계 압전 세라믹스가 널리 사용되고, 내부전극으로는 Ag 페이스트가 많이 사용되고 있다. 적층형 압전 소자의 경우 작은 전압으로도 큰 변위를 얻을 수 있는 것으로 알려져 있다.
한편, 압전 소자의 제조 과정에서, 압전체에 고 전계를 가하는 폴링(Poling) 공정이 수행된다. 폴링 공정을 수행하는 이유는 압전성을 부여하여 진동 발생을 가능하게 하기 위한 것으로, 압전 세라믹스는 다결정체로서 미세구조상 입경(grain) 하나하나에 자발 분극(dipole)이 존재하나 한 입경내에 여러 분역(domain, dipole 방향이 동일한 영역)이 존재하며 전체적으로 분극 방향이 무작위 방향으로 분포되어 있어 압전성이 존재하지 않는데, 재료에 전계를 가하여 극성의 방향을 전계 방향으로 정렬시킴으로서 압전 특성을 가지게 된다. 따라서 압전 소자의 제조 과정에서 폴링 공정은 필수적인 공정이다.
적층형 압전 소자의 경우 구동 변위를 극대화하기 위하여, 폴링 공정시 적층 구조를 형성하고 있는 압전체층 중 일부 층은 소자의 구동시 인가할 전계의 극성과 반대의 극성으로 전계를 인가하게 된다. 이 경우 폴링 공정을 위한 추가적인 외부전극을 필요로 하며, 폴링 공정 이후에, 압전 소자에 구동 신호를 인가하기 위한 연성회로기판(FPCB)을 두 외부전극에 함께 본딩함으로써 두 외부전극을 전기적으로 연결한다.
그런데 폴링 공정에서 상부 전극 일부와 그에 인접한 내부 전극 간에 과도한 전압이 인가됨으로 인해 전극 간의 절연이 파괴되어 폴링이 제대로 이루어지지 않게 되는 문제가 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 폴링 공정에서 상부 전극 일부와 그에 인접한 내부 전극 간에 과도한 전압이 인가됨으로 인해 전극 간의 절연이 파괴되는 현상을 방지할 수 있는 적층형 압전 소자를 제공하는 데 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 제1 실시예에 따른 적층형 압전 소자는, 복수 개의 압전체층들이 상하로 적층되어 형성되는 적층형 압전체; 상기 복수 개의 압전체층들의 서로 인접한 압전체층 사이에 개재되는 복수 개의 내부전극들로서, 위로부터 짝수번째의 제1 내부전극들, 상기 제1 내부전극들 중 가운데의 제1 내부전극의 위쪽에 위치하며 위로부터 홀수번째의 제2 내부전극, 상기 가운데의 제1 내부전극의 아래쪽에 위치하며 아래로부터 홀수번째의 제3 내부전극을 포함하는 내부전극들; 상기 적층형 압전체의 상면에 형성되는 제1 상부전극, 제2 상부전극, 제3 상부전극; 및 상기 적층형 압전체의 하면에 형성되는 하부전극을 포함하고, 상기 제1 상부전극, 상기 제1 내부전극들, 상기 하부전극은 서로 전기적으로 연결되고, 상기 제2 상부전극과 상기 제2 내부전극은 서로 전기적으로 연결되고, 상기 제3 상부전극과 상기 제3 내부전극은 서로 전기적으로 연결되고, 위로부터 첫 번째의 제2 내부전극에 있어서, 상기 제3 상부전극에 해당하는 부분은 전극이 형성되지 않은 것을 특징으로 한다.
상기 위로부터 첫 번째의 제2 내부전극은 상기 제3 상부전극에 해당하는 부분에 전극이 형성되지 않도록 만입부가 형성될 수 있다.
상기 제1 실시예에 따른 적층형 압전 소자는, 상기 적층형 압전체의 측면에 형성되어, 상기 제1 상부전극, 상기 제1 내부전극들, 상기 하부전극을 전기적으로 연결하는 제1 측면 도전 패턴; 상기 적층형 압전체의 측면에 형성되어, 상기 제2 상부전극과 상기 제2 내부전극을 전기적으로 연결하는 제2 측면 도전 패턴; 및 상기 적층형 압전체의 측면에 형성되어, 상기 제3 상부전극과 상기 제3 내부전극을 전기적으로 연결하는 제3 측면 도전 패턴을 더 포함할 수 있다.
상기 제1 상부전극은, 상부바디부 및 상기 상부바디부의 일측으로부터 상기 적층형 압전체의 측면까지 연장되는 상부연장부를 포함하고, 상기 제2 상부전극은 상기 적층형 압전체의 측면과 접하고, 상기 제3 상부전극은 상기 적층형 압전체의 측면과 접하고, 상기 제1 내부전극들은 각각 제1 내부바디부 및 상기 제1 내부바디부의 일측으로부터 상기 적층형 압전체의 측면의 상기 상부연장부에 대응하는 부분까지 연장되는 제1 내부연장부를 포함하고, 상기 제2 내부전극은 제2 내부바디부 및 상기 제2 내부바디부의 일측으로부터 상기 적층형 압전체의 측면의 상기 제2 상부전극에 대응하는 부분까지 연장되는 제2 내부연장부를 포함하고, 상기 제3 내부전극은 제3 내부바디부 및 상기 제3 내부바디부의 일측으로부터 상기 적층형 압전체의 측면의 상기 제3 상부전극에 대응하는 부분까지 연장되는 제3 내부연장부를 포함하고, 상기 하부전극은 하부바디부 및 상기 하부바디부의 일측으로부터 상기 적층형 압전체의 측면까지 연장되는 하부연장부를 포함하고, 상기 제1 측면 도전 패턴은 상기 상부연장부, 상기 제1 내부연장부, 상기 하부연장부를 따라 형성되고, 상기 제2 측면 도전 패턴은 상기 제2 상부전극, 상기 제2 내부연장부를 따라 형성되고, 상기 제3 측면 도전 패턴은 상기 제3 상부전극, 상기 제3 내부연장부를 따라 형성되고, 상기 위로부터 첫 번째의 제2 내부전극의 상기 제2 내부바디부는 상기 제3 상부전극에 해당하는 부분에 전극이 형성되지 않도록 상기 만입부가 형성될 수 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 제2 실시예에 따른 적층형 압전 소자는, 복수 개의 압전체층들이 상하로 적층되어 형성되는 적층형 압전체; 상기 복수 개의 압전체층들의 서로 인접한 압전체층 사이에 개재되는 복수 개의 내부전극들로서, 위로부터 짝수번째의 제1 내부전극들, 상기 제1 내부전극들 중 가운데의 제1 내부전극의 위쪽에 위치하며 위로부터 홀수번째의 제2 내부전극, 상기 가운데의 제1 내부전극의 아래쪽에 위치하며 아래로부터 홀수번째의 제3 내부전극을 포함하는 내부전극들; 상기 적층형 압전체의 상면에 형성되는 제1 상부전극, 제2 상부전극, 제3 상부전극; 및 상기 적층형 압전체의 하면에 형성되는 제1 하부전극, 제2 하부전극, 제3 하부전극을 포함하고, 상기 제1 상부전극, 상기 제1 내부전극들, 상기 제1 하부전극은 서로 전기적으로 연결되고, 상기 제2 상부전극, 상기 제2 내부전극, 상기 제2 하부전극은 서로 전기적으로 연결되고, 상기 제3 상부전극, 상기 제3 내부전극, 상기 제3 하부전극은 서로 전기적으로 연결되고, 위로부터 첫 번째의 제2 내부전극에 있어서, 상기 제3 상부전극에 해당하는 부분은 전극이 형성되지 않고, 아래로부터 첫 번째의 제3 내부전극에 있어서, 상기 제2 하부전극에 해당하는 부분은 전극이 형성되지 않은 것을 특징으로 한다.
상기 위로부터 첫 번째의 제2 내부전극은 상기 제3 상부전극에 해당하는 부분에 전극이 형성되지 않도록 만입부가 형성되고, 상기 아래로부터 첫 번째의 제3 내부전극은 상기 제2 하부전극에 해당하는 부분에 전극이 형성되지 않도록 만입부가 형성될 수 있다.
상기 제2 실시예에 따른 적층형 압전 소자는, 상기 적층형 압전체의 측면에 형성되어, 상기 제1 상부전극, 상기 제1 내부전극들, 상기 제1 하부전극을 전기적으로 연결하는 제1 측면 도전 패턴; 상기 적층형 압전체의 측면에 형성되어, 상기 제2 상부전극, 상기 제2 내부전극, 상기 제2 하부전극을 전기적으로 연결하는 제1 측면 도전 패턴; 및 상기 적층형 압전체의 측면에 형성되어, 상기 제3 상부전극, 상기 제3 내부전극, 상기 제3 하부전극을 전기적으로 연결하는 제3 측면 도전 패턴을 더 포함할 수 있다.
상기 제1 상부전극은, 상부바디부 및 상기 상부바디부의 일측으로부터 상기 적층형 압전체의 측면까지 연장되는 상부연장부를 포함하고, 상기 제2 상부전극은 상기 적층형 압전체의 측면과 접하고, 상기 제3 상부전극은 상기 적층형 압전체의 측면과 접하고, 상기 제1 내부전극들은 각각 제1 내부바디부 및 상기 제1 내부바디부의 일측으로부터 상기 적층형 압전체의 측면의 상기 상부연장부에 대응하는 부분까지 연장되는 제1 내부연장부를 포함하고, 상기 제2 내부전극은 제2 내부바디부 및 상기 제2 내부바디부의 일측으로부터 상기 적층형 압전체의 측면의 상기 제2 상부전극에 대응하는 부분까지 연장되는 제2 내부연장부를 포함하고, 상기 제3 내부전극은 제3 내부바디부 및 상기 제3 내부바디부의 일측으로부터 상기 적층형 압전체의 측면의 상기 제3 상부전극에 대응하는 부분까지 연장되는 제3 내부연장부를 포함하고, 상기 제1 하부전극은, 하부바디부 및 상기 하부바디부의 일측으로부터 상기 적층형 압전체의 측면까지 연장되는 하부연장부를 포함하고, 상기 제2 하부전극은 상기 적층형 압전체의 측면과 접하고, 상기 제3 하부전극은 상기 적층형 압전체의 측면과 접하고, 상기 제1 측면 도전 패턴은 상기 상부연장부, 상기 제1 내부연장부, 상기 하부연장부를 따라 형성되고, 상기 제2 측면 도전 패턴은 상기 제2 상부전극, 상기 제2 내부연장부, 상기 제2 하부전극을 따라 형성되고, 상기 제3 측면 도전 패턴은 상기 제3 상부전극, 상기 제3 내부연장부, 상기 제3 하부전극을 따라 형성되고, 상기 위로부터 첫 번째의 제2 내부전극의 상기 제2 내부바디부는 상기 제3 상부전극에 해당하는 부분에 전극이 형성되지 않도록 상기 만입부가 형성되고, 상기 아래로부터 첫 번째의 제3 내부전극의 상기 제3 내부바디부는 상기 제2 하부전극에 해당하는 부분에 전극이 형성되지 않도록 상기 만입부가 형성될 수 있다.
상기된 본 발명에 의하면, 위로부터 첫 번째의 제2 내부전극에 있어서, 제3 상부전극에 해당하는 부분은 전극이 형성되지 않도록 함으로써, 폴링 공정에서 제3 상부전극과 제2 내부전극 간의 절연이 파괴되는 것을 방지할 수 있다.
도 1은 본 발명의 실시예들의 기초가 되는 적층형 압전 소자의 적층 구조도이다.
도 2는 도 1의 적층형 압전 소자를 상부에서 바라본 도면이다.
도 3은 적층형 압전 소자에 구동 신호를 인가하기 위한 연성회로기판(FPCB)이 적층형 압전 소자의 상면에 본딩된 모습을 나타낸다.
도 4는 도 1의 적층형 압전 소자에서 제3 상부전극(33)과 위로부터 첫 번째의 제2 내부전극(21) 간에 과도한 전압이 인가됨으로 인해 전극 간의 절연이 파괴되는 현상을 설명하는 도면이다.
도 5는 본 발명의 제1 실시예에 따른 적층형 압전 소자의 적층 구조도이다.
도 6은 도 5의 적층형 압전 소자에서 위로부터 첫 번째의 제2 내부전극(21')의 평면도이다.
도 7는 본 발명의 제2 실시예에 따른 적층형 압전 소자의 적층 구조도이다.
도 8은 도 7의 적층형 압전 소자에서 아래로부터 첫 번째의 제3 내부전극(27')의 평면도이다.
이하에서는 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이하 설명 및 첨부된 도면들에서 실질적으로 동일한 구성요소들은 각각 동일한 부호들로 나타냄으로써 중복 설명을 생략하기로 한다. 또한 본 발명을 설명함에 있어 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략하기로 한다.
도 1 및 도 2는 본 발명의 이해를 돕기 위한 것으로, 본 발명의 실시예들의 기초가 되는 적층형 압전 소자의 구조를 나타낸다. 도 1은 적층형 압전 소자의 적층 구조도이고, 도 2는 적층형 압전 소자를 상부에서 바라본 도면이다.
적층형 압전 소자는, 복수 개의 압전체층들(10, 11, ..., 17)이 상하로 적층되어 형성되는 적층형 압전체(S)와, 복수 개의 압전체층들(10, 11, ..., 17)의 서로 인접한 압전체층 사이에 개재되는 복수 개의 내부전극들(20)을 포함한다. 복수 개의 내부전극들(20)은, 위로부터(아래로부터도 마찬가지임) 짝수번째의 제1 내부전극들(22, 24, 26), 제1 내부전극들(22, 24, 26) 중 가운데의 제1 내부전극(24)의 위쪽에 위치하며 위로부터 홀수번째의 제2 내부전극들(21, 23), 가운데의 제1 내부전극(24)의 아래쪽에 위치하며 아래로부터 홀수번째의 제3 내부전극들(25, 27)을 포함한다. 위로부터 짝수번째의 제1 내부전극들은 구동 시에 그라운드 신호가 인가되며, 위로부터(아래로부터도 마찬가지임) 홀수번째의 제1, 2 내부전극들(21, 23, 25, 27)은 구동 시에 목표 신호가 인가된다. 홀수번째의 내부전극들을 위쪽의 제2 내부전극들(21, 23)과 아래쪽의 제3 내부전극들(25, 27)로 구분하는 것은, 폴링 과정에서 서로 다른 전압을 인가하기 위한 것이다.
적층형 압전 소자는, 적층형 압전체의 상면, 즉 최상층의 압전체층(10)의 상면에 형성되는 제1 상부전극(31), 제2 상부전극(32), 제3 상부전극(33)을 포함한다. 구동 시에 제1 상부전극(31)에는 그라운드 신호가 인가되며, 제2 상부전극(32)과 제3 상부전극(33)에는 목표 신호가 인가된다. 다만 폴링 공정에서는 이와 다르게 전압이 인가되며, 이는 뒤에서 설명하기로 한다.
또한 적층형 압전 소자는 적층형 압전체(S)의 하면, 즉 최하층의 압전체층(17)의 하면에 형성되는 하부전극(40)을 포함한다. 구동 시에 하부전극(40)에는 그라운드 신호가 인가된다.
따라서 제1 상부전극(31), 제1 내부전극들(22, 24, 26), 하부전극(40)이 서로 전기적으로 연결되고, 제2 상부전극(32)과 제2 내부전극(21, 23)이 서로 전기적으로 연결되며, 제3 상부전극(33)과 상기 제3 내부전극(25, 27)이 서로 전기적으로 연결된다.
아래 표는 폴링 공정에서 제1 내지 3 상부전극(31, 32, 33), 내부전극들(21~27), 하부전극(40)에 인가되는 전압을 나타낸다.
전극 인가 전압
제1 상부전극(31) α V
제2 상부전극(32) 2α V
제3 상부전극(33) 0 V
제2 내부전극(21) 2α V
제1 내부전극(22) α V
제2 내부전극(23) 2α V
제1 내부전극(24) α V
제3 내부전극(25) 0 V
제1 내부전극(26) α V
제3 내부전극(27) 0 V
하부전극(40) α V
즉, 제1 상부전극(31), 제1 내부전극들(22, 24, 26), 하부전극(40)은 구동 시에는 그라운드 신호가 인가되지만 폴링 공정에서는 α V의 폴링 전압이 인가되고, 제2 상부전극(32), 제3 상부전극(33), 제2 내부전극(21, 23), 제3 내부전극(25, 27)은 구동 시에는 동일한 목표 신호가 인가되지만, 폴링 공정에서는 제2 상부전극(32)과 제2 내부전극(21, 23)에는 2α V의 전압이 인가되고 제3 상부전극(33)과 제3 내부전극(25, 27)에는 0 V의 전압이 인가된다. 이처럼 폴링 공정에서 제2 내부전극(21, 23)과 제3 내부전극(25, 27)에 서로 다른 전압이 인가될 수 있도록, 제2 내부전극(21, 23)과 제3 내부전극(25, 27)을 전기적으로 분리시키고, 제2 내부전극(21, 23)과 전기적으로 연결되는 제2 상부전극(32)과, 제3 내부전극(25, 27)과 전기적으로 연결되는 제3 상부전극(33)을 별도로 형성한다. 이로써 제1 상부전극(31), 제2 상부전극(32), 제3 상부전극(33)에 각각 α V, 2α V, 0 V의 전압을 인가하여 폴링 공정을 수행한다.
제1 상부전극(31), 제1 내부전극들(22, 24, 26), 하부전극(40)을 서로 전기적으로 연결하기 위해 다음과 같은 구조를 가질 수 있다.
제1 상부전극(31)은, 적층형 압전체(S)의 측면과 접하지 않는 상부바디부(31a) 및 상기 상부바디부(31a)의 일측으로부터 적층형 압전체(S)의 측면의 일 부분까지 연장되는 상부연장부(31b)를 포함한다. 제2 상부전극(32)은 적층형 압전체(S)의 측면의 다른 부분과 접하도록 형성되고, 제3 상부전극(33)도 적층형 압전체(S)의 측면의 또 다른 부분과 접하도록 형성된다.
제1 내부전극들(22, 24, 26)은 각각 적층형 압전체(S)의 측면과 접하지 않는 제1 내부바디부(22a, 24a, 26a) 및 상기 제1 내부바디부(22a, 24a, 26a)의 일측으로부터 적층형 압전체(S)의 측면의 상기 상부연장부(31b)에 대응하는 부분까지 연장되는 제1 내부연장부(22b, 24b, 26b)를 포함한다.
하부전극(40)은 적층형 압전체(S)의 측면과 접하지 않는 하부바디부(40a) 및 상기 하부바디부(40a)의 일측으로부터 적층형 압전체(S)의 측면의 상기 상부연장부(31b)에 대응하는 부분까지 연장되는 하부연장부(40b)를 포함한다.
그리고 적층형 압전체(S)의 측면에 형성되어, 제1 상부전극(31)의 상부연장부(31b), 제1 내부전극들(22, 24, 26)의 제1 내부연장부(22b, 24b, 26b), 그리고 하부전극(40)의 하부연장부(40b)를 따라 형성되는 제1 측면 도전 패턴(51)에 의해 제1 상부전극(31), 제1 내부전극들(22, 24, 26), 하부전극(40)은 서로 전기적으로 연결된다.
제2 상부전극(32)과 제2 내부전극(21, 23)을 서로 전기적으로 연결하기 위해 다음과 같은 구조를 가질 수 있다.
제2 내부전극(21, 23)은 적층형 압전체(S)의 측면과 접하지 않는 제2 내부바디부(21a, 23a) 및 상기 제2 내부바디부(21a, 23a)의 일측으로부터 적층형 압전체(S)의 측면의 제2 상부전극(32)에 대응하는 부분까지 연장되는 제2 내부연장부(21b, 23b)를 포함한다.
그리고 적층형 압전체(S)의 측면에 형성되어, 제2 상부전극(32), 제2 내부전극(21, 23)의 제2 내부연장부(21b, 23b)를 따라 형성되는 제2 측면 도전 패턴(52)에 의해 제2 상부전극(32)과 제2 내부전극(21, 23)은 서로 전기적으로 연결된다.
제3 상부전극(33)과 제3 내부전극(25, 27)을 서로 전기적으로 연결하기 위하여, 다음과 같은 구조를 가질 수 있다.
제3 내부전극(25, 27)은 적층형 압전체(S)의 측면과 접하지 않는 제3 내부바디부(25a, 27a) 및 상기 제3 내부바디부(25a, 27a)의 일측으로부터 적층형 압전체(S)의 측면의 제3 상부전극(33)에 대응하는 부분까지 연장되는 제3 내부연장부(25b, 27b)를 포함한다.
그리고 적층형 압전체(S)의 측면에 형성되어, 제3 상부전극(33), 제3 내부전극(25, 27)의 제3 내부연장부(25b, 27b)를 따라 형성되는 제3 측면 도전 패턴(53)에 의해 제3 상부전극(33)과 제3 내부전극(25, 27)은 서로 전기적으로 연결된다.
도 3은 적층형 압전 소자에 구동 신호를 인가하기 위한 연성회로기판(FPCB)이 적층형 압전 소자의 상면에 본딩된 모습을 나타낸다.
도시된 바와 같이, 연성회로기판의 그라운드 전극(P1)은 제1 상부전극(31)의 상부연장부(31b)에 본딩되고, 신호 전극(P2)은 서로 분리되어 있는 제2 상부전극(32)과 제3 상부전극(33)을 서로 전기적으로 연결할 수 있도록 형성되어 제2 상부전극(32)과 제3 상부전극(33)에 함께 본딩된다. 따라서, 폴링 공정은 제2 상부전극(32)과 제3 상부전극(33)이 서로 전기적으로 분리된 상태에서 수행되지만, 연성회로기판이 결합되면 연성회로기판의 신호 전극(P2)에 의해 제2 상부전극(32)과 제3 상부전극(33)이 서로 전기적으로 연결된다.
도 4는 도 1의 적층형 압전 소자에서 제3 상부전극(33)과 위로부터 첫 번째의 제2 내부전극(21) 간에 과도한 전압이 인가됨으로 인해 전극 간의 절연이 파괴되는 현상을 설명하는 도면이다.
폴링 공정에서, 인접한 두 전극 간, 예컨대 제1 상부전극(31)과 위로부터 첫 번째의 제2 내부전극(21), 제2 내부전극(21, 23)과 제1 내부전극(22, 24), 제1 내부전극(24, 26)과 제3 내부전극(25, 27), 아래로부터 첫 번째의 제3 내부전극(27)과 하부전극(40) 간에는 각각 α V의 전압이 인가된다.
그런데 제3 상부전극(33)에 0 V의 전압이 인가되고 위로부터 첫 번째의 제2 내부전극(21)에 2α V의 전압이 인가되므로, 제3 상부전극(33)과 위로부터 첫 번째의 제2 내부전극(21) 간에는 2α V의 전압이 인가된다. 폴링 전압 α V의 값은 보통 수십 V로서, 가령 50V라 하면 제3 상부전극(33)과 위로부터 첫 번째의 제2 내부전극(21) 간에는 무려 100V의 과전압이 걸리게 된다. 게다가 제3 상부전극(33)과 위로부터 첫 번째의 제2 내부전극(21) 간의 간격은 압전체층(10)의 두께에 해당하는 매우 작은 값이어서, 이러한 과전압과 작은 간격으로 인해 제3 상부전극(33)과 위로부터 첫 번째의 제2 내부전극(21) 간의 절연이 파괴되는 현상이 발생할 수 있다. 따라서 폴링 공정에서 요구되는 제3 상부전극(33)과 제2 내부전극(21, 23) 간의 절연이 이루어지지 않아 폴링이 제대로 이루어지지 않고, 경우에 따라서는 소자가 손상될 수도 있다.
도 5 및 도 6은 위와 같은 문제점을 해결할 수 있는 본 발명의 제1 실시예에 따른 적층형 압전 소자의 구조를 나타내는 도면으로, 도 5는 제1 실시예에 따른 적층형 압전 소자의 적층 구조도이고, 도 6은 도 5의 적층형 압전 소자에서 위로부터 첫 번째의 제2 내부전극(21')의 평면도이다. 이하에서는 편의상 앞서 설명한 적층형 압전 소자와의 차이점을 위주로 설명하기로 한다.
본 발명의 제1 실시예에 따르면, 위로부터 첫 번째의 제2 내부전극(21')에 있어서, 제3 상부전극(33)에 해당하는 부분, 즉 제3 상부전극(33)의 바로 아래 부분은 전극이 형성되지 않도록 한다. 따라서 제3 상부전극(33)에 0 V의 전압이 인가되고 제2 내부전극(21')에 2α V의 전압이 인가되더라도, 제3 상부전극(33)과 제2 내부전극(21')은 그 간격이 도 1에 비하여 떨어져 있으므로 절연이 파괴될 우려가 거의 없다.
이처럼 위로부터 첫 번째의 제2 내부전극(21')에서 제3 상부전극(33)에 해당하는 부분에 전극이 형성되지 않도록 하기 위해, 제2 내부전극(21')의 제2 내부바디부(21a')는 제3 상부전극(33)에 해당하는 부분, 즉 제3 상부전극(33)의 바로 아래 부분에 전극이 평면상으로 제3 상부전극(33)과 겹쳐지지 않도록 만입부(21c)가 형성된 형상일 수 있다.
도 7 및 도 8은 전술한 문제점을 해결할 수 있는 본 발명의 제2 실시예에 따른 적층형 압전 소자의 구조를 나타내는 도면으로, 도 7은 제2 실시예에 따른 적층형 압전 소자의 적층 구조도이고, 도 8은 도 7의 적층형 압전 소자에서 아래로부터 첫 번째의 제2 내부전극(27')의 평면도이다. 이하에서는 편의상 앞서 설명한 적층형 압전 소자들과의 차이점을 위주로 설명하기로 한다.
제2 실시예에 따른 적층형 압전 소자는, 적층형 압전체(S)의 하면, 즉 최하층의 압전체층(17)의 하면에 형성되는 하부전극(40) 대신에, 적층형 압전체(S)의 상면의 제1 상부전극(31), 제2 상부전극(32), 제3 상부전극(33)에 각각 대응되는 제1 하부전극(41), 제2 하부전극(42), 제3 하부전극(43)을 포함한다.
제1 상부전극(31), 제1 내부전극들(22, 24, 26), 제1 하부전극(41)은 서로 전기적으로 연결된다. 제2 상부전극(32), 제2 내부전극(21', 23), 제2 하부전극(42)은 서로 전기적으로 연결된다. 그리고 제3 상부전극(33), 제3 내부전극(25, 27'), 제3 하부전극(43)은 서로 전기적으로 연결된다.
제1 하부전극(41)은, 적층형 압전체(S)의 측면과 접하지 않는 하부바디부(41a) 및 상기 하부바디부(41a)의 일측으로부터 적층형 압전체(S)의 측면의 일 부분까지 연장되는 하부연장부(41b)를 포함할 수 있다. 제2 하부전극(42)은 적층형 압전체(S)의 측면의 다른 부분과 접하도록 형성되고, 제3 하부전극(43)도 적층형 압전체(S)의 측면의 또 다른 부분과 접하도록 형성될 수 있다.
적층형 압전체(S)의 측면에 형성되어, 제1 상부전극(31)의 상부연장부(31b), 제1 내부전극들(22, 24, 26)의 제1 내부연장부(22b, 24b, 26b), 그리고 제1 하부전극(41)의 하부연장부(41b)를 따라 형성되는 제1 측면 도전 패턴(51)에 의해 제1 상부전극(31), 제1 내부전극들(22, 24, 26), 제1 하부전극(41)은 서로 전기적으로 연결될 수 있다.
그리고 적층형 압전체(S)의 측면에 형성되어, 제2 상부전극(32), 제2 내부전극(21', 23)의 제2 내부연장부(21b, 23b), 제2 하부전극(42)을 따라 형성되는 제2 측면 도전 패턴(52)에 의해 제2 상부전극(32), 제2 내부전극(21', 23), 제2 하부전극(42)은 서로 전기적으로 연결될 수 있다.
그리고 적층형 압전체(S)의 측면에 형성되어, 제3 상부전극(33), 제3 내부전극(25, 27')의 제3 내부연장부(25b, 27b), 제3 하부전극(43)을 따라 형성되는 제3 측면 도전 패턴(53)에 의해 제3 상부전극(33), 제3 내부전극(25, 27'), 제3 하부전극(43)은 서로 전기적으로 연결될 수 있다.
구동 시에, 제1 상부전극(31), 제1 내부전극들(22, 24, 26), 제1 하부전극(41)에는 그라운드 신호가 인가되고, 제2 상부전극(32), 제3 상부전극(33), 제2 내부전극(21', 23), 제3 내부전극(25, 27'), 제2 하부전극(42), 제3 하부전극(43)에는 목표 신호가 인가된다. 그러나 폴링 공정 시에는, 제1 상부전극(31), 제1 내부전극들(22, 24, 26), 제1 하부전극(41)에는 α V가, 제2 상부전극(32), 제2 내부전극(21', 23), 제2 하부전극(42)에는 2α V가, 제3 상부전극(33), 제3 내부전극(25, 27'), 제3 하부전극(43)에는 0 V의 전압이 인가된다.
따라서 폴링 공정 시에, 제2 하부전극(42)에 2α V의 전압이 인가되고 아래로부터 첫 번째의 제3 내부전극(27')에 0 V의 전압이 인가되므로, 제2 하부전극(42)과 제3 내부전극(27') 간에는 2α V의 전압이 인가된다.
제2 실시예에서는 이처럼 제2 하부전극(42)과 제3 내부전극(27') 간의 과전압으로 인해 절연이 파괴되는 현상을 방지하기 위하여, 아래로부터 첫 번째의 제3 내부전극(27')에 있어서, 제2 하부전극(42)에 해당하는 부분, 즉 제2 하부전극(42)의 바로 위 부분은 전극이 형성되지 않도록 한다. 따라서 제2 하부전극(42)에 2α V의 전압이 인가되고 제3 내부전극(27')에 0 V의 전압이 인가되더라도, 제2 하부전극(42)과 제3 내부전극(27')의 간격은 제2 하부전극(42)의 바로 위 부분에 전극이 형성된 경우에 비하여 떨어져 있으므로 절연이 파괴될 우려가 거의 없다.
이처럼 아래로부터 첫 번째의 제3 내부전극(27')에서 제2 하부전극(42)에 해당하는 부분에 전극이 형성되지 않도록 하기 위해, 제3 내부전극(27')의 제3 내부바디부(27a')는 제2 하부전극(42)에 해당하는 부분, 즉 제2 하부전극(42)의 바로 위 부분에 전극이 평면상으로 제2 하부전극(42)과 겹쳐지지 않도록 만입부(27c)가 형성된 형상일 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (8)

  1. 복수 개의 압전체층들이 상하로 적층되어 형성되는 적층형 압전체;
    상기 복수 개의 압전체층들의 서로 인접한 압전체층 사이에 개재되는 복수 개의 내부전극들로서, 위로부터 짝수번째의 제1 내부전극들, 상기 제1 내부전극들 중 가운데의 제1 내부전극의 위쪽에 위치하며 위로부터 홀수번째의 제2 내부전극, 상기 가운데의 제1 내부전극의 아래쪽에 위치하며 아래로부터 홀수번째의 제3 내부전극을 포함하는 내부전극들;
    상기 적층형 압전체의 상면에 형성되는 제1 상부전극, 제2 상부전극, 제3 상부전극; 및
    상기 적층형 압전체의 하면에 형성되는 하부전극을 포함하고,
    상기 제1 상부전극, 상기 제1 내부전극들, 상기 하부전극은 서로 전기적으로 연결되고,
    상기 제2 상부전극과 상기 제2 내부전극은 서로 전기적으로 연결되고,
    상기 제3 상부전극과 상기 제3 내부전극은 서로 전기적으로 연결되고,
    위로부터 첫 번째의 상기 제2 내부전극은 평면상으로 상기 제3 상부전극과 겹쳐지지 않도록 상기 제3 상부전극에 해당하는 부분에 만입부가 형성된 것을 특징으로 하는 적층형 압전 소자.
  2. 삭제
  3. 제1항에 있어서,
    상기 적층형 압전체의 측면에 형성되어, 상기 제1 상부전극, 상기 제1 내부전극들, 상기 하부전극을 전기적으로 연결하는 제1 측면 도전 패턴;
    상기 적층형 압전체의 측면에 형성되어, 상기 제2 상부전극과 상기 제2 내부전극을 전기적으로 연결하는 제2 측면 도전 패턴; 및
    상기 적층형 압전체의 측면에 형성되어, 상기 제3 상부전극과 상기 제3 내부전극을 전기적으로 연결하는 제3 측면 도전 패턴을 더 포함하는 것을 특징으로 하는 적층형 압전 소자.
  4. 제3항에 있어서,
    상기 제1 상부전극은, 상부바디부 및 상기 상부바디부의 일측으로부터 상기 적층형 압전체의 측면까지 연장되는 상부연장부를 포함하고,
    상기 제2 상부전극은 상기 적층형 압전체의 측면과 접하고,
    상기 제3 상부전극은 상기 적층형 압전체의 측면과 접하고,
    상기 제1 내부전극들은 각각 제1 내부바디부 및 상기 제1 내부바디부의 일측으로부터 상기 적층형 압전체의 측면의 상기 상부연장부에 대응하는 부분까지 연장되는 제1 내부연장부를 포함하고,
    상기 제2 내부전극은 제2 내부바디부 및 상기 제2 내부바디부의 일측으로부터 상기 적층형 압전체의 측면의 상기 제2 상부전극에 대응하는 부분까지 연장되는 제2 내부연장부를 포함하고,
    상기 제3 내부전극은 제3 내부바디부 및 상기 제3 내부바디부의 일측으로부터 상기 적층형 압전체의 측면의 상기 제3 상부전극에 대응하는 부분까지 연장되는 제3 내부연장부를 포함하고,
    상기 하부전극은 하부바디부 및 상기 하부바디부의 일측으로부터 상기 적층형 압전체의 측면까지 연장되는 하부연장부를 포함하고,
    상기 제1 측면 도전 패턴은 상기 상부연장부, 상기 제1 내부연장부, 상기 하부연장부를 따라 형성되고,
    상기 제2 측면 도전 패턴은 상기 제2 상부전극, 상기 제2 내부연장부를 따라 형성되고,
    상기 제3 측면 도전 패턴은 상기 제3 상부전극, 상기 제3 내부연장부를 따라 형성되고,
    위로부터 첫 번째의 상기 제2 내부전극의 상기 제2 내부바디부는 상기 제3 상부전극에 해당하는 부분에 상기 만입부가 형성된 것을 특징으로 하는 적층형 압전 소자.
  5. 복수 개의 압전체층들이 상하로 적층되어 형성되는 적층형 압전체;
    상기 복수 개의 압전체층들의 서로 인접한 압전체층 사이에 개재되는 복수 개의 내부전극들로서, 위로부터 짝수번째의 제1 내부전극들, 상기 제1 내부전극들 중 가운데의 제1 내부전극의 위쪽에 위치하며 위로부터 홀수번째의 제2 내부전극, 상기 가운데의 제1 내부전극의 아래쪽에 위치하며 아래로부터 홀수번째의 제3 내부전극을 포함하는 내부전극들;
    상기 적층형 압전체의 상면에 형성되는 제1 상부전극, 제2 상부전극, 제3 상부전극; 및
    상기 적층형 압전체의 하면에 형성되는 제1 하부전극, 제2 하부전극, 제3 하부전극을 포함하고,
    상기 제1 상부전극, 상기 제1 내부전극들, 상기 제1 하부전극은 서로 전기적으로 연결되고,
    상기 제2 상부전극, 상기 제2 내부전극, 상기 제2 하부전극은 서로 전기적으로 연결되고,
    상기 제3 상부전극, 상기 제3 내부전극, 상기 제3 하부전극은 서로 전기적으로 연결되고,
    위로부터 첫 번째의 상기 제2 내부전극은 평면상으로 상기 제3 상부전극과 겹쳐지지 않도록 상기 제3 상부전극에 해당하는 부분에 만입부가 형성되고,
    아래로부터 첫 번째의 상기 제3 내부전극은 평면상으로 상기 제2 하부전극과 겹쳐지지 않도록 상기 제2 하부전극에 해당하는 부분에 만입부가 형성된 것을 특징으로 하는 적층형 압전 소자.
  6. 삭제
  7. 제5항에 있어서,
    상기 적층형 압전체의 측면에 형성되어, 상기 제1 상부전극, 상기 제1 내부전극들, 상기 제1 하부전극을 전기적으로 연결하는 제1 측면 도전 패턴;
    상기 적층형 압전체의 측면에 형성되어, 상기 제2 상부전극, 상기 제2 내부전극, 상기 제2 하부전극을 전기적으로 연결하는 제2 측면 도전 패턴; 및
    상기 적층형 압전체의 측면에 형성되어, 상기 제3 상부전극, 상기 제3 내부전극, 상기 제3 하부전극을 전기적으로 연결하는 제3 측면 도전 패턴을 더 포함하는 것을 특징으로 하는 적층형 압전 소자.
  8. 제7항에 있어서,
    상기 제1 상부전극은, 상부바디부 및 상기 상부바디부의 일측으로부터 상기 적층형 압전체의 측면까지 연장되는 상부연장부를 포함하고,
    상기 제2 상부전극은 상기 적층형 압전체의 측면과 접하고,
    상기 제3 상부전극은 상기 적층형 압전체의 측면과 접하고,
    상기 제1 내부전극들은 각각 제1 내부바디부 및 상기 제1 내부바디부의 일측으로부터 상기 적층형 압전체의 측면의 상기 상부연장부에 대응하는 부분까지 연장되는 제1 내부연장부를 포함하고,
    상기 제2 내부전극은 제2 내부바디부 및 상기 제2 내부바디부의 일측으로부터 상기 적층형 압전체의 측면의 상기 제2 상부전극에 대응하는 부분까지 연장되는 제2 내부연장부를 포함하고,
    상기 제3 내부전극은 제3 내부바디부 및 상기 제3 내부바디부의 일측으로부터 상기 적층형 압전체의 측면의 상기 제3 상부전극에 대응하는 부분까지 연장되는 제3 내부연장부를 포함하고,
    상기 제1 하부전극은, 하부바디부 및 상기 하부바디부의 일측으로부터 상기 적층형 압전체의 측면까지 연장되는 하부연장부를 포함하고,
    상기 제2 하부전극은 상기 적층형 압전체의 측면과 접하고,
    상기 제3 하부전극은 상기 적층형 압전체의 측면과 접하고,
    상기 제1 측면 도전 패턴은 상기 상부연장부, 상기 제1 내부연장부, 상기 하부연장부를 따라 형성되고,
    상기 제2 측면 도전 패턴은 상기 제2 상부전극, 상기 제2 내부연장부, 상기 제2 하부전극을 따라 형성되고,
    상기 제3 측면 도전 패턴은 상기 제3 상부전극, 상기 제3 내부연장부, 상기 제3 하부전극을 따라 형성되고,
    위로부터 첫 번째의 상기 제2 내부전극의 상기 제2 내부바디부는 상기 제3 상부전극에 해당하는 부분에 상기 만입부가 형성되고,
    아래로부터 첫 번째의 상기 제3 내부전극의 상기 제3 내부바디부는 상기 제2 하부전극에 해당하는 부분에 상기 만입부가 형성된 것을 특징으로 하는 적층형 압전 소자.
KR1020180127045A 2018-10-23 2018-10-23 적층형 압전 소자 KR102137436B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180127045A KR102137436B1 (ko) 2018-10-23 2018-10-23 적층형 압전 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180127045A KR102137436B1 (ko) 2018-10-23 2018-10-23 적층형 압전 소자

Publications (2)

Publication Number Publication Date
KR20200045923A KR20200045923A (ko) 2020-05-06
KR102137436B1 true KR102137436B1 (ko) 2020-07-24

Family

ID=70737415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180127045A KR102137436B1 (ko) 2018-10-23 2018-10-23 적층형 압전 소자

Country Status (1)

Country Link
KR (1) KR102137436B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147528A (ja) * 2006-12-12 2008-06-26 Sony Corp 圧電バイモルフ素子の製造方法及び圧電バイモルフ素子
KR101677109B1 (ko) * 2015-09-21 2016-11-17 주식회사 아모센스 적층형 압전소자 및 적층형 압전소자 제조 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
인용발명 1: 일본 공개특허공보 특개2008-147528호(2008.06.26.) 1부.*
인용발명 2: 등록특허공보 제10-1677109호(2016.11.17.) 1부.*

Also Published As

Publication number Publication date
KR20200045923A (ko) 2020-05-06

Similar Documents

Publication Publication Date Title
JP5803528B2 (ja) 圧電アクチュエータ、液体移送装置及び圧電アクチュエータの製造方法
CN201994344U (zh) 压电层叠体
KR102064008B1 (ko) 적층 커패시터, 적층 커패시터가 실장된 기판
TWI406436B (zh) 堆疊式壓電元件及其製造方法
JP2004356206A (ja) 積層構造体及びその製造方法
KR102067176B1 (ko) 적층형 전자 부품 및 그 실장 기판
JP6721152B2 (ja) 電子部品
KR20160047876A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102211743B1 (ko) 전자 부품
KR20160026499A (ko) 압전 소자 및 이를 포함하는 압전 진동 모듈
US20150321222A1 (en) Piezoelectric element and piezoelectric vibration module having the same
KR102137436B1 (ko) 적층형 압전 소자
JP7163570B2 (ja) 積層型圧電素子及び振動デバイス
US10770641B2 (en) Piezoelectric element
KR20170000596A (ko) 압전 소자 및 그를 구비하는 압전 스피커
KR20200045922A (ko) 적층형 압전 소자
US7042142B2 (en) Multilayer piezoelectric element
US9379304B2 (en) Internal electrode for piezoelectric device, piezoelectric device including the same, and method for manufacturing piezoelectric device
JP2008243924A (ja) 積層型圧電アクチュエータ素子及び積層型圧電アクチュエータ
KR102436223B1 (ko) 적층형 전자 부품
US20050162044A1 (en) Stack-type piezoelectric device
US20180090665A1 (en) Piezoelectric element
JP2016018988A (ja) 圧電素子及びこれを含む圧電振動モジュール
KR102666194B1 (ko) 압전스피커용 압전소자
KR101087378B1 (ko) 압전 적층 세라믹 소자 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant