CN113066924B - 薄膜压电感应元件及其制造方法、感测装置以及终端 - Google Patents

薄膜压电感应元件及其制造方法、感测装置以及终端 Download PDF

Info

Publication number
CN113066924B
CN113066924B CN202110290271.5A CN202110290271A CN113066924B CN 113066924 B CN113066924 B CN 113066924B CN 202110290271 A CN202110290271 A CN 202110290271A CN 113066924 B CN113066924 B CN 113066924B
Authority
CN
China
Prior art keywords
piezoelectric
layer
thin film
conductor
piezoelectric structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110290271.5A
Other languages
English (en)
Other versions
CN113066924A (zh
Inventor
叶颖隆
张志鹏
林信诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interface Optoelectronics Shenzhen Co Ltd
Interface Technology Chengdu Co Ltd
General Interface Solution Ltd
Original Assignee
Interface Optoelectronics Shenzhen Co Ltd
Interface Technology Chengdu Co Ltd
Yecheng Optoelectronics Wuxi Co Ltd
General Interface Solution Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interface Optoelectronics Shenzhen Co Ltd, Interface Technology Chengdu Co Ltd, Yecheng Optoelectronics Wuxi Co Ltd, General Interface Solution Ltd filed Critical Interface Optoelectronics Shenzhen Co Ltd
Priority to CN202110290271.5A priority Critical patent/CN113066924B/zh
Publication of CN113066924A publication Critical patent/CN113066924A/zh
Application granted granted Critical
Publication of CN113066924B publication Critical patent/CN113066924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/03—Assembling devices that include piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/057—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by stacking bulk piezoelectric or electrostrictive bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/503—Piezoelectric or electrostrictive devices having a stacked or multilayer structure having a non-rectangular cross-section in a plane orthogonal to the stacking direction, e.g. polygonal or circular in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/503—Piezoelectric or electrostrictive devices having a stacked or multilayer structure having a non-rectangular cross-section in a plane orthogonal to the stacking direction, e.g. polygonal or circular in top view
    • H10N30/505—Piezoelectric or electrostrictive devices having a stacked or multilayer structure having a non-rectangular cross-section in a plane orthogonal to the stacking direction, e.g. polygonal or circular in top view the cross-section being annular

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Measuring Fluid Pressure (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本申请涉及薄膜压电感应元件及其制造方法、感测装置以及终端，所述薄膜压电感应元件包括叠置的两压电结构及位于两压电结构之间的粘接层；压电结构由叠置的两导体层及位于两导体层之间的压电薄膜层组成；每一压电结构设有内接端部，且内接端部设置于粘接层内以使一导体层与另一压电结构的一导体层相抵接；两压电结构的内接端部于粘接层内相分离设置。一方面仅需采用邦定两次即可，减少了邦定次数及相关工序，提升了邦定效率；另一方面无需连接于叠置所形成的层结构内部，易于实现邦定工艺，极大程度地降低了邦定失败率，且进一步提升了邦定效率；再一方面有利于避免传统工艺容易导致电性不良的问题，保证了产品的使用寿命。

Description

薄膜压电感应元件及其制造方法、感测装置以及终端
技术领域
本申请涉及压电感应领域，特别是涉及薄膜压电感应元件及其制造方法、感测装置以及终端。
背景技术
薄膜压电元件亦称薄膜压电感测组件，采用薄膜压电材料(PiezoelectricMaterial)、导电层及柔性电路板(Flexible Printed Circuit，FPC)及贴合胶制成，其实现原理是通过薄膜压电材料正反两面上的导电层提供压差，以驱动压电薄膜震动并发出声波，因此根据声学特性匹配性，传统技术需以两张压电材料通过粘接层(Adhesive Layer)贴合，再将柔性电路板以邦定(Bonding)方式固定于在导电层上，使用并联方式制作成为薄膜压电感测组件。
传统产品的薄膜压电感应元件需采用两个柔性电路板进行邦定以连接四面导电层；具体地，传统薄膜压电感应组件的结构如图1所示，多层结构包括导体层100、压电薄膜层200及粘接层300，例如，多层结构包括顺序叠置的第一导体层110、第一压电薄膜层210、第二导体层120、粘接层300、第三导体层130、第二压电薄膜层220及第四导体层140；第一导体层110及第三导体层130的极性相同，均作为负极线路；第二导体层120及第四导体层140的极性相同，均作为正极线路。极性即为各导体层的电路性质亦即各导体层所要连接的电路性质，包括正极线路及负极线路；极性相同即均为正极或均为负极，极性相异即其一为正极而另一为负极。导体层的极性为正，即其连接正极线路，导体层的极性为负，即其连接负极线路。导体层的极性根据压电薄膜层的极化而定。如图2所示，传统薄膜压电感应组件中的柔性电路板400的连接方式为，负极柔性电路板410的第一负极连接端411连接作为负极的第一导体层110，负极柔性电路板410的第二负极连接端412连接作为负极的第三导体层130，正极柔性电路板420的第一正极连接端421连接作为正极的第二导体层120，正极柔性电路板420的第二正极连接端422连接作为正极的第四导体层140。请一并参阅图3，这样就需要采用两个柔性电路板分别邦定两次，增加邦定失败率，导致电性不良，即存在一定的邦定失败问题。
发明内容
基于此，有必要提供一种薄膜压电感应元件及其制造方法、感测装置以及终端。
一种薄膜压电感应元件，其包括叠置的两压电结构及位于两所述压电结构之间的粘接层；所述压电结构由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成；每一所述压电结构设有内接端部，且所述内接端部设置于所述粘接层内以使一所述导体层与另一所述压电结构的一所述导体层相抵接；两所述压电结构的所述内接端部于所述粘接层内相分离设置。上述薄膜压电感应元件，将两个压电结构的四个导体层分成了两组，每组中的两个导体层相抵接以实现导电连接，因此，一方面仅需采用邦定两次即可，减少了邦定次数及相关工序，提升了邦定效率；另一方面无需连接于叠置所形成的层结构内部，易于实现邦定工艺，极大程度地降低了邦定失败率，且进一步提升了邦定效率；再一方面有利于避免传统工艺容易导致电性不良的问题，保证了产品的使用寿命。
在其中一个实施例中，所述压电结构还设有与所述内接端部相连的弯折区，所述弯折区用于在所述内接端部设置于所述粘接层内的状态下发生弯折形变。
在其中一个实施例中，所述压电结构还设有与所述弯折区相连的平面区，所述平面区用于在所述弯折区发生弯折形变的状态下保持平面。
在其中一个实施例中，所述弯折区及所述内接端部相对于所述平面区缩窄设置。
在其中一个实施例中，两所述压电结构的所述内接端部于所述粘接层内的投影相间隔设置；及/或，两所述压电结构的所述内接端部的间距大于50微米；及/或，所述压电结构中，两所述导体层以涂布方式或溅镀方式设置于所述压电薄膜层的两面；及/或，所述压电结构以弯折方式使其所述内接端部设置于所述粘接层内。
在其中一个实施例中，所述压电结构中，所述压电薄膜层具有极化的压电薄膜，以使两所述导体层的极性相异；且相抵接的两所述导体层具有相同的极性。
在其中一个实施例中，所述薄膜压电感应元件还包括柔性电路板，所述柔性电路板的极性相异的两连接端分别连接位于外侧面的两所述导体层。
在其中一个实施例中，所述薄膜压电感应元件仅设置一所述柔性电路板且所述柔性电路板仅设置两所述连接端。
在其中一个实施例中，一种薄膜压电感应元件的制造方法，其包括以下步骤：预设两压电结构作为第一压电结构及第二压电结构，所述压电结构由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成，所述压电薄膜层具有极化的压电薄膜，以使两所述导体层的极性相异；将粘接层覆设于所述第一压电结构上；将所述第一压电结构的内接端部弯折到所述粘接层内；将所述第二压电结构的内接端部弯折且朝向所述粘接层；将所述第二压电结构叠置于所述粘接层上，以使位于所述第二压电结构且邻接于所述粘接层的一所述导体层，具有与位于所述第一压电结构的所述内接端部的一所述导体层相同的极性且与其相抵接，并使位于所述第二压电结构的所述内接端部的一所述导体层，具有与位于所述第一压电结构且邻接于所述粘接层的一所述导体层相同的极性且与其相抵接。
在其中一个实施例中，一种薄膜压电感应元件的制造方法，其包括以下步骤：预设两压电结构作为第一压电结构及第二压电结构，所述压电结构由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成，所述压电薄膜层具有极化的压电薄膜，以使两所述导体层的极性相异；将粘接层覆设于所述第一压电结构上；将所述第二压电结构叠置于所述粘接层上；将所述第一压电结构的内接端部弯折到所述粘接层内，以使位于所述第一压电结构的所述内接端部的一所述导体层，具有与位于所述第二压电结构且邻接于所述粘接层的一所述导体层相同的极性且与其相抵接；将所述第二压电结构的内接端部弯折到所述粘接层内，以使位于所述第二压电结构的所述内接端部的一所述导体层，具有与位于所述第一压电结构且邻接于所述粘接层的一所述导体层相同的极性且与其相抵接。
在其中一个实施例中，一种感测装置，其包括薄膜压电感应元件，所述薄膜压电感应元件包括叠置的两压电结构及位于两所述压电结构之间的粘接层；所述压电结构由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成；每一所述压电结构设有内接端部，且所述内接端部设置于所述粘接层内以使一所述导体层与另一所述压电结构的一所述导体层相抵接；两所述压电结构的所述内接端部于所述粘接层内相分离设置。
在其中一个实施例中，一种终端，其包括薄膜压电感应元件，所述薄膜压电感应元件包括叠置的两压电结构及位于两所述压电结构之间的粘接层；所述压电结构由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成；每一所述压电结构设有内接端部，且所述内接端部设置于所述粘接层内以使一所述导体层与另一所述压电结构的一所述导体层相抵接；两所述压电结构的所述内接端部于所述粘接层内相分离设置。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅是本申请的一些实施例，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统薄膜压电感应元件的结构示意图。
图2为传统薄膜压电感应元件的柔性电路板连接示意图。
图3为图2所示薄膜压电感应元件的柔性电路板另一方向连接示意图。
图4为本申请薄膜压电感应元件一实施例的结构示意图。
图5为本申请薄膜压电感应元件另一实施例的结构示意图。
图6为图5所示薄膜压电感应元件另一形式的结构示意图。
图7为本申请薄膜压电感应元件另一实施例的结构示意图。
图8为本申请薄膜压电感应元件的第一压电结构的形成示意图。
图9为图8所示第一压电结构的结构示意图。
图10为图9所示第一压电结构的另一方向示意图。
图11为本申请薄膜压电感应元件的第二压电结构的形成示意图。
图12为图11所示第二压电结构的结构示意图。
图13为图12所示第二压电结构的另一方向示意图。
图14为本申请薄膜压电感应元件另一实施例的第一压电结构的形成示意图。
图15为本申请薄膜压电感应元件另一实施例的第二压电结构的形成示意图。
图16为本申请薄膜压电感应元件另一实施例的结构示意图。
图17为本申请薄膜压电感应元件另一实施例的结构示意图。
图18为本申请薄膜压电感应元件另一实施例的结构示意图。
图19为本申请薄膜压电感应元件另一实施例的结构示意图。
图20为本申请薄膜压电感应元件另一实施例的结构示意图。
图21为图18所示薄膜压电感应元件的一实施例的频响曲线示意图。
图22为图20所示薄膜压电感应元件的另一实施例的频响曲线示意图。
附图标记：
导体层100、压电薄膜层200、粘接层300、柔性电路板组400、第一压电结构500、第二压电结构600、柔性电路板700、第一频响曲线800、第二频响曲线900；
第一导体层110、第二导体层120、第三导体层130、第四导体层140、第一导体极性111、第二导体极性121、第三导体极性131、第四导体极性141；
第一压电薄膜层210、第二压电薄膜层220、第一空间310、第二空间320；
负极柔性电路板410、正极柔性电路板420、第一负极连接端411、第二负极连接端412、第一正极连接端421、第二正极连接端422；
第一弯折区510、第一平面区520、第一内接端部530、第二弯折区610、第二平面区620、第二内接端部630、第一连接端710、第二连接端720；
第一长度L1、第一宽度L2、第二长度L3、第二宽度L4、悬空长度L5、悬空高度L6。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。
需要说明的是，当组件被称为“固定于”或“设置于”另一个组件，它可以直接在另一个组件上或者也可以存在居中的组件。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中组件。本申请的说明书所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”、“下”可以是第一特征直接和第二特征接触，或第一特征和第二特征间接地通过中间媒介接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之上”、“上方”和“上面”可以是第一特征在第二特征正下方或斜下方，或仅表示第一特征水平高度小于第二特征。除非另有定义，本申请的说明书所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。本申请的说明书所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本申请一个实施例中，一种薄膜压电感应元件，其包括叠置的两压电结构及位于两所述压电结构之间的粘接层；所述压电结构由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成；每一所述压电结构设有内接端部，且所述内接端部设置于所述粘接层内以使一所述导体层与另一所述压电结构的一所述导体层相抵接；两所述压电结构的所述内接端部于所述粘接层内相分离设置。上述薄膜压电感应元件，将两个压电结构的四个导体层分成了两组，每组中的两个导体层相抵接以实现导电连接，因此，一方面仅需采用邦定两次即可，减少了邦定次数及相关工序，提升了邦定效率；另一方面无需连接于叠置所形成的层结构内部，易于实现邦定工艺，极大程度地降低了邦定失败率，且进一步提升了邦定效率；再一方面有利于避免传统工艺容易导致电性不良的问题，保证了产品的使用寿命。
在其中一个实施例中，一种薄膜压电感应元件，其包括以下实施例的部分结构或全部结构；即，所述薄膜压电感应元件包括以下的部分技术特征或全部技术特征。进一步地，在其中一个实施例中，所述薄膜压电感应元件中，所述压电结构延伸设置所述内接端部，且于所述内接端部处弯折设置以使所述压电结构的远离所述粘接层的导体层与另一所述压电结构的邻接所述粘接层的导体层相抵接，即相接触亦即实现导电连接。进一步地，在其中一个实施例中，所述压电结构的正极的导电层与另一所述压电结构的正极的导电层相抵接，且负极的导电层与另一所述压电结构的负极的导电层相抵接。各实施例中，薄膜压电感应元件的设计，是将两片正反两面均有导电层的压电薄膜，以粘接层相互连接，使得两压电薄膜的导电层实现正正相连及负负相连，即两压电薄膜中，正极的导电层与正极的导电层相连接，负极的导电层与负极的导电层相连接，只需用一个柔性电路板即可连接两面导电层，降低邦定失败率，有效缩短工时与成本。
对于压电薄膜层所采用的压电薄膜，当压力作用在压电薄膜上时，则会产生电能。在其中一个实施例中，所述压电结构中，所述压电薄膜层具有极化的压电薄膜，以使两所述导体层的极性相异；可以理解的是，对于极化后的压电薄膜，其具有极性相异的两面，因此两所述导体层对应的极性相异；为了确保薄膜压电感应元件的两外侧面具有相异极性，以便利于邦定柔性电路板，进一步地，在其中一个实施例中，相抵接的两所述导体层具有相同的极性。即所述压电结构中，所述压电薄膜层具有极化的压电薄膜，以使两所述导体层的极性相异；且相抵接的两所述导体层具有相同的极性。其余实施例以此类推，不做赘述。在其中一个实施例中，极化后的所述压电薄膜，压电系数d33≈30至35，厚度约为10微米至500微米。
在其中一个实施例中，所述薄膜压电感应元件如图4所示，其包括：第一压电结构500，由顺序叠置的第一导体层110、第一压电薄膜层210及第二导体层120组成；粘接层300，位于所述第二导体层120下方；以及，第二压电结构600，由顺序叠置的第三导体层130、第二压电薄膜层220及第四导体层140组成，其中，所述第三导体层130位于所述粘接层300下方；并且，所述第一压电结构500设有第一内接端部530，所述第一内接端部530设置于所述粘接层300内以使所述第一导体层110与所述第三导体层130相抵接；所述第二压电结构600设有第二内接端部630，所述第二内接端部630设置于所述粘接层300内以使所述第四导体层140与所述第二导体层120相抵接；且所述第二内接端部630与所述第一内接端部530于所述粘接层300内相分离设置。本实施例中，所述第一压电薄膜层210及所述第二压电薄膜层220均具有极化的压电薄膜，以使所述第一导体层110与所述第二导体层120的极性相异，所述第三导体层130与所述第四导体层140的极性相异，且所述第一导体层110与所述第三导体层130的极性相同。
在其中一个实施例中，导体层的材料包括银(Ag)、金(Au)、镍(Ni)、铬(Cr)、铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、含银合金、含镍合金、含铜合金、含铝合金及含钛合金中的至少一项。在其中一个实施例中，导体层的材料为银、金、镍、铬、铜、铝、钼、钛、含银合金、含镍合金、含铜合金、含铝合金或含钛合金；在其中一个实施例中，导体层的材料包括银、金、镍、铬、铜、铝、钼、钛、含银合金、含镍合金、含铜合金、含铝合金及含钛合金中的至少二项。导体层用于导电，不同的导体层的极性相同或相异设置。根据不同的应用条件需求例如应用环境需求或应用时间需求等，可以灵活选用导体层的材料。
可以理解的是，内接端部，包括第一内接端部530及第二内接端部630，作为压电结构的一部分，均由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成；各实施例中，所述压电结构，包括第一压电结构500及第二压电结构600，需弯折设置，即所述压电结构以弯折方式使其所述内接端部设置于所述粘接层内，亦即所述压电结构以翻折方式使其所述内接端部设置于所述粘接层内；用于将位于所述薄膜压电感应元件外侧的第一导体层110位于第一内接端部530的部分，与第三导体层130相抵接，即与第三导体层130邻接于所述粘接层的一面相抵接；以及将位于所述薄膜压电感应元件外侧的第四导体层140位于第二内接端部630的部分，与第二导体层120相抵接，即与第二导体层120邻接于所述粘接层的一面相抵接。在其中一个实施例中，所述粘接层为PSA(pressure sensitive adhesive，压敏胶)层；或者OCA(Optically Clear Adhesive，光学透明胶)层。所述压电薄膜层的材料包括聚偏二氟乙烯(Polyvinylidene Difluoride，PVDF)或其衍生物PVDF-TrFE，以及锆钛酸铅压电陶瓷(PZT)等。
在其中一个实施例中，所述压电结构还设有与所述内接端部相连的弯折区，所述弯折区用于在所述内接端部设置于所述粘接层内的状态下发生弯折形变。在其中一个实施例中，如图4所示，所述第一压电结构500还设有与所述第一内接端部530相连的第一弯折区510，所述第一弯折区510用于在所述第一内接端部530设置于所述粘接层300内的状态下发生弯折形变；所述第二压电结构600还设有与第二内接端部630相连的第二弯折区610，所述第二弯折区610用于在所述第二内接端部630设置于所述粘接层300内的状态下发生弯折形变。本实施例中，第一弯折区510相对于粘接层300形成了第一空间310，第二弯折区610相对于粘接层300形成了第二空间320。
为了避免内接端部插入粘接层内过深而影响粘接效果，进一步地，在其中一个实施例中，所述内接端部中的压电薄膜层及远离另一压电结构的导体层缩短设置；在其中一个实施例中，所述内接端部相对于所述粘接层具有长度一致的平齐结构。在其中一个实施例中，所述薄膜压电感应元件如图5所示，与图4所示实施例不同的是，第一内接端部530相对于粘接层300形成了长度一致的平齐结构，第二内接端部630相对于粘接层300亦形成了长度一致的平齐结构。
为了保证薄膜压电感应功能的实现，在其中一个实施例中，所述压电结构还设有与所述弯折区相连的平面区，所述平面区用于在所述弯折区发生弯折形变的状态下保持平面。在其中一个实施例中，请一并参阅图6，所述第一压电结构500还设有与所述第一弯折区510相连的第一平面区520，所述第一平面区520用于在所述第一弯折区510发生弯折形变的状态下保持平面；所述第二压电结构600还设有与第二弯折区610相连的第二平面区620，所述第二平面区620用于在所述第二弯折区610发生弯折形变的状态下保持平面。
为了便于控制弯折形变，进一步地，在其中一个实施例中，所述压电结构于所述弯折区及所述平面区相连的位置处设有预压槽，以便于在所述预压槽处弯折所述弯折区。在其中一个实施例中，所述预压槽非连续设置，其包括分离的多段直线槽，且各所述直线槽位于同一直线上；在其中一个实施例中，所述预压槽采用机压方式实现，可以理解的是，预压槽的深度很浅，相对于涂布等方式形成的导体层而言，为了避免断裂，可以在成型后立刻机压得到预压槽，预压槽不可穿透导体层。这样的设计，一方面有利于避免弯折区过于外翻，另一方面有利于控制弯折区的形变位置，再一方面有利于保证位于薄膜压电感应元件外侧面即外表面的导体层的电传导作用。
在其中一个实施例中，结合图5及图6，第一导体层110的第一导体极性111为负，第二导体层120的第二导体极性121为正、第三导体层130的第三导体极性131为负，第四导体层140的第四导体极性141为正；这样的设计，所述压电结构以弯折方式使其所述内接端部设置于所述粘接层内，即实现了在两压电薄膜的导电层的正正相连及负负相连，即极性同为负的第一导体层110在弯折后于第一内接端部530处与第三导体层130通过相抵接而实现电连接，极性同为正的第四导体层140在弯折后于第二内接端部630处与第二导体层120通过相抵接而实现电连接。
为了保证粘接效果，进一步地，在其中一个实施例中，所述粘接层增厚设置，在其中一个实施例中，所述粘接层相对传统粘接层增厚4％至15％设置。在其中一个实施例中，所述薄膜压电感应元件如图7所示，与图5所示实施例不同的是，粘接层300相对增厚设置。进一步地，在其中一个实施例中，所述粘接层的厚度大于所述压电结构的厚度；在其中一个实施例中，所述粘接层的厚度为所述压电结构的厚度的100％至300％；在其中一个实施例中，所述粘接层的厚度为所述压电结构的厚度的120％至300％；这样的设计，有利于将压电结构的内接端部插入设置于粘接层中，可以理解的是，当粘接层厚度不足时，可能会导致粘接不良，影响产品的设计寿命，因此需要保证粘接层的厚度，以确保粘接效果。
在其中一个实施例中，所述弯折区及所述内接端部相对于所述平面区缩窄设置。在其中一个实施例中，所述压电结构中，两所述导体层以涂布方式或溅镀方式设置于所述压电薄膜层的两面。在其中一个实施例中，所述薄膜压电感应元件在制造时，以一压电薄膜作为所述压电薄膜层，在该压电薄膜的两面分别以涂布方式或溅镀方式设置导体层，第一压电结构的形成如图8所示，第一导体层110位于第一压电薄膜层210的一面上，图示可见一次工艺可生产多个第一压电结构，第一压电结构设在上方时，可称为上压电结构(UpperPiezoelectric film)；然后以激光切割或冲切(punch)方式从压电薄膜分离各第一压电结构；得到的第一压电结构500如图9及图10所示，第一平面区520即为顺序叠置的第一导体层110、第一压电薄膜层210及第二导体层120中的矩形体，其具有第一长度L1及第一宽度L2，厚度即为顺序叠置的第一导体层110、第一压电薄膜层210及第二导体层120的厚度之和值。第一弯折区510及第一内接端部530的总长度为第二长度L3，宽度为第二宽度L4；其中，第一弯折区510具有悬空长度L5，即悬空于外界环境的部分；第一内接端部530的长度为第二长度L3与悬空长度L5的差值。
同样地，第二压电结构的形成如图11所示，第三导体层130位于第二压电薄膜层220的一面上，图示可见一次工艺同样可生产多个第二压电结构；第二压电结构设在下方时，可称为下压电结构(Down Piezoelectric film)；然后以激光切割或冲切方式从压电薄膜分离各第二压电结构，得到的第二压电结构600如图12及图13所示，本实施例中第二内接端部630的位置与第一内接端部530的位置分别位于粘接层的两端以避免重叠，从而避免各导体层发生非设计要求的接触。在其中一个实施例中，两所述压电结构的所述内接端部于所述粘接层内的投影相间隔设置；在其中一个实施例中，两所述压电结构的所述内接端部的间距大于50微米。结合图8及图13所示，在其中一个实施例中，所述第一弯折区510及所述第一内接端部530相对于所述第一平面区520缩窄设置；所述第二弯折区610及所述第二内接端部630相对于所述第二平面区620缩窄设置。这样的设计，使得两内接端部于粘接层内相分离且具有足够的间隔，避免相互干扰。
进一步地，可以理解的是，在确保两所述压电结构的所述内接端部之间存在足够间距的前提下，所述内接端部具有包括但不限于三角形、矩形、五边形或非规则图形的形状；本实施例中亦不限制所述内接端部的相对大小。压电结构的内接端部的设计，一方面是分别实现弯折后使一所述导体层与另一所述压电结构的一所述导体层相抵接从而实现电导通，另一方面是确保压电结构具有足够的部分能够作为内接端部以弯折，可以理解的是，内接端部的面积较大时，压电结构的内接端部更易弯折以实现抵接目标。
为了尽量充分利用压电薄膜层，减少切割废料，进一步地，在其中一个实施例中，第一压电结构的形成如图14所示，第二压电结构的形成如图15所示，同样地，第一导体层110位于第一压电薄膜层210的一面上，第三导体层130位于第二压电薄膜层220的一面上，然后以激光切割或冲切方式分别从第一压电薄膜层210分离各第一压电结构，从第二压电薄膜层220分离各第二压电结构。
在其中一个实施例中，所述薄膜压电感应元件还包括柔性电路板，所述柔性电路板的极性相异的两连接端分别连接位于外侧面的两所述导体层。在其中一个实施例中，所述薄膜压电感应元件仅设置一所述柔性电路板且所述柔性电路板仅设置两所述连接端。在其中一个实施例中，如图16所示，所述薄膜压电感应元件还包括柔性电路板700，所述柔性电路板700的极性相异的两连接端分别连接所述第一导体层110及所述第四导体层140，柔性电路板700的第一连接端710与第二连接端720的极性相异，即第一连接端710与第二连接端720分别用于连接相异极性的导体层；本实施例中，第一连接端710连接极性为负极的第一导体层110，同时通过第一导体层110连通极性同为负极的第三导体层130；第二连接端720连接极性为正极的第四导体层140，同时通过第四导体层140连通极性同为正极的第二导体层120。这样的设计，有利于在仅采用一柔性电路板且仅邦定两次即可实现导电连接，从而实现压电感应作用。
在其中一个实施例中，所述薄膜压电感应元件如图17所示，与图16所示实施例不同的是，柔性电路板700的第一连接端710与第二连接端720的邦定方式不同。
在其中一个实施例中，所述薄膜压电感应元件如图18所示，弯折区具有一定的悬空高度L6。本实施例中，弯折区的第二宽度L4与平面区的第一宽度L2相同。在其中一个实施例中，所述薄膜压电感应元件如图19所示，与图18所示实施例不同的是，弯折区的第二宽度L4小于平面区的第一宽度L2，且两弯折区位于粘接层内的同一侧；本实施例中，两内接端部于粘接层300内的投影相间隔设置。在其中一个实施例中，所述薄膜压电感应元件如图20所示，与图19所示实施例不同的是，且两弯折区位于粘接层内的两侧，以增加两内接端部的间距。
相对于传统薄膜压电感应元件，本申请各实施例所述薄膜压电感应元件存在一重要区别即为弯折区，为了测试该弯折区的存在对于声学的影响，即判断其是否会对压电感应效应造成干扰，进行了多次实验，限于篇幅，下面仅示出两例为证。
在其中一个实施例中，所述薄膜压电感应元件基于图18所示，其中第一长度L1为56毫米，第一宽度L2为45毫米，悬空长度L5为2毫米，第二宽度L4为45毫米。测试得到的频响曲线如图21所示。在其中一个实施例中，所述薄膜压电感应元件基于图20所示，其中第一长度L1为56毫米，第一宽度L2为45毫米，悬空长度L5为10毫米，第二宽度L4为20毫米。测试得到的频响曲线如图22所示。
由图21及图22可见，一方面弯折区的存在所形成的悬空结构，对频响曲线造成的影响不大，由压电薄膜及导体层组成的悬空结构对于声学并无太大影响；另一方面两所述频响曲线基本相同，可见弯折区的位置及分布的差异，对于所形成的频响曲线影响不大。因此悬空结构不会影响所述薄膜压电感应元件的压电感应性能。
在其中一个实施例中，一种薄膜压电感应元件的制造方法，其包括以下步骤：预设两压电结构作为第一压电结构及第二压电结构，所述压电结构由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成，所述压电薄膜层具有极化的压电薄膜，以使两所述导体层的极性相异；将粘接层覆设于所述第一压电结构上；将所述第一压电结构的内接端部弯折到所述粘接层内；将所述第二压电结构的内接端部弯折且朝向所述粘接层；将所述第二压电结构叠置于所述粘接层上，以使位于所述第二压电结构且邻接于所述粘接层的一所述导体层，具有与位于所述第一压电结构的所述内接端部的一所述导体层相同的极性且与其相抵接，并使位于所述第二压电结构的所述内接端部的一所述导体层，具有与位于所述第一压电结构且邻接于所述粘接层的一所述导体层相同的极性且与其相抵接。
或者，在其中一个实施例中，一种薄膜压电感应元件的制造方法，其包括以下步骤：预设两压电结构作为第一压电结构及第二压电结构，所述压电结构由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成，所述压电薄膜层具有极化的压电薄膜，以使两所述导体层的极性相异；将粘接层覆设于所述第一压电结构上；将所述第二压电结构叠置于所述粘接层上；将所述第一压电结构的内接端部弯折到所述粘接层内，以使位于所述第一压电结构的所述内接端部的一所述导体层，具有与位于所述第二压电结构且邻接于所述粘接层的一所述导体层相同的极性且与其相抵接，即位于所述第一压电结构的所述内接端部的一所述导体层与位于所述第二压电结构且邻接于所述粘接层的一所述导体层所靠近所述粘接层的一面相抵接；将所述第二压电结构的内接端部弯折到所述粘接层内，以使位于所述第二压电结构的所述内接端部的一所述导体层，具有与位于所述第一压电结构且邻接于所述粘接层的一所述导体层相同的极性且与其相抵接，即位于所述第二压电结构的所述内接端部的一所述导体层与位于所述第一压电结构且邻接于所述粘接层的一所述导体层所靠近所述粘接层的一面相抵接。各实施例中，所述薄膜压电感应元件的制造方法，用于制造任一实施例所述薄膜压电感应元件；进一步地，在其中一个实施例中，所述薄膜压电感应元件的制造方法包括上述任一实施例所述薄膜压电感应元件的结构特征；在其中一个实施例中，所述薄膜压电感应元件的制造方法用于实现上述任一实施例所述薄膜压电感应元件的结构特征。
在其中一个实施例中，所述薄膜压电感应元件的制造方法中，第一压电结构的负极的导体层即第一导体层在远离第二压电结构的一面，第一压电结构的正极的导体层即第二导体层在靠近第二压电结构的一面，第二压电结构的负极的导体层即第三导体层在靠近第一压电结构的一面，第二压电结构的正极的导体层即第四导体层在远离第一压电结构的一面，将第一压电结构一部分反折即弯折使其负极的导体层与第二压电结构的负极的导体层连接并导通，形成了第一压电结构的第一内接端部，再贴覆粘接层将第一内接端部固定，再将第二压电结构一部分反折使其正极的导体层与第一压电结构的正极的导体层连接并导通，形成了第二压电结构的第二内接端部，于粘接层内固定。可以理解的是，第一压电结构在远离第二压电结构的一面的第一导体层亦可为正极的导体层，第二压电结构在靠近第一压电结构的一面的第三导体层对应为正极即可，以此类推。在其中一个实施例中，将两压电结构的平面区各自伸出用于弯折即反折的部分，包括弯折区及内接端部，目的是将上下压电薄膜的同一极性面向连接到同一极性的导电位，且平面区邻接粘接层，弯折区及内接端部在弯折之前未黏贴固定粘接层。
在其中一个实施例中，一种感测装置，其包括任一实施例所述薄膜压电感应元件。在其中一个实施例中，一种感测装置，其包括薄膜压电感应元件，所述薄膜压电感应元件包括叠置的两压电结构及位于两所述压电结构之间的粘接层；所述压电结构由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成；每一所述压电结构设有内接端部，且所述内接端部设置于所述粘接层内以使一所述导体层与另一所述压电结构的一所述导体层相抵接；两所述压电结构的所述内接端部于所述粘接层内相分离设置。所述感测装置包括但不限于压电薄膜传感器等。这样的设计，将两个压电结构的四个导体层分成了两组，每组中的两个导体层相抵接以实现导电连接，仅需采用邦定两次即可，减少了邦定次数及相关工序，提升了邦定效率，且易于实现邦定工艺，极大程度地降低了邦定失败率，且进一步提升了邦定效率；有利于避免传统工艺容易导致电性不良的问题，保证了产品的使用寿命。
在其中一个实施例中，一种终端，其包括任一实施例所述薄膜压电感应元件。在其中一个实施例中，一种终端，其包括薄膜压电感应元件，所述薄膜压电感应元件包括叠置的两压电结构及位于两所述压电结构之间的粘接层；所述压电结构由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成；每一所述压电结构设有内接端部，且所述内接端部设置于所述粘接层内以使一所述导体层与另一所述压电结构的一所述导体层相抵接；两所述压电结构的所述内接端部于所述粘接层内相分离设置。在其中一个实施例中，所述终端包括可穿戴设备、检测装置、智能衣服、动态质量测量设备、声波探测仪器、智能手机等。
需要说明的是，本申请的其它实施例还包括，上述各实施例中的技术特征相互组合所形成的、能够实施的薄膜压电感应元件及其制造方法、感测装置以及终端。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的专利保护范围应以所附权利要求为准。

Claims (14)

1.一种薄膜压电感应元件，其特征在于，包括叠置的两压电结构及位于两所述压电结构之间的粘接层；
所述压电结构由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成；
每一所述压电结构设有内接端部，且所述内接端部设置于所述粘接层内以使一所述导体层与另一所述压电结构的一所述导体层相抵接；
两所述压电结构的所述内接端部于所述粘接层内相分离设置；
所述压电结构还设有与所述内接端部相连的弯折区，所述弯折区用于在所述内接端部设置于所述粘接层内的状态下发生弯折形变。
2.根据权利要求1所述薄膜压电感应元件，其特征在于，所述压电结构还设有与所述弯折区相连的平面区，所述平面区用于在所述弯折区发生弯折形变的状态下保持平面。
3.根据权利要求2所述薄膜压电感应元件，其特征在于，所述弯折区及所述内接端部相对于所述平面区缩窄设置。
4.根据权利要求1所述薄膜压电感应元件，其特征在于，两所述压电结构的所述内接端部于所述粘接层内的投影相间隔设置。
5.根据权利要求1所述薄膜压电感应元件，其特征在于，两所述压电结构的所述内接端部的间距大于50微米。
6.根据权利要求1所述薄膜压电感应元件，其特征在于，所述压电结构中，两所述导体层以涂布方式或溅镀方式设置于所述压电薄膜层的两面。
7.根据权利要求1所述薄膜压电感应元件，其特征在于，所述压电结构以弯折方式使其所述内接端部设置于所述粘接层内。
8.根据权利要求1至7中任一项所述薄膜压电感应元件，其特征在于，所述压电结构中，所述压电薄膜层具有极化的压电薄膜，以使两所述导体层的极性相异；且相抵接的两所述导体层具有相同的极性。
9.根据权利要求8所述薄膜压电感应元件，其特征在于，还包括柔性电路板，所述柔性电路板的极性相异的两连接端分别连接位于外侧面的两所述导体层。
10.根据权利要求9所述薄膜压电感应元件，其特征在于，仅设置一所述柔性电路板且所述柔性电路板仅设置两所述连接端。
11.一种薄膜压电感应元件的制造方法，其特征在于，包括以下步骤：
预设两压电结构作为第一压电结构及第二压电结构，所述压电结构由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成，所述压电薄膜层具有极化的压电薄膜，以使两所述导体层的极性相异；
将粘接层覆设于所述第一压电结构上；
将所述第一压电结构的内接端部弯折到所述粘接层内；
将所述第二压电结构的内接端部弯折且朝向所述粘接层；
将所述第二压电结构叠置于所述粘接层上，以使位于所述第二压电结构且邻接于所述粘接层的一所述导体层，具有与位于所述第一压电结构的所述内接端部的一所述导体层相同的极性且与其相抵接，并使位于所述第二压电结构的所述内接端部的一所述导体层，具有与位于所述第一压电结构且邻接于所述粘接层的一所述导体层相同的极性且与其相抵接。
12.一种薄膜压电感应元件的制造方法，其特征在于，包括以下步骤：
预设两压电结构作为第一压电结构及第二压电结构，所述压电结构由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成，所述压电薄膜层具有极化的压电薄膜，以使两所述导体层的极性相异；
将粘接层覆设于所述第一压电结构上；
将所述第二压电结构叠置于所述粘接层上；
将所述第一压电结构的内接端部弯折到所述粘接层内，以使位于所述第一压电结构的所述内接端部的一所述导体层，具有与位于所述第二压电结构且邻接于所述粘接层的一所述导体层相同的极性且与其相抵接；
将所述第二压电结构的内接端部弯折到所述粘接层内，以使位于所述第二压电结构的所述内接端部的一所述导体层，具有与位于所述第一压电结构且邻接于所述粘接层的一所述导体层相同的极性且与其相抵接。
13.一种感测装置，其特征在于，包括薄膜压电感应元件，所述薄膜压电感应元件包括叠置的两压电结构及位于两所述压电结构之间的粘接层；
所述压电结构由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成；
每一所述压电结构设有内接端部，且所述内接端部设置于所述粘接层内以使一所述导体层与另一所述压电结构的一所述导体层相抵接；
两所述压电结构的所述内接端部于所述粘接层内相分离设置；
其中，所述压电结构还设有与所述内接端部相连的弯折区，所述弯折区用于在所述内接端部设置于所述粘接层内的状态下发生弯折形变。
14.一种终端，其特征在于，包括薄膜压电感应元件，所述薄膜压电感应元件包括叠置的两压电结构及位于两所述压电结构之间的粘接层；
所述压电结构由叠置的两导体层及位于两所述导体层之间的压电薄膜层组成；
每一所述压电结构设有内接端部，且所述内接端部设置于所述粘接层内以使一所述导体层与另一所述压电结构的一所述导体层相抵接；
两所述压电结构的所述内接端部于所述粘接层内相分离设置；
其中，所述压电结构还设有与所述内接端部相连的弯折区，所述弯折区用于在所述内接端部设置于所述粘接层内的状态下发生弯折形变。
CN202110290271.5A 2021-03-18 2021-03-18 薄膜压电感应元件及其制造方法、感测装置以及终端 Active CN113066924B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110290271.5A CN113066924B (zh) 2021-03-18 2021-03-18 薄膜压电感应元件及其制造方法、感测装置以及终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110290271.5A CN113066924B (zh) 2021-03-18 2021-03-18 薄膜压电感应元件及其制造方法、感测装置以及终端

Publications (2)

Publication Number Publication Date
CN113066924A CN113066924A (zh) 2021-07-02
CN113066924B true CN113066924B (zh) 2022-07-01

Family

ID=76561575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110290271.5A Active CN113066924B (zh) 2021-03-18 2021-03-18 薄膜压电感应元件及其制造方法、感测装置以及终端

Country Status (1)

Country Link
CN (1) CN113066924B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023048022A1 (zh) * 2021-09-24 2023-03-30

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100385699C (zh) * 2001-10-30 2008-04-30 1...有限公司 压电器件和其制造方法
JP2011165846A (ja) * 2010-02-09 2011-08-25 Konica Minolta Medical & Graphic Inc 有機圧電素子の製造方法、積層体および有機圧電素子
JP5558936B2 (ja) * 2010-06-29 2014-07-23 富士フイルム株式会社 積層素子の製造方法及び積層素子
JP6300458B2 (ja) * 2013-07-03 2018-03-28 三井化学株式会社 積層圧電素子
KR102381748B1 (ko) * 2014-12-31 2022-04-01 엘지디스플레이 주식회사 다층 가변 소자 및 이를 포함하는 표시 장치
CN108389958B (zh) * 2018-01-24 2021-12-03 业成科技（成都）有限公司 超声波振动元件和超声波传感器
CN112366272B (zh) * 2020-10-28 2022-07-01 业成科技（成都）有限公司 压电感应组件及其制造方法

Also Published As

Publication number Publication date
CN113066924A (zh) 2021-07-02

Similar Documents

Publication Publication Date Title
JP5605433B2 (ja) 圧電振動装置
CN201994344U (zh) 压电层叠体
US11393972B2 (en) Multi-layer piezoelectric ceramic component and piezoelectric device
JPWO2015098724A1 (ja) 圧電センサの製造方法
CN113066924B (zh) 薄膜压电感应元件及其制造方法、感测装置以及终端
JP4725432B2 (ja) 積層型圧電素子及び圧電装置
JPH05218519A (ja) 電歪効果素子
KR101579121B1 (ko) 압전 액추에이터, 압전 진동 장치 및 휴대 단말
CN107172812A (zh) 超声波传感器组件及制造方法
CN110213704B (zh) 振动发生器件和电子设备
JP3535111B2 (ja) 圧電アクチュエータ
CN111630777B (zh) 振动器件
CN114730827A (zh) 压电元件
JPS6388875A (ja) 積層型圧電素子の製造方法
CN108830214A (zh) 指纹辨识装置及其制造方法
JP2019134034A (ja) 積層圧電セラミック部品及び圧電デバイス
US4629928A (en) Electrode terminal structure for a piezoelectric polymer
JP7200796B2 (ja) 圧電素子
JP3423788B2 (ja) 超音波探触子
JP5687278B2 (ja) 多層圧電アクチュエータ
JP2005164505A (ja) 加速度センサ
JP6428133B2 (ja) 圧電アクチュエータ
JP6439438B6 (ja) 圧電アクチュエータ
CN114793316A (zh) 发声模组和电子设备
JP2002076459A (ja) 可撓性圧電素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240109

Address after: 518109, Building E4, 101, Foxconn Industrial Park, No. 2 East Ring 2nd Road, Fukang Community, Longhua Street, Longhua District, Shenzhen City, Guangdong Province (formerly Building 1, 1st Floor, G2 District), H3, H1, and H7 factories in K2 District, North Shenchao Optoelectronic Technology Park, Minqing Road, Guangdong Province

Patentee after: INTERFACE OPTOELECTRONICS (SHENZHEN) Co.,Ltd.

Patentee after: Interface Technology (Chengdu) Co., Ltd.

Patentee after: GENERAL INTERFACE SOLUTION Ltd.

Address before: No.689 Hezuo Road, West District, high tech Zone, Chengdu City, Sichuan Province

Patentee before: Interface Technology (Chengdu) Co., Ltd.

Patentee before: INTERFACE OPTOELECTRONICS (SHENZHEN) Co.,Ltd.

Patentee before: Yicheng Photoelectric (Wuxi) Co.,Ltd.

Patentee before: GENERAL INTERFACE SOLUTION Ltd.

TR01 Transfer of patent right