CN1996749A - 差动放大器和数据驱动器及显示装置 - Google Patents

差动放大器和数据驱动器及显示装置 Download PDF

Info

Publication number
CN1996749A
CN1996749A CNA2007100014625A CN200710001462A CN1996749A CN 1996749 A CN1996749 A CN 1996749A CN A2007100014625 A CNA2007100014625 A CN A2007100014625A CN 200710001462 A CN200710001462 A CN 200710001462A CN 1996749 A CN1996749 A CN 1996749A
Authority
CN
China
Prior art keywords
mentioned
transistor
wallman
current mirror
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100014625A
Other languages
English (en)
Other versions
CN1996749B (zh
Inventor
土弘
石井顺一郎
西村浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1996749A publication Critical patent/CN1996749A/zh
Application granted granted Critical
Publication of CN1996749B publication Critical patent/CN1996749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45224—Complementary Pl types having parallel inputs and being supplied in parallel
    • H03F3/45233—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种差动放大电路，以简易的电路构成来实现偏置电压的影响小的运算放大器。上述差动放大电路，包含差动对(MN1、MN2)和构成上述差动对的负载电路的渥尔曼电流镜像电路，渥尔曼电流镜像电路具备：控制端子共连的第1晶体管对(MP3、MP4)；以及在共连的控制端子上分别接受偏压信号的第2、第3晶体管对(MP5、MP6)、(MP7、MP8)，上述第2晶体管对(MP5、MP6)直线连接在上述第1晶体管对(MP3、MP4)和上述渥尔曼电流镜像电路的输入端(N15)和输出端(N16)之间，上述第3晶体管对(MP7、MP8)交叉连接在上述第1晶体管对(MP3、MP4)和上述渥尔曼电流镜像电路的输入端和输出端之间，上述第2、第3晶体管对分别通过偏压电压值的切换来控制激活状态和去激活状态，并且控制成，一方为激活状态时，另一方成为去激活状态。

Description

差动放大器和数据驱动器及显示装置
技术区域
本发明涉及差动放大器和数据驱动器及采用了它的显示装置。
背景技术
近来，显示装置随着以薄型、轻量、低功耗为特征的液晶显示装置(LCD)广泛普及，大量用于手机(移动电话、蜂窝电话)、PDA(个人数字助手)、笔记本电脑等移动设备的显示部。而最近，液晶显示装置的大画面化、动画对应的技术也在兴起，不仅是移动用途，非移动型的大画面显示装置、大画面液晶电视也可实现了。这些液晶显示装置利用了可高清晰显示的有源阵列驱动方式的液晶显示装置。
首先，参照图11，介绍有源阵列驱动方式的液晶显示装置的典型构成。另外，图11中由等效电路示意地表示与液晶显示部的1像素连接的主要构成。
一般而言，有源阵列驱动方式的液晶显示装置的显示部960包括：由透明的像素电极964及薄膜晶体管(TFT)963按矩阵状配置而成的半导体基板(例如在彩色SXGA面板的场合为1280×3像素列×1024像素行)；在整面上形成了1个透明的电极967的对向基板；以及使这2张基板对向而在其间封入液晶的构造。液晶具有电容性，在像素电极964和电极967之间构成电容965。还有，常常还具有用于辅助液晶的电容性的辅助电容966。
在上述液晶显示装置中，由扫描信号来控制具有开关功能的TFT96 3的接通·关断，在TFT963接通时，与视频数据信号对应的灰度等级信号电压被施加给像素电极964，由于各像素电极964和对向基板电极967之间的电位差，液晶的透过率就会变化，TFT963关断之后液晶电容965及辅助电容966会在一定期间保持该电位差，从而显示画像。
在半导体基板上，传送施加给各像素电极964的多个电平电压(灰度等级信号电压)的数据线962和传送扫描信号的扫描线961按格子状配线(在上述彩色SXGA面板的场合，数据线是1280×3条，扫描线是1024条)，扫描线961及数据线962由于在彼此的交叉部产生的电容、在对向基板电极之间夹持的液晶电容等而成为大的电容性负载。
另外，扫描信号由栅极驱动器970向扫描线961供给，还有，对各像素电极964的灰度等级信号电压的供给由数据驱动器980通过数据线962来进行。还有，栅极驱动器970及数据驱动器980由显示控制器(未图示)来控制，各自需要的时钟CLK、控制信号、电源电压等由显示控制器来供给，视频数据被供给到数据驱动器980。另外，现在的视频数据以数字化数据为主流。
1画面的量的数据的改写在1帧期间(1/60·秒)进行，由各扫描线按每1像素行(每线)依次选择，在选择期间内，由各数据线供给灰度等级信号电压。
另外，栅极驱动器970至少供给2值的扫描信号即可，而数据驱动器980则必须以与灰度等级数相应的多值电平的灰度等级信号电压来驱动数据线。因此，数据驱动器980具备由把视频数据变换为灰度等级信号电压的解码器和向数据线962放大输出该灰度等级信号电压的运算放大器组成的数字模拟变换电路(DAC)。
还有，近来，在液晶显示装置中，高画质化(多色化)正在推进，至少RGB各6比特视频数据(26万色)，甚至8比特视频数据(2680万色)以上的需求越来越强。因此，输出与多比特视频数据对应的灰度等级信号电压的数据驱动器，与多灰度等级电压输出一起，要求非常高精度的电压输出。例如把容许输出电压精度设为1/2LSB的话，对于6比特为约±40mV，对于8比特为约±10mV。
然而，对于构成驱动器电路的晶体管，在制造过程中会产生元件离散，输出电压的高精度化受到限制。后述专利文献1中针对此问题提出了实效性地使输出电压高精度化的方法。
图12(a)、图12(b)是表示后述专利文献1中披露的运算放大器的电路构成的图，适用于液晶显示装置的驱动。图12(a)、图12(b)表示在1个运算放大器中，开关的切换所涉及的2个连接构成。参照图12(a)、图12(b)，此运算放大器具备：构成差动对的2个P沟道MOS晶体管(称为「PMOS晶体管」)MP91、MP92恒流源I91；构成电流镜像电路的N沟道MOS晶体管(称为「NMOS晶体管」)MN91、MN92；NMOS晶体管MN93；恒流源I92；相位补偿电容C91；断路型开关S1、S4、S6、S8；以及闭合型开关S2、S3、S5、S7。
构成差动对的一方PMOS晶体管MP91的漏极与NMOS晶体管MN91的漏极连接。还有，构成差动对的另一方PMOS晶体管MP92的漏极与NMOS晶体管MN92的漏极连接。
恒流源I91插入在构成差动对的PMOS晶体管MP91、MP92的共连的源极和正电源(高位侧电源)VDD之间，向此差动对提供偏压。电流镜像构成的NMOS晶体管MN91、MN92作为差动对的有源负载起作用，把被输入的差动信号变换为单端信号。
NMOS晶体管MN93构成第2段(输出段)的放大电路。恒流源I92插入在正电源VDD和NMOS晶体管MN93的漏极之间，做NMOS晶体管MN93的有源负载的工作。相位补偿电容C91连接在NMOS晶体管MN93的栅极和漏极之间。
断路型开关S1连接在NMOS晶体管MN91的栅极和漏极之间。闭合型开关S2连接在NMOS晶体管MN2的栅极和漏极之间。闭合型开关S3连接在NMOS晶体管MN91的漏极和NMOS晶体管MN93的栅极间。断路型开关S4连接在NMOS晶体管MN92的漏极和NMOS晶体管MN93的栅极间。闭合型开关S5连接在PMOS晶体管MP92的栅极和输出端子Vout间。断路型开关S6连接在PMOS晶体管MP91的栅极和输出端子Vout间。闭合型开关S7连接在PMOS晶体管MP91的栅极和输入端子Vin间。断路型开关S8连接在PMOS晶体管MP92的栅极和输入端子Vin间。
这些开关群S1～S8全部联动受控，例如按奇数帧和偶数帧来切换。图12(a)表示奇数帧时，图12(b)表示偶数帧时的各开关的连接状态。
在此运算放大器中，如图12(a)所示，在开关S1闭合时，NMOS晶体管MN92的漏极成为其单端输出。还有，如图12(b)所示，在开关S2闭合时，NMOS晶体管MN91的漏极成为其单端输出。
这样，单端输出的节点按开关S1和开关S2的状态来调换，开关S3和开关S4进行输出节点的选择。通过开关S3和开关S4而被选择的单端变换后的信号输入到作为输出晶体管的NMOS晶体管MN93的栅极。此时，恒流源I92作为NMOS晶体管MN93的有源负载而工作。NMOS晶体管MN93的漏极成为输出端子Vout。相位补偿电容C91作为镜像电容而做相位补偿的工作。
此运算放大器用作缓冲放大器，因而成为反相输入端子和输出端子共连的所谓电压跟随器连接。
通过切换开关S5～S8，反相输入端子就改为PMOS晶体管MP91的栅极，或是PMOS晶体管MP92的栅极。
在图12(a)的连接状态下，开关S1、S4、S6、S8接通，PMOS晶体管MP91的栅极作为反相输入端子而与输出端子Vout连接，PMOS晶体管MP92的栅极作为非反相输入端子而与输入端子Vin连接，成为电压跟随器连接。
另一方面，在图12(b)所示的连接状态下，开关S2、S3、S5、S7接通，PMOS晶体管MP91的栅极作为非反相输入端子而与输入端子连接，PMOS晶体管MP92的栅极作为反相输入端子而与输出端子Vout连接，成为电压跟随器连接。
这样，根据开关S1～S8的切换，有2个连接状态存在，按给定的周期切换2个连接状态。
此处，在图12(a)所示的开关的连接状态下，假定有偏置(ォフセツト)电压(+Vos)产生。
在此场合，从图12(a)的连接状态，切换开关S1～S8，成为图12(b)所示的开关的连接状态的话，这次，偏置电压成为-Vos。
将其用于液晶显示装置的驱动的话，电压就被变换为亮度，因而偏置电压产生的话，亮度偏差就会产生。可是人眼识别亮度变化的分辨率是有界限的，因而在亮度按给定的周期以上变化的场合，看到的是其平均亮度。
因而，在液晶显示装置的驱动中使用的运算放大器中，按给定的周期以上切换开关S1～S8，偏置电压就会被实效性地平均化，即偏置电压成为零。
图13是表示后述专利文献2中披露的典型的放大器的电路构成的图。参照图13，此放大器，如参照图12(a)、图12(b)说明了的放大器一样，不是切换开关来进行偏置消除的构成，作为后述的本发明的比较对象预先进行说明。
参照图13，此差动放大器可以按输入段810、中间段820、最终段830分开考虑。
输入段810具备PMOS晶体管MP80、MP81、MP82和NMOS晶体管MN80、MN81、MN82。
中间段820具备PMOS晶体管MP83、MP84、MP85、MP86、MP87、MP88和NMOS晶体管MN83、MN84、MN85、MN86、MN87、MN88。
最终段830具备PMOS晶体管MP89和NMOS晶体管MN89。
放大器还在中间段820和最终段830之间具备相位补偿电容C81、C82。
PMOS晶体管MP81、MP82，源极共连，构成P沟道差动对。在此P沟道差动对和正电源(高位侧电源)VDD之间连接有PMOS晶体管MP80。PMOS晶体管MP80，源极与正电源VDD连接，其漏极与PMOS晶体管MP81、MP82的共连的源极连接，栅极与恒压源端子BP81连接。PMOS晶体管MP80做恒流源的工作。
NMOS晶体管MN81、MN82，源极共连，构成N沟道差动对。在N沟道差动对和负电源(低位侧电源)VSS之间连接有NMOS晶体管MN80。NMOS晶体管MN80，源极与负电源VSS连接，漏极与NMOS晶体管MN81、MN82的共连的源极连接，栅极与恒压源端子BN81连接。NMOS晶体管MN80做恒流源的工作。
PMOS晶体管MP81的栅极和NMOS晶体管MN81的栅极与输入端子INN共连。PMOS晶体管MP82的栅极和NMOS晶体管MN82的栅极与输入端子INP共连。
PMOS晶体管MP81的漏极与中间段820的NMOS晶体管MN83的漏极和NMOS晶体管MN85的源极的连接节点C连接。
PMOS晶体管MP82的漏极与NMOS晶体管MN84的漏极和NMOS晶体管MN86的源极的连接节点D连接。
NMOS晶体管MN81的漏极与PMOS晶体管MP83的漏极和PMOS晶体管MP85的源极的连接节点A连接。
NMOS晶体管MN82的漏极与PMOS晶体管MP84的漏极和PMOS晶体管MP86的源极的连接节点B连接。
PMOS晶体管MP83、MP84，源极们、栅极们彼此共连，共连的源极与正电源VDD连接。PMOS晶体管MP83、MP84的漏极分别与节点A、节点B连接。
PMOS晶体管MP85，源极与节点A连接，漏极与PMOS晶体管MP83、MP84的共连的栅极、PMOS晶体管MP87的源极、NMOS晶体管MN87的漏极连接。
PMOS晶体管MP86，源极与节点B连接，其漏极与PMOS晶体管MP88的源极、NMOS晶体管MN88的漏极、PMOS晶体管MP89的栅极连接。
PMOS晶体管MP85、MP86的栅极共连，与恒压源端子BP82连接。
NMOS晶体管MN83、MN84，源极们、栅极们彼此共连，其共连的源极与负电源VSS连接。
NMOS晶体管MN83、MN84的漏极分别与节点C、节点D连接。
NMOS晶体管MN85，源极与节点C连接，其漏极与NMOS晶体管MN83、MN84的共连的栅极、NMOS晶体管MN87的源极、PMOS晶体管MP87的漏极连接。
NMOS晶体管MN86，源极与节点D连接，其漏极与NMOS晶体管MN88的源极、PMOS晶体管MP88的漏极、NMOS晶体管MN89的栅极连接。NMOS晶体管MN85、MN86的栅极共连，与恒压源端子BN82连接。
PMOS晶体管MP87，栅极与恒压源端子BP83连接，源极与PMOS晶体管MP85的漏极连接，漏极与NMOS晶体管MN85的漏极连接。
NMOS晶体管MN87，栅极与恒压源端子BN83连接，源极与NMOS晶体管MN85的漏极连接，漏极与PMOS晶体管MP85的漏极连接。
PMOS晶体管MP87和NMOS晶体管MN87做浮游恒流源(FloatingCurrent Source)的工作。
PMOS晶体管MP88，栅极与恒压源端子BP84连接，源极与PMOS晶体管MP86的漏极连接，漏极与NMOS晶体管MN86的漏极连接。
NMOS晶体管MN88，栅极与恒压源端子BN84连接，源极与NMOS晶体管MN86的漏极连接，漏极与PMOS晶体管MP86的漏极连接。
PMOS晶体管MP88和NMOS晶体管MN88做浮游恒流源的工作。
PMOS晶体管MP89，源极与正电源VDD连接，栅极与PMOS晶体管MP88的源极连接，漏极与输出端子OUT连接。它是输出晶体管。
NMOS晶体管MN89，源极与负电源VSS连接，栅极与NMOS晶体管MN88的源极连接，漏极与输出端子OUT连接。它是输出晶体管。
相位补偿电容C81，一端与节点B连接，另一端与输出端子OUT连接。相位补偿电容C82，一端与节点D连接，另一端与输出端子OUT连接。
图13所示的差动放大器是所谓Rail-to-Rail放大器(满标度放大器)。输入段810，为了实现Rail-to-Rail，成为使PMOS晶体管的差动对和NMOS晶体管的差动对抱合起来的差动段构成。因此，需要把PMOS晶体管的差动对的输出和NMOS晶体管的差动对的输出耦合起来。
为此，在所谓折叠渥尔曼(フォ一ルデツド·カスコ一ド)连接的节点A、B和C、D分别连接差动段输出。
做成这样的连接构成来对PMOS晶体管的差动对和NMOS晶体管的差动对的输出进行电流耦合。
于是，在PMOS晶体管的差动对不动作的输入信号的电压范围，NMOS晶体管的差动对动作。反之，在NMOS晶体管的差动对不动作的输入信号的电压范围，PMOS晶体管的差动对动作。结果就可得到在全电源电压(VDD-VSS)的输入范围动作的输入段。
专利文献1：特开平11-249623号公报(第14图)
专利文献2：特开平6-326529号公报(第1图)
专利文献3：特开2001-34234号公报(第5图)
专利文献4：特开2002-43944号公报(第2图，第3图)
专利文献5：特开2005-1 30332号公报(第1图，第26图)
发明内容
发明打算解决的课题
如上所述，作为消除偏置的差动放大器，可以由图12(a)、图12(b)所示的电路来对应，如此设计没有特别的问题。图12(a)、图12(b)所示的电路是P沟道差动对，不过，在包含N沟道差动对的差动放大器的场合，在图12(a)、图12(b)中把晶体管的极性(导电型)反过来即可。
可是，对于此外的差动放大器，有时不能原样适用图12(a)、图12(b)所涉及的切换控制。
例如，在图13所示的差动放大器中，要导入与图12(a)、图12(b)相同的工作原理的话，电路构成就会特别复杂，变得不现实了。
这是因为，在图13所示的电路中要导入有源负载的切换的场合，仅单纯更换作为有源负载而工作的晶体管不能进行希望的动作。
即，在图13电路中，仅更换PMOS晶体管MP83～MP86以及NMOS晶体管MN83～MN86的电流镜像电路的输入和输出，变更输出晶体管MP89、MN89的栅极上的连接，不能进行希望的动作。
决定中间段820的静态电流的晶体管MP87、MN87和有源负载的连接，决定输出段830的静态电流的晶体管MP88、MN88和输出晶体管MP89、MN89的连接，全部需要切换。
于是，要实现此切换控制的话，切换所需的开关的数就很庞大，放大器面积就会增大，这是存在的问题。
因而期盼以简易的电路构成就能实现可抑制、降低偏置所涉及的影响的差动放大电路或运算放大器。本发明是基于本发明者等对上述课题的认识而全新提出的，为了解决上述课题，大致为如下构成。
用于解决课题的方案
本发明的1个方面(侧面)所涉及的差动放大电路，至少包含1个差动对和与上述差动对连接的负载电路，上述负载电路由包含进行电流的折返的第1晶体管对和与上述第1晶体管对串联连接的渥尔曼(カスコ一ド )部的渥尔曼电流镜像电路组成，上述差动放大电路构成为，上述渥尔曼电流镜像电路基于控制信号，在上述第1晶体管对和上述渥尔曼电流镜像电路的输入端和输出端之间切换为直线连接或交叉连接。
在本发明中，优选的是，上述渥尔曼部具备与上述第1晶体管对按渥尔曼方式连接的第2及第3晶体管对，上述第2晶体管对直线连接在上述第1晶体管对和上述渥尔曼电流镜像电路的输入端和输出端之间，上述第3晶体管对交叉连接在上述第1晶体管对和上述渥尔曼电流镜像电路的输入端和输出端之间。上述控制信号包含第1及第2偏压信号，上述第1及第2偏压信号进行控制，使得对上述第2及第3晶体管对分别通过电压值的切换来控制激活状态和去激活状态，并且一方为激活状态时，另一方成为去激活状态。
在本发明中，优选的是，上述第1晶体管对具备第1信号端子与第1电源共连，控制端子共连的第1及第2晶体管。上述第2晶体管对具备第1信号端子分别与上述第1及第2晶体管的第2信号端子连接，控制端子共连的第3及第4晶体管。上述第3晶体管对具备第1信号端子分别与上述第2及第1晶体管的第2信号端子连接，控制端子共连的第5及第6晶体管。上述第3及第5晶体管的第2信号端子共连，构成渥尔曼电流镜像电路的输入端，并且与上述第1及第2晶体管的共连的控制端子连接。上述第4及第6晶体管的第2信号端子共连，构成渥尔曼电流镜像电路的输出端。上述第3及第4晶体管的共连的控制端子上连接上述第1偏压信号，上述第5及第6晶体管的共连的控制端子上连接上述第2偏压信号，上述第1及第2偏压信号分别使得电压值可切换。
在本发明中，优选的是，上述差动对的输出对分别与上述第1晶体管的第2信号端子和上述第3及第6晶体管的各第1信号端子的连接节点，以及上述第2晶体管的第2信号端子和上述第4及第5晶体管的各第1信号端子的连接节点连接。
在本发明中也可以构成为，在第1电源和第2电源间，具备与上述渥尔曼电流镜像电路对向配置，与上述渥尔曼电流镜像电路相比为相反电动型的别的渥尔曼电流镜像电路，上述别的渥尔曼电流镜像电路，除了按渥尔曼方式连接的第4及第5晶体管对之外，还具备第6晶体管对，上述第5晶体管对直线连接在上述第4晶体管对和上述别的渥尔曼电流镜像电路的输入端和输出端之间，上述第6晶体管对交叉连接在上述第4晶体管对和上述别的渥尔曼电流镜像电路的输入端和输出端之间，上述第5及第6晶体管对受到控制而根据第3及第4偏压信号各自的电压值的切换来控制激活状态和去激活状态，并且在一方为激活状态时，另一方成为去激活状态。
在本发明中，上述第4晶体管对具备第1信号端子与上述第2电源共连，控制端子共连的第7及第8晶体管。上述第5晶体管对具备第1信号端子分别与上述第7及第8晶体管的第2信号端子连接，控制端子共连的第9及第10晶体管。上述第6晶体管对具备第1信号端子分别与上述第8及第7晶体管的第2信号端子连接，控制端子共连的第11及第12晶体管。上述第9及第11晶体管的第2信号端子共连，构成上述别的电流镜像电路的输入端，与上述第7及第8晶体管的共连的控制端子连接。上述第10及第12晶体管的第2信号端子共连，构成上述别的电流镜像电路的输出端。上述第9及第10晶体管的共连的控制端子上连接上述第3偏压信号，上述第11及第12晶体管的共连的控制端子上连接上述第4偏压信号，上述第3及第4偏压信号分别使得电压值可切换。
在本发明中也可以构成为，具备与上述差动对相比为相反导电型的别的差动对，上述相反导电型的别的差动对的输入对分别与上述差动对的输入对连接，上述相反导电型的别的差动对的输出对与上述别的渥尔曼电流镜像电路连接。
在本发明中，在上述渥尔曼电流镜像电路的输入端和上述别的渥尔曼电流镜像电路的输入端之间以及上述渥尔曼电流镜像电路的输出端和上述别的渥尔曼电流镜像电路的输出端之间分别具备电流源电路。
在本发明中，优选的是，具备输入端与上述渥尔曼电流镜像的输出端连接，输出端与上述差动放大电路的输出端子连接的输出放大段。
在本发明中，优选的是，具备输入端分别与上述渥尔曼电流镜像电路的输出端和上述别的渥尔曼电流镜像电路的输出端连接，输出端与上述差动放大电路的输出端子连接的输出放大段。
在本发明中也可以构成为，上述输出放大段具备：连接在上述第1电源和上述差动放大电路的输出端子间，控制端子与上述渥尔曼电流镜像电路的输出端连接的第1输出晶体管；以及连接在上述第2电源和上述差动放大电路的输出端子间，控制端子与上述别的渥尔曼电流镜像电路的输出端连接的第2输出晶体管。
在本发明中也可以构成为具备对构成上述差动对的输入对的第1及第2输入和上述差动放大电路的输入端子及输出端子间的连接进行切换的输入切换电路。上述输入切换电路进行切换控制，分别把上述第1及第2输入与上述差动放大电路的输入端子及输出端子连接，或者分别把上述第1及第2输入与上述差动放大电路的输出端子及输入端子连接。在本发明中，上述第1及第2偏压信号的电压值的切换和上述输入切换电路中的构成上述差动对的输入对的第1及第2输入和上述差动放大电路的输入端子及输出端子的连接切换是联动进行的。
在本发明中，具备输出对分别与上述差动对的输出对连接，与共用上述负载电路的上述差动对相比为同一导电型的别的差动对，与上述同一导电型的别的差动对的输入对所对应的输入端子的连接也是与上述第1及第2偏压信号的电压值的切换联动而进行切换的。
在本发明中也可以构成为，具备在上述第1及第2偏压信号中的一方偏压信号为把上述一方偏压信号所连接的晶体管对设定为激活状态的电压值时，另一方偏压信号设定为把上述另一方偏压信号所连接的晶体管对设定为去激活状态的电压值的电路。
在本发明中也可以构成为，具备在上述第3及第4偏压信号中的一方偏压信号为把上述一方偏压信号所连接的晶体管对设定为激活状态的电压值时，另一方偏压信号设定为把上述另一方偏压信号所连接的晶体管对设定为去激活状态的电压值的电路。
本发明所涉及的差动放大电路，具备：由第1电流源驱动，由第1导电型的晶体管对组成的第1差动对；构成上述第1差动对的负载电路的第1渥尔曼电流镜像电路；由第2电流源驱动，由第2导电型的晶体管对组成的第2差动对；构成上述第2差动对的负载电路的第2渥尔曼电流镜像电路；以及输入端分别与上述第1渥尔曼电流镜像电路的输出端和上述第2渥尔曼电流镜像电路的输出端连接，输出端与差动放大电路的输出端子连接的输出放大段，上述第1及第2差动对的输入对共连。
上述第1渥尔曼电流镜像电路，具备：控制端子共连的第1晶体管对；以及在共连的控制端子上分别接受第1及第2偏压信号的第2及第3晶体管对，上述第1至第3晶体管对为第2导电型，上述第2晶体管对直线连接在上述第1晶体管对和上述第1渥尔曼电流镜像电路的输入端和输出端之间，上述第3晶体管对交叉连接在上述第1晶体管对和上述第1渥尔曼电流镜像电路的输入端和输出端之间。
还有，在本发明中，上述第2渥尔曼电流镜像电路，具备：控制端子共连的第4晶体管对；以及在共连的控制端子上分别接受第3及第4偏压信号的第5及第6晶体管对，上述第4至第6晶体管对为第1导电型，上述第5晶体管对直线连接在上述第4晶体管对和上述第2渥尔曼电流镜像电路的输入端和输出端之间，上述第6晶体管对交叉连接在上述第4晶体管对和上述第2渥尔曼电流镜像电路的输入端和输出端之间。还有，对上述第1及第2偏压信号的电压值进行控制，使得在上述第2及第3晶体管对中的一方成为激活状态时，另一方成为去激活状态；对上述第3及第4偏压信号的电压值进行控制，使得在上述第5及第6晶体管对中的一方成为激活状态时，另一方成为去激活状态，对于直线连接的上述第2及第5晶体管对们，激活和去激活由同一定时来控制；对于交叉连接的上述第3及第6晶体管对们，激活和去激活由同一定时来控制。
在本发明中也可以构成为，具备对上述第1及第2差动对的输入对的共连的第1及第2输入和上述差动放大电路的输入端子及输出端子间的连接进行切换的输入切换电路，上述输入切换电路进行切换控制，使得在上述第2及第5晶体管对被激活了时，分别把上述第1及第2输入与上述差动放大电路的输入端子及输出端子连接，在上述第3及第6晶体管对被激活了时，分别把上述第1及第2输入与上述差动放大电路的输出端子及输入端子连接。
本发明所涉及的差动放大电路也可以构成为，包含至少1个差动对和与上述差动对连接的负载电路，上述负载电路具备渥尔曼电流镜像电路，上述渥尔曼电流镜像电路包含：第1晶体管对；以及在上述第1晶体管对和上述渥尔曼电流镜像电路的输入端和输出端之间串联连接的渥尔曼部，基于被输入的控制信号，上述第1晶体管对和上述渥尔曼电流镜像电路的输入端和输出端之间的连接形态可自由切换为夹介上述渥尔曼部的直线连接或交叉连接。
本发明所涉及的数据驱动器、显示装置具备上述差动放大电路作为缓冲电路。
本发明所涉及的渥尔曼电流镜像电路，具备：第1信号端子与电源连接，控制端子共连，构成电流镜像的第1及第2晶体管；第1信号端子分别与上述第1及第2晶体管的第2信号端子连接，在共连的控制端子上接受第1偏压信号的第3及第4晶体管；以及第1信号端子分别与上述第2及第1晶体管对的第2信号端子连接，在共连的控制端子上接受第2偏压信号的第5及第6晶体管，上述第3及第5晶体管的第2信号端子共连而构成渥尔曼电流镜像电路的输入端，并且与上述第1及第2晶体管的共连的控制端子连接，上述第4及第6晶体管的第2信号端子共连，构成渥尔曼电流镜像电路的输出端。
发明效果
根据本发明，能以简单的电路构成来提供减少偏置电压所涉及的影响的运算放大器。运算放大器适于作为视频领域的代表性的电路的LCD驱动器。
附图说明
图1是表示本发明的第1实施例的构成的图。
图2是表示图1的开关、偏压电压的控制的图。
图3是表示本发明的第1实施例的具体构成的图。
图4是表示本发明的第1实施例的具体构成的别的例子的图。
图5是表示本发明的第2实施例的构成的图。
图6是表示本发明的第2实施例的变形例的构成的图。
图7是表示图6的开关、偏压电压的控制的图。
图8(A)、(B)是表示生成偏压的电路，(C)是表示开关的接通·关断控制的例子的图。
图9是说明本发明的驱动电路的构成的图。
图10(A)是表示晶体管的电压、电流特性的图，(B)是表示本发明的渥尔曼电流镜像的构成的图。
图11是表示液晶显示装置的构成的图。
图12(a)、(b)是表示现有技术的构成的图。
图13是表示专利文献2的差动放大电路的构成的图。
标号说明
2放大段(输出放大段)
10联络段
510灰度等级电压产生电路
520解码器电路
530缓冲器电路
540偏压电压控制电路
960显示部
961扫描线
962数据线
963薄膜晶体管(TF T)
964像素电极
965电容
966辅助电容
967对向基板电极
970栅极驱动器
980数据驱动器
I1、I2、I3恒流源
MN1～MN10 NMOS晶体管
MP1～MP10 PMOS晶体管
N11、N12节点(端子)
N13、N14、N23、N24差动对的输出对
N15、N25渥尔曼电流镜像电路的输出端
N16、N26渥尔曼电流镜像电路的输出端
SB1、SB1B、SB2、SB2B偏压
SW1～SW8开关
具体实施方式
为更加详细述说上述本发明，以下参照附图来说明。本发明所涉及的差动放大电路，是至少包含1个差动对和与上述差动对连接的负载电路，上述负载电路由包含进行上述差动对的电流的折返的第1晶体管对和与上述第1晶体管对串联连接的渥尔曼部的渥尔曼电流镜像电路组成的差动放大电路，其中，上述渥尔曼电流镜像电路中，基于被输入的控制信号，上述第1晶体管对和上述渥尔曼电流镜像电路的输入端和输出端之间的连接形态自由切换为夹介上述渥尔曼部的直线连接或交叉连接。更详细而言，在本发明所涉及的差动放大电路中，至少1个差动对(例如NMOS晶体管对MN1、MN2)的负载电路具备包含进行差动对(MN1、MN2)的输出电流的折返的第1晶体管对(PMOS晶体管MP3、MP4)和与第1晶体管对(MP3、MP4)串联连接的渥尔曼部的渥尔曼电流镜像电路，渥尔曼电流镜像电路，基于第1及第2偏压信号(SB1、SB1B)来控制，在第1晶体管对(MP3、MP4)和渥尔曼电流镜像电路的输入端(N15)和输出端(N16)之间，夹介渥尔曼部而切换为直线连接或交叉连接。在此构成中，与直线连接和交叉连接的切换对应而调换差动对(MN1、MN2)的反相输入和非反相输入的关系。
渥尔曼部，优选的是，具备与第1晶体管对(MP3、MP4)按渥尔曼方式连接的第2及第3晶体管对(PMOS晶体管MP5、MP6以及PMOS晶体管MP7、MP8)，第2晶体管对(MP5、MP6)直线连接在第1晶体管对(MP3、MP4)的漏极(N14、N13)和渥尔曼电流镜像电路的输入端(N15)和输出端(N16)之间(连接在N14和N15间，以及N13和N16间)，上述第3晶体管对(MP7、MP8)交叉连接在第1晶体管对(MP3、MP4)的漏极(N14、N13)和渥尔曼电流镜像电路的输入端(N15)和输出端(N16)之间(连接在N13和N15间，以及N14和N16间)。并且，第1及第2偏压信号(SB1、SB1B)进行控制，使得对第2晶体管对(MP5、MP6)及第3晶体管对(MP7、MP8)，分别通过电压值的切换来控制激活状态和去激活状态，并且一方为激活状态时，另一方成为去激活状态。
与差动对(MN1、MN2)不同的导电型的差动对(PMOS晶体管对MP1、MP2)的负载电路也做成相同构成的渥尔曼电流镜像，具备包含进行差动对(MP1、MP2)的输出电流的折返的第4晶体管对(NMOS晶体管MN3、MN4)和与第4晶体管对(MN3、MN4)串联连接的渥尔曼部的第2渥尔曼电流镜像电路。并且基于第3及第4偏压信号(SB2、SB2B)来控制，使得在第4晶体管对(MN3、MN4)和第2渥尔曼电流镜像电路的输入端(N25)和输出端(N26)之间夹介第2渥尔曼部而切换为直线连接或交叉连接。
第2渥尔曼部，优选的是，具备与第4晶体管对(MN3、MN4)按渥尔曼方式连接的第5及第6晶体管对(NMOS晶体管MN5、MN6以及NMOS晶体管MN7、MN8)，第5晶体管对(MN5、MN6)直线连接在第4晶体管对的漏极(N24、N23)和第2渥尔曼电流镜像电路的输入端(N25)和输出端(N26)之间(连接在N24和N25间，以及N23和N26间)，上述第6晶体管对(MN7、MN8)交叉连接在第4晶体管对的漏极(N24、N23)和第2渥尔曼电流镜像电路的输入端(N25)和输出端(N26)之间(连接在N23和N25间以及N24和N26间)。并且，第3及第4偏压信号(SB2、SB2B)进行控制，使得对第5晶体管对(MN5、MN6)及第6晶体管对(MN7、MN8)，分别通过电压值的切换来控制激活状态和去激活状态，并且一方为激活状态时，另一方成为去激活状态。
在这种构成的本发明中，渥尔曼电流镜像电路的第2及第3晶体管对，根据被供给的第1及第2偏压信号的电压值的切换，其激活/去激活择一地受到切换控制。随着此切换控制而调换差动对(MN1、MN2)的反相输入和非反相输入的关系。在这里，如果做成在反相输入上连接差动放大电路的输出端子，在非反相输入上供给输入信号的电压跟随器构成的话，即使在构成差动放大电路的MOS晶体管的特性离散(例如阈值电压离散)产生了的场合，也能通过此切换控制，使输出偏置成为相反极性。并且能通过周期性的切换来抵消输出偏置。本发明在具备渥尔曼电流镜像的差动放大器中，能以简易的电路构成，抑制、降低偏置所涉及的影响。以下，就实施例详细进行说明。
实施例
图1是表示本发明的第1实施例的构成的图。参照图1，它具备：源极共连而构成第1差动对的NMOS晶体管MN1、MN2；源极共连而构成第2差动对的PMOS晶体管MP1、MP2；在构成第1差动对的NMOS晶体管MN1、MN2的共用的源极和低位侧电源VSS之间连接的第1恒流源I1；以及在第2差动对的PMOS晶体管MP1、MP2的共用的源极和高位侧电源VDD之间连接的第2恒流源I2。构成第1差动对的NMOS晶体管MN1、MN2的栅极分别与构成第2差动对的PMOS晶体管MP1、MP2的栅极连接。
作为第1差动对(MN1、MN2)的负载电路，有第1渥尔曼电流镜像电路。
第1渥尔曼电流镜像电路具备：
(a)源极与高位侧电源VDD连接的PMOS晶体管MP3；
(b)源极与高位侧电源VDD连接，栅极与PMOS晶体管MP3的栅极连接的PMOS晶体管MP4；
(c)源极与PMOS晶体管MP3的漏极(节点N14)连接，漏极与端子N15连接的PMOS晶体管MP5；
(d)源极与PMOS晶体管MP4的漏极(节点N13)连接，栅极与PMOS晶体管MP5的栅极连接，漏极与端子N16连接的PMOS晶体管MP6；
(e)源极与PMOS晶体管MP4的漏极(节点N13)连接，漏极与端子N15连接的PMOS晶体管MP7；以及
(f)源极与PMOS晶体管MP3的漏极(节点N14)连接，栅极与PMOS晶体管MP7的栅极连接，漏极与端子N15连接的PMOS晶体管MP8。
端子N15与PMOS晶体管MP3、MP4的共用的栅极连接。N15、N16构成第1渥尔曼电流镜像电路的输入端、输出端。
还有，向PMOS晶体管MP5、MP6的共连的栅极(节点N11)供给偏压信号SB1，向PMOS晶体管MP7、MP8的共连的栅极(节点N12)供给偏压信号SB1B。
向偏压信号SB1供给电压BP1和高位电源电压VDD的交流信号，向偏压信号SB1B供给SB1的互补(反相)信号。即，SB1为BP1时，SB1B为VDD；SB1为VDD时，SB1B为BP1。
第1渥尔曼电流镜像电路的晶体管对(称为「电流镜像对」)(MP3、MP4)的漏极(N14、N13)通过置于激活状态的晶体管对(称为「偏压对」)(MP5、MP6)而与端子N15、N16连接，另一方面，通过置于激活状态的晶体管对(称为「偏压对」)(MP8、MP7)而与端子(N16、N15)切换连接。偏压对(MP5、MP6)被供给作为偏压信号SB1的电压BP1时被激活，被供给电压VDD时被去激活(关断)。偏压对(MP7、MP8)被供给作为偏压信号SB1B的电压BP1时被激活，被供给电压VDD时被去激活(关断)。
构成第1差动对的NMOS晶体管MN1的漏极(输出对的一方)与PMOS晶体管MP4的漏极和PMOS晶体管MP6、MP7的源极的共连节点N13连接。构成第1差动对的晶体管对的NMOS晶体管MN2的漏极(输出对的另一方)与PMOS晶体管MP3的漏极和PMOS晶体管MP5、MP8的源极的共连节点N14连接。
在这种构成中，第1渥尔曼电流镜像电路构成了由PMOS晶体管(MP3、MP4)折回第1差动对(MN1、MN2)的输出电流的所谓「折叠渥尔曼电流镜像电路」。例如，偏压信号SB1、SB 1B分别为BP1、VDD时，偏压对(MP7、MP8)被去激活(关断)，电流镜像对(MP3、MP4)和偏压对(MP5、MP6)构成折叠渥尔曼电流镜像电路。此时，第1渥尔曼电流镜像电路的输入端(N15)的输入电流与偏压对的PMOS晶体管MP5的电流相等，成为从电流镜像对的PMOS晶体管MP3的电流中扣除了第1差动对的NMOS晶体管MN2的电流所得的电流。第1渥尔曼电流镜像电路的输出端(N16)的输出电流与偏压对的PMOS晶体管MP6的电流相等，成为从电流镜像对的PMOS晶体管MP4的电流中扣除了第1差动对的NMOS晶体管MN1的电流所得的电流。
第1差动对(MN1、MN2)、电流镜像对(MP3、MP4)、偏压对(MP5、MP6)中，分别成对的晶体管通常以同一尺寸构成，第1差动对(MN1、MN2)间的电流相等时，第1渥尔曼电流镜像电路的输入电流和输出电流就会相等。
另一方面，在第1差动对(MN1、MN2)间产生电流差的话，就会作为第1渥尔曼电流镜像电路的输入电流和输出电流的电流差来反映。此时，电流镜像对(MP3、MP4)，彼此栅极、源极分别共连，使得流过相等的电流而起作用，所以第1差动对的晶体管MN1的电流比晶体管MN2的电流大时，第1渥尔曼电流镜像电路的输出电流就比输入电流小。还有，第1差动对的晶体管MN1的电流比晶体管MN2的电流小时，第1渥尔曼电流镜像电路的输出电流就比输入电流大。
还有，偏压信号SB1、SB1B分别为VDD、BP1时，偏压对(MP5、MP6)被去激活(关断)，电流镜像对(MP3、MP4)和偏压对(MP7、MP8)构成折叠渥尔曼电流镜像电路。此时，第1渥尔曼电流镜像电路的输入端(N15)的输入电流与偏压对的PMOS晶体管MP7的电流相等，成为从电流镜像对的PMOS晶体管MP4的电流中扣除了第1差动对的NMOS晶体管MN1的电流所得的电流。第1渥尔曼电流镜像电路的输出端(N16)的输出电流与偏压对的PMOS晶体管MP8的电流相等，成为从电流镜像对的PMOS晶体管MP3的电流中扣除了第1差动对的NMOS晶体管MN2的电流所得的电流。
偏压对(MP7、MP8)的各晶体管通常以同一尺寸构成，第1差动对(MN1、MN2)间的电流相等时，第1渥尔曼电流镜像电路的输入电流和输出电流就会相等。
另一方面，在第1差动对(MN1、MN2)间产生电流差的话，就会作为第1渥尔曼电流镜像电路的输入电流和输出电流的电流差来反映。此时，电流镜像对(MP3、MP4)使得流过相等的电流而起作用，所以第1差动对的晶体管MN1的电流比MN2的电流大时，第1渥尔曼电流镜像电路的输出电流就比输入电流大，第1差动对的晶体管MN1的电流比MN2的电流小时，第1渥尔曼电流镜像电路的输出电流就比输入电流小。此时的第1差动对的输出电流对第1渥尔曼电流镜像电路的输出电流的作用就成为与偏压信号SB1、SB1B分别为BP1、VDD时相反的作用。还有，在上述中，各晶体管的电流，NMOS晶体管MN1、MN2为漏极·源极电流，PMOS晶体管MP3～MP8为源极·漏极电流。
作为第2差动对(MP1、MP2)的负载电路，有第2渥尔曼电流镜像电路。即，第2渥尔曼电流镜像电路具备：
(a)源极与低位侧电源VSS连接的NMOS晶体管MN3；
(b)源极与低位侧电源VSS连接，栅极与NMOS晶体管MN3的栅极连接的NMOS晶体管MN4；
(c)源极与NMOS晶体管MN3的漏极(节点N24)连接，漏极与端子N25连接的NMOS晶体管MN5；
(d)源极与NMOS晶体管MN4的漏极(节点N23)连接，栅极与NMOS晶体管MN5的栅极连接，漏极与端子N26连接的NMOS晶体管MN6；
(e)源极与NMOS晶体管MN4的漏极(节点N23)连接，漏极与端子N25连接的NMOS晶体管MN7；以及
(f)源极与NMOS晶体管MN3的漏极(节点N24)连接，栅极与NMOS晶体管MN7的栅极连接，漏极与端子N26连接的NMOS晶体管MN8。
端子N25与NMOS晶体管MN3、MN4的共用的栅极连接。端子N25、N26构成第2渥尔曼电流镜像电路的输入端和输出端。
还有，向NMOS晶体管MN5、MN6的共用的栅极N21供给偏压信号SB2，向NMOS晶体管MN7、MN8的共用的栅极N22供给偏压信号SB2B。
向偏压信号SB2供给BN1和低位电源电压VSS的交流信号，向SB2B供给SB2的互补(反相)信号。即，SB2为BN1时，SB2B为VSS；SB2为VSS时，SB2B为BN1。
第2渥尔曼电流镜像电路的晶体管对(称为「电流镜像对」)(MN3、MN4)的漏极(N24，N23)通过置于激活状态的晶体管对(称为「偏压对」)(MN5、MN6)而与端子N25、N26连接，另一方面，通过置于激活状态的晶体管对(称为「偏压对」)(MN8、MN7)而与端子(N26、N25)切换连接。偏压对(MN5、MN6)被供给作为偏压信号SB2的电压BN1时被激活，被供给电压VSS时被去激活(关断)。偏压对(MN7、MN8)被供给作为偏压信号SB2B的电压BN1时被激活，被供给电压VSS时被去激活(关断)。
第2差动对(MP1、MP2)的晶体管对的一方晶体管MP1的漏极与NMOS晶体管MN4的漏极和NMOS晶体管MN6、MN7的源极的共连节点N23连接。
第2差动对的晶体管对的另一方晶体管MP2的漏极与NMOS晶体管MN3的漏极和NMOS晶体管MN5、MN8的源极的共连节点N24连接。
在这种构成中，第2渥尔曼电流镜像电路构成了由NMOS晶体管对(MN3、MN4)折回第2差动对(MP1、MP2)的输出电流的折叠渥尔曼电流镜像电路。第2渥尔曼电流镜像电路与第1渥尔曼电流镜像电路是相反极性(相反导电型)的关系。
于是，偏压信号SB2、SB2B分别为BN1、VSS时，偏压对(MN7、MN8)被去激活(关断)，电流镜像对(MN3、MN4)和偏压对(MN5、MN6)构成折叠渥尔曼电流镜像电路。此时，第2渥尔曼电流镜像电路的输入端(N25)的输入电流与偏压对的NMOS晶体管MN5的电流相等，成为从电流镜像对的NMOS晶体管MN3的电流中扣除了第2差动对的PMOS晶体管MP2的电流所得的电流。另一方面，第2渥尔曼电流镜像电路的输出端(N26)的输出电流与偏压对的NMOS晶体管MN6的电流相等，成为从电流镜像对的NMOS晶体管MN4的电流中扣除了第2差动对的PMOS晶体管MP1的电流所得的电流。
第2差动对(MP1、MP2)、电流镜像对(MN3、MN4)、偏压对(MN5、MN6)中，分别成对的晶体管通常以同一尺寸构成，第2差动对(MP1、MP2)间的电流相等时，第2渥尔曼电流镜像电路的输入电流和输出电流就会相等。
另一方面，在第2差动对(MP1、MP2)间产生电流差的话，就会作为第2渥尔曼电流镜像电路的输入电流和输出电流的电流差来反映。此时，电流镜像对(MN3、MN4)，彼此栅极、源极分别共连，使得流过相等的电流而起作用，所以第2差动对的晶体管MP1的电流比晶体管MP2的电流大时，第2渥尔曼电流镜像电路的输出电流就比输入电流小，第2差动对的晶体管MP1的电流比晶体管MP2的电流小时，第2渥尔曼电流镜像电路的输出电流就比输入电流大。
还有，偏压信号SB2、SB2B分别VSS、BN1时，偏压对(MN5、MN6)被去激活(关断)，电流镜像对(MN3、MN4)和偏压对(MN7、MN8)构成折叠渥尔曼电流镜像电路。此时，第2渥尔曼电流镜像电路的输入端(N25)的输入电流与偏压对的NMOS晶体管MN7的电流相等，成为从电流镜像对的NMOS晶体管MN4的电流中扣除了第2差动对的PMOS晶体管MP1的电流所得的电流。第2渥尔曼电流镜像电路的输出端(N26)的输出电流与偏压对的NMOS晶体管MN8的电流相等，成为从电流镜像对的NMOS晶体管MN3的电流中扣除了第2差动对的PMOS晶体管MP2的电流所得的电流。
偏压对(MN7、MN8)的各晶体管通常以同一尺寸构成，第2差动对(MP1、MP2)间的电流相等时，第2渥尔曼电流镜像电路的输入电流和输出电流就会相等。
另一方面，在第2差动对(MP1、MP2)间产生电流差的话，就会作为第2渥尔曼电流镜像电路的输入电流和输出电流的电流差来反映。此时，电流镜像对(MN3、MN4)使得流过相等的电流而起作用，所以第2差动对的晶体管MP1的电流比晶体管MP2的电流大时，第2渥尔曼电流镜像电路的输出电流就比输入电流大，第2差动对的晶体管MP1的电流比MP2的电流小时，第2渥尔曼电流镜像电路的输出电流就比输入电流小。此时的第2差动对的输出电流对第2渥尔曼电流镜像电路的输出电流的作用成为与偏压信号SB2、SB2B分别为BN1、VSS时相反的作用。还有，在上述中，各晶体管的电流，PMOS晶体管MP1、MP2为源极·漏极电流，NMOS晶体管MN3～MN8为漏极·源极电流。
作为在第1及第2渥尔曼电流镜像电路的输入端N15、N25间进行耦合的联络段(耦合电路)，具备浮游电流源I3。浮游电流源I3的电流成为第1及第2渥尔曼电流镜像电路的输入电流。还连接有在第1、第2渥尔曼电流镜像电路的输出端N16、N26和差动放大电路的输出端子Vout之间连接，对第1、第2渥尔曼电流镜像电路的输出电流进行电压变换，将其向输出端子Vout输出的放大段2。放大段2在第1渥尔曼电流镜像电路的输出电流比第2渥尔曼电流镜像电路的输出电流小时使输出端子Vout充电，在第1渥尔曼电流镜像电路的输出电流比第2渥尔曼电流镜像电路的输出电流大时使输出端子Vout放电。
作为控制差动放大电路的输入端子Vin及输出端子Vout和第1及第2差动对(MN1、MN2)、(MP1、MP2)各自的栅极的连接的输入切换电路，具备开关SW1、SW2、SW3、SW4。开关SW1连接在输入端子Vin和晶体管MN1、MP1的共连的栅极之间。开关SW2连接在输入端子Vin和晶体管MN2、MP2的共连的栅极之间。
开关SW3连接在输出端子Vout和晶体管MN2、MP2的共连的栅极之间。开关SW4连接在输出端子Vout和晶体管MN1、MP1的共连的栅极之间。
图2是用于说明图1的开关及偏压信号的切换控制的图。图2中表示了图1的开关SW1～SW4接通·关断控制的例子和偏压信号SB1、SB1B、SB2、SB2B的电压控制。参照图1及图2来说明本实施例的动作。
在第1期间(连接状态1)，开关SW1、SW3接通，开关SW2、SW4关断，作为偏压电压，从SB1供给BP1，从SB1B供给VDD，从SB2供给BN1，从SB2B供给VSS。
在第1期间(连接状态1)的场合，图1的晶体管MN1、MP1的共用的栅极上有输入端子Vin连接，构成非反相输入端子，图1的晶体管MN2、MP2的共用的栅极上有输出端子Vout反馈连接，构成反相输入端子。
还有，第1渥尔曼电流镜像电路中，偏压对(MP5、MP6)被激活，偏压对(MP7、MP8)被去激活(关断)；第2渥尔曼电流镜像电路中，偏压对(MN5、MN6)被激活，偏压对(MN7、MN8)被去激活(关断)。
第1及第2差动对(MN1、MN2)、(MP1、MP2)与输入端子Vin和输出端子Vout的差电压对应而动作，反映在第1及第2渥尔曼电流镜像电路的输出电流上，由放大段2进行输出端子Vout的充电或放电。此时，与输入端子Vin连接的第1差动对的晶体管MN1的输出电流由第1渥尔曼电流镜像电路的晶体管MP4折回，通过晶体管MP6而向第1渥尔曼电流镜像电路的输出电流传递。还有，与输入端子Vin连接的第2差动对的晶体管MP1的输出电流由第2渥尔曼电流镜像电路的晶体管MN4折回，通过晶体管MN6而向第2渥尔曼电流镜像电路的输出电流传递。
其次，在第2期间(连接状态2)，开关SW1、SW3关断，开关SW2、SW4接通，作为偏压电压，从SB1B供给BP1，从SB1供给VDD，从SB2B供给BN1，从SB2供给VSS。在此场合，图1的晶体管MN1、MP1的共用的栅极上有输出端子Vout反馈连接，构成反相输入端子，图1的晶体管MN2、MP2的共用的栅极上有输入端子Vin连接，构成非反相输入端子。
还有，第1渥尔曼电流镜像电路，偏压对(MP7、MP8)被激活，偏压对(MP5、MP6)被去激活(关断)；第2渥尔曼电流镜像电路，偏压对(MN7、MN8)被激活，偏压对(MN5、MN6)被去激活(关断)。
在连接状态2中也是，与连接状态1相同，第1及第2差动对(MN1、MN2)、(MP1、MP2)与输入端子Vin和输出端子Vout的差电压对应而动作，反映在第1及第2渥尔曼电流镜像电路的输出电流上，由放大段2进行输出端子Vout的充电或放电。但此时，差动对及渥尔曼电流镜像电路的电流传递路径分别被切换。即，与输入端子Vin连接的第1差动对的晶体管MN2的输出电流由第1渥尔曼电流镜像电路的晶体管MP3折回，通过晶体管MP8而向第1渥尔曼电流镜像电路的输出电流传递，与输入端子Vin连接的第2差动对的晶体管MP2的输出电流由第2渥尔曼电流镜像电路的晶体管MN3折回，通过晶体管MN8而向第2渥尔曼电流镜像电路的输出电流传递。
如上所述，在图1的差动放大电路中，连接状态1和连接状态2的切换是调换第1及第2差动对的反相输入端子和非反相输入端子，并且调换差动对及渥尔曼电流镜像电路各自的输出电流的传递路径。然而，在以同一尺寸构成了差动对、电流镜像对、偏压对的各晶体管对的场合，图1的差动放大电路中连接状态1和连接状态2是等价的，通常，各自的动作相同。输入端子Vin和输出端子Vout的电压相等时，成对的晶体管中流动的电流彼此相等，渥尔曼电流镜像电路的输入电流和输出电流也彼此相等。第1及第2渥尔曼电流镜像电路的输出电流也都与浮游电流源I3的电流相等，输出端子Vout的电压处于稳定状态。
其次，对于在图1差动放大电路中，晶体管的特性离散产生，输出端子Vout的电压中产生输出偏置的场合进行说明。
例如，在第1差动对的晶体管MN1的阈值电压比通常高的场合，在连接状态1，输入端子Vin和输出端子Vout的电压相等时，输入端(栅极)与输入端子Vin连接的晶体管MN1中流动的电流就会比晶体管MN2中流动的电流小。如上所述，此时，第1渥尔曼电流镜像电路的输出电流就会比输入电流(I3)大。另一方面，第2渥尔曼电流镜像电路的输出电流与浮游电流源I3的电流值相同。因此，第1渥尔曼电流镜像电路的输出电流就会比第2渥尔曼电流镜像电路的输出电流大，输出端子Vout被放电，输出端子Vout在与输入端子Vin的电压相比的低电位侧成为稳定状态。即，图1的差动放大电路由于上述特性离散而产生负的偏置。
另一方面，在连接状态2，输入端子Vin和输出端子Vout的电压相等时，输入端与输入端子Vin连接的晶体管MN2中流动的电流就会比晶体管MN1中流动的电流大。如上述说明了的，此时第1渥尔曼电流镜像电路的输出电流就会比输入电流(I3)小。因此，第1渥尔曼电流镜像电路的输出电流就会比第2渥尔曼电流镜像电路的输出电流小，输出端子Vout被充电，输出端子Vout在与输入端子Vin的电压相比的高电位侧成为稳定状态。即，图1的差动放大电路由于上述特性离散而产生正的偏置。
这样，在连接状态1和连接状态2中，对于晶体管的特性离散，输出偏置的极性彼此反相，与参照图13(a)、图13(b)说明了的相同，周期性地切换连接状态1和连接状态2，就能使输出偏置平均化，实效性地消除偏置。
在上述中，对于晶体管MN1的阈值电压离散进行了说明，在差动对及电流镜像对的各晶体管中产生了特性离散的场合也同样能消除偏置。
另外，对电流镜像电路的输入电流和输出电流的关系没有直接贡献的电流源I1、I2、I3及放大段2即使产生特性离散也几乎没有对输出偏置的影响。还有，在偏压对的各晶体管中，即使产生特性离散也几乎没有对输出偏置的影响。
参照图10(A)、(B)来说明偏压对的各晶体管的特性离散几乎不影响输出偏置的理由。图10(A)是表示晶体管的Ids-Vds特性的图。图10(B)表示图1的差动放大电路中的第1渥尔曼电流镜像电路和供给其输入电流的电流源Iin。在图10(B)中，渥尔曼电流镜像电路中，对于电流镜像对(MP3、MP4)及2个偏压对(MP5、MP6)、(MP7、MP8)，各自成对的晶体管以同一尺寸构成，还有，各晶体管设计成在饱和区域动作。
在电流镜像对(MP3、MP4)的晶体管间产生了特性离散(例如阈值电压离散)的场合，晶体管MP3、MP4的栅极们、源极们各自共连，因而特性离散直接造成晶体管MP3、MP4的电流差，渥尔曼电流镜像电路的输入电流和输出电流就会产生偏离。另一方面，根据偏压信号SB1、SB1B，偏压对(MP5、MP6)被激活，偏压对(MP7、MP8)被去激活(关断)时，在偏压对(MP5、MP6)的晶体管间产生了特性离散(例如阈值电压离散)的场合，晶体管MP5、MP6的栅极们共连，而晶体管MP5、MP6的源极可取不同的电位。晶体管MP5的源极与晶体管MP3的漏极(N14)连接，晶体管MP6的源极与晶体管MP4的漏极(N13)连接。
如图10(A)所示，晶体管在饱和区域动作时，即使漏极·源极电压Vds有些变化，漏极·源极间电流(drain-to-source current)Ids的变化也十分小。即，在电流镜像对(MP3、MP4)中没有特性离散，晶体管MP3、MP4的电流彼此相等的场合，由于节点N13、N14的电位稍微移动，产生了特性离散的偏压对(MP5、MP6)中也能流过彼此相等的电流。
即，偏压对(MP5、MP6)的晶体管间的特性离散几乎不影响渥尔曼电流镜像电路的输入电流和输出电流的关系。同样，偏压对(MP7、MP8)被激活时，在偏压对(MP7、MP8)的晶体管间产生了特性离散的场合也几乎不影响渥尔曼电流镜像电路的输入电流和输出电流的关系。
在图1的差动放大电路中，第1渥尔曼电流镜像电路是差动对的输出电流被折回的折叠渥尔曼电流镜像，而参照图11(B)说明了的偏压对的作用是相同的。即，即使偏压对的晶体管间的特性离散产生，对于第1及第2渥尔曼电流镜像电路的输入电流和输出电流的关系也几乎不带来影响，因而不影响输出偏置。
如上所述，图1的差动放大电路，在连接状态1连接状态2的切换中，通过非反相输入端和反相输入端的调换以及在电流镜像对和渥尔曼电流镜像电路的输入端和输出端之间连接的2个偏压对的直线连接和交叉连接的切换，能以简朴的构成来实现切换，并且对于构成差动放大电路的晶体管的特性离散，通过连接状态1和连接状态2的周期性的切换，实效性地消除输出偏置。另外，对于晶体管的特性离散，切换地利用对输出偏置的影响十分小的偏压对的构成是本发明重要的特征之一。
图3是表示图1所示的本发明的实施例的构成的一个例子的图。如图3所示，放大段2具备：源极与高位侧电源VDD连接，栅极与端子N16连接，漏极与输出端子Vout连接的PMOS晶体管MP10(输出端子充电驱动用的输出晶体管)；以及源极与低位侧电源VSS连接，栅极与端子N26连接，漏极与输出端子Vout连接的NMOS晶体管MN10(输出端子放电驱动用的输出晶体管)。
还有，在第1、第2渥尔曼电流镜像电路的输出端子N16和N26之间，具备：源极与端子N16连接，在栅极上输入偏压电压BP2，漏极与端子N26连接的PMOS晶体管MP9；以及漏极与端子N16连接，在栅极上输入偏压电压BN2，源极与端子N26连接的NMOS晶体管MN9。PMOS晶体管MP9、MN9、电流源I3分别构成浮游电流源，夹介第1及第2渥尔曼电流镜像电路，构成了耦合2个差动对(MN1、MN2)、(MP1、MP2)的联络段10。浮游电流源MP9、MN9在第1渥尔曼电流镜像的输出电流比第2渥尔曼电流镜像的输出电流小时，分别压低端子N16、N26的电位，由输出晶体管MP10使输出端子Vout充电。还有，在第1渥尔曼电流镜像的输出电流比第2渥尔曼电流镜像的输出电流大时，分别提升端子N16、N26的电位，由输出晶体管MN10使输出端子Vout放电。
图4是表示图1的实施例的变形例的图。参照图4，此差动放大电路，相对于图1构成，具备相位补偿电容C1、C2，以开关SW5、SW6控制电容C1的连接，以开关SW7、SW8控制电容C2的连接。在电压跟随器构成的差动放大电路中，相位补偿电容C1、C2优选的是连接在把输入信号Vin变换为电流输出的差动对的非反相输入侧晶体管的电流传递路径上的端子和输出端子Vout间。在图4中，电容C1，一端与输出端子Vout连接，另一端通过开关SW5、SW6而分别与端子N13、N14连接。电容C2，一端与输出端子Vout连接，另一端通过开关SW7、SW8而分别与端子N23、N24连接。
开关SW5、SW7及SW6、SW8与图2所示的开关SW1、SW3及SW2、SW4的接通·关断控制相同。
在连接状态1，开关SW1、SW3接通，晶体管MN1、MP1的共用的栅极成为非反相输入端子，晶体管MN2、MP2的共用的栅极成为反相输入端子。在第1渥尔曼电流镜像电路中，偏压信号SB1置于电压BP1，偏压对(MP5、MP6)被激活，PMOS晶体管MP4折回非反相输入侧晶体管MN1的电流，将其向第1渥尔曼电流镜像的输出端(N1 6)传递。因此，要在输出端子Vout和PMOS晶体管MP4的漏极(N13)之间连接电容C1，就接通开关SW5，关断开关SW6。还有，在第2渥尔曼电流镜像电路中，偏压信号SB2置于电压BN1，偏压对(MN5、MN6)被激活，NMOS晶体管MN4折回非反相输入侧晶体管MP1的电流，将其向第2渥尔曼电流镜像的输出端(N26)传递。因此，要在输出端子Vout和NMOS晶体管MN4的漏极(N23)之间连接电容C2，就接通开关SW7，关断开关SW8。
在连接状态2，开关SW2、SW4接通，晶体管MN1、MP1的共用的栅极成为反相输入端子，晶体管MN2、MP2的共用的栅极成为非反相输入端子。在第1渥尔曼电流镜像电路中，偏压信号SB1B置于BP1，偏压对(MP7、MP8)被激活，PMOS晶体管MP3折回非反相输入侧晶体管MN2的电流，将其向第1渥尔曼电流镜像的输出端(N16)传递。因此，要在输出端子Vout和PMOS晶体管MP3的漏极(N14)之间连接电容C1，就接通开关SW6，关断开关SW5。还有，在第2渥尔曼电流镜像电路中，偏压信号SB2B置于BN1，偏压对(MN7、MN8)被激活，NMOS晶体管MN3折回非反相输入侧晶体管MP2的电流，将其向第2渥尔曼电流镜像的输出端(N26)传递。因此，要在输出端子Vout和NMOS晶体管MN3的漏极(N24)之间连接电容C2，就接通开关SW8，关断开关SW7。
另外，作为与图4不同的相位补偿电容C1、C2的连接构成，可以是电容C1设置在输出晶体管MP10的栅极(N1 6)和输出端子间，电容C2设置在输出晶体管MN10的栅极(N26)和输出端子间的构成。
图5是表示本发明的别的实施例的构成的图。参照图5，此实施例是从图3的输入差动段中删掉第2差动对(MP1、MP2)和电流源I2，由1个差动对，即第1差动对(MN1、MN2)和电流源I1构成的东西。对于第1渥尔曼电流镜像电路(MP3、MP4、MP5、MP6、MP7、MP8)和第2渥尔曼电流镜像电路(MN3、MN4、MN5、MN6、MN7、MN8)，耦合第1、第2渥尔曼电流镜像电路的输入端们及输出段们的联络段10(I3、MP9、MN9)的构成与图3所示的上述第1实施例相同。还有，放大段MP10、MN10的构成也与图3所示的上述第1实施例相同。
在图3的差动放大电路中，是具备第1及第2差动对，输入端子Vin和输出端子Vout分别与第1及第2差动对各自的非反相输入和反相输入连接，各自的差动对的输出电流在第1及第2渥尔曼电流镜像的输出电流中起作用的构成。并且第1渥尔曼电流镜像的输出电流增加/减少时，第2渥尔曼电流镜像的输出电流产生减少/增加的相反作用而控制输出晶体管MP10、MN10的充电及放电动作。
相比之下，在图5的差动放大电路中，是输入端子Vin和输出端子Vout分别与第1差动对(MN1、MN2)的非反相输入和反相输入连接，第1差动对的输出电流在第1渥尔曼电流镜像的输出电流中起作用的构成。第2渥尔曼电流镜像把与第1渥尔曼电流镜像共用的电流源I3作为输入电流，所以第2渥尔曼电流镜像的输出电流成为电流源I3的镜像电流，输出晶体管MP10、MN10与该镜像电流和第1渥尔曼电流镜像的输出电流的电流差对应而动作。
因而，如图5所示，即使是只具备第1及第2差动对中的一方差动对的构成，也能作为差动放大电路正常动作。并且，与图2同样地控制偏压信号SB1、SB1B、SB2、SB2B、开关SW1～SW4，就能与图3的差动放大电路相同，实效性地消除晶体管的特性离散所涉及的输出偏置。
图6是表示在图5中具备多个并联的同极性(同一导电型)的差动对的构成的图，第1渥尔曼电流镜像电路(MP3、MP4、MP5、MP6、MP7、MP8)，第2渥尔曼电流镜像电路(MN3、MN4、MN5、MN6、MN7、MN8)，耦合第1、第2渥尔曼电流镜像电路的输入端们及输出段们的联络段10(I3、MP9、MN9)的构成与图3所示的上述第1实施例相同。还有，放大段MP10、MN10的构成与图3所示的上述第1实施例也相同。
作为输入差动段，具备：源极共连而构成第1差动对的NMOS晶体管MN1A、MN2A；源极共连而构成第2差动对的NMOS晶体管MN1B、MN2B；在构成第1差动对的NMOS晶体管MN1A、MN2A的共用的源极和低位侧电源VSS之间连接的恒流源I1A；以及在构成第2差动对的NMOS晶体管MN1B、MN2B的共用的源极和低位侧电源VSS之间连接的恒流源I1B。构成第1差动对的NMOS晶体管MN1A、MN2A的漏极分别与构成第2差动对的PMOS晶体管MN1B、MN2B的漏极连接，而且分别与MP4、MP6的连接点(N13)、MP3、MP5的连接点(N14)连接。电流源I1A、I1B也可以作为共用的电流源。
作为对差动放大电路的输入端子Vin1、Vin2、Vin3及输出端子Vout和第1及第2差动对(MN1A、MN2A)、(MN1B、MN2B)各自的栅极的连接进行控制的输入切换电路，具备开关SW1、SW2、SW3、SW4、SW5、SW6、SW7、SW8。
在NMOS晶体管MN1A的栅极和输入端子Vin1、输出端子Vout间连接有开关SW1、SW4。
在NMOS晶体管MN2A的栅极和输入端子Vin1、输出端子Vout间连接有开关SW2、SW3。
在NMOS晶体管MN1B的栅极和输入端子Vin2、Vin3间连接有开关SW5、SW6。
在NMOS晶体管MN2B的栅极和输入端子Vin3、Vin2间连接有开关SW7、SW8。
在图6中，为简单起见，表示2个同极性差动对的构成。另外，具备多个差动对的差动放大器已有各种提案。专利文献3(特开2001-34234号公报(第5图))、专利文献4(特开2002-43944号公报(第2图，第3图))中披露了多个差动对的反相输入端全部与输出端子反馈连接的构成。专利文献5(特开2005-130332号公报(第1图，第26图))中披露了多个差动对的反相输入端有1个反馈连接，其余差动对的反相输入端上也被供给给定的输入信号的构成等。在专利文献5的第7图等中披露了共用负载电路的电流镜像，具备3个并联差动对的构成，取为2个信号输入(相当子Vin2＝Vin3)的外插放大器。图6表示在图5的差动放大电路中追加差动对，扩展为具备2个共用负载电路的同极性的差动对的差动放大电路。还有，具备3个以上同极性的差动对的差动放大电路只要进行与图6相同的扩展即可。
它们怎样连接并联连接的多个差动对的差动输入是重要的，放大段自身的构成是任意的。
图6所示的电路构成，是在具备并联连接的多个差动对，包含接受上述多个差动对的输出电流的渥尔曼电流镜像的差动放大电路中，能以简单的构成使正的输出偏置和负的输出偏置平均化(抵消)，使输出电压高精度化的差动放大电路。
图7是表示图6的开关SW1～SW8、偏压信号SB1、SB1B、SB2、SB2B的设定的图。
在第1期间(连接状态1)，SW1、SW3、SW5、SW7接通，SW2、SW4、SW6、SW8关断。此时，第1差动对的晶体管MN1A、MN2A的栅极分别与输入端子Vin1和输出端子Vout连接。还有，第2差动对的晶体管MN1A、MN2A的栅极分别与输入端子Vin2、Vin3连接。偏压信号SB1置于BP1，互补的偏压信号SB1B置于高位侧电源电压VDD，偏压信号SB2置于BN1，互补的偏压信号SB2B置于低位侧电源电压VSS。此时，偏压对(MP5、MP6)、(MN5、MN6)被激活。差动对(MN1A、MN2A)的输入对(栅极)成为非反相输入端子、反相输入端子，Vin1、Vout被输入，在差动对(MN1B、MN2B)的栅极上输入Vin2、Vin3。因为差动对(MN1A、MN2A)的输出对、差动对(MN1B、MN2B)的输出对是连接着的，所以各自的差动对的输出电流被合成而在第1渥尔曼电流镜像的输出电流中起作用。在2个差动对(MN1A、MN2A)、(MN1B、MN2B)的各晶体管以同一尺寸构成的场合，差动对(MN1A、MN2A)的非反相输入端子的电压Vin1和反相输入端子的电压Vout的差电压(Vin1-Vout)受到反馈控制，与差动对(MN1B、MN2B)的差电压(Vin2-Vin3)相比，符号相反，绝对值相等。因而，能获得Vout＝Vin1+Vin2-Vin3的输出电压。
在第2期间(连接状态2)，开关SW1、SW3、SW5、SW7关断，SW2、SW4、SW6、SW8接通。此时，第1差动对(MN1A、MN2A)的输入对(栅极)，与第1期间(连接状态1)调换，成为反相输入端子、非反相输入端子，分别与输出端子Vout、输入端子Vin1连接。第2差动对(MN1B、MN2B)的输入对(栅极)分别与输入端子Vin3、Vin2连接。偏压信号SB1置于高位侧电源电压VDD，互补的偏压信号SB1B置于BP1，偏压信号SB2置于低位侧电源电压VSS，互补的偏压信号SB2B置于BN1，偏压对(MP7、MP8)、(MN7、MN8)被激活。在此场合，在输出端子Vout上，与连接状态1相同，输出Vout＝Vin1+Vin2-Vin3。
通过连接状态1和连接状态2的周期性的切换来调换第1及第2差动对的反相输入端子和非反相输入端子，并且调换差动对及渥尔曼电流镜像电路各自的输出电流的传递路径。这样就能对于晶体管的特性离散，实效性地消除输出偏置。
另外，在连接状态1及连接状态2中，输出端子电压Vout为(Vin1+Vin2-Vin3)，不过，在图6中，设Vin1＝Vin2的话，如专利文献5中披露的，Vout就成为对Vin1和Vin3进行外分的电压(2Vin1-Vin3)；设Vin3＝Vout的话，如专利文献3中披露的，Vout就成为对Vin1和Vin2进行内分的的电压{(Vin1+Vin2)/2}。
图8(A)是表示生成偏压信号SB2、SB2B，图8(B)是表示生成偏压信号SB1、SB1B的电路的构成的图。图8(C)是表示开关的切换控制的图。在连接状态1，开关SW11、SW13、SW15、SW17接通，向偏压信号SB1供给BP1，向偏压信号SB2供给BN1，分别向SB1B、SB2B供给VDD、VSS。在连接状态2，开关SW12、SW14、SW16、SW18接通，向偏压信号SB1B供给BP1，向偏压信号SB2B供给BN1，分别向SB1、SB2供给VDD、VSS。当然，图8(A)、图8(B)可以在多个差动放大电路中共有。
图9是表示本发明的别的实施例的驱动器的构成的图，是表示基于视频信号来对液晶面板等显示部的数据线进行驱动的数据驱动器的构成的图。参照图9，此数据驱动器具备灰度等级电压产生电路510、多个解码器(选择电路)520、多个缓冲电路(驱动器电路)530和基于控制信号来控制偏压电压的切换的偏压电压控制电路540(参照图8)。
灰度等级电压产生电路510由连接在电压VA和VB间的电阻串构成，从电阻串的各分接抽头输出灰度等级输出所需的灰度等级电压(参照电压)。
解码器520输入从灰度等级电压产生电路510输出的灰度等级电压及视频数字信号，选择与视频数字信号对应的灰度等级电压，向缓冲器电路530的输入端子Vin(包含输入端子Vin1、Vin2、Vin3)输出。
缓冲器电路530由参照图1至图7说明了的上述实施例的差动放大电路(电压跟随器构成)构成，输入到数据驱动器的控制信号进行各差动放大电路(缓冲电路530)的输入切换电路的各开关的接通、关断控制，并且进行偏压电压控制电路540的各开关的接通、关断控制，生成输入到各差动放大电路的偏压信号。控制信号，在各差动放大电路中设为使图2、图7、图8(C)所示的连接状态1和连接状态2交替切换的信号。各缓冲电路530的输出与显示部的数据线连接。
解码器520和缓冲器电路530按每数据线来设置，灰度等级电压产生电路510由全输出共用。还有，输入由数据寄存器、锁存器、电平移位器等(都未图示)处理了的数字信号作为输入到解码器520的视频数字信号。
图10(A)是表示晶体管的Ids-Vds特性的图。图10(B)是表示本发明所涉及的渥尔曼电流镜像的构成的一个例子的图。本发明中，不只是具备渥尔曼电流镜像的差动放大电路，而且，作为渥尔曼电流镜像单体，也能通过偏压信号SB1、SB1B的控制，对于晶体管的特性离散，使得平均化了的高精度电流输出成为可能。在图1的说明中，如参照图10说明了的，即使在偏压对的各晶体管MP5～MP8中产生了特性离散的场合，对渥尔曼电流镜像的输入电流和输出电流的关系也不会带来影响，只有电流镜像对(MP3、MP4)的晶体管间的特性离散，才会使渥尔曼电流镜像的输入电流和输出电流产生电流差。然而，在本发明的渥尔曼电流镜像中，根据偏压信号SB1、SB1B，择一地选择偏压对(MP5、MP6)和偏压对(MP7、MP8)的激活、去激活，从而调换电流镜像对(MP3、MP4)的输入侧和输出侧，使得渥尔曼电流镜像的输出电流的偏置电流成为相反极性。周期性地进行此切换，就能获得平均化(抵消)了的高精度输出电流。
以上就上述实施例说明了本发明，当然，本发明不只限于上述实施例的构成，而是还包括在本发明的范围内本领域技术人员能做的各种变形、修正。

Claims (21)

1.一种差动放大电路，其特征在于，包含：
至少1个差动对；以及
与上述差动对连接的负载电路，
上述负载电路具备渥尔曼电流镜像电路，
上述渥尔曼电流镜像电路包含：
第1晶体管对；
在上述第1晶体管对和上述渥尔曼电流镜像电路的输入端和输出端之间按渥尔曼方式直线连接的第2晶体管对；以及
在上述第1晶体管对和上述渥尔曼电流镜像电路的输入端和输出端之间按渥尔曼方式交叉连接的第3晶体管对，
上述第2及第3晶体管对，分别通过被施加的第1及第2偏压信号的电压值的切换而被控制激活状态和去激活状态，被控制成，一方为激活状态时，另一方成为去激活状态。
2.根据权利要求1所述的差动放大电路，其特征在于，
上述第1晶体管对具备第1信号端子与第1电源共连，控制端子共连的第1及第2晶体管，
上述第2晶体管对具备第1信号端子分别与上述第1及第2晶体管的第2信号端子连接，控制端子共连的第3及第4晶体管，
上述第3晶体管对具备第1信号端子分别与上述第2及第1晶体管的第2信号端子连接，控制端子共连的第5及第6晶体管，
上述第3及第5晶体管的第2信号端子共连，构成渥尔曼电流镜像电路的输入端，并且与上述第1及第2晶体管的共连的控制端子连接，
上述第4及第6晶体管的第2信号端子共连，构成渥尔曼电流镜像电路的输出端，
上述第3及第4晶体管的共连的控制端子上连接电压值可切换的上述第1偏压信号，
上述第5及第6晶体管的共连的控制端子上连接电压值可切换的上述第2偏压信号。
3.根据权利要求2所述的差动放大电路，其特征在于，上述差动对的输出对分别与上述第1晶体管的第2信号端子和上述第3及第6晶体管的各第1信号端子的连接节点以及上述第2晶体管的第2信号端子和上述第4及第5晶体管的各第1信号端子的连接节点连接。
4.根据权利要求1所述的差动放大电路，其特征在于，
在第1电源和第2电源间，具备与上述渥尔曼电流镜像电路对向配置，与上述渥尔曼电流镜像电路相比为相反电动型的别的渥尔曼电流镜像电路，
上述别的渥尔曼电流镜像电路包含：
第4晶体管对；
在上述第4晶体管对和上述别的渥尔曼电流镜像电路的输入端和输出端之间直线连接的第5晶体管对；以及
在上述第4晶体管对和上述别的渥尔曼电流镜像电路的输入端和输出端之间交叉连接的第6晶体管对，
上述第5及第6晶体管对，分别通过被施加的第3及第4偏压信号的电压值的切换而被控制激活状态和去激活状态，被控制成，一方为激活状态时，另一方成为去激活状态。
5.根据权利要求4所述的差动放大电路，其特征在于，
上述第4晶体管对具备第1信号端子与上述第2电源共连，控制端子共连的第7及第8晶体管，
上述第5晶体管对具备第1信号端子分别与上述第7及第8晶体管的第2信号端子连接，控制端子共连的第9及第10晶体管，
上述第6晶体管对具备第1信号端子分别与上述第8及第7晶体管的第2信号端子连接，控制端子共连的第11及第12晶体管，
上述第9及第11晶体管的第2信号端子共连，构成上述别的电流镜像电路的输入端，与上述第7及第8晶体管的共连的控制端子连接，
上述第10及第12晶体管的第2信号端子共连，构成上述别的电流镜像电路的输出端，
上述第9及第10晶体管的共连的控制端子上连接电压值可切换的上述第3偏压信号，
上述第11及第12晶体管的共连的控制端子上连接电压值可切换的上述第4偏压信号。
6.根据权利要求4所述的差动放大电路，其特征在于，
具备与上述差动对相比为相反导电型的别的差动对，
上述相反导电型的别的差动对的输入对分别与上述差动对的输入对连接，
上述相反导电型的别的差动对的输出对与上述别的渥尔曼电流镜像电路连接。
7.根据权利要求4所述的差动放大电路，其特征在于，在上述渥尔曼电流镜像电路的输入端和上述别的渥尔曼电流镜像电路的输入端之间以及上述渥尔曼电流镜像电路的输出端和上述别的渥尔曼电流镜像电路的输出端之间分别具备电流源电路。
8.根据权利要求1所述的差动放大电路，其特征在于，具备输入端与上述渥尔曼电流镜像的输出端连接，输出端与上述差动放大电路的输出端子连接的输出放大段。
9.根据权利要求4所述的差动放大电路，其特征在于，具备输入端分别与上述渥尔曼电流镜像电路的输出端和上述别的渥尔曼电流镜像电路的输出端连接，输出端与上述差动放大电路的输出端子连接的输出放大段。
10.根据权利要求9所述的差动放大电路，其特征在于，上述输出放大段具备：
连接在上述第1电源和上述差动放大电路的输出端子间，控制端子与上述渥尔曼电流镜像电路的输出端连接的第1输出晶体管；以及
连接在上述第2电源和上述差动放大电路的输出端子间，控制端子与上述别的渥尔曼电流镜像电路的输出端连接的第2输出晶体管。
11.根据权利要求1所述的差动放大电路，其特征在于，
具备对构成上述差动对的输入对的第1及第2输入和上述差动放大电路的输入端子及输出端子间的连接进行切换的输入切换电路，
上述输入切换电路如下进行切换控制：
分别把上述第1及第2输入与上述差动放大电路的输入端子及输出端子连接，或者
分别把上述第1及第2输入与上述差动放大电路的输出端子及输入端子连接。
12.根据权利要求11所述的差动放大电路，其特征在于，上述第1及第2偏压信号的电压值的切换和上述输入切换电路中的构成上述差动对的输入对的第1及第2输入和上述差动放大电路的输入端子及输出端子的连接切换是联动进行的。
13.根据权利要求12所述的差动放大电路，其特征在于，具备输出对分别与上述差动对的输出对连接，与共用上述负载电路的上述差动对相比为同一导电型的别的差动对，与上述同一导电型的别的差动对的输入对所对应的输入端子的连接也是与上述第1及第2偏压信号的电压值的切换联动而进行切换的。
14.根据权利要求2所述的差动放大电路，其特征在于，具备在上述第1及第2偏压信号中的一方偏压信号为把上述一方偏压信号所连接的晶体管对设定为激活状态的电压值时，另一方偏压信号设定为把上述另一方偏压信号所连接的晶体管对设定为去激活状态的电压值的电路。
15.根据权利要求5所述的差动放大电路，其特征在于，具备在上述第3及第4偏压信号中的一方偏压信号为把上述一方偏压信号所连接的晶体管对设定为激活状态的电压值时，另一方偏压信号设定为把上述另一方偏压信号所连接的晶体管对设定为去激活状态的电压值的电路。
16.一种差动放大电路，其特征在于，具备：
由第1电流源驱动，由第1导电型的晶体管对组成的第1差动对；
构成上述第1差动对的负载电路的第1渥尔曼电流镜像电路；
由第2电流源驱动，由第2导电型的晶体管对组成的第2差动对；
构成上述第2差动对的负载电路的第2渥尔曼电流镜像电路；以及
输入端分别与上述第1渥尔曼电流镜像电路的输出端和上述第2渥尔曼电流镜像电路的输出端连接，输出端与差动放大电路的输出端子连接的输出放大段，
上述第1及第2差动对的输入对共连，
上述第1渥尔曼电流镜像电路，具备：控制端子共连的第1晶体管对；以及在共连的控制端子上分别接受第1及第2偏压信号的第2及第3晶体管对，
上述第1至第3晶体管对为第2导电型，
上述第2晶体管对直线连接在上述第1晶体管对和上述第1渥尔曼电流镜像电路的输入端和输出端之间，
上述第3晶体管对交叉连接在上述第1晶体管对和上述第1渥尔曼电流镜像电路的输入端和输出端之间，
上述第2渥尔曼电流镜像电路，具备：控制端子共连的第4晶体管对；以及在共连的控制端子上分别接受第3及第4偏压信号的第5及第6晶体管对，
上述第4至第6晶体管对为第1导电型，
上述第5晶体管对直线连接在上述第4晶体管对和上述第2渥尔曼电流镜像电路的输入端和输出端之间，
上述第6晶体管对交叉连接在上述第4晶体管对和上述第2渥尔曼电流镜像电路的输入端和输出端之间，
分别对上述第1及第2偏压信号的电压值进行控制，使得在上述第2及第3晶体管对中的一方成为激活状态时，另一方成为去激活状态，
分别对上述第3及第4偏压信号的电压值进行控制，使得在上述第5及第6晶体管对中的一方成为激活状态时，另一方成为去激活状态，
对于直线连接的上述第2及第5晶体管对们，激活和去激活由同一定时来控制，
对于交叉连接的上述第3及第6晶体管对们，激活和去激活由同一定时来控制。
17.根据权利要求16所述的差动放大电路，其特征在于，
还具备对上述第1及第2差动对的输入对的共连的第1及第2输入和上述差动放大电路的输入端子及输出端子间的连接进行切换的输入切换电路，
上述输入切换电路进行切换控制，使得在上述第2及第5晶体管对被激活了时，分别把上述第1及第2输入与上述差动放大电路的输入端子及输出端子连接，在上述第3及第6晶体管对被激活了时，分别把上述第1及第2输入与上述差动放大电路的输出端子及输入端子连接。
18.一种差动放大电路，其特征在于，
包含至少1个差动对和与上述差动对连接的负载电路，上述负载电路具备渥尔曼电流镜像电路，
上述渥尔曼电流镜像电路包含：
第1晶体管对；以及
在上述第1晶体管对和上述渥尔曼电流镜像电路的输入端和输出端之间串联连接的渥尔曼部，
基于被输入的控制信号，上述第1晶体管对和上述渥尔曼电流镜像电路的输入端和输出端之间的连接形态可自由切换为夹介上述渥尔曼部的直线连接或交叉连接。
19.一种数据驱动器，
具备权利要求1所述的差动放大电路，
由上述差动放大电路的输出端子来驱动数据线。
20.一种显示装置，具备权利要求1所述的差动放大电路，将其作为缓冲电路。
21.一种渥尔曼电流镜像电路，其特征在于，具备：
第1信号端子与电源连接，控制端子共连的第1及第2晶体管；
第1信号端子分别与上述第1及第2晶体管的第2信号端子连接，在共连的控制端子上接受第1偏压信号的第3及第4晶体管；以及
第1信号端子分别与上述第2及第1晶体管对的第2信号端子连接，在共连的控制端子上接受第2偏压信号的第5及第6晶体管，
上述第3及第5晶体管的第2信号端子共连而构成渥尔曼电流镜像电路的输入端，并且与上述第1及第2晶体管的共连的控制端子连接，
上述第4及第6晶体管的第2信号端子共连，构成渥尔曼电流镜像电路的输出端。
CN2007100014625A 2006-01-06 2007-01-08 差动放大器和数据驱动器及显示装置 Active CN1996749B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006001596 2006-01-06
JP2006001596A JP4502212B2 (ja) 2006-01-06 2006-01-06 差動増幅器とデータドライバ及び表示装置
JP2006-001596 2006-01-06

Publications (2)

Publication Number Publication Date
CN1996749A true CN1996749A (zh) 2007-07-11
CN1996749B CN1996749B (zh) 2010-09-29

Family

ID=38232242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100014625A Active CN1996749B (zh) 2006-01-06 2007-01-08 差动放大器和数据驱动器及显示装置

Country Status (3)

Country Link
US (1) US7443239B2 (zh)
JP (1) JP4502212B2 (zh)
CN (1) CN1996749B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840662A (zh) * 2009-03-11 2010-09-22 恩益禧电子股份有限公司 显示面板驱动器以及使用其的显示装置
CN101582248B (zh) * 2008-05-16 2011-06-29 奇景光电股份有限公司 显示器的源极驱动器、运算放大器及其相关方法
CN102376283A (zh) * 2010-08-06 2012-03-14 瑞萨电子株式会社 输出电路、数据驱动器和显示装置
CN101471631B (zh) * 2007-12-29 2012-08-22 上海贝岭股份有限公司 Cmos音频运算放大器
CN111201708A (zh) * 2017-10-11 2020-05-26 浜松光子学株式会社 差动放大器、像素电路及固体摄像装置
CN114640314A (zh) * 2022-04-07 2022-06-17 西安理工大学 一种用于传感器线性化电路的cmos功率放大器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4472507B2 (ja) * 2004-12-16 2010-06-02 日本電気株式会社 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
JP4996185B2 (ja) * 2006-09-21 2012-08-08 ルネサスエレクトロニクス株式会社 演算増幅器及び液晶表示装置の駆動方法
US20090153688A1 (en) * 2007-12-13 2009-06-18 Gennum Corporation Digital Video Cable Driver
JP2009303121A (ja) * 2008-06-17 2009-12-24 Nec Electronics Corp 演算増幅器回路、その演算増幅器回路を用いた液晶表示装置の駆動方法
JP5198177B2 (ja) * 2008-08-05 2013-05-15 ラピスセミコンダクタ株式会社 表示用駆動装置
TWI407694B (zh) * 2010-01-27 2013-09-01 Novatek Microelectronics Corp 可抑制電壓過衝之輸出緩衝電路及方法
CN102195578B (zh) * 2010-03-09 2013-11-06 联咏科技股份有限公司 可抑制电压过冲的输出缓冲电路及方法
JP5665641B2 (ja) * 2010-06-08 2015-02-04 ルネサスエレクトロニクス株式会社 出力回路及びデータドライバ及び表示装置
KR20150018723A (ko) * 2013-08-09 2015-02-24 에스케이하이닉스 주식회사 버퍼 회로
US9385658B2 (en) * 2014-08-22 2016-07-05 Intersil Americas LLC Fast recovery scheme of transconductance gain for folded cascode amplifier
US9225304B1 (en) * 2014-10-24 2015-12-29 Sandisk 3D Llc Single-stage folded cascode buffer amplifiers with analog comparators
JP2017098594A (ja) * 2015-11-18 2017-06-01 シナプティクス・ジャパン合同会社 オーバードライブアンプ及び半導体装置
JP6072387B1 (ja) 2016-03-23 2017-02-01 三菱電機株式会社 可変利得増幅器
CN106341120B (zh) * 2016-09-23 2018-04-06 京东方科技集团股份有限公司 输出缓冲器及其工作方法、源极驱动器和显示面板
US10211782B1 (en) 2017-10-16 2019-02-19 Qualcomm Incorporated Low-power wide-swing sense amplifier with dynamic output stage biasing
KR102666646B1 (ko) * 2018-06-08 2024-05-20 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
US11176888B2 (en) * 2019-08-22 2021-11-16 Apple Inc. Auto-zero applied buffer for display circuitry
US11251760B2 (en) * 2020-05-20 2022-02-15 Analog Devices, Inc. Amplifiers with wide input range and low input capacitance
WO2023190408A1 (ja) * 2022-03-29 2023-10-05 ラピステクノロジー株式会社 増幅回路
CN114744971A (zh) * 2022-06-14 2022-07-12 禹创半导体(深圳)有限公司 一种ab类运算放大器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3304814C2 (de) * 1983-02-11 1985-06-27 SGS-ATES Deutschland Halbleiter-Bauelemente GmbH, 8018 Grafing Differenzverstärker
US5311145A (en) 1993-03-25 1994-05-10 North American Philips Corporation Combination driver-summing circuit for rail-to-rail differential amplifier
US5444363A (en) * 1993-12-16 1995-08-22 Advanced Micro Devices Inc. Low noise apparatus for receiving an input current and producing an output current which mirrors the input current
US5381114A (en) * 1994-04-04 1995-01-10 Motorola, Inc. Continuous time common mode feedback amplifier
KR100213258B1 (ko) * 1996-10-23 1999-08-02 윤종용 연산증폭기
JP3550016B2 (ja) 1998-03-03 2004-08-04 株式会社 日立ディスプレイズ 液晶表示装置の駆動方法および映像信号電圧の出力方法
JP3718607B2 (ja) * 1999-07-21 2005-11-24 株式会社日立製作所 液晶表示装置及び映像信号線駆動装置
JP3594125B2 (ja) * 2000-07-25 2004-11-24 シャープ株式会社 Ｄａ変換器およびそれを用いた液晶駆動装置
US6313667B1 (en) * 2000-11-01 2001-11-06 National Semiconductor Corporation Apparatus and method for a turn around stage having reduced power consumption, Class AB behavior, low noise and low offset
US6522174B2 (en) * 2001-04-16 2003-02-18 Intel Corporation Differential cascode current mode driver
EP1428200A2 (en) * 2001-09-20 2004-06-16 Pioneer Corporation Drive circuit for light emitting elements
JP3971605B2 (ja) * 2001-12-19 2007-09-05 松下電器産業株式会社 ゲインブースト演算増幅回路
US6970043B2 (en) * 2002-10-29 2005-11-29 Fairchild Semiconductor Corporation Low voltage, low power differential receiver
JP4328596B2 (ja) * 2003-10-27 2009-09-09 日本電気株式会社 差動増幅器
JP2005311865A (ja) * 2004-04-23 2005-11-04 Asahi Kasei Microsystems Kk プッシュプル増幅器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471631B (zh) * 2007-12-29 2012-08-22 上海贝岭股份有限公司 Cmos音频运算放大器
CN101582248B (zh) * 2008-05-16 2011-06-29 奇景光电股份有限公司 显示器的源极驱动器、运算放大器及其相关方法
CN101840662A (zh) * 2009-03-11 2010-09-22 恩益禧电子股份有限公司 显示面板驱动器以及使用其的显示装置
CN101840662B (zh) * 2009-03-11 2014-07-23 瑞萨电子株式会社 显示面板驱动器以及使用其的显示装置
CN102376283A (zh) * 2010-08-06 2012-03-14 瑞萨电子株式会社 输出电路、数据驱动器和显示装置
CN102376283B (zh) * 2010-08-06 2015-12-02 瑞萨电子株式会社 输出电路、数据驱动器和显示装置
CN111201708A (zh) * 2017-10-11 2020-05-26 浜松光子学株式会社 差动放大器、像素电路及固体摄像装置
CN111201708B (zh) * 2017-10-11 2023-08-01 浜松光子学株式会社 差动放大器、像素电路及固体摄像装置
CN114640314A (zh) * 2022-04-07 2022-06-17 西安理工大学 一种用于传感器线性化电路的cmos功率放大器
CN114640314B (zh) * 2022-04-07 2024-04-09 西安理工大学 一种用于传感器线性化电路的cmos功率放大器

Also Published As

Publication number Publication date
US20070159250A1 (en) 2007-07-12
JP4502212B2 (ja) 2010-07-14
JP2007184776A (ja) 2007-07-19
US7443239B2 (en) 2008-10-28
CN1996749B (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
CN1996749B (zh) 差动放大器和数据驱动器及显示装置
CN1992511B (zh) 差动放大器和数据驱动器及显示装置
CN101174397B (zh) 数据驱动器及显示装置
JP4614704B2 (ja) 差動増幅器及びデータドライバと表示装置
JP5208882B2 (ja) 表示装置用電源回路
JP4861791B2 (ja) 演算増幅器及び表示装置
CN101178883B (zh) 数据驱动器及显示装置
Lu et al. A high-speed low-power rail-to-rail column driver for AMLCD application
Lu High-speed driving scheme and compact high-speed low-power rail-to-rail class-B buffer amplifier for LCD applications
JP2005192260A (ja) 高スルーレート差動増幅回路
CN100547914C (zh) 差动放大器、显示装置的数据驱动器
CN101364794A (zh) 放大电路和显示单元
Lu et al. An area-efficient fully R-DAC-based TFT-LCD column driver
Lu A rail-to-rail class-AB amplifier with an offset cancellation for LCD drivers
Woo et al. High-speed 10-bit LCD column driver with a split DAC and a class-AB output buffer
Tsai et al. A new compact low-offset push–pull output buffer with current positive feedback for a 10-bit LCD source driver
Lu et al. A high-speed low-power rail-to-rail buffer amplifier for LCD application
KR20040018838A (ko) 평판 디스플레이 구동용 저소비전력 고 슬루율 연산증폭기
Wang Class-AB Rail-to-Rail CMOS Buffer Amplifier for TFT-LCD Source Drivers
Fan et al. Low-voltage low-power operational amplifier for SC circuits
Wang et al. A compact rail-to-rail buffer with current positive-feedback for LCD source driver
Mishra et al. Low offset and high slew rate buffer amplifier for LCD application
Qureshi et al. Charge Conservation Technique to Reduce Dynamic Power of Class AB Amplifier for LCD using LTSpice
Lu P‐222L: Late‐News Poster: A Compact High‐Speed Low‐Power Rail‐to‐Rail Class‐B Buffer Amplifier for LCD Application
Lu et al. A TFT-LCD source-driver IC with charge-recycling technique

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder