CN101840662A - 显示面板驱动器以及使用其的显示装置 - Google Patents

显示面板驱动器以及使用其的显示装置 Download PDF

Info

Publication number
CN101840662A
CN101840662A CN201010136843A CN201010136843A CN101840662A CN 101840662 A CN101840662 A CN 101840662A CN 201010136843 A CN201010136843 A CN 201010136843A CN 201010136843 A CN201010136843 A CN 201010136843A CN 101840662 A CN101840662 A CN 101840662A
Authority
CN
China
Prior art keywords
voltage
output
output stage
lead
out terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010136843A
Other languages
English (en)
Other versions
CN101840662B (zh
Inventor
岛谷淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101840662A publication Critical patent/CN101840662A/zh
Application granted granted Critical
Publication of CN101840662B publication Critical patent/CN101840662B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Electronic Switches (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及显示面板驱动器以及使用其的显示装置。显示面板驱动器包括输出放大器电路；第一和第二输出端子。输出放大器电路包括第一输出级，构造为接收电源电压和低于电源电压的第一电压并且输出第一电压范围内的驱动电压；和第二输出级，构造为接收电源电压和接地电压并且输出两者之间的驱动电压。第一输出级包括第一下拉输出晶体管，其为耗尽型NMOS晶体管；并且第二输出级包括第二下拉输出晶体管，其为增强型NMOS晶体管。当输出放大器电路被设置为第一电压为中间电源电压的第一模式时，第一输出级将第一驱动电压输出至第一和第二输出端子之一。而当被设置为第一电压为接地电压的第二模式时，第二输出级将第一驱动电压输出至第一和第二输出端子之一。

Description

显示面板驱动器以及使用其的显示装置
技术领域
本发明涉及一种显示面板驱动器，并且更加具体地，涉及显示面板驱动器的输出放大器电路。
背景技术
使用显示面板的显示装置的新近问题之一是驱动显示面板的显示面板驱动器的功率消耗量的增加。功率消耗量的增加的一个原因是显示面板的尺寸的增加。在电视领域中，尤其地，甚至在液晶显示面板的情况下，超过100英寸的电视机出现在市场，并且认为在未来此趋势不会改变。随着显示面板的尺寸增加，数据线的电容增加，从而驱动数据线的输出放大器电路的功率消耗量增加。另外，在新近的显示装置中，为了减少要被使用的驱动器的数目，每一显示面板驱动器的输出的数目趋向于增加越来越多，并且因此显示面板驱动器的功率消耗量趋向于增加越来越多。为此，正在操作的显示面板驱动器的温度被增加。
防止显示面板驱动器的功率消耗量的增加的一个措施是要提供除了电源电压VDD之外的在电源电压VDD和接地电压VSS(＝0V)之间的中间电压(典型地，是电源电压VDD的一半的中间电压VDD/2)，并且中间电源电压被用于操作驱动器的输出放大器。例如，通过中间电源电压VDD/2和电源电压VDD的使用来操作输出在VDD/2至VDD的电压范围内的输出电压的放大器，并且通过中间电源电压VDD/2和接地电压VSS的使用操作在0至VDD/2的电压范围内进行操作的放大器。因此，能够减少在放大器中消耗的功率。例如，在JP2002-175052A中公开此技术。
然而，要求新近的显示面板驱动器可在低压下进行操作以进一步减少功率消耗量。现在，用于液晶显示装置的驱动器通常在1.5V进行操作；然而，为了抑制驱动器的热产生，驱动器优选地在更低的电源电压进行操作。
另外，根据发明人的考虑，事实上有利的是，不管中间电源电压的供给的存在或者不存在，都可操作显示面板驱动器。在显示装置的终端制造商中，存在想要通过提供中间电源电压而减少功率消耗量的，和想要简化构造同时不提供中间电源电压的。另一方面，制造具有中间电源电压的供给和不具有供给的各种类型的显示面板驱动器引起制造成本的增加。甚至对于显示面板驱动器的制造商和甚至对于显示装置的终端制造商，成本减少是优选的。
然而，在上述专利文献1中描述的电路不能满足此要求。
引用列表
1.专利文献
专利文献1：JP 2002-175052A
发明内容
因此，本发明具有它的目的，提供可在低电压下进行操作，并且不管中间电源电压提供的存在或者不存在都可进行操作的显示面板驱动器。
在本发明的方面中，显示面板驱动器包括输出放大器电路；第一输出端子；以及第二输出端子。输出放大器电路包括第一输出级，该第一输出级被构造为接收电源电压和低于电源电压的第一电压并且输出在是高于接地电压并且低于电源电压的中间电源电压和电源电压之间定义的第一电压范围内的驱动电压；和第二输出级，该第二输出级被构造为接收电源电压和接地电压并且输出电源电压和接地电压之间的驱动电压。第一输出级包括第一下拉输出晶体管，该第一下拉输出晶体管被构造为下拉第一输出级的输出端子；并且第二输出级包括第二下拉输出晶体管，该第二下拉输出晶体管被构造为下拉第二输出级的输出端子。第一下拉输出晶体管是耗尽型NMOS晶体管，并且第二下拉输出晶体管是增强型NMOS晶体管。当输出放大器电路被设置为第一电压被设置为中间电源电压的第一模式时，第一输出级将第一电压范围内的第一驱动电压输出至第一输出端子和第二输出端子的一个。当输出放大器电路被设置为第一电压被设置为接地电压的第二模式时，第二输出级将第一电压范围内的第一驱动电压输出至第一输出端子和第二输出端子的一个。
在本发明的又一方面，显示面板驱动器包括输出放大器电路；第一输出端子；以及第二输出端子。输出放大器电路包括第一输出级，该第一输出级被构造为输出高于接地电压并且低于电源电压的中间电源电压和电源电压之间的第一电压范围内的驱动电压；第二输出级，该第二输出级被构造为接收电源电压和接地电压并且输出电源电压和接地电压之间的驱动电压；以及第三输出级，该第三输出级被构造为接收接地电压和高于接地电压的第二电压并且输出接地电压和中间电源电压之间的第二电压范围内的驱动电压。第三输出级包括第一上拉输出晶体管，该第一上拉输出晶体管被构造为上拉第三输出端子的输出端子，并且第二输出级包括第二上拉输出晶体管，该第二上拉输出晶体管被构造为上拉第二输出级的输出端子。第一上拉输出晶体管是PMOS晶体管，其阱与其它的PMOS晶体管相分离并且背栅与源极相连接，并且第二上拉输出晶体管是PMOS晶体管，其源极被提供有电源电压。当输出放大器电路被设置为其中第二电压被设置为中间电源电压的第一模式时，至少在将第一输出端子和第二输出端子的一个处的电压从第一电压范围内的电压切换到第二电压范围内的电压的情况下，第二输出级将第二电压范围内的第二驱动电压输出至该一个输出端子。当输出放大器电路被设置为其中第二电压被设置为电源电压的第二模式时，第三输出级将第二电压范围内的第二驱动电压输出至该一个输出端子。
在本发明的另一方面，显示装置包括显示面板，该显示面板包括第一数据线和第二数据线；和显示面板驱动器。显示面板驱动器包括输出放大器电路；第一输出端子，该第一输出端子与第一数据线相连接；以及第二输出端子，该第二输出端子与第二数据线相连接。输出放大器电路包括第一输出级，该第一输出级被构造为接收电源电压和低于电源电压的第一电压，并且输出是高于接地电压并且低于电源电压的中间电源电压和电源电压之间的第一电压范围内的驱动电压；和第二输出级，该第二输出级被构造为接收电源电压和接地电压并且输出电源电压和接地电压之间的驱动电压。第一输出级包括第一下拉输出晶体管，该第一下拉输出晶体管被构造为下拉第一输出级的输出端子；并且第二输出级包括第二下拉输出晶体管，该第二下拉输出晶体管被构造为下拉第二输出级的输出端子。第一下拉输出晶体管是耗尽型NMOS晶体管，并且第二下拉输出晶体管是增强型NMOS晶体管。
当输出放大器电路被设置为其中第一电压被设置为中间电源电压的第一模式时，第一输出级将第一电压范围内的第一驱动电压输出至第一输出端子和第二输出端子的一个。当输出放大器电路被设置为其中第一电压被设置为接地电压的第二模式时，第二输出级将第一电压范围内的第一驱动电压输出至第一输出端子和第二输出端子的该一个输出端子。
在本发明的又一方面，显示装置包括显示面板，该显示面板包括第一数据线和第二数据线；和显示面板驱动器。显示面板驱动器包括输出放大器电路；第一输出端子，该第一输出端子与第一数据线相连接；以及第二输出端子，该第二输出端子与第二数据线相连接。输出放大器电路包括第一输出级，该第一输出级被构造为输出是高于接地电压并且低于电源电压的中间电源电压和电源电压之间的第一电压范围内的驱动电压；和第二输出级，该第二输出级被构造为接收电源电压和接地电压并且输出电源电压和接地电压之间的驱动电压；以及第三输出级，该第三输出级被构造为接收接地电压和高于接地电压的第二电压并且输出接地电压和中间电源电压之间的第二电压范围内的驱动电压。第三输出级包括第一上拉晶体管，该第一上拉晶体管被构造为上拉第三输出级的输出端子；并且第二输出级包括第二上拉输出晶体管，该第二上拉输出晶体管被构造为上拉第二输出级的输出端子。第一上拉输出晶体管是PMOS晶体管，其阱与其它的PMOS晶体管相分离并且背栅与源极相连接，并且第二上拉晶体管是PMOS晶体管，其源极被提供有电源电压。当输出放大器电路被设置为其中第二电压被设置为中间电源电压的第一模式时，至少在将一个输出端子的电压从第一电压范围内的电压切换到第二电压范围内的电压的情况下，第二输出级将第二电压范围内的第二驱动电压输出至该一个输出端子。当输出放大器电路被设置为其中第二电压被设置为电源电压的第二模式时，第三输出级将第二电压范围内的第二驱动电压输出至该一个输出端子。
根据本发明，提供了一种可在低电压下进行操作，并且不管中间电源电压的提供的存在或者不存在都可操作的显示面板驱动器。
附图说明
结合附图，根据特定实施例的以下描述，本发明的以上和其它目的、优点和特征将更加明显，其中：
图1是示出本发明的一个实施例中的液晶显示装置的构造的框图；
图2是示出本发明的一个实施例中的数据线驱动器的构造的框图；
图3是示出由本发明的发明人研究的输出放大器电路的构造的电路图；
图4是示出图3中的输出放大器电路的差分级以及正专用输出级和负专用输出级的构造的电路图；
图5A是用于描述图3和图4中的输出放大器电路的正专用输出级中的问题的电路图；
图5B是用于描述图3和图4中的输出放大器电路的正专用输出级中的问题的电路图；
图6A是用于描述图3和图4中的输出放大器电路的负专用输出级中的问题的电路图；
图6B是用于描述图3和图4中的输出放大器电路的负专用输出级中的问题的电路图；
图6C是用于描述图3和图4中的输出放大器电路的负专用输出级中的问题的电路图；
图7是示出本发明的一个实施例中的输出放大器电路的构造的电路图；
图8是示出图7中的输出放大器电路的差分级、正专用输出级和负专用输出级、以及正负共享输出级的构造的电路图；
图9是示出本发明的一个实施例中的输出放大器电路的操作的表；
图10是示出本发明的一个实施例中的用于全VDD模式设置的情况的输出放大器电路的操作的时序图；
图11A是示出本发明的一个实施例中的用于半VDD模式设置的情况的输出放大器电路的操作的时序图；
图11B是示出本发明的一个实施例中的用于半VDD模式设置的情况的输出放大器电路的操作的时序图；
图12是示出在本发明的另一实施例中的输出放大器电路的操作的表；
图13是示出本发明的另一实施例中的用于半VDD模式设置的情况的输出放大器电路的操作的时序图；以及
图14是示出在本发明的另一实施例中的差分级、以及正专用输出级、负专用输出级、和正负共享输出级的构造的图。
具体实施方式
在下文中，将会参考附图详细地描述诸如本发明的液晶显示(LCD)面板的显示面板驱动器。然而，本领域的技术人员易理解的是，本发明能够应用于驱动其它类型的显示面板的显示面板驱动器。
图1是示出根据本发明的一个实施例的被设置有显示面板驱动器的液晶显示装置的构造的框图。在本实施例中，液晶显示装置1包括液晶显示面板2、数据线驱动器3、栅极线驱动器4、以及LCD控制器5。液晶显示面板2被设置有数据线6和栅极线7，并且在数据线6和栅极线7相互交叉的位置进一步被布置有像素8。应注意的是，图1仅示出两条数据线6、两条栅极线7、以及四个像素8；然而，本领域的技术人员应容易地理解的是，更多的数据线6、更多的栅极线7、以及更多的像素8实际上被布置在液晶显示面板2中。数据线驱动器3驱动液晶显示面板2的数据线6，并且栅极线驱动器4驱动栅极线7。LCD控制器5控制数据线驱动器3和栅极线驱动器4。
图2是示意性地示出数据线驱动器的构造的框图。数据线驱动器3包括锁存电路11A和11B、电平位移电路12A和12B、正数字模拟转换器(DAC)13A、负DAC 13B、输出放大器电路14、灰阶电压生成电路15、以及输出端子16A和16B。输出端子16A与奇数编号的数据线6相连接，并且输出端子16B与偶数编号的数据线6相连接。
锁存电路11A和11B锁存并且存储从LCD控制器5传输的图像数据D(1)至D(n)。应注意的是，图像数据D(2i-1)涉及沿着栅极线7指定两个相邻的像素8中的要使用“正”驱动电压驱动的像素的灰阶电平，并且图像数据D(2i)涉及指定两个相邻的像素8中的要使用“负”驱动电压驱动的像素的灰阶电平。而且，在本说明书中，比公共电压VCOM高的驱动电压被称为“正”驱动电压，并且比公共电压VCOM低的驱动电压被称为“负”驱动电压。此外，公共电压VCOM指的是液晶显示面板2的对向电极的电压，并且被设置为等于或者接近于是电源电压VDD的一半的中间电源电压VDD/2。
基于选通信号STB控制锁存电路11A和11B的操作，并且当确定选通信号STB时，锁存电路11A和11B锁存图像数据D(1)至D(n)。由锁存电路11A和11B锁存的图像数据D(1)至D(n)分别通过电平位移电路12A和12B被传送到正DAC 13A和负DAC 13B。
正DAC 13A对从锁存电路11A接收到的图像数据D(2i-1)(i是自然数)执行数字模拟转换以输出与图像数据D(2i-1)相对应的灰阶电压。具体地，正DAC 13A在从灰阶电压生成电路15接收到的灰阶电压VGS1 +至VGSm +当中选择与图像数据D(2i-1)相对应的灰阶电压以输出所选择的灰阶电压。应注意的是，灰阶电压VGS1 +至VGSm +被确定使得满足VCOM＜VGS1 +＜VGS2 +＜…＜VGSm +＜VDD。如上所述，VCOM是公共电压，并且VDD是电源电压。
类似地，负DAC 13B对从锁存11B接收到的图像数据D(2i)执行数字模拟转换以输出与图像数据D(2i)相对应的灰阶电压。具体地，负DAC 13B在从灰阶电压生成电路15接收到的灰阶电压VGS1 -至VGSm -当中选择与图像数据D(2i)相对应的灰阶电压以输出所选择的灰阶电压。应注意的是，灰阶电压VGS1 -至VGSm -被确定使得满足VSS＜VGSm -＜VGSm-1 -＜…＜VGS1 -＜VCOM。在这里，VSS是接地电压(＝0V)。
输出放大器电路14生成与从正DAC 13A和负DAC 13B接收到的灰阶电压相对应的驱动电压以将生成的驱动电压输出至输出端子16A和16B。应注意的是，在图2中，被输出至奇数编号的数据线6的驱动电压被称为V2i-1，并且被输出至偶数编号的数据线6的驱动电压被称为V2i。被连接至一对输出端子16A和16B的数据线6中的一个被提供有比公共电压VCOM高的正驱动电压，并且另一个被提供有比公共电压VCOM低的负驱动电压。如果通过正驱动电压和负驱动电压分别驱动被连接至输出端子16A和16B的数据线6，那么与从正DAC 13A接收到的灰阶电压相对应的正驱动电压被输出至输出端子16A，并且与从正DAC 13B接收到的灰阶电压相对应的负驱动电压被输出至输出端子16B。另一方面，如果使用负驱动电压和正驱动电压分别驱动被连接至输出端子16A和16B的数据线6，那么与从正DAC 13A接收到的灰阶电压相对应的正驱动电压被输出至输出端子16B，并且与从负DAC 13B接收的灰阶电压相对应的负驱动电压被输出至输出端子16B。
如上所述，用于数据线驱动器3的新近的要求包括低功率消耗量和低电压操作。因此，为了满足此要求本发明的发明人研究下述三种方法：
(1)是电源电压VDD的一半的中间电源电压VDD/2被提供给输出放大器电路14的输出级以使用电源电压VDD、中间电源电压VDD/2、以及接地电压VSS操作输出放大器电路14；
(2)耗尽型NMOS晶体管被用作输出正驱动电压的输出放大器电路14的输出级中的NMOS晶体管的部分；并且
(3)PMOS晶体管被使用，在输出负驱动电压的输出放大器电路14的输出级中的PMOS晶体管的部分中，在其中的每一个中，阱与其它的PMOS晶体管分离并且背栅被连接至源极。
图3是示出基于此技术理念由本发明的发明人研究的是原型的输出放大器电路14的构造的电路图。输出放大器电路14包括输入侧开关电路21、差分级22A和22B、中间开关电路23、正专用输出级24A、负专用输出级24B、反馈系统开关电路25、输出侧开关电路26、以及控制电路27。输出放大器电路14的输入结点30A被连接至正DAC 13A的输出，并且接收从正DAC 13A输出的正灰阶电压。另一方面，输出放大器电路14的输入结点30B被连接至负DAC 13B的输出，并且接收从负DAC 13B输出的负灰阶电压。
输入侧开关电路21具有在输入结点30A和30B与差分级22A和22B的输入结点31A和31B之间切换连接的功能。在图3的电路构造中，输入侧开关电路21包括四个开关，即，开关SW 101至SW 104。
中间开关电路23具有在正专用输出级24A和负专用输出级24B的输入结点与差分级22A和22B的输出结点之间切换连接的功能。在图3的电路构造中，中间开关电路23包括八个开关，即，开关SW301、SW302、SW305至SW308、SW311、以及SW312。
反馈系统开关电路25具有在输出侧开关电路26的输入结点36A和36B与正专用输出级24A和负专用输出级24B的输出结点之间切换连接的功能。在图3的电路构造中，反馈系统开关电路25包括四个开关，即，开关SW501、SW502、SW505、以及SW506。反馈系统开关电路25具有将正专用输出级24A和负专用输出级24B的输出电压的反馈目的地切换到差分级22A和22B中的任何一个的职能。
此外，输出侧开关电路26具有在输出放大器电路14的输出端子16A和16B与正专用输出级24A和负专用输出级24B的输出结点之间切换连接的功能。在图3的电路构造中，输出侧开关电路26包括开关SW601、SW602、SW605、以及SW606。
控制电路27响应于极性信号POL控制输入侧开关电路21、中间开关电路23、反馈系统开关电路25、以及输出侧开关电路26中开关中的每一个的导通/截止。应注意的是，极性信号POL指的是指定从各个输出端子16A和16B输出的驱动电压的极性的信号。在一个实施例中，如果极性信号POL是处于高电平，那么控制开关中的每一个以分别从输出端子16A和16B输出正驱动电压和负驱动电压，然而如果极性信号POL是处于低电平，那么控制开关中的每一个以分别从输出端子16A和16B输出负驱动电压和正驱动电压。
图4是具体地示出输出放大器电路14的正专用输出级24A和负专用输出级24B以及差分级22A和22B的构造的图。差分级22A具有轨至轨(Rail-to-Rail)构造，即，能够在等于或者大于接地电压VSS并且等于或者小于电源电压VDD的电压的范围内处理输入电压的构造。具体地，差分级22A包括NMOS晶体管MN11至MN13、MN15以及MN16；PMOS晶体管MP11至MP13、MP15以及MP16；恒流源I11和I12；以及开关SW11和SW12。应注意的是，符号“BP12”和“BN12”分别表示被提供给PMOS晶体管MP13和NMOS晶体管MN13的栅极的偏置电压。差分级22A将与输入结点13A处的电压相对应的电压输出至输出结点32A和32B。
应注意的是，为了使NMOS晶体管MN11和PMOS晶体管MP15的操作条件与NMOS晶体管MN12和PMOS晶体管MP16的操作条件对称，开关SW11是作为用于开关SW301和SW305的虚拟开关(dummyswitch)而插入的开关，并且被恒定地导通。例如，如果开关SW11不存在，那么在PMOS晶体管MP15和MP16的漏极电压之间出现差异，可能引起输出放大器电路14的偏移电压的出现。开关SW11被用于解决此问题。类似地，开关SW12还是作为用于开关SW302和SW306的虚拟开关而插入的开关，并且被恒定地导通。
差分级22B还具有轨至轨构造，即，能够在等于或者大于接地电压VSS并且等于或者小于电源电压VDD的电压的范围内处理输入电压的构造。具体地，差分级22B包括NMOS晶体管MN21至MN23、MN25以及MN26；PMOS晶体管MP21至MP23、MP25以及MP26；恒流源I21和I22；以及开关SW21和SW22。应注意的是，符号“BP22”和“BN22”分别表示被提供给PMOS晶体管MP23和NMOS晶体管MN23的栅极的偏置电压。开关SW 21是作为用于开关SW307和SW311的虚拟开关而插入的开关，并且被恒定地导通。类似地，开关SW 22是作为用于开关SW308和SW312的虚拟开关而插入的开关，并且被始终导通。
正专用输出级24A被构造为能够响应于输入结点33A和33B处的电压输出所想要的正驱动电压(即，等于或者大于VGS1 +并且等于或者小于VGSm +的驱动电压)。正专用输出级24A被提供有中间电源电压VDD/2和电源电压VDD，并且以中间电压电压VDD/2和电源电压VDD进行操作。
在图4中的构造中，正专用输出级24A包括NMOS晶体管MN14、MN17、以及MN18；PMOW晶体管MP14、MP17以及MP18；以及电容器C11和C12。应注意的是，符号“BP11”和“BP12”分别指的是被提供给PMOS晶体管MP17和MP14的栅极的偏置电压，并且“BN11”和“BN12”分别指的是被提供给NMOS晶体管MN17和MN14的栅极的偏置电压。而且，应注意的是，正专用输出级24A的PMOS晶体管MP14和差分级22A的PMOS晶体管MP13被提供有相同的偏置电压BP12，并且正专用输出级24A的NMOS晶体管MN14和差分级22A的NMOS晶体管MN13被提供有相同的偏置电压BN12。
在正专用输出级24A中，PMOS晶体管MP18是用于上拉输出结点36A的输出晶体管，并且NMOS晶体管MN18是用于下拉输出结点36A的输出晶体管。而且，PMOS晶体管MP17和NMOS晶体管MN17形成两端子浮动电流源，它们中的一个的源极被连接至另一个的漏极。浮动电流源的一个端子被连接至PMOS晶体管MP18的栅极，并且另一个端子被连接至NMOS晶体管MN18的栅极。基于由NMOS晶体管MN17和PMOS晶体管MP17形成的浮动电流源的两个端子之间的电压确定输出结点36A处的电压。而且，电容器C11和C12是用于补偿从输出结点36A输出的驱动电压的相位的相位补偿电容器。
另一方面，负专用输出级24B被构造为能够响应于输入结点35A和35B处的电压输出所想要的负驱动电压(即，等于或者大于VGSm -并且等于或者小于VGS1 -)。负专用输出级24B被提供有接地电压VSS和中间电源电压VDD/2，并且以接地电压VSS和中间电源电压VDD/2进行操作。
在图4的构造中，负专用输出级24B包括NMOS晶体管MN24、MN27、以及MN28；PMOW晶体管MP24、MP27以及MP28；以及电容器C21和C22。应注意的是，符号“BP21”和“BP22”分别指的是被提供给PMOS晶体管MP27和MP24的栅极的偏置电压，并且“BN21”和“BN22”分别指的是被提供给NMOS晶体管MN27和MN24的栅极的偏置电压。而且，应注意的是，负专用输出级24B的PMOS晶体管MP24和差分级22B的PMOS晶体管MP23被提供有相同的偏置电压BP22，并且负专用输出级24B的PMOS晶体管MN24和差分级22B的NMOS晶体管MN23被提供有相同的偏置电压BN22。
在负专用输出级24B中，PMOS晶体管MP28是用于上拉输出结点36B的输出晶体管，并且NMOS晶体管MN28是用于下拉输出结点36B的输出晶体管。而且，NMOS晶体管MN27和PMOS晶体管MP27形成两端子浮动电流源，它们中的一个的源极被连接至另一个的漏极。浮动电流源的一个端子被连接至PMOS晶体管MP28的栅极，并且另一个端子被连接至NMOS晶体管MN28的栅极。基于由NMOS晶体管MN27和PMOS晶体管MP27形成的浮动电流源的两个端子之间的电压确定输出结点36B处的电压。而且，电容器C21和C22是用于补偿从输出结点36B输出的驱动电压的相位的相位补偿电容器。
图3和图4中所示的输出放大器电路的操作被示意性地列举如下。即，输出放大器电路14将正驱动电压输出至输出端子16A和16B中的一个，并且将负驱动电压输出至另一端子。在每预定的水平时段(例如，每一水平时段)响应于极性信号POL相互地切换分别被输出至输出端子16A和16B的驱动电压的极性。如果在每一个水平时段相互地切换驱动电压的极性，那么执行点反转驱动。
当正驱动电压被输出至输出端子16A，并且负驱动电压被输出至输出端子16B时(即，当正驱动电压被输出至奇数编号的数据线6，并且负驱动电压被输出至偶数编号的数据线时)，正专用输出级24A的输出结点36A被连接至输出端子16A，并且负专用输出级24B的输出结点36B被连接至输出端子16B。在这样的情况下，图3的输出放大器电路14作为电压跟随器进行操作，该电压跟随器将与从正DAC 13A提供给输入结点30A的正灰阶电压相同的驱动电压输出至输出放大器16A，并且将与从负DAC 13B提供给输入结点30B的负灰阶电压相同的驱动电压输出至输出端子16B。
另一方面，当负驱动电压被输出至输出端子16A，并且正驱动电压被输出至输出端子16B时(即，当负驱动电压被输出至奇数编号的数据线6，并且正驱动电压被输出至偶数编号的数据线时)，正专用输出级24A的输出结点36A被连接至输出端子16B，并且负专用输出级24B的输出结点36B被连接至输出端子16A。在这样的情况下，图3的输出放大器电路14作为电压跟随器进行操作，该电压跟随器将与从正DAC 13A提供给输入结点30A的正灰阶电压相同的驱动电压输出至输出放大器16B，并且将与从负DAC 13B提供给输入结点30B的负灰阶电压相同的驱动电压输出至输出端子16A。
这时，为了减少输出放大器电路14的振幅差偏差，在适当的时段切换输入结点30A和30B、差分级22A和22B、以及正专用输出级24A和负专用输出级24B当中的连接。应注意的是，“振幅差偏差”指的是当图像数据的灰阶值相同时正驱动电压和负驱动电压的绝对值之间的差。另外，相对于公共电压VCOM定义驱动电压的绝对值。即，应注意的是，驱动电压的绝对值意指驱动电压与公共电压VCOM之间的差的绝对值。在一个实施例中，在适当的时段中交替地重复下面的两种连接状态(A)和(B)，并且因此减少输出放大器电路14的振幅差偏差：
连接状态(A)：
在连接状态(A)中，输入结点30A被连接至差分级22A的输入结点31A(反转输入)；差分级22A的输出结点32A和32B被连接至正专用输出级24A的输入结点33A和33B；并且正专用输出级24A的输出结点36A被连接至差分级22A的非反转输入。而且，输入结点30B被连接至差分级22B的输入结点31B(非反转输入)；差分级22B的输出结点34A和34B被连接至负专用输出级24B的输入结点35A和35B；并且负专用输出级24B的输出结点36B被连接至差分级22B的反转输入。
连接状态(B)：
另一方面，在连接状态(B)中，输入结点30A被连接至差分级22B的输入结点31B(非反转输入)；差分级22B的输出结点34A和34B被连接至正专用输出级24A的输入结点33A和33B；并且正专用输入级24A的输出结点36A被连接至差分级22B的反转输入。而且，输入结点30B被连接至差分级22A的输入结点31A(反转输入)；差分级22A的输出结点32A和32B被连接至负专用输出级24B的输入结点35A和35B；并且负专用输出级24B的输出结点36B被连接至差分级22A的非反转输入。
应注意的是，在连接状态(A)和(B)中的任何一个中，被提供给输入结点30A并且对应于正灰阶电压的正驱动电压被输出至正专用输出级24A的输出结点36A，并且被提供给输入结点30B并且对应于负灰阶电压的负驱动电压被输出至负专用输出级24B的输出结点36B。在一个实施例中，每两个水平时段相互切换上述连接状态(A)和(B)。
根据此操作，能够减少输出放大器电路的振幅差偏差。例如，假定差分级22A的偏移电压是+α，差分级22B的偏移电压是+β，正驱动电压的期望值是Vp，并且负驱动电压的期望值是Vn。当差分级22A始终被连接至正专用输出级24A，并且差分级22B始终被连接至负专用输出级24B时，通过下面的等式(1)来计算振幅差偏差ΔVAMP：
ΔVAMP＝(Vp+α)-(Vn+β)
＝(Vp-Vn)-(α+β)    (1)
另一方面，如上所述，当切换输入结点30A和30B、差分级22A和22B、以及正专用输出级24A和负专用输出级24B当中的连接时，通过下面的等式(2A)来计算输出端子16A处的振幅差偏差ΔVAMP_A：
ΔVAMP_A＝(Vp+α)-(Vn+α)
＝(Vp-Vn)    (2A)
应注意的是，对于来自于输出端子16A的驱动电压的生成，仅差分级22A被使用，但是差分级22B没有被使用。
类似地，通过使用下面的等式(2B)来计算输出端子16B处的振幅差偏差ΔVAMP_B：
ΔVAMP_B＝(Vp+β)-(Vn+β)
＝(Vp-Vn)    (2B)
应注意的是，对于来自于输出端子16B的驱动电压的生成，仅差分级22B被使用，但是差分级22A没有被使用。
根据等式(1)与等式(2)和(2B)之间的比较，可以理解的是，通过切换输入结点30A和30B、差分级22A和22B、以及正专用输出级24A和负专用输出级24B当中的连接能够减少输出放大器电路14的振幅差偏差。
在图3和图4中所示的输出放大器电路14中，通过下面的四种途径来实现低电压操作：
(1)作为用于下拉正专用输出级24A的输出结点36A的输出晶体管的NMOS晶体管MN18，耗尽型晶体管被使用。
(2)关于正专用输出级24A的浮动电流源的NMOS晶体管MN17，耗尽型晶体管被使用。
(3)作为用于上拉负专用输出级24B的输出结点36A的输出晶体管的PMOS晶体管MP28，PMOS晶体管被使用，其中阱与其它的PMOS晶体管相分离并且背栅被连接至源极。
(4)关于负专用输出级24B的浮动电流源的PMOS晶体管MP27，PMOS晶体管被使用，其中阱与其它的PMOS晶体管相分离并且背栅被连接至源极。
应注意的是，在图4的构造中，PMOS晶体管MP27和MP28的背栅没有被提供有电源电压VDD。而且，应注意的是，示出两个耗尽型NMOS晶体管和两个PMOS晶体管使得通过虚线圆强调，在其中的每一个中阱与其它的PMOS晶体管相分离并且背栅被连接至源极。
通过使用耗尽型晶体管作为NMOS晶体管MN17和MN18，NMOS晶体管MN17和MN18的栅极-源极电压能够被减少以允许正专用输出级24A在低电压进行操作。另外，通过将PMOS晶体管用作PMOS晶体管MP27和MP28，在PMOS晶体管中的每一个中阱与其它的PMOS晶体管相分离并且背栅被连接至源极，PMOS晶体管MN27和MN28的栅极-源极电压(绝对值)能够被减少以允许负专用输出级24B在低电压进行操作。
为了实现低电压操作具有图3和图4中所示的构造的上述输出放大器电路14是优选的，但是具有下面的两个问题。
第一问题的原因是，从电路操作的观点看，将中间电源电压VDD/2提供给正电压输出级24A是不可缺少的。如上所述，液晶显示装置的终端制造商可能想要仅通过电源电压VDD和接地电压VSS的操作；然而，图3和图4中所示的构造不能够满足此要求。
具体地，出现问题，如果替代中间电源电压VDD/2，接地电压VSS被提供给正电压输出级24A的NMOS晶体管MN18的源极，那么下拉NMOS晶体管MN18的栅极的电压的NMOS晶体管的操作裕量将会不充分。图5A和图5B是示出问题的图。
图5A是示出当NMOS晶体管MN18的源极被提供有中间电源电压VDD/2时正电压输出级24A的各个结点处的电压电平的概念图。图5A示出电源电压是13.5V，并且中间电源电压VDD/2是6.75V的情况。在图3和图4中所示的输出放大器电路14中，正专用输出级24A的NMOS晶体管MN14、差分级22A的NMOS晶体管MN16、以及差分级22B的NMOS晶体管MN26被用于下拉NMOS晶体管MN18的栅极电压。应注意的是，取决于正专用输出级24A和差分级22A或者22B之间的连接专有地使用差分级22A的NMOS晶体管MN16，或者差分级22B的NMOS晶体管MN26。
当NMOS晶体管MN18的源极被提供有中间电源电压VDD/2时，NMOS晶体管MN18的栅极的电压是足够地高以操作NMOS晶体管MN14和MN16(或者MN26)。例如，在图5A的示例中，NMOS晶体管NM18的栅极电压是5.75V。
另一方面，当NMOS晶体管MN18的源极被提供有接地电压VSS时，NMOS晶体管MN18的栅极电压不足以操作NMOS晶体管MN14和MN16(或者MN26)。例如，在图5B的示例中，NMOS晶体管MN18的栅极电压是0V。这意味着，在具有图3和图4的构造的输出放大器电路14中，将中间电源电压VDD/2提供给正电压输出级24A是不可缺失的。
图3和图4中所示的输出放大器14的第二问题的原因是，如果在中间电源电压VDD/2被提供给负专用输出级24B的状态下反转分别从输出端子16A和16B输出的驱动电压的极性，那么可以导通负电源输出级24B中的PMOS晶体管MP28的寄生PNP晶体管。应注意的是，在PMOS晶体管MP28中，阱与其它的PMOS晶体管相分离并且背栅被连接至源极。
将会详细地描述寄生PNP晶体管被导通的问题。如图6A中所示，例如，当使用正驱动电压V2i-1(＞VDD/2)驱动输出端子16A并且然后切换到负驱动电压时，在输出端子16A被连接至负专用输出级24B的输出结点时负专用输出级24B的输出结点被施加有比中间电源电压VDD/2高的电压。在这样的情况下，如图6B中所示，在中间电源电压VDD/2被提供到PMOS晶体管MP28的源极和背栅的状态下PMOS晶体管MP28的漏极被施加有比中间电源电压VDD/2高的电压(驱动电压V2i-1)。图6C是示出当此偏置被施加时PMOS晶体管MP28的状态的横截面图。在图6C中，附图标记41表示P型基板；附图标记42是N阱；附图标记43是N+型阱接触区域；附图标记44是P+型源极区域；附图标记45是P+型漏极区域；并且附图标记46是栅极。在图6C和本说明书中的被添加至右上的字符即上标“+”意指重掺杂。
如图6C中所示，如果PMOS晶体管MP28的漏极被施加有比中间电源电压VDD/2高的电压，那么正向偏压可能被施加在通过P型基板41、N阱42、以及漏极区域45形成的寄生PNP晶体管的发射极和基极之间以导通寄生PNP晶体管。因为在输出放大器电路14的操作中可能出现诸如锁定(latch-up)这样的故障，所以寄生PNP晶体管的导通不是优选的。
本发明人已经考虑如下用于解决上面两个问题的各种解决方案：首先，关于正专用输出级24A中的问题，考虑解决方案，其中如果中间电源电压VDD/2被提供，那么正专用输出级24A被使用，然而如果中间电源电压VDD/2没有被提供，那么耗尽型的NMOS晶体管没有被用作输出晶体管，但是单独地准备的输出级被使用。
另一方面，关于负专用输出级24B中的问题，考虑解决方案，其中单独地准备的输出级被使用，其被构造使得当利用被提供的中间电源电压VDD/2将输出端子16A或者16B从正驱动电压切换到负驱动电压时，如下所述的PMOS晶体管没有被使用，即，如上所述的PMOS晶体管的阱与其它的PMOS晶体管相分离并且背栅被连接至源极。一旦在利用负驱动电压已经驱动输出端子16A或者16B之后，负专用输出级24B可以用于保持输出端子16A或者16B的电压电平(以及与其相连接的数据线6的电压电平)。
本发明人的一个发现是通过单输出级的使用能够实现上述两种解决方案。即，当中间电源电压VDD/2没有被提供，并且将耗尽型NMOS晶体管用作为输出晶体管的正专用输出级24A通过仅电源电压VDD和接地电压的使用进行操作时，出现在正专用输出级24A中的问题。另一方面，仅当中间电源电压VDD/2被用于操作使用其阱与其它的PMOS晶体管相分离并且背栅被连接至源极的PMOS晶体管的负专用输出级24B时，在负专用输出级24B中的问题出现。因此，如果仅使用普通的NMOS和PMOS晶体管的一个输出级被单独地准备，那么能够同时解决上面的两个问题。
图7是示出旨在同时解决上面的两个问题的输出放大器电路14的构造的图。图7的输出放大器电路14与图2的输出放大器电路14的不同如下：
(1)图7的输出放大器电路14又包括公共输出级28；
(2)中间开关电路23又包括开关SW303、SW304、SW309、以及SW310；
(3)反馈系统开关电路25又包括开关SW503和SW504；
(4)输出侧开关电路26又包括开关SW603和SW604；并且
(5)控制电路27被提供有正专用输出级选择信号POS_EN、负专用输出级选择信号NEG_EN、以及公共输出级选择信号FULL_EN。
应注意的是，正专用输出级选择信号POS_EN指的是允许正专用输出级24A进行操作的信号，并且负专用输出级选择信号NEC_EN指的是选择负专用输出级24B的信号。公共输出级选择信号FULL_EN指的是选择公共输出级28的信号。控制电路27响应于正专用输出级选择信号POS_EN、负专用输出级选择信号NEG_EN、以及公共输出级选择信号FULL_EN控制中间开关电路23、反馈系统开关电路25、以及输出侧开关电路26的各自的开关。
图8是示出图7的输出放大器电路14中的差分级22A和22B、正专用输出级24A和负专用输出级24B、以及公共输出级28的构造的电路图。在图7和图2的输出放大器电路14之间差分级22A和22B以及正专用输出级24A和负专用输出级24B的构造相同。应注意的是，在图7和图8中，被提供给正专用输出级24A的NMOS晶体管MN18的源极的电压被称为电压VML，并且被提供给负专用输出级24B的PMOS晶体管MP28的源极的电压被称为电压VMH。
公共输出级28包括NMOS晶体管MN74、MN77以及MN78；PMOS晶体管MP74、MP77以及MP78；以及电容器C71和C72。在图8中，符号“BP71”、“BP72”、“BN71”、以及“BN72”分别表示被提供给PMOS晶体管MP77和MP74以及NMOS晶体管MN77和MN74的偏置电压。应注意的原因是，作为是公共输出级28的输出晶体管的NMOS晶体管MN78，普通的NMOS晶体管(即，增强型NMOS晶体管)被使用，并且PMOS晶体管MP78的源极(和背栅)被提供有电源电压VDD。公共输出级28在电源电压VDD和接地电压VSS的供给下进行操作。而且，电容器C71和C72是用于补偿从输出结点36A输出的驱动电压的相位的相位补偿电容器。
公共输出级28的输入结点37A和37B能够通过中间开关电路23被连接至差分级22A的输出结点32A和32B或者差分级22B的输出结点34A和34B的任何一个。另一方面，公共输出级28的输出结点36C能够通过反馈系统开关电路25被连接至差分级22A的非反转输入和差分级22B的反转输入中的任何一个，并且通过输出侧开关电路26被连接至输出端子16A和16B中的任何一个。
接下来，将会描述图7和图8的输出放大器电路14的操作。图9是示出图7和图8中的输出放大器电路14的操作的概要的表。图7和图8的输出放大器电路14具有两种操作模式，即，全VDD模式和半VDD模式。全VDD模式是其中使用电源电压VDD和接地电压VSS同时没有使用中间电源电压VDD/2操作输出放大器电路14的模式。另一方面，半VDD模式是其中通过除了电源电压VDD和接地电压VSS之外还使用中间电源电压VDD/2操作输出放大器电路14的模式。当输出放大器电路14被设置为全VDD模式时，被提供给正专用输出级24A的电压VML被设置为接地电压VSS，并且被提供给负专用输出级24B的电压VMH被设置为电源电压VDD。另一方面，当输出放大器电路14被设置为半VDD模式时，被提供给正专用输出级24A的电压VML和被提供给负专用输出级24B的电压VMH都被设置为中间电源电压VDD/2。将会描述在全和半模式中的每一个中输出放大器电路14的操作。
(全VDD模式中的操作)
如图9中所示，当输出放大器电路14被设置为全VDD模式时，公共输出级28被用于输出正驱动电压(比公共电压VCOM高的驱动电压)，并且负专用输出级24B被用于输出负驱动电压(比公共电压VCOM低的驱动电压)。具体地，如图10中所示，在全VDD模式中，正专用输出级选择信号POS_EN被否定，并且负专用输出级选择信号NEG_EN和公共输出级选择信号FULL_EN被确定。应注意的是，在图10中，否定状态被示出为“截止”并且确定状态被示出为“导通”。除了极性信号POL之外，还响应于正专用输出级选择信号POS_EN、负专用输出级选择信号NEF_EN、以及公共输出级选择信号FULL_EN，控制差分级22A和22B、正专用输出级24A和负专用输出级24B、以及输出端子16A和16B当中的连接。
用于此情况的图7和图8中的输出放大器电路14的操作与图3和图4中的输出放大器电路14的相同，不同之处在于，替代正专用输出级24A，公共输出级28被使用。具体地，当正驱动电压被输出至输出端子16A并且负驱动电压被输出至输出端子16B时，公共输出级28的输出结点36C被连接至输出端子16A，并且负专用输出级24B的输出结点36B被连接至输出端子16B。在这样的情况下，图7和图8的输出放大器电路14作为电压跟随器进行操作，该电压跟随器将与从正DAC 13A提供给输入结点30A的正灰阶电压相同的驱动电压输出至输出端子16A，并且将与从负DAC 13B提供给输入结点30B的负灰阶电压相同的驱动电压输出至输出端子16B。另一方面，当负驱动电压被输出至输出端子16A，并且正驱动电压被输出至输出端子16B时，公共输出级28的输出结点36C被连接至输出端子16B，并且负专用输出级24B的输出结点36B被连接至输出端子16A。在这样的情况下，图7和图8的输出放大器电路14作为电压跟随器进行操作，该电压跟随器将与从正DAC 13A提供给输入结点30A的正灰阶电压相同的驱动电压输出至输出端子16B，并且将与从负DAC 13B提供给输入结点30B的负灰阶电压相同的驱动电压输出至输出端子16A。这时，为了减少从输出端子16A和16B输出的驱动电压之间的振幅差偏差，在适当的时段切换输入结点30A和30B、差分级22A和22B、以及公共输出级28和负专用输出级24B当中的连接。
在此操作中，在公共输出级28中，NMOS晶体管MN78被用于下拉输出结点36C，并且通过公共输出级28的NMOS晶体管MN74和差分级22A或者22B的NMOS晶体管MN16或者NM26驱动NMOS晶体管NM78的栅极。这时，与NMOS晶体管MN78一样，正常的增强型NMOS晶体管被使用，并且因此足够大以操作NMOS晶体管MN74和MN16(或者MN26)的操作裕量能够被确保。与图3和图4的输出放大器电路14中的一样的正专用输出级24A的不充分的操作裕量的问题没有出现。
(半VDD模式中的操作)
再次参考图9，当输出放大器电路14被设置为半VDD模式时，正专用输出级24A被用于输出正驱动电压，然而取决于驱动电压的极性反转的存在或者不存在，从公共输出级28和负专用输出级24B中选择输出负驱动电压的输出级。具体地，当要使用具有与就在之前的数据线6中剩余的电压的极性相反的(或者从就在之前的数据线6中剩余的电压的极性反转)的极性的驱动电压驱动数据线时，公共输出级28被使用，然而当要使用具有非反转(不相反)的极性的驱动电压驱动数据线时，负专用输出级24B被使用。
图11A示出当输出放大器电路14被设置为半VDD模式时输出放大器电路14的操作的时序图。在图11A的操作示例中，每两个水平时段切换驱动电压的极性，即，执行所谓的2H反转驱动。应注意的是，在2H反转驱动中，每两个水平时段反转极性信号POL。将会描述操作，当在奇数编号的水平时段(第(2i-1)水平时段)期间，使用具有与上一个水平时段中的相反的极性的驱动电压驱动每条数据线6，并且在偶数编号的水平时段(第2i水平时段)期间，使用具有与上一个水平时段中的相同的极性的驱动电压驱动各条数据线6。
通过下面的程序驱动当驱动电压的极性被反转时的数据线6：首先，极性信号POL被反转。在图11A的示例中，在就在第(2k-1)水平时段之前的第(2k-2)水平时段的结束将极性信号POL从低电平反转为高电平。
同时在第(2k-1)水平时段的开始，选通信号STB被确定，通过锁存电路11A和11B获取在第(2k-1)水平时段期间驱动的像素8上的图像数据D(1)至D(n)。随着选通信号STB的确定，正专用输出级选择信号POS_EN和公共输出级选择信号FULL_EN被确定，并且负专用输出级选择信号NEG_EN被否定。结果，正专用输出级24A和公共输出级28被选择作为生成驱动电压的输出级。因此，从正专用输出级24A输出正驱动电压，并且从公共输出级28输出负驱动电压。
这时，从公共输出级28输出正驱动电压；然而，公共输出级28的PMOS晶体管MP78的背栅被施加有电源电压VDD，并且因此PMOS晶体管MP78的寄生PNP双极晶体管没有被导通。在图7和图8的输出放大器电路14中，没有出现下述问题，与图3和图4的输出放大器电路14的负专用输出级24B中的一样，寄生PNP双极晶体管被导通。
另一方面，通过下面的程序驱动当没有反转驱动电压的极性时的数据线6：极性信号POL被保持在与上一个水平时段期间相同的信号电平。在图11A的示例中，在驱动电压的极性没有被反转的第2k水平时段期间的极性信号POL处于与上一个的(2k-1)水平时段期间相同的高电平中。同时在第2k水平时段的开始，选通信号STB被确定，并且通过锁存电路11A和11B获取在第2k水平时段期间驱动的像素8上的图像数据D(1)至D(n)。随着选通信号STB的确定，正专用输出级选择信号POS_EN和负专用输出级选择信号NEG_EN被确定，并且公共输出级选择信号FULL_EN被否定。结果，正专用输出级24A和负专用输出级24B被选择作为生成驱动电压的输出级。接下来，从正专用输出级24A输出正驱动电压，并且从负专用输出级24B输出负驱动电压。为了功率消耗量的减少，使用中间电源电压VDD/2进行操作的负专用输出级24B的使用是有效的。
还可能存在下述操作，其中，当驱动电压的极性被反转时使用公共输出级28，并且然后在水平时段的中间将保持数据线6中的负驱动电压的输出级从公共输出级28切换到负专用输出级24B。图11B示出此种操作情况下的时序图。
在第(2k-2)水平时段的结束将极性信号POL从低电平切换到高电平之后，随着第(2k-1)水平时段的开始，选通信号STB被确定，并且通过锁存电路11A和11B获取在第(2k-1)水平时段的期间驱动的像素8上的图像数据D(1)至D(n)。同时与选通信号STB的确定，正专用输出级选择信号POS_EN和公共输出级选择信号FULL_EN被确定，并且负专用输出级选择信号NEG_EN被否定。结果，正专用输出级24A和公共输出级28被选择作为生成驱动电压的输出级。接下来，从正专用输出级24A输出正驱动电压，并且从公共输出级28输出负驱动电压。然后，公共输出级选择信号FULL_EN被否定，并且负专用输出级选择信号NEG_EN被确定。由于此，将保持在数据线6中生成的负驱动电压的输出级从公共输出级28切换到负专用输出级24B。在一个实施例中，在将保持负驱动电压的输出级从公共输出级28切换到负专用输出级24B的时序被固定为自从水平时段的开始起预定时间已经流逝之后的时间。
此操作中的要点之一是可靠地防止比中间电源电压VDD/2高的电压施加到负专用输出级24B的输出。而且，从功率消耗量的减少的观点看，优选地，使公共输出级28被使用的期间的时间尽可能地短。从此观点，响应于被连接至要通过负驱动电压驱动的数据线6的输出端子16A或16B处的电压，优选地确定在将保持负驱动电压的输出级从公共输出级28切换到负专用输出级24B的时序。输出端子16A和16B中的每一个处的电压被感测，并且如果感测到被连接至要通过负驱动电压驱动的数据线6的输出端子16A或16B处的电压变得低于中间电源电压VDD/2，那么公共输出级选择信号FULL_EN被否定，并且负专用输出级选择信号NEG_EN被确定。因此，将保持在数据线6中生成的负驱动电压的输出级从公共输出级28切换到负专用输出级24B。为了可靠地防止比中间电源电压VDD/2高的电压被施加到负专用输出级24的输出，并且尽可能地使公共输出级28被使用的期间的时间短，此操作是有效的。
而且，如图12和图13中所示，当输出放大器电路14被设置为半VDD模式时，公共输出级28还能够被用于始终输出负驱动电压。甚至此种操作能够可靠地防止比中间电源电压VDD/2高的电压被施加到负专用输出级24B的输出。为了简化中间开关电路23、反馈系统开关电路25、以及输出侧开关电路26的控制逻辑，当输出放大器电路14被设置为半VDD模式时始终使用公共输出级28是有效的。
如上所述，已经描述本发明的各种实施例；然而，本发明不应被上述实施例所限制。例如，在图7和图8中的输出放大器电路14的构造中，作为正专用输出级24A的NMOS晶体管MN17，耗尽型晶体管被使用，然而作为负专用输出级的PMOS晶体管MP28，普通PMOS晶体管可以被使用。即使在这样的情况下，在全VDD模式设置的情况下，通过不使用正专用输出级24A而使用公共输出级28，能够解决当中间电源电压VDD/2没有被提供时不充分的操作裕量的问题。
而且，在图7和图8中的输出放大器电路14的构造中，作为负专用输出级24B的PMOS晶体管MP28，其阱与其它的PMOS晶体管相分离并且背栅被连接至源极的PMOS晶体管被使用，然而作为正专用输出级24A的NMOS晶体管MN17，增强型NMOS晶体管可以被使用。即使在这样的情况下，通过使用公共输出级28，替代负专用输出级24B，关于用于半VDD设置的驱动电压的极性反转，能够避免寄生PNP双极晶体管的导通的问题。
此外，本领域的技术人员应理解的是，能够不同地修改下述构造：电路部件，该电路部件驱动是正专用输出级24A的输出晶体管的NMOS晶体管MN18和PMOS晶体管MP18的栅极；电路部件，该电路部件驱动是负专用输出级24B的输出晶体管的PMOS晶体管MP28和NMOS晶体管MN28的栅极；以及电路部件，该电路部件驱动是公共输出级28的输出晶体管的PMOS晶体管MP78和NMOS晶体管MN78的栅极。另外，本领域的技术人员应理解的是，能够不同地修改差分级22A和22B的构造。
图14是示出正专用输出级24A、负专用输出级24B、公共输出级28、以及差分级22A和22B的另一构造的图。在图14的构造中，差分级22A包括PMOS晶体管MP11、MP12、MP15、以及MP16；NMOS晶体管MN11、MN12、MN15、以及MN16；恒流源I11和I12；以及电容器C11和C12。另一方面，差分级22B包括PMOS晶体管MP21、MP22、MP25、以及MP26；NMOS晶体管MN21、MN22、MN25、以及MN26；恒流源I21和I22；以及电容器C21和C22。而且，正专用输出级24A包括PMOS晶体管MP14、MP17以及MP18和NMOS晶体管MN14、MN17以及MN18，并且负专用输出级24B包括PMOS晶体管PM24、MP27、以及MP28，和NMOS晶体管MN24、MN27、以及MN28。此外，公共输出级28包括PMOS晶体管MP74、MP77、以及MP78，和NMOS晶体管MN74、MN77、以及MN78。
应注意的是，在图14的构造中，相位补偿电容器C11、C12、C21、以及C22被提供(不在输出级而是)在差分级22A和22B中。为了减少相位补偿电容器的数目，其中相位补偿电容器被设置在差分级22A和22B中的构造是有效的。在其中相位补偿电容器被设置在输出级中的图8中所示的构造中，要求六个相位补偿电容器；然而，在其中相位补偿电容器被设置在差分级22A和22B中的图14中所示的构造中，仅要求四个相位补偿电容器。应注意的是，其中相位补偿电容器被设置在差分级22A和22B中的构造还可应用于图8的构造。
即使在图12的构造中，基本操作与图8的构造中的相同。本领域的技术人员应容易地理解的是，在图12中所示的示例范围外，还能够不同地修改正专用输出级24A、负专用输出级24B、公共输出级28、以及差分级22A和22B的构造。
而且，应注意的是，在本实施例中，作为中间电源电压，电源电压VDD/2的一半电压被使用；然而，严格地，没有要求中间电源电压是电源电压VDD/2的一半电压。仅要求中间电源电压是低于正灰阶电压当中的最低的灰阶电压VGS1 +并且高于负灰阶电压当中的最低的灰阶电压VGS1 -的电压。

Claims (10)

1.一种显示面板驱动器，包括：
输出放大器电路；
第一输出端子；以及
第二输出端子，
其中所述输出放大器电路包括：
第一输出级，所述第一输出级被构造为接收电源电压和低于所述电源电压的第一电压，并且输出在是高于接地电压并且低于所述电源电压的中间电源电压和所述电源电压之间定义的第一电压范围内的驱动电压；和
第二输出级，所述第二输出级被构造为接收所述电源电压和所述接地电压，并且输出所述电源电压和所述接地电压之间的驱动电压，
其中所述第一输出级包括第一下拉输出晶体管，所述第一下拉输出晶体管被构造为下拉所述第一输出级的输出端子，
其中所述第二输出级包括第二下拉输出晶体管，所述第二下拉输出晶体管被构造为下拉所述第二输出级的输出端子，
其中所述第一下拉输出晶体管是耗尽型NMOS晶体管，
其中所述第二下拉输出晶体管是增强型NMOS晶体管，
其中当所述输出放大器电路被设置为所述第一电压被设置为所述中间电源电压的第一模式时，所述第一输出级将所述第一电压范围内的第一驱动电压输出至所述第一输出端子和所述第二输出端子的一个，并且
其中当所述输出放大器电路被设置为所述第一电压被设置为所述接地电压的第二模式时，所述第二输出级将所述第一电压范围内的第一驱动电压输出至所述第一输出端子和所述第二输出端子的一个。
2.根据权利要求1所述的显示面板驱动器，进一步包括：
第三输出级，所述第三输出级被构造为接收所述接地电压和高于所述接地电压的第二电压，并且输出所述接地电压和所述中间电源电压之间定义的第二电压范围内的驱动电压，
其中当所述输出放大器电路被设置为所述第一模式时，所述第二电压被设置为所述中间电源电压，并且当所述输出放大器电路被设置为所述第二模式时，所述第二电压被设置为所述电源电压，
其中所述第三输出级包括第一上拉输出晶体管，所述第一上拉输出晶体管被构造为上拉所述第三输出级的输出端子，
其中所述第二输出级包括第二上拉输出晶体管，所述第二上拉输出晶体管被构造为上拉所述第二输出级的输出端子，
其中所述第一上拉输出晶体管是PMOS晶体管，其阱与其它的PMOS晶体管相分离并且背栅与源极相连接，
其中所述第二上拉输出晶体管是PMOS晶体管，其源极被提供有所述电源电压，
其中当所述输出放大器电路被设置为所述第一模式时，至少在将所述第一输出端子和所述第二输出端子中的另一个处的电压从所述第一电压范围的电压切换到所述第二电压范围的电压的情况下，所述第二输出级将所述第二电压范围内的第二驱动电压输出至所述第一输出端子和所述第二输出端子的另一个，并且
其中当所述输出放大器电路被设置为所述第二模式时，所述第三输出级将所述第二电压范围内的第二驱动电压输出至所述第一输出端子和所述第二输出端子的另一个。
3.根据权利要求2所述的显示面板驱动器，其中当所述输出放大器电路被设置为所述第一模式时，在另一个输出端子通过所述第二输出级被驱动到所述第二驱动电压之后，将另一个输出端子保持到所述第二驱动电压的输出级被从所述第二输出级切换到所述第三输出级。
4.根据权利要求3所述的显示面板驱动器，其中基于另一个输出端子的电压而控制将另一个输出端子保持到所述第二驱动电压的输出级被从所述第二输出级切换到所述第三输出级的时序。
5.根据权利要求1至4中的任何一项所述的显示面板驱动器，其中所述第一输出级包括：
第三上拉输出晶体管，作为被构造为上拉所述第一输出级的输出端子的PMOS晶体管；和
第一浮动电流源，所述第一浮动电流源被连接至所述第一下拉输出晶体管的栅极和所述第三上拉输出晶体管的栅极之间，
其中所述第一浮动电流源包括第一PMOS晶体管和第一NMOS晶体管，
其中所述第一PMOS晶体管的源极与所述第一NMOS晶体管的漏极相连接，并且所述第一NMOS晶体管的源极与所述第一PMOS晶体管的漏极相连接，并且
其中所述第一NMOS晶体管是耗尽型NMOS晶体管。
6.根据权利要求2所述的显示面板驱动器，其中所述第三输出级包括：
第三下拉输出晶体管，作为被构造为下拉所述第一输出级的输出端子的NMOS晶体管；和
第二浮动电流源，所述第二浮动电流源被连接至所述第一上拉输出晶体管的栅极和所述第三下拉输出晶体管的栅极之间，
其中所述第二浮动电流源包括第二PMOS晶体管和第二NMOS晶体管，
所述第二PMOS晶体管的源极与所述第二NMOS晶体管的漏极相连接，并且所述第二NMOS晶体管的源极与所述第二PMOS晶体管的漏极相连接，并且
其中所述第二PMOS晶体管是PMOS晶体管，其阱与其它的PMOS晶体管相分离并且背栅与源极相连接。
7.一种显示面板驱动器，包括：
输出放大器电路；
第一输出端子；以及
第二输出端子，
其中所述输出放大器电路包括：
第一输出级，所述第一输出级被构造为输出是高于接地电压并且低于电源电压的中间电源电压和所述电源电压之间的第一电压范围内的驱动电压；
第二输出级，所述第二输出级被构造为接收所述电源电压和所述接地电压，并且输出所述电源电压和所述接地电压之间的驱动电压；以及
第三输出级，所述第三输出级被构造为接收所述接地电压和高于所述接地电压的第二电压，并且输出所述接地电压和所述中间电源电压之间的第二电压范围内的驱动电压，
其中所述第三输出级包括第一上拉输出晶体管，所述第一上拉输出晶体管被构造为上拉所述第三输出级的输出端子，
其中所述第二输出级包括第二上拉输出晶体管，所述第二上拉输出晶体管被构造为上拉所述第二输出级的输出端子，
其中所述第一上拉输出晶体管是PMOS晶体管，其阱与其它的PMOS晶体管相分离并且背栅与源极相连接，
其中所述第二上拉输出晶体管是PMOS晶体管，其源极被提供有所述电源电压，
其中当所述输出放大器电路被设置为其中所述第二电压被设置为所述中间电源电压的第一模式时，至少在将所述第一输出端子和所述第二输出端子的一个输出端子处的电压从所述第一电压范围内的电压切换到所述第二电压范围内的电压的情况下，所述第二输出级将所述第二电压范围内的第二驱动电压输出至所述一个输出端子，并且
其中当所述输出放大器电路被设置为其中所述第二电压被设置为所述电源电压的第二模式时，所述第三输出级将所述第二电压范围内的第二驱动电压输出至所述一个输出端子。
8.根据权利要求7所述的显示面板驱动器，其中当所述输出放大器电路被设置为所述第一模式时，在所述输出端子通过所述第二输出级被驱动到所述第二驱动电压之后，将所述一个输出端子保持到所述第二驱动电压的输出级被从所述第二输出级切换到所述第三输出级。
9.一种显示装置，包括：
显示面板，所述显示面板包括第一数据线和第二数据线；和
显示面板驱动器，
其中所述显示面板驱动器包括：
输出放大器电路；
第一输出端子，所述第一输出端子与所述第一数据线相连接；以及
第二输出端子，所述第二输出端子与所述第二数据线相连接，
其中所述输出放大器电路包括：
第一输出级，所述第一输出级被构造为接收电源电压和低于所述电源电压的第一电压，并且输出是高于接地电压并且低于所述电源电压的中间电源电压和所述电源电压之间的第一电压范围内的驱动电压；和
第二输出级，所述第二输出级被构造为接收所述电源电压和所述接地电压并且输出所述电源电压和所述接地电压之间的驱动电压，
其中所述第一输出级包括第一下拉输出晶体管，所述第一下拉输出晶体管被构造为下拉所述第一输出级的输出端子，
其中所述第二输出级包括第二下拉输出晶体管，所述第二下拉输出晶体管被构造为下拉所述第二输出级的输出端子，
其中所述第一下拉输出晶体管是耗尽型NMOS晶体管，并且所述第二下拉输出晶体管是增强型NMOS晶体管，
其中当所述输出放大器电路被设置为其中所述第一电压被设置为所述中间电源电压的第一模式时，所述第一输出级将所述第一电压范围内的第一驱动电压输出至所述第一输出端子和所述第二输出端子的一个，并且
其中当所述输出放大器电路被设置为其中所述第一电压被设置为所述接地电压的第二模式时，所述第二输出级将所述第一电压范围内的第一驱动电压输出至所述第一输出端子和所述第二输出端子的所述一个输出端子。
10.一种显示装置，包括：
显示面板，所述显示面板包括第一数据线和第二数据线；和
显示面板驱动器，
其中所述显示面板驱动器包括：
输出放大器电路；
第一输出端子，所述第一输出端子与所述第一数据线相连接；以及
第二输出端子，所述第二输出端子与所述第二数据线相连接，
其中所述输出放大器电路包括：
第一输出级，所述第一输出级被构造为输出高于接地电压并且低于电源电压的中间电源电压和所述电源电压之间的第一电压范围内的驱动电压；
第二输出级，所述第二输出级被构造为接收所述电源电压和所述接地电压并且输出所述电源电压和所述接地电压之间的驱动电压；以及
第三输出级，所述第三输出级被构造为接收所述接地电压和高于所述接地电压的第二电压并且输出所述接地电压和所述中间电源电压之间的第二电压范围内的驱动电压，
其中所述第三输出级包括第一上拉输出晶体管，所述第一上拉输出晶体管被构造为上拉所述第三输出级的输出端子，并且所述第二输出级包括第二上拉输出晶体管，所述第二上拉输出晶体管被构造为上拉所述第二输出级的输出端子，
其中所述第一上拉输出晶体管是PMOS晶体管，其阱与其它的PMOS晶体管相分离并且背栅与源极相连接，并且所述第二上拉输出晶体管是PMOS晶体管，其源极被提供有所述电源电压，
其中当所述输出放大器电路被设置为其中所述第二电压被设置为所述中间电源电压的第一模式时，至少在将所述一个输出端子的电压从所述第一电压范围内的电压切换到所述第二电压范围内的电压的情况下，所述第二输出级将所述第二电压范围内的第二驱动电压输出至所述一个输出端子，并且
其中当所述输出放大器电路被设置为其中所述第二电压被设置为所述电源电压的第二模式时，所述第三输出级将所述第二电压范围内的所述第二驱动电压输出至所述一个输出端子。
CN201010136843.6A 2009-03-11 2010-03-11 显示面板驱动器以及使用其的显示装置 Expired - Fee Related CN101840662B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-057416 2009-03-11
JP2009057416A JP5172748B2 (ja) 2009-03-11 2009-03-11 表示パネルドライバ及びそれを用いた表示装置

Publications (2)

Publication Number Publication Date
CN101840662A true CN101840662A (zh) 2010-09-22
CN101840662B CN101840662B (zh) 2014-07-23

Family

ID=42730302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010136843.6A Expired - Fee Related CN101840662B (zh) 2009-03-11 2010-03-11 显示面板驱动器以及使用其的显示装置

Country Status (3)

Country Link
US (1) US8487921B2 (zh)
JP (1) JP5172748B2 (zh)
CN (1) CN101840662B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456310A (zh) * 2010-10-25 2012-05-16 天钰科技股份有限公司 源极驱动器及显示装置
CN102768824A (zh) * 2011-05-05 2012-11-07 天钰科技股份有限公司 液晶显示器面板的源极驱动器
CN102831864A (zh) * 2011-06-15 2012-12-19 青岛海信电器股份有限公司 源极驱动器及具有该源极驱动器的液晶显示器
CN104952405A (zh) * 2014-03-31 2015-09-30 辛纳普蒂克斯显像装置合同会社 电源电路、显示面板驱动器以及包括有其的显示设备
CN109410884A (zh) * 2018-12-27 2019-03-01 惠科股份有限公司 过流保护模组及显示装置
CN110728960A (zh) * 2019-10-21 2020-01-24 湖南国科微电子股份有限公司 Lcd驱动电路和显示设备
CN115527505A (zh) * 2021-06-24 2022-12-27 豪威Tddi安大略有限合伙公司 液晶面板公共电压控制电路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011008028A (ja) * 2009-06-25 2011-01-13 Sony Corp 信号線駆動回路および表示装置、並びに電子機器
TW201241815A (en) * 2011-04-01 2012-10-16 Fitipower Integrated Tech Inc Source driver of LCD panel
TWI427922B (zh) * 2011-04-28 2014-02-21 Himax Tech Ltd 半電源緩衝放大器
US9443608B2 (en) 2012-04-25 2016-09-13 Joled Inc. Shift register having multiple output units connected in cascade as display device scan line driving circuit
US9805681B2 (en) * 2015-03-10 2017-10-31 Apple Inc. Fast gate driver circuit
TWI662791B (zh) * 2018-04-17 2019-06-11 世界先進積體電路股份有限公司 防浮接電路
KR20200078951A (ko) * 2018-12-24 2020-07-02 주식회사 실리콘웍스 소스 구동 회로
KR102611010B1 (ko) * 2018-12-24 2023-12-07 주식회사 엘엑스세미콘 소스 구동 회로
JP2024135752A (ja) * 2023-03-23 2024-10-04 ラピステクノロジー株式会社 出力アンプ、ソースドライバ及び表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020067207A1 (en) * 2000-12-06 2002-06-06 Fumihiko Kato Operational amplifier
CN1521715A (zh) * 2003-02-12 2004-08-18 日本电气株式会社 显示装置的驱动电路
CN1996749A (zh) * 2006-01-06 2007-07-11 恩益禧电子股份有限公司 差动放大器和数据驱动器及显示装置
CN101165754A (zh) * 2006-10-17 2008-04-23 松下电器产业株式会社 驱动电压输出电路
CN101364794A (zh) * 2007-08-08 2009-02-11 恩益禧电子股份有限公司 放大电路和显示单元

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963053A (en) * 1997-10-09 1999-10-05 Pericom Semiconductor Corp. Self-biasing CMOS PECL receiver with wide common-mode range and multi-level-transmit to binary decoder
JP3519355B2 (ja) * 2000-09-29 2004-04-12 シャープ株式会社 液晶表示装置の駆動装置および駆動方法
JP3770377B2 (ja) * 2001-03-28 2006-04-26 シャープ株式会社 ボルテージフォロア回路および表示装置用駆動装置
JP2005352497A (ja) * 2005-06-17 2005-12-22 Rohm Co Ltd 表示装置の駆動用電源装置、及び表示装置
JP5059773B2 (ja) * 2005-11-18 2012-10-31 トライデント マイクロシステムズ インコーポレイテッド 電力消費を低減した液晶ディスプレイ駆動装置
KR100790977B1 (ko) * 2006-01-13 2008-01-03 삼성전자주식회사 출력편차가 개선된 출력버퍼 및 이를 구비한평판표시장치용 소오스 드라이버
US7551030B2 (en) * 2007-02-08 2009-06-23 Samsung Electronics Co., Ltd. Two-stage operational amplifier with class AB output stage
KR100866968B1 (ko) * 2007-05-25 2008-11-05 삼성전자주식회사 액정 표시 장치의 소스 드라이버, 소스 드라이버에 포함된출력 버퍼, 및 출력 버퍼의 동작 방법
KR100930400B1 (ko) * 2007-08-13 2009-12-08 주식회사 하이닉스반도체 차동 증폭기 및 이를 이용한 입력 회로
JP4466735B2 (ja) * 2007-12-28 2010-05-26 ソニー株式会社 信号線駆動回路および表示装置、並びに電子機器
JP2009168841A (ja) * 2008-01-10 2009-07-30 Nec Electronics Corp 演算増幅器及び駆動回路、液晶表示装置の駆動方法
JP2009194485A (ja) * 2008-02-12 2009-08-27 Nec Electronics Corp 演算増幅器回路、及び表示装置
JP4526581B2 (ja) * 2008-08-06 2010-08-18 ルネサスエレクトロニクス株式会社 液晶表示パネル駆動用ドライバ、及び液晶表示装置
JP5236434B2 (ja) * 2008-11-21 2013-07-17 ラピスセミコンダクタ株式会社 表示パネルの駆動電圧出力回路
JP5208882B2 (ja) * 2009-08-10 2013-06-12 ルネサスエレクトロニクス株式会社 表示装置用電源回路
US8310280B2 (en) * 2009-11-30 2012-11-13 Himax Technologies Limited Half-power buffer amplifier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020067207A1 (en) * 2000-12-06 2002-06-06 Fumihiko Kato Operational amplifier
CN1521715A (zh) * 2003-02-12 2004-08-18 日本电气株式会社 显示装置的驱动电路
CN1996749A (zh) * 2006-01-06 2007-07-11 恩益禧电子股份有限公司 差动放大器和数据驱动器及显示装置
CN101165754A (zh) * 2006-10-17 2008-04-23 松下电器产业株式会社 驱动电压输出电路
CN101364794A (zh) * 2007-08-08 2009-02-11 恩益禧电子股份有限公司 放大电路和显示单元

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456310A (zh) * 2010-10-25 2012-05-16 天钰科技股份有限公司 源极驱动器及显示装置
CN102768824A (zh) * 2011-05-05 2012-11-07 天钰科技股份有限公司 液晶显示器面板的源极驱动器
CN102831864A (zh) * 2011-06-15 2012-12-19 青岛海信电器股份有限公司 源极驱动器及具有该源极驱动器的液晶显示器
CN102831864B (zh) * 2011-06-15 2016-09-28 青岛海信电器股份有限公司 源极驱动器及具有该源极驱动器的液晶显示器
CN104952405A (zh) * 2014-03-31 2015-09-30 辛纳普蒂克斯显像装置合同会社 电源电路、显示面板驱动器以及包括有其的显示设备
CN104952405B (zh) * 2014-03-31 2019-03-29 辛纳普蒂克斯日本合同会社 电源电路、显示面板驱动器以及包括有其的显示设备
CN109410884A (zh) * 2018-12-27 2019-03-01 惠科股份有限公司 过流保护模组及显示装置
CN109410884B (zh) * 2018-12-27 2021-05-25 惠科股份有限公司 过流保护模组及显示装置
US11393369B2 (en) 2018-12-27 2022-07-19 HKC Corporation Limited Overcurrent protection module and display device
CN110728960A (zh) * 2019-10-21 2020-01-24 湖南国科微电子股份有限公司 Lcd驱动电路和显示设备
CN115527505A (zh) * 2021-06-24 2022-12-27 豪威Tddi安大略有限合伙公司 液晶面板公共电压控制电路
CN115527505B (zh) * 2021-06-24 2023-06-30 豪威Tddi安大略有限合伙公司 液晶面板公共电压控制电路

Also Published As

Publication number Publication date
CN101840662B (zh) 2014-07-23
US8487921B2 (en) 2013-07-16
JP2010210978A (ja) 2010-09-24
JP5172748B2 (ja) 2013-03-27
US20100231569A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
CN101840662B (zh) 显示面板驱动器以及使用其的显示装置
CN101552841B (zh) 输出放大电路、输出电路、数据驱动器以及显示装置
JP3959253B2 (ja) 液晶表示装置及び携帯型表示装置
CN101645252B (zh) 显示面板驱动器和显示装置
CN101873106B (zh) 运算放大器、驱动器以及显示器
KR100296003B1 (ko) 매트릭스형표시장치의구동용전압생성회로
JP4866623B2 (ja) 表示装置及びその制御方法
CN104078013A (zh) 放大电路、源极驱动器、光电装置及电子设备
CN101483412A (zh) 运算放大器、驱动电路以及用于驱动液晶显示装置的方法
CN101174397A (zh) 数据驱动器及显示装置
CN101105918A (zh) 图像显示装置
JPH11305735A (ja) 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路
US8384643B2 (en) Drive circuit and display device
US6970152B1 (en) Stacked amplifier arrangement for graphics displays
CN102098013B (zh) 差分放大器及其控制方法
KR102051846B1 (ko) 디스플레이 구동 회로 및 그것을 포함하는 표시 장치
CN102024409A (zh) 显示装置及其使用的驱动电路
CN105190738A (zh) 显示驱动电路以及显示装置
CN101944341A (zh) 液晶显示驱动器和液晶显示装置
CN101013882A (zh) 差动放大器及数模转换器
JP5236434B2 (ja) 表示パネルの駆動電圧出力回路
JP2007312385A (ja) レベルシフタ
JP5236435B2 (ja) 表示パネルの駆動電圧出力回路
CN100508005C (zh) 平板显示装置和集成电路
CN105096870A (zh) 电平偏移电路及其驱动方法、像素驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140723

Termination date: 20170311

CF01 Termination of patent right due to non-payment of annual fee