CN102768824A - 液晶显示器面板的源极驱动器 - Google Patents

Abstract

本发明公开了一种液晶显示器面板的源极驱动器，包括正极性通道及负极性通道分别提供正极性的输出电压及负极性的输出电压给第一源极扫描线及第二源极扫描线。当该源极驱动器进入极性转换模式时，该正极性通道的数据缓冲器及该负极性通道的数据缓冲器的输出分别切换至该负极性通道的位准移位器及该正极性通道的位准移位器，该正极性通道的正极性数字模拟转换器及该负极性通道的负极性数字模拟转换器的输出分别切换至该负极性通道的输入放大器及该正极性通道的输入放大器，该正极性通道的输出缓冲器所输出的正极性的输出电压及该负极性通道的输出缓冲器所输出的负极性的输出电压分别提供给该第二源极扫描线及该第一源极扫描线，以避免液晶分子被极化。

Description

液晶显示器面板的源极驱动器

技术领域

本发明系有关一种液晶显示器(LCD)面板的源极驱动器。

背景技术

LCD的显示原理系利用电压控制液晶分子的旋转角度以改变其透光度，进而产生不同的亮度。图1系一个LCD像素的等效电路，其中MOSFET M1的栅极及漏极分别经栅极扫描线10及源极扫描线12连接到栅极驱动器16及源极驱动器20，电容Cs连接在MOSFETM1的源极及共同电压端Vcom之间，栅极驱动器控制MOSFET M1为开(on)或关(off)，源极驱动器20决定施加到电容Cs的电压Vs。当MOSFET M1在开启状态下，电容Cs两端的压差Vs-Vcom决定液晶分子的旋转角度，进而决定此像素的透光度，因此控制压差Vs-Vcom的大小即可控制该像素的亮度。此压差Vs-Vcom可为正值或负值，当电压Vs高于共同电压Vcom时，称为正极性，当电压Vs小于共同电压Vcom时，称为负极性。正、负极性的不同造成液晶分子的旋转方向不一样，但只要压差Vs-Vcom的绝对值相等，可以得到相同的透光量，例如+1V及-1V的压差会有相同的透光量。然而，液晶分子有一个特性，当其长时间被施加同一电压时会被极化，因而无法再根据电压的变化来转动。若需要长时间显示同一亮度，可藉反复地交替正、负极性的电压来避免液晶分子被极化。

在源极驱动器20内，系由众多的通道组成，通道的输出连接到源极扫描线，例如12、14。图2系两个通道的示意图，数据缓冲器22、位准移位器24、正极性数字模拟转换器26、输入放大器28及输出缓冲器30组成正极性通道，用以提供正极性的输出电压VsP给源极扫描线12，数据缓冲器32、位准移位器34、负极性数字模拟转换器36、输入放大器38及输出缓冲器40组成负极性通道，用以提供负极性的输出电压VsN给源极扫描线14。在正常工作模式下，源极驱动器20的数据缓冲器22及32分别接收及储存数字灰阶信号Dgray1及Dgray2，位准移位器24及34分别从数据缓冲器22及32取得数字灰阶信号Dgray1及Dgray2，并分别将数字灰阶信号Dgray1及Dgray2转换为较高位准的数字灰阶信号Dgray3及Dgray4，正极性数字模拟转换器26将数字灰阶信号Dgray3转换为正极性模拟电压VIP，负极性数字模拟转换器36将数字灰阶信号Dgray4转换为负极性模拟电压VIN，输入放大器28及38分别与输出缓冲器30及40组成单增益缓冲器31及41，其中输入放大器28具有电源电压端VDDA及GNDA，用以放大正极性模拟电压VIP与单增益缓冲器31的输出电压VsP之间的差值成为信号Sd1，输入放大器38具有电源电压端VDDA及GNDA，用以放大负极性模拟电压VIN与单增益缓冲器41的输出电压VsN之间的差值成为Sd2，输出缓冲器30具有电源电压端VDDA及GNDA，根据信号Sd1产生正极性的输出电压VsP给源极扫描线12，输出缓冲器40具有电源电压端VDDA及GNDA，根据信号Sd2产生负极性的输出电压VsN给源极扫描线14。

当LCD面板上的画面持续为静止状态达到某预设时间，为了避免液晶分子被极化，源极驱动器20进入极性转换模式，如图3所示，储存在数据缓冲器22的数字灰阶信号Dgray1改为传送给位准移位器34，进而产生数字灰阶信号Dgray3，储存在数据缓冲器32的数字灰阶信号Dgray2改为传送给位准移位器24，进而产生数字灰阶信号Dgray4，正极性数字模拟转换器26将数字灰阶信号Dgray4转换为正极性模拟电压VIP，负极性数字模拟转换器36将数字灰阶信号Dgray3转换为负极性模拟电压VIN，单增益缓冲器31根据负极性模拟电压VIN产生负极性的输出电压VsN给源极扫描线12，单增益缓冲器41根据正极性模拟电压VIP产生正极性的输出电压VsP给源极扫描线14。

参照图1及图2，共同电压Vcom的大小系在源极驱动器20的高电压源VDDA及低电压源GNDA之间，正极性模拟电压VIP及输出电压VsP在Vcom到VDDA的范围之间，负极性模拟电压VIN及输出电压VsN在GNDA到Vcom的范围之间。在图2中，输出缓冲器30产生正极性的电压VsP，其系在Vcom到VDDA的范围之间，在图3中，输出缓冲器30产生负极性的电压VsN，其系在GNDA到Vcom的范围之间，因此输出缓冲器30需要产生的电压在GNDA到VDDA的范围之间，其内部的MOSFET需要能够承受压差VDDA-GNDA，同样的，输出缓冲器40的内部MOSFET也要能够承受压差VDDA-GNDA，因此输出缓冲器30及40需要较大的晶片面积，制造成本也较高。

发明内容

本发明的目的之一，在于提出一种LCD面板的源极驱动器。

本发明的目的之一，在于提出一种降低成本及晶片面积的源极驱动器。

根据本发明，一种LCD面板的源极驱动器提供在第一电压范围内的第一输出电压及在第二电压范围内的第二输出电压给该LCD面板的二源极扫描线，该源极驱动器包括：第一位准移位器，在正常工作模式及极性转换模式下分别将第一数字灰阶信号及第二数字灰阶信号转换为较高位准的第三及第四数字灰阶信号；第二位准移位器，在该正常工作模式及该极性转换模式下分别将该第二数字灰阶信号及第一数字灰阶信号转换为较高位准的该第四及第三数字灰阶信号；正极性数字模拟转换器将该第一位准移位器的输出转换为正极性模拟电压；负极性数字模拟转换器将该第二位准移位器的输出转换为负极性模拟电压；第一输入放大器，在该正常工作模式下放大该正极性模拟电压与该第一输出电压之间的差值，在该极性转换模式下放大该负极性模拟电压与该第二输出电压之间的差值；第二输入放大器，在该正常工作模式下放大该负极性模拟电压与该第二输出电压之间的差值，在该极性转换模式下放大该正极性模拟电压与该第一输出电压之间的差值；第一输出缓冲器，在该正常工作模式下根据该第一输入放大器的输出产生该第一输出电压给该二源极扫描线的第一源极扫描线，在该极性转换模式下根据该第二输入放大器的输出产生该第一输出电压给该二源极扫描线的第二源极扫描线；以及第二输出缓冲器，在该正常工作模式下根据该第二输入放大器的输出产生该第二输出电压给该第二源极扫描线，在该极性转换模式下根据该第一输入放大器的输出产生该第二输出电压给该第一源极扫描线。

附图说明

图1为一个LCD像素的等效电路；

图2为源极驱动器在正常工作模式下的示意图；

图3为现有的极性转换模式下的源极驱动器；

图4为根据本发明的源极驱动器在极性转换模式下的两个通道的示意图；

图5为图4中的输入放大器与输出缓冲器的路径切换控制电路；

图6为图5中的输入放大器及输出缓冲器的实施例；以及

图7为图5中的输入放大器及输出缓冲器的实施例。

主要元件符号说明：

10栅极扫描线

12源极扫描线

14源极扫描线

16栅极驱动器

20源极驱动器

22数据缓冲器

24位准移位器

26正极性数字模拟转换器

28输入放大器

30输出缓冲器

31单增益缓冲器

32数据缓冲器

34位准移位器

36负极性数字模拟转换器

38输入放大器

40输出缓冲器

41单增益缓冲器

42输入放大器28的输入端

44输入放大器28的输入端

46输入放大器38的输入端

48输入放大器38的输入端

50输入放大器28的输出端

52输入放大器28的输出端

54输入放大器38的输出端

56输入放大器38的输出端

60差动输入对

62差动输入对

64电流镜电路

66电流镜电路

68偏压电流源

70偏压电流源

72差动输入对

74差动输入对

76电流镜电路

78电流镜电路

80偏压电流源

82偏压电流源

具体实施方式

图4系根据本发明的源极驱动器20在极性转换模式下的两个通道的示意图，此源极驱动器20在正常工作模式下和图2是一样的，但是进入极性转换模式后，便如图4所示，储存在数据缓冲器22的数字灰阶信号Dgray1改为传送给位准移位器34，储存在数据缓冲器32的数字灰阶信号Dgray2改为传送给位准移位器24，正极性数字模拟转换器26从数字灰阶信号Dgray4转换出的正极性模拟电压VIP提供给输入放大器38，负极性数字模拟转换器36从数字灰阶信号Dgray3转换出的负极性模拟电压VIN提供给输入放大器28，输入放大器28放大负极性模拟电压VIN与负极性的输出电压VsN之间的差值产生信号Sd1，输出缓冲器40与输入放大器28组成单增益缓冲器，根据信号Sd1产生负极性的输出电压VsN给源极扫描线12，输入放大器38放大正极性模拟电压VIP及正极性的输出电压VsP之间的差值产生信号Sd2，输出缓冲器30与输入放大器38组成单增益缓冲器，根据信号Sd2产生正极性的输出电压VsP给源极扫描线14。在图4中，输入放大器28及38的电源电压端VGHP及VGHN系连接源极驱动器20的高电压源VDDA，输入放大器28及38的电源电压端VGLP及VGLN系连接源极驱动器20的低电压源GNDA，但是这二组电源电压端也可以各自连接不同位准的电压源，只要其提供的跨压大于正极性数字模拟转换器26及负极性数字模拟转换器36所输出的电压区间。

参照图2及图4，不论在正常工作模式或极性转换模式，输出缓冲器30只输出电压范围在Vcom到VDDA之间的正极性输出电压VsP，输出缓冲器40只输出电压范围在GNDA到Vcom之间的负极性输出电压VsN，因此输出缓冲器30及40内部可以使用耐压较小的MOSFET，进而缩小输出缓冲器30及40的晶片面积。此外，由于输出缓冲器30只输出正极性的输出电压VsP，因此电源电压端VOLP可以连接不同位准的电压源，只要其电压小于正极性数字模拟转换器26输出的最低电压即可，同样的，输出缓冲器40只输出负极性的输出电压VsN，因此电源电压端VOHN可以连接不同位准的电压源，只要其电压大于负极性数字模拟转换器36输出的最高电压即可。

图5系图4中的输入放大器28及38与输出缓冲器30及40的路径切换控制电路，其中开关S1连接在输入放大器28的输入端42及输出缓冲器30的输出端VsP之间，开关S2连接在输入放大器28的输入端42及输出缓冲器40的输出端VsN之间，开关S3连接在输入放大器38的输入端48及输出缓冲器40的输出端VsN之间，开关S4连接在输入放大器38的输入端48及输出缓冲器30的输出端VsP之间，开关S5连接在输入放大器28的输出端及输出缓冲器30的输入端之间，开关S6连接在输入放大器28的输出端及输出缓冲器40的输入端之间，开关S7连接在输入放大器38的输出端及输出缓冲器40的输入端之间，开关S8连接在输入放大器38的输出端及输出缓冲器30的输入端之间。在正常工作模式期间，输入放大器28及38的输入端44及46分别接收正极性模拟电压VIP及负极性模拟电压VIN，开关S1、S3、S5及S7导通(on)，开关S2、S4、S6及S8关闭(off)。在极性转换模式期间，输入放大器28及38的输入端44及46分别接收负极性模拟电压VIN及正极性模拟电压VIP，开关S1、S3、S5及S7关闭，开关S2、S4、S6及S8导通。

图6系图5中的输入放大器28及输出缓冲器30的实施例，在正常工作模式期间，输入放大器28的输出端50及52分别经开关S5A及S5B连接输出缓冲器30的输入端XP1及XP2；在极性转换模式期间，输入放大器28的输出端50及52分别经开关S6A及S6B连接输出缓冲器40的输入端XN1及XN2。输入放大器28包括差动输入对60及62、电流镜电路64及66，以及偏压电流源68连接在电流镜电路64及66的参考分支之间。差动输入对60包括NMOSFET PN1、PN2及PN3，NMOSFET PN1的源极连接电源电压端VGLP，NMOSFET PN1的栅极接收偏压电压VBN1，NMOSFET PN2的栅极系差动输入对60的二输入端之一，连接输入放大器28的输入端42，NMOSFET PN2的源极连接NMOSFET PN1的漏极，NMOSFET PN2的漏极系差动输入对60的二输出端之一，连接电流镜电路64，NMOSFET PN3的栅极系差动输入对60的另一输入端，连接输入放大器28的输入端44，NMOSFET PN3的源极连接NMOSFET PN1的漏极，NMOSFET PN3的漏极系差动输入对60的另一输出端，连接电流镜电路64。差动输入对62包括PMOSFETPP1、PP2及PP3，PMOSFET PP1的源极连接电源电压端VGHP，PMOSFET PP1的栅极接收偏压电压VBP1，PMOSFET PP1的漏极连接PMOSFET PP2及PP3的源极，PMOSFETPP2的栅极系差动输入对62的二输入端之一，连接输入放大器28的输入端42，PMOSFETPP2的漏极系差动输入对62的二输出端之一，连接电流镜电路66，PMOSFET PP3的栅极系差动输入对62的另一输入端，连接输入放大器28的输入端44，PMOSFET PP3的漏极系差动输入对62的另一输出端，连接电流镜电路66。电流镜电路64包括PMOSFETPP4、PP5及PP6，PMOSFET PP4及PP5的源极连接电源电压端VGHP，PMOSFET PP4的栅极连接PMOSFET PP5的栅极及PMOSFET PP6的漏极，PMOSFET PP4的漏极连接NMOSFET PN2的漏极及PMOSFET PP6的源极，PMOSFET PP5的漏极连接NMOSFETPN3的漏极及输入放大器28的输出端50，PMOSFET PP6的栅极接收偏压电压VBP2，其中PMOSFET PP4及PP5分别为电流镜电路64的参考分支及镜射分支。电流镜电路66包括NMOSFET PN4、PN5及PN6，NMOSFET PN4及PN5的源极连接电源电压端VGLP，NMOSFET PN4的栅极连接NMOSFET PN5的栅极及NMOSFET PN6的漏极，NMOSFETPN4的漏极连接PMOSFET PP2的漏极及NMOSFET PN6的源极，NMOSFET PN5的漏极连接PMOSFET PP3的漏极及输入放大器28的输出端52，NMOSFET PN6的栅极接收偏压电压VBN2，其中NMOSFET PN4及PN5分别为电流镜电路66的参考分支及镜射分支。差动输入对60及62根据输入放大器28的输入端42及44上的电压差决定电流I1、I2、I3及I4，进而决定输入放大器28的输出端50及52的信号Sd1_1及Sd1_2。

在图6的实施例中，输出缓冲器30包括PMOSFET PP7及PP8、NMOSFET PN7及PN8以及偏压电流源70，PMOSFET PP7的源极连接输出缓冲器30的输入端XP1，PMOSFET PP7的栅极接收偏压电压VBP2，PMOSFET PP7的漏极连接偏压电流源70及PMOSFET PP8的栅极，NMOSFET PN7的源极连接输出缓冲器30的输入端XP2，NMOSFET PN7的栅极接收偏压电压VBN2，NMOSFET PN7的漏极连接偏压电流源70及NMOSFET PN8的栅极，PMOSFET PP8的源极连接电源电压端VOHP，PMOSFET PP8的漏极连接输出缓冲器30的输出端VsP，NMOSFET PN8的源极连接电源电压端VOLP，NMOSFET PN8的漏极连接输出缓冲器30的输出端VsP，输出缓冲器30的输入端XP1及XP2上的电压分别控制PMOSFET PP8及NMOSFET PN8的切换，进而产生输出电压VsP。

图7系图5中的输入放大器38及输出缓冲器40的实施例，在正常工作模式期间，输入放大器38的输出端54及56分别经开关S7A及S7B连接输出缓冲器40的输入端XN1及XN2；在极性转换模式期间，输入放大器38的输出端54及56分别经开关S8A及S8B连接输出缓冲器30的输入端XP1及XP2。输入放大器38包括差动输入对72及74、电流镜电路76及78以及偏压电流源80连接在电流镜电路76及78的参考分支之间。差动输入对72包括NMOSFET NN1、NN2及NN3，NMOSFET NN1的源极连接电源电压端VGLN，NMOSFET NN1的栅极接收偏压电压VBN3，NMOSFET NN1的漏极连接NMOSFET NN2及NN3的源极，NMOSFET NN2的栅极系差动输入对72的二输入端之一，连接输入放大器38的输入端48，NMOSFET NN2的漏极系差动输入对72的二输出端之一，连接电流镜电路76，NMOSFETNN3的栅极系差动输入对72的另一输入端，连接输入放大器38的输入端46，NMOSFET NN3的漏极系差动输入对72的另一输出端，连接电流镜电路76。差动输入对74包括PMOSFET NP1、NP2及NP3，PMOSFET NP1的源极连接电源电压端VGHN，PMOSFET NP1的栅极接收偏压电压VBP3，PMOSFETNP1的漏极连接PMOSFET NP2及NP3的源极，PMOSFET NP2的栅极系差动输入对74的二输入端之一，连接输入放大器38的输入端48，PMOSFET NP2的漏极系差动输入对74的二输出端之一，连接电流镜电路78，PMOSFET NP3的栅极系差动输入对74的另一输入端，连接输入放大器38的输入端46，PMOSFET NP3的漏极系差动输入对74的另一输出端，连接电流镜电路78。电流镜电路76包括PMOSFET NP4、NP5及NP6，PMOSFETNP4及NP5的源极连接电源电压端VGHN，PMOSFET NP4的栅极连接PMOSFET NP5的栅极及PMOSFET NP6的漏极，PMOSFET NP4的漏极连接NMOSFET NN2的漏极及PMOSFET NP6的源极，PMOSFET NP5的漏极连接NMOSFET NN3的漏极及输入放大器38的输出端54，PMOSFET NP6的栅极接收偏压电压VBP4，其中PMOSFET NP4及NP5分别为电流镜电路76的参考分支及镜射分支。电流镜电路78包括NMOSFET NN4、NN5及NN6，NMOSFET NN4及NN5的源极连接电源电压端VGLN，NMOSFET NN4的栅极连接NMOSFET NN5的栅极及NMOSFET NN6的漏极，NMOSFET NN4的漏极连接PMOSFET NP2的漏极及NMOSFET NN6的源极，NMOSFET NN5的漏极连接PMOSFETNP3的漏极及输入放大器28的输出端56，NMOSFET NN6的栅极接收偏压电压VBN4，其中NMOSFET NN4及NN5分别为电流镜电路78的参考分支及镜射分支。差动输入对72及74根据输入放大器38的输入端46及48上的电压差决定电流I5、I6、I7及I8，进而决定输入放大器38的输出端54及56的信号Sd2_1及Sd2_2。

在图7的实施例中，输出缓冲器40包括PMOSFET NP7及NP8、NMOSFET NN7及NN8以及偏压电流源82，PMOSFET NP7的源极连接输出缓冲器40的输入端XN1，PMOSFET NP7的栅极接收偏压电压VBP4，PMOSFET NP7的漏极连接偏压电流源82及PMOSFET NP8的栅极，NMOSFET NN7的源极连接输出缓冲器40的输入端XN2，NMOSFET NN7的栅极接收偏压电压VBN4，NMOSFET NN7的漏极连接偏压电流源82及NMOSFET NN8的栅极，PMOSFET NP8的源极连接电源电压端VOHN，PMOSFET NP8的漏极连接输出缓冲器40的输出端VsN，NMOSFET NN8的源极连接电源电压端VOLN，NMOSFET NN8的漏极连接输出缓冲器40的输出端VsN，输出缓冲器40的输入端XN1及XN2上的电压分别控制PMOSFET NP8及NMOSFET NN8的切换，进而产生输出电压VsN。

Claims (8)

1.一种LCD面板的源极驱动器，提供在第一电压范围内的第一输出电压及在第二电压范围内的第二输出电压给所述的LCD面板的二源极扫描线，所述的第一电压范围不同于所述的第二电压范围，其特征在于，所述的源极驱动器包括：

第一数据缓冲器，用以接收及储存第一数字灰阶信号；

第二数据缓冲器，用以接收及储存第二数字灰阶信号；

第一位准移位器，在正常工作模式下，连接所述的第一数据缓冲器以取得所述的第一数字灰阶信号，在极性转换模式下，连接所述的第二数据缓冲器以取得所述的第二数字灰阶信号，所述的第一位准移位器用以将所取得的所述的第一及第二数字灰阶信号分别转换为较高位准的第三及第四数字灰阶信号；

第二位准移位器，在所述的正常工作模式下，连接所述的第二数据缓冲器以取得所述的第二数字灰阶信号，在所述的极性转换模式下，连接所述的第一数据缓冲器以取得所述的第一数字灰阶信号，所述的第二位准移位器用以将所取得的所述的第一及第二数字灰阶信号转换为较高位准的所述的第三及第四数字灰阶信号；

正极性数字模拟转换器，连接所述的第一位准移位器，将所述的第一位准移位器的输出转换为正极性模拟电压；

负极性数字模拟转换器，连接所述的第二位准移位器，将所述的第二位准移位器的输出转换为负极性模拟电压；

第一输入放大器，在所述的正常工作模式下放大所述的正极性模拟电压与所述的第一输出电压之间的差值，在所述的极性转换模式下放大所述的负极性模拟电压与所述的第二输出电压之间的差值；

第二输入放大器，在所述的正常工作模式下放大所述的负极性模拟电压与所述的第二输出电压之间的差值，在所述的极性转换模式下放大所述的正极性模拟电压与所述的第一输出电压之间的差值；

第一输出缓冲器，在所述的正常工作模式下，连接所述的第一输入放大器，根据所述的第一输入放大器的输出产生所述的第一输出电压给所述的二源极扫描线的第一源极扫描线，在所述的极性转换模式下，连接所述的第二输入放大器，根据所述的第二输入放大器的输出产生所述的第一输出电压给所述的二源极扫描线的第二源极扫描线；以及

第二输出缓冲器，在所述的正常工作模式下，连接所述的第二输入放大器，根据所述的第二输入放大器的输出产生所述的第二输出电压给所述的第二源极扫描线，在所述的极性转换模式下，连接所述的第一输入放大器，根据所述的第一输入放大器的输出产生所述的第二输出电压给所述的第一源极扫描线。

2.如权利要求1所述的源极驱动器，其特征在于，所述的源极驱动器更包括：

第一开关，连接在所述的第一输入放大器的输入端以及所述的第一输出缓冲器的输出端之间，在所述的正常工作模式下被导通；

第二开关，连接在所述的第一输入放大器的输入端以及所述的第二输出缓冲器的输出端之间，在所述的极性转换模式下被导通；

第三开关，连接在所述的第二输入放大器的输入端以及所述的第二输出缓冲器的输出端之间，在所述的正常工作模式下被导通；

第四开关，连接在所述的第二输入放大器的输入端以及所述的第一输出缓冲器的输出端之间，在所述的极性转换模式下被导通；

第五开关，连接在所述的第一输入放大器的输出端以及所述的第一输出缓冲器的输入端之间，在所述的正常工作模式下被导通；

第六开关，连接在所述的第一输入放大器的输出端以及所述的第二输出缓冲器的输入端之间，在所述的极性转换模式下被导通；

第七开关，连接在所述的第二输入放大器的输出端以及所述的第二输出缓冲器的输入端之间，在所述的正常工作模式下被导通；以及

第八开关，连接在所述的第二输入放大器的输出端以及所述的第一输出缓冲器的输入端之间，在所述的极性转换模式下被导通。

3.如权利要求1所述的源极驱动器，其特征在于，所述的第一输入放大器具有二电源电压端分别接收第一电压及小于所述的第一电压的第二电压；所述的第二输入放大器具有二电源电压端分别接收所述的第一电压及第二电压；所述的第一输出缓冲器具有二电源电压端分别接收所述的第一电压及一第三电压，所述的第三电压小于所述的第一电压且大于或等于所述的第二电压；所述的第二输出缓冲器具有二电源电压端分别接收一第四电压及所述的第二电压，所述的第四电压小于或等于所述的第一电压且大于所述的第二电压。

4.如权利要求1所述的源极驱动器，其特征在于，所述的第一输入放大器的第一输入端，在所述的正常工作模式下接收所述的第一输出电压，在所述的极性转换模式下接收所述的第二输出电压；所述的第一输入放大器的第二输入端，在所述的正常工作模式下接收所述的正极性模拟电压，在所述的极性转换模式下接收所述的负极性模拟电压；所述的第一输入放大器的第一输出端，在所述的正常工作模式下连接所述的第一输出缓冲器的第一输入端，在所述的极性转换模式下连接所述的第二输出缓冲器的第一输入端；所述的第一输入放大器的第二输出端，在所述的正常工作模式下连接所述的第一输出缓冲器的第二输入端，在所述的极性转换模式下连接所述的第二输出缓冲器的第二输入端；所述的第二输入放大器的第一输入端，在所述的正常工作模式下接收所述的第二输出电压，在所述的极性转换模式下接收所述的第一输出电压；所述的第二输入放大器的第二输入端，在所述的正常工作模式下接收所述的负极性模拟电压，在所述的极性转换模式下接收所述的正极性模拟电压；所述的第二输入放大器的第一输出端，在所述的正常工作模式下连接所述的第二输出缓冲器的第一输入端，在所述的极性转换模式下连接所述的第一输出缓冲器的第一输入端；所述的第二输入放大器的第二输出端，在所述的正常工作模式下连接所述的第二输出缓冲器的第二输出端，在所述的极性转换模式下连接所述的第一输出缓冲器的第二输出端。

5.如权利要求4所述的源极驱动器，其特征在于，所述的第一输入放大器包括：

第一差动输入对，具有二输入端分别连接所述的第一输入放大器的第一输入端及第二输入端；

第二差动输入对，具有二输入端分别连接所述的第一输入放大器的第一输入端及第二输入端；

第一电流镜电路，具有参考分支连接所述的第一差动输入对的第一输出端，以及镜射分支连接所述的第一差动输入对的第二输出端及所述的第一输入放大器的第一输出端；

第二电流镜电路，具有参考分支连接所述的第二差动输入对的第一输出端，以及镜射分支连接所述的第二差动输入对的第二输出端及所述的第一输入放大器的第二输出端；以及

偏压电流源，连接在所述的第一电流镜电路的参考分支及第二电流镜电路的参考分支之间。

6.如权利要求5所述的源极驱动器，其特征在于，所述的第一输出缓冲器包括：

第二偏压电流源，连接在所述的第一输出缓冲器的第一输入端及第二输入端之间；

第一开关，连接在所述的第一输出缓冲器的第一电源电压端及所述的第一输出缓冲器的输出端之间，受控于所述的第一输出缓冲器的第一输入端的电压；以及

第二开关，连接在所述的第一输出缓冲器的第二电源电压端及所述的第一输出缓冲器的输出端之间，受控于所述的第一输出缓冲器的第二输入端的电压。

7.如权利要求4所述的源极驱动器，其特征在于，所述的第二输入放大器包括：

第一差动输入对，具有二输入端分别连接所述的第二输入放大器的第一输入端及第二输入端；

第二差动输入对，具有二输入端分别连接所述的第二输入放大器的第一输入端及第二输入端；

第一电流镜电路，具有参考分支连接所述的第一差动输入对的第一输出端，以及镜射分支连接所述的第一差动输入对的第二输出端及所述的第二输入放大器的第一输出端；

第二电流镜电路，具有参考分支连接所述的第二差动输入对的第一输出端，以及镜射分支连接所述的第二差动输入对的第二输出端及所述的第二输入放大器的第二输出端；以及

偏压电流源，连接在所述的第一电流镜电路的参考分支及第二电流镜电路的参考分支之间。

8.如权利要求7所述的源极驱动器，其特征在于，所述的第二输出缓冲器包括：

第二偏压电流源，连接在所述的第二输出缓冲器的第一输入端及第二输入端之间；

第一开关，连接在所述的第二输出缓冲器的第一电源电压端及所述的第二输出缓冲器的输出端之间，受控于所述的第二输出缓冲器的第一输入端的电压；以及

第二开关，连接在所述的第二输出缓冲器的第二电源电压端及所述的第二输出缓冲器的输出端之间，受控于所述的第二输出缓冲器的第二输入端的电压。

Images