CN104952405A - 电源电路、显示面板驱动器以及包括有其的显示设备 - Google Patents

Abstract

本发明涉及电源电路、显示面板驱动器以及包括有其的显示设备。半导体集成电路包括电力线和电源电路系统。电源电路系统包括：第一电源电路，在第一电源电压上操作并且具有与电力线连接的输出；以及第二电源电路，在高于第一电源电压的第二电源电压上操作并且具有与电力线连接的输出。第一电源电路被配置成将电力线驱动为第一预设电压。第二电源电路被配置成将电力线驱动为低于第一预设电压的第二预设电压。第二电源电路被配置成当第三电源电压高于第二预设电压时不降低在电力线上生成的第三电源电压。

Description

电源电路、显示面板驱动器以及包括有其的显示设备

交叉引用

本申请要求2014年3月31日提交的日本专利申请号2014-074012的优先权，该日本专利申请的公开内容通过引用并入本文中。

技术领域

本发明涉及电源电路、显示面板驱动器和显示设备。

背景技术

最近的半导体集成电路的多功能性的进展引起电路规模的增加。例如，在诸如智能电话和蜂窝电话之类的便携式终端中使用的液晶显示设备的分辨率和多功能性的最近进展已经带来集成在驱动液晶显示面板的驱动器IC（集成电路）中的逻辑电路和RAM（随机存取存储器）的规模的增加。

多功能性和规模的增加不可避免地伴随着外部连接端子的数目的增加。外部连接端子的数目的增加限制了外部连接端子的尺寸，从而引起设备安装的困难。设备安装的困难非期望地增加外部端子的接触电阻的变化，并且这可能增加半导体集成电路的外部连接端子处的接触电阻。

该问题对于使用倒装芯片（flipchip）连接的半导体集成电路（例如，与显示面板连接的驱动器IC）特别重要。驱动器IC的外部连接端子的尺寸的减小非期望地引起在显示设备（或显示模块）中利用倒装芯片连接将驱动器IC组装到显示面板上的困难，并且非期望地增加显示面板上的互连与驱动器IC的外部连接端子之间的接触电阻的变化。这暗示着一些显示设备不可避免地经受高的接触电阻。

由外部连接端子处的接触电阻的增加引起的一个问题是将电源电压馈送到内部电路的电源电路的驱动能力的降低。外部电源电压通过其被馈送到电源电路的外部电源端子处的接触电阻的增加非期望地使实际馈送到电源电路的电压由于跨外部电源端子的电压降而降低，从而引起电源电路的驱动能力的降级。具有高的多功能性和集成度的最近的半导体集成电路消耗大量功率，并且因此电源电路的驱动能力的降级可能引起半导体集成电路的故障。电源电路的驱动能力的降级的问题可能由除外部连接端子处的接触电阻的增加之外的不同原因引起，例如外部电源电压本身的降低。

应当指出的是，日本专利申请公开号2010-256968 A公开了一种根据从电池馈送的电源电压生成期望的电压的电源调节器电路。

发明内容

因此，本发明的一个目的是提供用于抑制电源电路的驱动能力的降级的技术。

本发明的其它目的、问题和新特征将根据以下公开内容而理解。

在一个实施例中，半导体集成电路包括电力线和电源电路系统。电源电路系统包括：第一电源电路，在第一电源电压上操作并且具有与电力线连接的输出；以及第二电源电路，在高于第一电源电压的第二电源电压上操作并且具有与电力线连接的输出。第一电源电路被配置成将电力线驱动为第一预设电压，并且第二电源电路被配置成将电力线驱动为低于第一预设电压的第二预设电压。第二电源电路被配置成当第三电源电压高于第二预设电压时不降低在电力线上生成的第三电源电压。

在一个实施例中，这样的半导体集成电路可以集成于在显示设备中驱动显示面板的显示面板驱动器中。

本发明有效地抑制电源电路的驱动能力的降级。

附图说明

图1是图示了本发明的第一实施例中的液晶显示设备的配置的示例的框图；

图2是示意性地图示了第一实施例中的驱动器IC的配置的一个示例的框图；

图3是图示了第一实施例中的逻辑电源电路系统的配置的一个示例的电路图；

图4是图示了第一实施例中的运算放大器的配置的一个示例的电路图；

图5是概念性地图示了第一实施例中的逻辑电源电路系统的操作的电路图；

图6是示意性地图示了第二实施例中的驱动器IC的配置的一个示例的框图；以及

图7是图示了第二实施例中的驱动器IC的示例性操作的时间图。

具体实施方式

现在将在本文中参照说明性实施例描述本发明。本领域技术人员将认识到，可以使用本发明的教导完成许多可替换的实施例，并且本发明不限于出于解释性目的而说明的实施例。

（第一实施例）

在第一实施例中，根据本发明的电源电路被实现为集成在液晶显示设备的驱动器IC中的逻辑电源电路系统。在下文中，给出第一实施例中的液晶显示设备和并入其中的驱动器IC的示例性配置的详细描述。

图1是图示了本发明的第一实施例中的液晶显示设备10的配置的示例的框图。液晶显示设备10包括液晶显示面板11和驱动器IC 12。驱动器IC 12利用诸如COG（玻璃上芯片）技术之类的表面安装技术与液晶显示面板11进行倒装芯片连接。

液晶显示面板11包括一对GIP（gate-in-panel：面板中栅极）电路14L、14R和显示区15。GIP电路14L布置在显示区15的左边并且GIP电路14R布置在显示区15的右边。布置在显示区15A中的是多个栅极线（也被称为扫描线或地址线）16、多个源极线17（也被称为信号线或数据线）以及在显示区15中按行和列阵列排列的多个子像素18。每一个子像素18被配置成显示红色（R）、绿色（R）和蓝色（B）中的一个，并且液晶显示面板11的每一个像素包括分别显示红色（R）、绿色（R）和蓝色（B）的三个子像素18。GIP电路14L驱动奇数编号的栅极线16并且GIP电路14R驱动偶数编号的栅极线16。

驱动器IC 12是执行各种操作以驱动液晶显示面板11的显示面板驱动器。驱动器IC 12如下那样操作：首先，驱动器IC 12响应于从应用处理器13接收到的控制数据和图像数据而驱动源极线17。图像数据是对应于要被显示在液晶显示面板11的显示区15中的图像的数据；图像数据指定相应子像素18的灰度等级。驱动器IC 12还响应于从应用处理器13接收到的控制数据而生成控制GIP电路14L的栅极控制信号S_GIPL和控制GIP电路14R的栅极控制信号S_GIPR。

图2是示意性地图示了本实施例中的驱动器IC 12的配置的一个示例的框图。在本实施例中，驱动器IC 12包括数据接口21、RAM（随机存取存储器）22、锁存器23、24、源极驱动电路25、面板接口电路26和逻辑电路27。应当指出的是，图3仅部分地图示了驱动器IC 12的配置并且在实际实现中各种其它电路可以集成在驱动器IC 12中。

数据接口21从外部接收图像数据D_IN（在本实施例中从应用处理器13）。RAM 22被用作临时存储图像数据D_IN的帧存储器。锁存器23存储从RAM 22序列地读出的图像数据D_IN，并且锁存器24响应于每一个水平同步时段的开始而锁存存储在锁存器23中的图像数据D_IN并在其中存储所锁存的图像数据。源极驱动电路25生成响应于锁存器24中存储的图像数据D_IN而驱动相应源极线17的源极驱动信号S1至Sm。面板接口电路26生成控制GIP电路14L的栅极控制信号S_GIPL和控制GIP电路14R的栅极控制信号S_GIPR。

具有各种电压电平的各种电源电压被用于驱动器IC 12中的相应电路中。例如，RAM 22和逻辑电路27在相对低的逻辑电源电压VDD上操作。

另外，驱动器IC 12包括外部电源端子41和42，其分别从外部接收电源电压VSP和VSN，并且源极驱动电路25在馈送到外部电源端子41和42的电源电压VSP和VSN上操作，其中电源电压VSP是具有相对高的电压电平的正电源电压，并且电源电压VSN是负电源电压。电源电压VSP高于逻辑电源电压VDD。外部电源端子41和42是从外部接收电源电压VSP和VSN的外部连接端子。在其中驱动器IC 12与液晶显示面板11进行倒装芯片连接的本实施例中，外部电源端子41和42均包括与驱动器IC 12中的电力线连接的焊接区（pad）和与焊接区接触地形成的凸块（bump）。

面板接口电路26在高侧栅极电压VGH和低侧栅极电压VGL上操作。高侧栅极电压VGH是对应于栅极线16的“高”电平并且进一步高于电源电压VSP的电压。低侧栅极电压VGL是对应于栅极线16的“低”电平的预定负电压。为了向驱动器IC 12中的相应电路供应具有各种电压电平的电源电压，驱动器IC 12包括电源电路系统。在本实施例中，驱动器IC 12包括液晶驱动电源电路系统28和逻辑电源电路系统29。

液晶驱动电源电路系统28通过使用从外部馈送到外部电源端子41和42的电源电压VSP和VSN来生成高侧栅极电压VGH和低侧栅极电压VGL。

逻辑电源电路系统29根据从外部馈送到外部电源端子43的电源电压IOVCC生成逻辑电源电压VDD。电源电压IOVCC具有相对低的电压电平，例如为1.8V。外部电源端子43是从外部接收电源电压IOVCC的外部连接端子。在其中驱动器IC 12与液晶显示面板11进行倒装芯片连接的本实施例中，外部电源端子43包括与驱动器IC 12中的电力线连接的焊接区和与焊接区接触地形成的凸块。最近的的半导体集成电路被设计成以低电源电压操作逻辑电路，这是由于集成程度的进展和低功耗的强烈要求。在本实施例的驱动器IC 12中，RAM 22和逻辑电路27被设计成在相对低的逻辑电源电压VDD上操作。在这方面，从外部馈送以生成逻辑电源电压VDD的电源电压IOVCC也具有相对低的电压电平。

在其中驱动器IC 12与液晶显示面板11进行倒装芯片连接的本实施例中，向外部电源端子41、42和43的电源电压VSP、VSN和IOVCC的供应通过将驱动器IC 12的外部电源端子41、42和43与布置在液晶显示面板11上的互连连接来实现，以分别接收电源电压VSP、VSN和IOVCC。

该结构的一个问题在于，外部电源端子41、42和43处的接触电阻可能非期望地增加。如上所述的驱动器IC 12的增强的集成度和多功能性可能伴随着驱动器IC 12的外部连接端子的尺寸的减小，并且这可能由于IC芯片安装的困难而增加形成在液晶显示面板11上的互连与驱动器IC 12的外部电源端子41、42和43之间的接触电阻的变化。这暗示着液晶显示设备10可能经受外部电源端子41、42和43处的高接触电阻。

外部电源端子43处的接触电阻的增加是特别重要的，这是因为这可能引起逻辑电源电路系统29的驱动能力的降级。因为电源电压IOVCC具有相对低的电压电平，所以由外部电源端子43处的接触电阻的增加引起的跨外部电源端子43的电压降的增加可能引起在电源电压IOVCC上操作的逻辑电源电路系统29的驱动能力的不可接受的降级。

为了解决该问题，本实施例的逻辑电源电路系统29被适配成通过不仅使用电源电压IOVCC（第一电源电压）而且使用高于电源电压IOVCC的电源电压VSP（第二电源电压）来生成逻辑电源电压VDD。此处应当指出的是，通过使用高电源电压VSP生成逻辑电源电压VDD非期望地增加功耗。鉴于此，本实施例的逻辑电源电路系统29被配置成仅当电源电压VSP的使用对于将逻辑电源电压VDD维持在预定电压以上是必需时才通过使用高电源电压VSP来生成逻辑电源电压VDD。在下文中，给出本实施例中的逻辑电源电路系统29的示例性配置的详细描述。

图3是图示了逻辑电源电路系统29的配置的一个示例的电路图。逻辑电源电路系统29包括参考电压生成器电路31、第一逻辑电源电路32和第二逻辑电源电路33。

参考电压生成器电路31生成参考电压V_REF。在一个示例中，参考电压生成器电路31生成具有1.3V的电压电平的参考电压V_REF。所生成的参考电压V_REF被馈送到第一逻辑电源电路32和第二逻辑电源电路33。

第一逻辑电源电路32在从外部电源端子43接收到的电源电压IOVCC上操作以驱动电力线30。应当指出的是，电力线30被用来将逻辑电源电压VDD馈送到驱动器IC 12的各种电路，包括RAM 22和逻辑电路27。在本实施例中，第一逻辑电源电路32包括被配置为电压跟随器的运算放大器34。运算放大器34具有接收参考电压V_REF的第一输入和与运算放大器34的输出连接的第二输入。运算放大器34的输出与电力线30连接。运算放大器34驱动电力线30使得在电力线30上生成的逻辑电源电压VDD被控制为第一预设电压V₁，所述第一预设电压V₁被确定为等于参考电压V_REF（只要这样做是可能的）。运算放大器34在电源电压IOVCC上操作。

第二逻辑电源电路33在从外部电源端子41接收到的电源电压VSP上操作以驱动电力线30。在本实施例中，第二逻辑电源电路33驱动电力线30使得在电力线30上生成的逻辑电源电压VDD被控制为第二预设电压V₂，所述第二预设电压V₂低于第一预设电压V₁（即，参考电压V_REF）。然而，应当指出的是，第二逻辑电源电路33不操作成当逻辑电源电压VDD高于第二预设电压V₂时降低逻辑电源电压VDD。换言之，第二逻辑电源电路33被配置成即使当逻辑电源电压VDD高于第二预设电压V₂时也不下拉电力线30。

更具体地，第二逻辑电源电路33包括运算放大器35、电阻器元件36和可变电阻器元件37。运算放大器35具有与电力线30连接的输出、与节点N1连接的非反相输入INP、以及与运算放大器35的输出连接的反相输入INN，并且操作为电压跟随器。运算放大器35响应于非反相输入INP与反相输入INN之间的电势差而驱动电力线30。运算放大器35在电源电压VSP上操作。电阻器元件36连接在节点N1与节点N2之间，并且可变电阻器元件37连接在节点N1与接地端子38之间，其中节点N2是参考电压V_REF从参考电压生成器电路31馈送到其的第二逻辑电源电路33的节点。可变电阻器元件37的电阻被调整成使得从运算放大器35输出的电压被控制为第二预设电压V₂，所述第二预设电压V₂低于第一预设电压V₁（即，参考电压V_REF）。详细地，可变电阻器元件37的电阻被设定成使得在节点N1上生成的电压通过利用电阻器元件36和可变电阻器元件37的参考电压V_REF的电压分割而被控制为第二预设电压V₂。

图4是图示了运算放大器35的配置的一个示例的电路图。在本实施例中，运算放大器35包括NMOS晶体管MN11、MN12、PMOS晶体管MP11至MP13、恒定电流源I11、I22、以及电容器C11。

NMOS晶体管MN11和MN12形成差分晶体管对并且NMOS晶体管MN11和MN12的源极共同与节点N11连接。NMOS晶体管MN11的栅极与运算放大器35的非反相输入INP连接，并且NMOS晶体管MN12的栅极与运算放大器35的反相输入INN连接。

恒定电流源I11连接在节点N11与接地端子35b之间，以从节点N11汲取恒定电流。

PMOS晶体管MP11和MP12形成被用作差分晶体管对的负载的电流镜。PMOS晶体管MP11和MP12的源极共同与电源电压VSP被馈送到其的电源端子35a连接，并且PMOS晶体管MP11和MP12的漏极分别与NMOS晶体管MN11和MN12的漏极连接。PMOS晶体管MP11和MP12的栅极共同与PMOS晶体管MP12的漏极连接。

PMOS晶体管MP13操作为上拉运算放大器35的输出端子OUT的输出晶体管。PMOS晶体管MP13具有与电源端子35a连接的源极、与输出端子OUT连接的漏极、以及与PMOS晶体管MP11的漏极连接的栅极。

恒定电流源I12连接在运算放大器35的输出端子OUT与接地端子35c之间，以操作为PMOS晶体管MP13的负载。

应当指出的是，在图4中图示的运算放大器35的配置被设计成使得用于上拉输出端子OUT（即，用于增加输出端子OUT上的电压电平）的驱动能力是高的，而用于下拉输出端子OUT（即，用于降低输出端子OUT上的电压电平）的驱动能力是低的。运算放大器35的输出端子OUT的上拉通过PMOS晶体管MP13来实现，所述PMOS晶体管MP13响应于输出端子OUT上的电压电平（更具体地，非反相输入INP与反相输入INN之间的电势差）进行操作。另一方面，运算放大器35的输出端子OUT的下拉通过恒定电流源I12（即，负载）来实现，所述恒定电流源I12独立于非反相输入INP与反相输入INN之间的电势差进行操作。该配置涉及以下事实：包括运算放大器35的第二逻辑电源电路33被配置成当逻辑电源电压VDD高于第二预设电压V₂时不降低逻辑电源电压VDD。

图5是概念性地图示了本实施例中的逻辑电源电路系统29的示意性操作的电路图。图5中图示的是在当电源电压IOVCC为1.8V、电源电压VSP为5.0V、参考电压V_REF和第一预设电压V₁均为1.3V、并且第二预设电压V₂为1.25V时的情形中逻辑电源电路系统29的操作的一个示例。在该情形中，逻辑电源电压VDD的期望值是1.3V，其等于第一预设电压V₁（即，参考电压V_REF）。

当从外部接收电源电压IOVCC的外部电源端子43处的接触电阻充分地减小时，几乎等于电源电压IOVCC（1.8V）的电压被馈送到第一逻辑电源电路32的运算放大器34。在该情形中，运算放大器34表现出充分的驱动能力并且因此运算放大器34成功地将电力线30驱动为第一预设电压V₁（即，参考电压V_REF）。因此，在电力线30上生成的逻辑电源电压VDD被控制为第一预设电压V₁（1.3V）。这导致RAM 22和逻辑电路27接收具有对于它们的操作而言充分的电压电平的逻辑电源电压VDD。

在该情形中，第二逻辑电源电路33的运算放大器35不能驱动电力线30，这是因为在电力线30上生成的逻辑电源电压VDD高于第二预设电压V₂（1.25V）。其中在高电源电压VSP上操作的第二逻辑电源电路33在第一逻辑电源电路32可以独自生成具有期望的电压电平的逻辑电源电压VDD时不能驱动电力线30的方案对于减小功耗而言是有效的。

当从外部接收电源电压IOVCC（1.8V）的外部电源端子43处的接触电阻在将驱动器IC 12安装到液晶显示面板11上中非期望地增加时，实际馈送到第一逻辑电源电路32的运算放大器34的电源电压降低为馈送到外部电源端子43的电源电压IOVCC以下。在下文讨论的是当实际馈送到运算放大器34的电源电压降低到1.3V的电压时的情形。

在该情形中，运算放大器34可能不能表现出充分的驱动能力，从而使第一逻辑电源电路32不能够将电力线30上的逻辑电源电压VDD维持在足以独自操作RAM 22和逻辑电路27的电压电平处。在这样的情形中，第二逻辑电源电路33开始这样的操作：在电源电压VDD即将变为低于第二预设电压V₂（1.25V）时，第二逻辑电源电路33驱动电力线30。该操作将电力线30有效地控制在第二预设电压V₂（=1.25V）处并且允许将具有对于执行期望的操作而言充分的电压电平的逻辑电源电压VDD馈送到RAM 22和逻辑电路27。

当从外部接收电源电压IOVCC的外部电源端子43处的接触电阻是高的时，从外部接收电源电压VSP的外部电源端子41处的接触电阻可能也是高的；然而，运算放大器35表现出对于将电力线30驱动为第二预设电压V₂（1.25V）而言充分的驱动能力，这是因为电源电压VSP的电压电平充分高。

如由此所描述的，逻辑电源电路系统29被配置成当实际馈送到第一逻辑电源电路32的电源电压由于外部电源端子43处的增加的接触电阻而降低时，操作第二逻辑电源电路33（所述第二逻辑电源电路33在相对高的电源电压（在本实施例中是电源电压VSP）上操作）以将电力线30维持在第二预设电压V₂处。另一方面，当实际馈送到第一逻辑电源电路32的电源电压由于外部电源端子43处的减小的接触电阻而具有充分高的电压电平时，第一逻辑电源电路32独自将电力线30驱动为第一预设电压V₁。这样的操作有效地避免逻辑电源电路系统29的驱动能力的降级，同时减小正常操作（即，其中外部电源端子43处的接触电阻是低的操作）中的功耗。

应当指出的是，尽管上述实施例记载了除电源电压IOVCC之外电源电压VSP被馈送到逻辑电源电路系统29的第二逻辑电源电路33，但是具有比电源电压IOVCC的电压电平高的电压电平的其它电源电压可以取代电源电压VSP而被馈送到第二逻辑电源电路33。

（第二实施例）

图6是图示了第二实施例中的液晶显示设备10的驱动器IC 12的配置的一个示例的电路图。第二实施例中的驱动器IC 12和液晶显示设备10的配置几乎与第一实施例（参见图1至3）中的那些相同。然而，应当指出的是，在第二实施例中，驱动器IC 12被配置成使得逻辑电路27生成用来在启用状态与禁用状态之间切换第二逻辑电源电路33的控制信号S_{CTRL_PW2}并且将控制信号S_{CTRL_PW2}馈送到第二逻辑电源电路33。附加地，第二逻辑电源电路33还包括响应于控制信号S_{CTRL_PW2}进行操作的开关39。

当控制信号S_{CTRL_PW2}被断言时，启用第二逻辑电源电路33并且允许第二逻辑电源电路33的操作。在该情形中，响应于控制信号S_{CTRL_PW2}的断言而将开关39置为接通状态，并且当逻辑电源电压VDD即将变为低于第二预设电压V₂时，运算放大器35驱动电力线30以将电力线30维持在第二预设电压V₂处。

当控制信号S_{CTRL_PW2}被否定（negate）时，禁用第二逻辑电源电路33并且禁止第二逻辑电源电路33的操作。在该情形中，响应于控制信号S_{CTRL_PW2}的否定而将开关39置为关断状态，并且运算放大器35不管电力线30上的电源电压VDD的电压电平如何都停止操作。当如图4中所示那样配置第二逻辑电源电路33的运算放大器35时，例如，恒定电流源I11和I12的操作被停止以中断运算放大器35的操作。

本实施例通过仅在从电力线30接收逻辑电源电压VDD的电路的功耗被预期为大的时段期间利用控制信号S_{CTRL_PW2}启用第二逻辑电源电路33来在进一步降低的功耗的情况下有效地避免了逻辑电源电路系统29的驱动能力的降级。一般而言，在设计驱动器IC 12时估计驱动器IC 12的每一个电路中的功耗，并且因此可以容易地预测到，集成在驱动器IC 12中的特定电路的功耗在特定操作中增加。逻辑电源电路系统29的驱动能力的缺乏的问题主要发生在从电力线30接收逻辑电源电压VDD的电路的功耗很大时。因此，在本实施例中，通过在特定电路开始要求增加的功耗的特定操作之前一小段时间断言控制信号S_{CTRL_PW2}来允许第二逻辑电源电路33的操作。在完成特定操作之后，控制信号S_{CTRL_PW2}被否定以停止第二逻辑电源电路33的操作。

更具体地，在本实施例中，RAM 22被选择为上述“特定电路”。图7是图示了本实施例中的驱动器IC 12的示意性操作的时间图。在本实施例中，由逻辑电路27断言控制信号S_{CTRL_PW2}，以在从电力线30接收逻辑电源电压VDD的RAM 22开始写或读操作（在图7中以符号“操作中”表示）之前一小段时间启用第二逻辑电源电路33。当电力线30上生成的逻辑电源电压VDD即将变为低于第二预设电压V₂时，第二逻辑电源电路33驱动电力线30以将电力线30维持在第二预设电压V₂处。当RAM 22完成写或读操作时，控制信号S_{CTRL_PW2}被否定以禁用第二逻辑电源电路33并且第二逻辑电源电路33停止操作。

上述操作在进一步降低的功耗的情况下有效地避免了逻辑电源电路系统29的驱动能力的降级。

在本实施例中，逻辑电路27可以被配置成当逻辑电路27检测到电源电压IOVCC和VSP的生成的停止时开始停止序列；要注意的是，停止序列是这样的操作：控制驱动栅极线16的电路系统（即，GIP电路14L、14R和控制这些GIP电路14L、14R的面板接口电路26）和驱动源极线17的电路系统（即，源极驱动电路25），以使得留在液晶显示面板11中的电荷被放电。当包括该实施例的驱动器IC 12的液晶显示设备10被并入在移动终端中时，由于电池从移动终端的移除等，在移动终端中生成各种电源电压的设备（例如，系统PMIC（电力管理IC））可以停止电源电压IOVCC和VSP的生成。当电源电压IOVCC和VSP的生成停止时，对于液晶显示设备10而言继续其操作变得不可能。在该情形中，如果电荷留在液晶显示面板11中，则这可能引起液晶显示面板11上的异常图像显示或者液晶显示面板11的烧屏（burn-in）。因此，优选的是，当电源电压IOVCC和VSP的生成停止时，开始停止序列以使留在液晶显示面板11中的电荷放电。此处，刚在电源电压VSP和IOVCC的生成停止之后，由将电源电压VSP和IOVCC馈送到驱动器IC 12的外部电源端子41和43的电力线以及由连接到这些电力线的电源电容器来保持电荷。因此，这些电荷的使用有效地允许操作逻辑电路27以执行停止序列。因为电源电压VSP是相对高的电压，所以由将电源电压VSP馈送到外部电源端子41的电力线以及由连接到该电力线的电源电容器保持大量的电荷。这些电荷的使用有效地延长了逻辑电路27在电源电压IOVCC和VSP的生成的停止之后可以操作的持续时间，从而允许逻辑电路27成功地完成停止序列。在下文中，给出用于通过使用由将电源电压VSP馈送到外部电源端子41的电力线以及由连接到该电力线的电源电容器所保持的电荷来为逻辑电路27提供足以成功完成停止序列的可操作时间的驱动器IC 12的操作的描述。

电源电压IOVCC和VSP的生成的停止引起电源电压IOVCC和VSP的降低，并且这引起逻辑电源电压VDD的降低。当检测到逻辑电源电压VDD降低为低于第二预设电压V₂的第三预设电压V₃以下时，逻辑电路27开始停止序列。在停止序列中，逻辑电路27控制用来驱动栅极线16的电路（即，GIP电路14L、14R和控制这些电路的面板接口电路26）以便选择液晶显示面板11的所有栅极线16，并且控制源极驱动电路25以便将所有源极线17连接到接地端子。该操作允许对累积在液晶显示面板11中的电荷进行放电。

在该操作中，当检测到逻辑电源电压VDD降低为第三预设电压V₃以下时，逻辑电路27独立于RAM 22的写和读操作而断言控制信号S_{CTRL_PW2}以启用第二逻辑电源电路33。这允许第二逻辑电源电路33开始用于向电力线30供应累积在将电源电压VSP馈送到外部电源端子41的电力线和连接到该电力线的电源电容器上的电荷的操作。由第二逻辑电源电路33的该操作的开始有效地延长了其中逻辑电源电压VDD被保持在逻辑电路27可以操作的范围中的持续时间，从而允许逻辑电路27成功地完成停止序列。

尽管在上文具体描述了本发明的各实施例，但是本发明不应当被解释为限于上述实施例。本领域技术人员将了解到，可以利用不脱离本发明的范围的各种修改来实现本发明。尽管上述实施例记载了根据本发明的电源电路被用作在液晶显示设备中驱动液晶显示面板的驱动器IC的逻辑电源电路，但是本发明适用于在不同类型的显示设备中驱动不同类型的显示面板（例如，等离子体显示面板）的显示面板驱动器。

还应当指出的是，根据本发明的电源电路不仅适用于显示设备中的驱动器IC，而且还适用于被配置成从外部接收具有不同电压电平的多个电源电压的各种半导体集成电路。

Claims (12)

1.一种半导体集成电路，包括：

电力线；以及

电源电路系统，

其中所述电源电路系统包括：

第一电源电路，在第一电源电压上操作并且具有与电力线连接的输出；以及

第二电源电路，在高于第一电源电压的第二电源电压上操作并且具有与电力线连接的输出，

其中所述第一电源电路被配置成将电力线驱动为第一预设电压，

其中所述第二电源电路被配置成将电力线驱动为低于第一预设电压的第二预设电压，并且

其中所述第二电源电路被配置成当第三电源电压高于第二预设电压时不降低在电力线上生成的所述第三电源电压。

2.根据权利要求1所述的半导体集成电路，还包括：

逻辑电路，生成启用和禁用第二电源电路的控制信号；以及

特定电路，在第三电源电压上操作，

其中所述逻辑电路设定所述控制信号以在所述特定电路开始特定操作之前启用所述第二电源电路，并且

其中所述逻辑电路设定所述控制信号以在所述特定电路完成所述特定操作之后禁用所述第二电源电路。

3.根据权利要求1所述的半导体集成电路，还包括：

逻辑电路，生成启用和禁用第二电源电路的控制信号；以及

随机存取存储器，在第三电源电压上操作，

其中所述逻辑电路设定所述控制信号以在所述随机存取存储器开始写或读操作之前启用所述第二电源电路，并且设定所述控制信号以在所述随机存取存储器完成写或读操作之后禁用所述第二电源电路。

4.根据权利要求1所述的半导体集成电路，

其中第二电源电路包括具有与电力线连接的输出端子的运算放大器，并且

其中运算放大器包括：

输出晶体管，响应于运算放大器的输出端子上的电压而上拉运算放大器的输出端子；以及

负载，连接在接地端子与运算放大器的输出端子之间并且独立于运算放大器的输出端子上的电压而操作。

5.一种用于驱动显示面板的显示面板驱动器，包括：

电力线；以及

电源电路系统，

其中所述电源电路系统包括：

第一电源电路，在第一电源电压上操作并且具有与电力线连接的输出；以及

第二电源电路，在高于第一电源电压的第二电源电压上操作并且具有与电力线连接的输出，

其中所述第一电源电路被配置成将电力线驱动为第一预设电压，

其中所述第二电源电路被配置成将电力线驱动为低于第一预设电压的第二预设电压，并且

其中所述第二电源电路被配置成当第三电源电压高于第二预设电压时不降低在电力线上生成的所述第三电源电压。

6.根据权利要求5所述的显示面板驱动器，还包括：

源极驱动电路，驱动显示面板的源极线，并且

其中第二电源电压被馈送到所述源极驱动电路。

7.根据权利要求5所述的显示面板驱动器，还包括：

逻辑电路，生成启用和禁用第二电源电路的控制信号；以及

特定电路，在第三电源电压上操作，

其中所述逻辑电路设定所述控制信号以在所述特定电路开始特定操作之前启用所述第二电源电路，并且

其中所述逻辑电路设定所述控制信号以在所述特定电路完成所述特定操作之后禁用所述第二电源电路。

8.根据权利要求5所述的显示面板驱动器，还包括：

源极驱动电路，驱动显示面板的源极线；

逻辑电路，生成启用和禁用第二电源电路的控制信号；以及

随机存取存储器，在第三电源电压上操作并且在其中存储从外部馈送到所述随机存取存储器的图像数据，

其中所述源极驱动电路响应于从随机存取存储器读出的图像数据而驱动源极线，

其中所述逻辑电路设定所述控制信号以在随机存取存储器开始写或读操作之前启用所述第二电源电路，并且

其中所述逻辑电路设定所述控制信号以在随机存取存储器完成写或读操作之后禁用所述第二电源电路。

9.根据权利要求8所述的显示面板驱动器，还包括：

面板接口电路，控制集成在显示面板上的面板中栅极电路以驱动显示面板的栅极线，

其中所述逻辑电路控制源极驱动电路和面板接口电路以在第三电源电压降低为低于第二预设电压的第三预设电压以下时对累积在显示面板中的电荷进行放电，并且

其中所述逻辑电路设定所述控制信号以在电力线上的第三电源电压降低为第三预设电压以下时启用所述第二电源电路。

10.一种显示设备，包括：

显示面板；以及

显示面板驱动器，驱动所述显示面板，

其中所述显示面板驱动器包括：

电力线；以及

电源电路系统，

其中所述电源电路系统包括：

第一电源电路，在第一电源电压上操作并且具有与电力线连接的输出；以及

第二电源电路，在高于第一电源电压的第二电源电压上操作并且具有与电力线连接的输出，

其中所述第一电源电路被配置成将电力线驱动为第一预设电压，

其中所述第二电源电路被配置成将电力线驱动为低于第一预设电压的第二预设电压，并且

其中所述第二电源电路被配置成当第三电源电压高于第二预设电压时不降低在电力线上生成的所述第三电源电压。

11.根据权利要求10所述的显示设备，其中所述显示面板驱动器还包括：

逻辑电路，生成启用和禁用第二电源电路的控制信号；以及

特定电路，在第三电源电压上操作，

其中所述逻辑电路设定所述控制信号以在所述特定电路开始特定操作之前启用所述第二电源电路，并且

其中所述逻辑电路设定所述控制信号以在所述特定电路完成所述特定操作之后禁用所述第二电源电路。

12.根据权利要求11所述的显示设备，其中当第三电源电压降低为低于第二预设电压的第三预设电压以下时，所述逻辑电路控制驱动显示面板的源极线的电路系统和驱动显示面板的栅极线的电路系统以使得累积在显示面板中的电荷被放电，并且

其中所述逻辑电路设定所述控制信号以在电力线上的第三电源电压降低为第三预设电压以下时启用所述第二电源电路。