CN1991659A - 半导体集成电路 - Google Patents

Abstract

一种半导体集成电路，为了以高精度设置在“开启”电源时在电源开关电路中流动的冲流值，给LSI的内部电路Int_Cir输送来自电源开关电路PSWC的调节器VReg的输出晶体管MP1的内部源电压Vint。电源开关电路PSWC包括控制电路CNTRLR和起动电路STC。在“开启”电源之后的初始阶段Tint期间，起动电路STC控制输出晶体管MP1和减少初级冲流，从而输出晶体管MP1的输出电流Isup可以代表随着时间流逝的大致恒定增量。将由于受起动电路STC控制的输出电流Isup对负载电容C的充电导致的内部电流电压和来自调节器VReg的电流电压Vint之间的差异ΔV设置在预定限度内，从而减少二次冲流。

Description

半导体集成电路

相关申请的交叉参考

本申请要求在2005年12月28日申请的日本专利申请No.2005-377570的优先权，特此将其内容引入本申请中作为参考。

发明背景

本发明涉及一种半导体集成电路，特别涉及一种可用于以高精度来设置在“开启”电源时在电源开关电路中流动的冲流(rushcurrent)的值的技术。

由于半导体集成电路如CMOS数字LSI的晶体管尺寸按比例缩小，使得每个晶体管的泄露电流增加并且芯片上晶体管的数量也在增加。这使整个芯片的待机功率增加到非常严重的水平。

如2005年9月15日，第41卷，第19号的ELECTRONICS LETTERS.中A.Fahim发表的“Low-leakage current，low-areavoltage，regulator for system-on-chip processors”这一文献中所述，一般使用承担电源和微处理器之间的开关作用的P沟道MOS晶体管，以便减少待机功耗。在关闭微处理器的无效状态下，泄漏电力用作P沟道MOS晶体管的截止电流。

另一方面，在日本未审专利公报No.2003-330555中提出的方法介绍了以下技术。安装在半导体集成电路上的稳定电源电路包括用于从输入到其中的外部源电压输出内部源电压的输出控制MOS晶体管，以及用于比较来自内部源电压的反馈电压与参考电压并用于控制输出控制MOS晶体管的栅极的误差放大器。当电源开启时，用于正常操作的稳定电源电路不进入操作状态，而是包括漏栅短路的二极管连接型MOS晶体管、用于作为电流镜来操作这个二极管连接型MOS晶体管和输出控制MOS晶体管的开关、以及时间常数电路的启动电路进入操作状态。电源开启之后，该开关在由时间常数电路的电阻和电容确定的时间的时间常数期间是导通的，并且漏栅短路和二极管连接型MOS晶体管和输出控制MOS晶体管用作电流镜。因此，在时间的时间常数阶段，将输出控制MOS晶体管的电流限制到由电流镜的镜像比确定的电流值。电流的这个限制限制了在电源“开启”时过大的冲流。经过时间常数那么长的时间之后，该开关断开，并且输出控制MOS晶体管受误差放大器的输出的控制，并且稳定电源电路开始正常工作。

发明内容

在本发明之前，发明人研究了关于上述背景技术的以下几点。

根据上述日本未审专利公报No.2003-330555中所提出的方法，通过限制由启动电路的电流镜的镜像比确定的电流，可以或多或少地限制对于时间常数阶段在“开启”电源时产生的冲流。

电源刚刚开启之后，非常大的冲流从受到启动电路控制的输出控制MOS晶体管流进半导体集成电路的内部电路中。这是因为这个大冲流作为初级冲流流动，以便首先对内部电路的负载电容进行充电。如果将电流镜的限制电流值设置为小值，则可以减少该初级冲流。然而，初始地给内部电路的负载电容充电将需要更长的时间。如果将电流镜的限制电流值设置为大值，则初始地给内部电路的负载电容充电所需的时间将会更短，但是初级冲流将增加。

而且，根据起动电路的时间常数周期的定时，输出控制MOS晶体管的电流从由电流镜的镜像比确定的限制电流值径直地(radically)改变为正常工作的稳定电源电路的输出电流。这是由于确定的内部源电压值和在启动电路的时间常数时间段之后由用于正常操作的稳定电源电路输出的内部源电压值之间的经常差异造成的，其中所述确定的内部源电压值是由于内部电路的负载电容被由输出控制MOS晶体管输出的限制电流充电而在启动电路的时间常数时间段的定时产生的。如果这种差异很大，则将引起大的二次冲流。

此外，根据日本未审专利公报No.2003-330555所提出的方法，在启动电路的时间常数时间阶段的最后阶段期间，随着负载电容进行充电，在用于输出控制的MOS晶体管中流动的电流值减小。因此，有时产生以下现象：从启动电路输出的最后内部源电压下降到由后来正常工作的稳定电源电路输出的内部源电压以下。内部源电压的这个差异构成上述大的二次冲流的原因之一。

在超大规模集成(VLSI)中，其中由稳定电源电路向其输出内部源电压的内部逻辑电路是超大规模的，过分大的这种初级冲流或二次初级冲流产生以下问题。

由于向VLSI输送外部源电压的外部功率器件如功率IC的电流驱动能力不足，具有安装在其上的这种外部功率器件的印刷布线板的布线寄生电阻或布线寄生电容，大冲流导致外部源电压的暂时下降。由于外部源电压的这种暂时下降，输送给内部逻辑电路的内部源电压也暂时下降。结果是，输送给内部逻辑电路的内部源电压返回到稳定值，导致用于起动内部逻辑电路从而起动正常逻辑操作的起动时间变长。结果是，迫使作为VLSI用户的系统制作者向VLSI的半导体制作者规定在“开启”电源时的VLSI的初级冲流的每小时的电流变化在最大容许值和最小容许值之间。此外，半导体集成电路中的大冲流的存在构成对半导体集成电路的内部电源布线的应力，最终导致内部电源布线的破裂并产生电迁移的可靠性问题。

因此，如上所述，发明人是在对背景技术进行的研究结果基础上完成了本发明。相应地，本发明的目的是提供一种半导体集成电路，其中可以以高精度设置在开启电源时在电源开关电路中流动的冲流的值。并且本发明的更具体的目的是以高精度设置首先给内部电路的负载电容充电的初级冲流的值。而且本发明的又一具体目的是以高精度设置如上所述由内部源电压的差异产生的二次冲流的值。

本发明的又一目的是使在开启电源时由起动操作输出的内部源电压的值接近于在起动之后通过正常操作输出的内部源电压的值。本发明的另一目的是提高关于半导体集成电路的内部电源布线的电迁移的可靠性。

通过参照本说明书和附图，本发明的上述和其它目的和新的特性将变得清楚。

下面我们将从本申请中公开的那些内容中简要地介绍代表性的发明。

根据本发明的一种实施方式的半导体集成电路包括电源开关电路(PSWC)和内部电路(Int_Cir)，其中来自电源开关电路(PSWC)的内部源电压(Vint)输送给该内部电路(Int_Cir)。电源开关电路(PSWC)开始输出将要从外部源电压(Vext)输送给半导体芯片(Chip)的内部源电压(Vint)，其中所述外部源电压是从半导体芯片(Chip)的外部输送的。电源开关电路(PSWC)包括输出晶体管(MP1)、起动电路(STC)和用于控制起动电路(STC)的控制电路(CNTRLR)。向输出晶体管(MP1)馈送外部源电压(Vext)，并且输出晶体管(MP1)输出内部源电压(Vint)。起动电路(STC)按照以下方式控制输出晶体管(MP1)，即，使得被控制到预定值的输出电流(Isup)在“开启”外部电源的初始阶段(Tint)期间可以流到输出晶体管(MP1)。响应于外部电源的“开启”，控制电路(CONTRLR)控制起动电路(STC)。结果是，起动电路(STC)控制输出晶体管(MP1)，从而使在外部电源“开启”之后的初始阶段(Tint)期间在输出晶体管(MP1)中流动的输出电流(Isup)可以有效地构成随着时间流逝的恒定增量。

根据本发明的上述实施方式，在“开启”外部电源的初始阶段(Tint)期间，起动电路(STC)控制输出晶体管(MP1)，从而使流到输出晶体管(MP1)的输出电流(Isup)可以有效地构成涉及时间变化的恒定增量。因此，可以以高精度控制用于初始地给内部电路(Int_Cir)的负载电容(C)充电的初级冲流(参见图1，图2和图3)。

换言之，根据本发明的另一实施方式的半导体集成电路包括电源开关电路(PSWC)以及内部电路(Int_Cir)，其中来自电源开关电路(PSWC)的内部源电压(Vint)输送给该内部电路(Int_Cir)。电源开关电路(PSWC)开始输出将要从外部源电压(Vext)输送到半导体芯片(Chip)中的内部源电压(Vint)，其中所述外部源电压是从半导体芯片(Chip)的外部输送的。电源开关电路(PSWC)包括输出晶体管(MP1)、起动电路(STC)和用于控制起动电路(STC)的控制电路(CNTRLR)。向输出晶体管(MP1)馈送外部源电压(Vext)，并且该输出晶体管输出内部源电压(Vint)。起动电路(STC)按照以下方式控制输出晶体管(MP1)，即，使得输出电流(Isup)在外部电源“开启”之后的初始阶段(Tint)期间可以流到输出晶体管(MP1)中。响应于外部电源的“开启”，控制电路(CNTRLR)控制起动电路(STC)。半导体芯片(Chip)还包括用于从输送的外部源电压(Vext)中产生将要输送给内部电路(Int_Cir)的内部源电压(Vint)的调节器(VReg)。它检测在“开启”外部电源之后的初始阶段(Tint)期间由于受起动电路(STC)控制的输出晶体管(MP1)的输出电流(Isup)而对内部电路(Int_Cir)的负载电容(C)进行充电产生的内部源电压(Vint)的值和由调节器(VReg)产生的内部源电压的值之间的差异在预定限度范围内。半导体芯片(Chip)还包括连接在电压输送节点(N1)和调节器(VReg)的输出端之间的开关(SW2)，其中向该开关输送从为了内部电路(Int_Cir)的来自于电源开关电路(PSWC)的内部源电压(Vint)和来自调节器(VReg)的内部源电压(Vint)之间选择的一个电压。基于上述检测结果，控制电路(CNTRLR)保持开关(SW2)处于导通状态，使得调节器(VReg)产生的内部源电压(Vint)可以输送给内部电路(Int_Cir)。作为被选择的一个电压，由调节器(VReg)产生的内部源电压(Vint)被输送给电压输送节点(N1)。

根据本发明的上述实施方式，将由于受起动电路(STC)控制的输出晶体管(MP1)的输出电流(Isup)对负载电容(C)充电而产生的内部源电压(Vint)的值和由调节器(VReg)产生的内部源电压的值之间的差异设置在预定限度范围内。因此，可以以高精度控制由这个差异产生的二次冲流电压(参见图1、图2和图3)。

换言之，在根据本发明的更具体实施方式的半导体集成电路中，起动电路(STC)包括偏置元件(MP2)。偏置元件(MP2)给输出晶体管(MP1)施加偏置，从而使在外部电源“开启”之后的初始阶段(Tint)期间被控制到预定值的输出电流(Isup)可以在输出晶体管(MP1)中流动。起动电路(STC)包括第一开关(SW1)和起动电流产生电路(LSCG)。第一开关(SW1)使输出晶体管(MP1)的电流值和外部电源“开启”之后的初始阶段(Tint)中的偏置元件(MP2)的值相关。起动电流产生电路(LSCG)产生输出电流(Iref)，该输出电流(Iref)有效地涉及外部电源“开启”之后的初始阶段(Tint)期间的时间变化的恒定增量。在“开启”外部电源之后的初始阶段(Tint)期间，来自起动电流产生电路(LSCG)的有效地构成恒定增量的输出电流(Iref)被输送给偏置元件(MP2)。由于在“开启”外部电源之后的初始阶段(Tint)期间由控制电路(CNTRLR)将第一开关(SW1)设置为导通状态这一情况，输出晶体管(MP1)的电流值与偏置元件(MP2)的电流值相关。“开启”外部电源之后的初始阶段(Tint)过去之后，控制电路(CNTRLR)设置第一开关(SW1)处于截止状态。输出晶体管(MP1)的电流值有效地变为与偏置元件(MP2)的电流值无关。

换言之，根据本发明的一个更具体实施方式的半导体集成电路还包括用于在输送外部源电压(Vext)的基础上产生将要输送给内部电路(Int_Cir)的内部源电压(Vint)的调节器(VReg)。它检测在“开启”外部电源之后的初始阶段(Tint)期间由于受起动电路(STC)控制的输出晶体管(MP1)的输出电流(Isup)对内部电路(Int_Cir)的负载电容(C)的充电而产生的内部源电压(Vint)的值和由调节器(VReg)产生的内部源电压(Vint)的值之间的差异在预定限度范围内。基于该检测结果，控制电路(CNTRLR)控制输出晶体管(MP1)，从而可以使与在输出晶体管(MP1)中流动的输出电流(Isup)的时间变化有关的任何增加停止。

换言之，根据本发明的一个更具体实施方式的半导体集成电路还包括连接在电压输送节点(N1)和调节器(VReg)的输出端之间的第二开关(SW2)，其中向该第二开关输送在从用于内部电路(Int_Cir)的来自电源开关电路(PSWC)的内部源电压(Vint)和来自调节器(VReg)的内部源电压(Vint)之间选择的一个电压。基于上述检测结果，使输出晶体管(MP1)中流动的输出电流(Isup)随着时间流逝的增加停止。然后，控制电路(CNTRLR)使第二开关(SW2)“导通”，从而使调节器(VReg)产生的内部源电压(Vint)可以被输送给内部电路(Int_Cir)。因此，由调节器(VReg)产生的内部源电压(Vint)可以作为被选择的电压之一被输送给电压输送节点(N1)。

换言之，在根据本发明的一个更具体实施方式的半导体集成电路(MN2、MN3)中，调节器(VReg)包括参考电压产生器(Vref_G)和误差放大器(Diff_Amp1)。误差放大器(Diff_Amp1)将来自参考电压产生电路(Vref_G)的参考电压(Vref)的电平和将要输出到电压输送节点(N1)的内部源电压(Vint)的电平相比较，并控制内部源电压(Vint)的电平。误差放大器(Diff_Amp1)检测在“开启”外部电源之后的初始阶段(Tint)期间由于输出晶体管(MP1)的输出电流(Isup)对内部电路(Int_Cir)的负载电容(C)的充电产生的内部源电压(Vint)的值和由调节器(VReg)产生的内部源电压(Vint)的值之间的差异在预定限度内。

换言之，根据本发明的一个更具体实施方式的半导体集成电路还包括电平移位电路(MN2，MN3)和第三开关(SW3，SW4)。电平移位电路产生电平移位输出信号，通过该电平移位输出信号将电平转移到输出到电压输送节点(N1)的内部源电压(Vint)以外的基本电位侧(地电位侧)。第三开关(SW3，SW4)连接在电平移位电路(MN2，MN3)和调节器(VReg)的误差放大器(Diff_Amp1)的负反馈输入端子之间。在“开启”外部电源之后的初始阶段(Tint)期间，控制电路(CNTRLR)控制第三开关(SW3，SW4)处于导通状态或截止状态。由电平移位电路(MN2，MN3)产生的电平移位输出信号被施加于调节器(VReg)的负反馈输入端子，并且在“开启”外部电源之后的初始阶段(Tint)期间在电压输送节点(N1)产生比参考电压(Vref)高的由电平移位电路(MN2，MN3)的电平移位电压(ΔV)确定的电压(Vint)。

换言之，在根据本发明的另一更具体实施方式的半导体集成电路中，起动电流产生电路(LSCG)构成为使得在经过“开启”外部电源之后的初始阶段(Tint)之后，起动电流产生电路(LSCG)的输出电流(Iref)可以有效地被切断(参见图11)。

换言之，在根据本发明的更具体实施方式的半导体集成电路中，调节器(VReg)由串联调节器、开关调节器、或者开关电容型调节器中的任何一种构成。“开启”外部电源之后的初始阶段(Tint)过去之后，通过这些调节器中的任何一个的操作来设置输送给内部电路(Int_Cir)的内部源电压(Vint)的电压(参见图2、图11、图12、图13、图14和图15)。

根据本发明的最具体实施方式，用于给电源开关电路(PSWC)输送外部源电压(Vext)的外部源电压输送线(L_Vext)被设置为沿着半导体芯片的内部的外边缘环绕，并且多个电源开关电路(PSWC)被设置在按照环绕方式设置的所述外部源电压输送线(L_Vext)的内部。用于给内部电路(CPU，NVM)输送从多个电源开关电路(PSWC)输出的内部源电压(Vint)的内部源电压输送线(L_Vint)被设置为在按照环绕方式设置的外部源电压输送线(L_Vext)的内部环绕。并且内部电路(CPU，NVM)被设置在按照环绕方式设置的内部源电压输送线(L_Vint)的内部(参见图16)。

下面我们将简要地介绍通过本申请中公开的发明当中的代表性的发明获得的效果。

具体地说，根据本发明，可以提供一种半导体集成电路，其中可以以高精度设置在“开启”电源时在电源开关电路中流动的冲流的值。

附图说明

图1是示出根据本发明实施方式的半导体集成电路的电路结构的图；

图2是示出图1中所示的根据本发明实施方式的半导体集成电路的更详细电路结构的图；

图3是介绍如图1和2所示的根据本发明实施方式的半导体集成电路的操作特性的示意图；

图4是根据另一实施方式的起动电流产生电路LSCG的电路图；

图5是根据另一实施方式的起动电流产生电路LSCG的电路图；

图6是根据另一实施方式的起动电流产生电路LSCG的电路图；

图7是根据另一实施方式的起动电流产生电路LSCG的电路图；

图8是环形振荡器ROSC，即用于构成图3所示的起动电压产生电路LSVG的元件电路的电路图；

图9是分频器DIV，即用于构成图3所示的起动电压产生电路LSVG的元件电路的电路图；

图10是电荷泵电路CPC，即用于构成图3所示的起动电压产生电路LSVG的元件电路的电路图；

图11是示出根据本发明另一实施方式的电源开关电路PSWC的电路结构的图；

图12是示出根据本发明另一实施方式的电源开关电路PSWC的电路结构的图；

图13是示出根据本发明另一实施方式的电源开关电路PSWC的电路结构的图；

图14是示出根据本发明又一实施方式的电源开关电路PSWC的电路结构的图；

图15是示出根据本发明又一实施方式的电源开关电路PSWC的电路结构的图；以及

图16是根据本发明最具体实施方式的半导体芯片的顶部平面布局图。

优选实施例

《电源开关电路PSWC的电路结构》

图1是示出包括电源开关电路PSWC的根据本发明实施方式的半导体集成电路的电路的示意方框图。因此，图1中所示的所有电路元件如电源开关电路PSWC等都形成在硅半导体芯片上。半导体集成电路的硅半导体芯片Chip包括电源开关电路PSWC，其通过响应控制电路CNTRLR的控制而起动，该控制电路由从半导体芯片外部输送的外部源电压Vext输出将要输送到半导体芯片中的内部源电压Vint。顺便提及，要给其输送内部源电压Vint的负载电容C代表通过相加该负载电容和半导体芯片内部的内部电路Int_Cir的滤波电容获得的电容总和。滤波电容可以建立在半导体芯片中或者可以是半导体芯片的外部元件。并且电流源Iload代表半导体芯片内部的内部电路Int_Cir的功耗。

电源开关电路PSWC开始从来自半导体芯片Chip外部输送的外部源电压Vext输出将要输送到半导体芯片Chip中的内部源电压Vint。电源开关电路PSWC包括输出晶体管MP1、起动电路STC、和用于控制起动电路STC的控制电路CNTRLR。向输出晶体管MP1输送外部源电压Vext，并且该输出晶体管输出内部源电压Vint。起动电路STC控制输出晶体管MP1，从而在“开启”外部电源之后的初始阶段Tint期间使被控制到预定值的输出电流Isup可以流进输出晶体管MP1中。响应于外部电源的“开启”，控制电路CNTRLR控制起动电路STC。并且起动电路STC包括第一开关SW1，而且这个第一开关SW1通过控制电路CNTRLR响应外部电源的“开启”而被导通。结果是，起动电路STC控制输出晶体管MP1，从而使在“开启”外部电源之后的初始阶段Tint期间在输出晶体管MP1中流动的输出电流Isup可以有效地构成随着时间改变的恒定增量。

并且该半导体芯片Chip还包括作为内部电源电路的调节器Vreg，其用于从输送给其的外部源电压Vext产生输送给内部电路Int_Cir的内部源电压Vint。顺便提及，调节器VReg包括参考电压产生电路Vref_G、误差放大器Diff_Amp1、在起动电路STC内部的信号通道、输出晶体管MP1、和来自电压输送节点N1的负反馈通道。例如通过误差放大器Diff_Amp1检测以下事实：在“开启”外部电源之后的初始阶段Tint期间由于受起动电路STC控制的输出晶体管MP1的输出电流Isup对内部电路Int_Cir的负载电容C的充电产生的内部源电压Vint的值和由调节器VReg产生的内部源电压Vint的值之间的差异在预定限度内。电源开关电路PSWC的起动电路STC还包括在电压输送节点N1的输出端和调节器VReg的输出端之间的第二开关SW2。给电压输送节点N1输送从来自内部电路Int_Cir中的电源开关电路PSCW的内部源电压Vint和来自调节器VReg的内部源电压Vint中选择的一个电压。基于上述检测结果，中断随着时间改变在输出晶体管MP1中流动的输出电流Isup的增加。然后，控制电路CNTRLR控制第二开关SW2处于导通状态，从而使调节器VReg产生的内部源电压Vint可以输送给内部电路Int_Cir。由调节器VReg产生的内部源电压Vint作为被选择的电压之一输送给电压输送节点N1。

顺便提及，响应于电源关闭指令信号，控制电路CNTRLR关断输出晶体管MP1。因此，包括内部电路Int_Cir的亚阈值泄漏电流、栅极隧穿泄漏电流等的总泄漏电流可以被控制为输出晶体管MP1的截止电流。为了减小这个截止电流，MOS晶体管MP1的沟道长度也制成得比内部电路Int_Cir的MOS晶体管的沟道长度足够长，并且使MOS晶体管MP1的栅极绝缘膜的厚度比内部电路Int_Cir的MOS晶体管的栅极绝缘膜的厚度足够厚。并响应于电源导通指令信号，控制电路CNTRLR使得通过调节器VReg和输出晶体管MP1的正常操作而从3.3-5V的外部源电压Vext产生在1-1.5V范围内的内部源电压Vint。为此，输出晶体管MP1被设计成具有足以承受比内部电路Int_Cir的MOS晶体管的电压更高电压的器件结构。顺便提及，输出晶体管MP1实现了在“开启”电源之后的预定阶段Tint期间通过起动电路STC的控制而向内部电路Int_Cir输送输出电流Isup的功能以及在“开启”电源之后的预定阶段Tint过去之后通过调节器Vreg的控制而向内部电路Int_Cir输送输出电流Isup的功能。然而，可以使用两个输出晶体管来实现这两种功能。

图2是示出图1所示的根据本发明的具体实施例的电源开关电路PSWC的详细电路结构的图。图2所示的电源开关电路PSWC的所有电路元件都形成在单个硅半导体芯片上。半导体集成电路的硅半导体芯片包括用于通过从半导体芯片外部输送的外部源电压Vext开始输出将要输送到半导体芯片内部的内部源电压Vint的电源开关电路PSWC。顺便提及，输送了内部源电压Vint的总负载电容C表示半导体芯片内部的内部电路Int_Cir的负载电容和平滑电容器的总电容。此外，电流源Iload表示半导体芯片内部的内部电路Int_Cir的电流消耗。

电源开关电路PSWC包括用于由向其输送的外部源电压Vext输出内部源电压Vint的输出晶体管MP1和用于偏置输出晶体管MP1的偏置晶体管MP2，从而使在“开启”电源时被控制到预定值的输出电流可以在输出晶体管MP1中流动。电源开关电路PSWC的起动电路STC包括用于响应控制电路CNTRLR的控制而涉及在“开启”外部电源之后的初始阶段Tint期间的输出晶体管MP1的电流值的第一开关SW1。而且控制电路CNTRLR包括四个反相器Inv_1、Inv_2、Inv_3和Inv_4。电源开关电路PSWC的起动电路STC还包括起动电流产生电路LSCG。响应控制电路CNTRLR的控制，起动电流产生电路LSCG产生输出电流Iref，该输出电流在“开启”外部电源之后的初始阶段Tint期间随着时间流逝具有大致恒定的增量。因此，由起动电流产生电路LSCG产生的输出电流Iref随着时间流逝以线性斜率增加。在“开启”外部电源之后的初始阶段Tint期间，起动电流产生电路LSCG输送具有大致恒定增量的输出电流Iref，而与偏置晶体管MP2无关。响应控制电路CNTRLR的控制，在“开启”外部电源之后的初始阶段Tint期间，第一开关SW1设置为导通状态并使来自输出晶体管MP1的电流值Isup与偏置晶体管MP2的电流值Iref相关。换言之，当第一开关SW1“导通”时，偏置晶体管MP2和输出晶体管MP1开始分别作为起动电路STC的电流镜电路CM的输入晶体管和输出晶体管而工作。另一方面，起动电流产生电路LSCG包括起动电压产生电路LSVG和电压电流转换电路V·ICV。起动电压产生电路LSVG在外部电压“开启”之后的初始阶段Tint期间产生构成大致恒定增量的输出电压VLS。因此，由起动电压产生电路LSVG产生的输出电压VLS随着时间改变而成线性斜率增加。顺便提及，图2所示的起动电压产生电路LSVG包括环形振荡器ROSC、分频器DIV和电荷泵电路CPC。在外部电源“开启”之后的初始阶段Tint期间，环形振荡器ROSC开始以预定频率振荡。分频器DIV开始将从环形振荡器ROSC接收来的预定频率的信号以预定分频比1/N进行分频。因此，从分频器DIV的输出产生比环形振荡器ROSC振荡的频率低的频率的分频输出。用于从分频器DIV的输出施加分频的输出脉冲的电荷泵电路CPC在每次施加脉冲时都增加被升高的电压。通过这种方式，在“开启”外部电源之后的初始阶段Tint期间，起动电压产生电路LSVG产生具有大致恒定增量的输出电压VLS。并且电压电流转换电路V·ICV包括运算放大器Diff_Amp1、N沟道MOS晶体管MN1和电阻R。大致恒定增量的输出电压VSL被施加于运算放大器Diff_Amp1的非反相输入端，并且N沟道MOS晶体管MN1的源极和电阻R连接到反相输入端。N沟道MOS晶体管MN1的栅极连接到运算放大器Dill_Amp1的输出端，并且N沟道MOS晶体管MN1的漏极的电流Iref被输送给起动电路STC的电流镜电路CM。因此，运算放大器Diff_Amp1和N沟道MOS晶体管MN1用作电压跟随器电路。结果是，大致恒定增量的输出电压VLS施加于电阻R的两端，并且等式Iref＝VLS/R关系的输出电流Iref在电阻中流动。这样，在“开启”外部电源之后的初始阶段期间，电压电流转换电路V·ICV将随着时间改变而大致恒定增量的输出电流Iref输送给电流镜电路CM。

电源开关电路PSWC包括由参考电压产生电路Vref_G、误差放大器Diff_Amp1、输出晶体管MP1、和第二开关SW2构成的调节器VReg。误差放大器Diff_Amp1将来自参考电压产生电路Vref_G的参考电压Vref和由输出晶体管MP1输出的内部源电压Vint进行比较，并控制输出晶体管MP1的导电性。第二开关SW2连接在误差放大器Diff_Amp2的输出端和输出晶体管MP1的输入端之间。在“开启”外部电源之后的初始阶段Tint期间，响应控制电路CNTRLR的控制，第一开关SW1“导通”，并且第二开关SW2“截止”。因此，假设电流镜电路CM的输入晶体管MP2的尺寸和输出晶体管MP1的尺寸之间的比例是m∶n，则具有等式Isup＝(n/m)·Iref的关系的输出电流Isup在输出晶体管MP1中流动。这样，在外部电源“开启”之后的初始阶段Tint期间，通过构成随着时间改变而大致恒定增量的输出电流Iref以高精度设置在输出晶体管MP1中流动的输出电流Isup的冲流值，其中所述输出电流Iref是从起动电流产生电路LSCG向偏置晶体管MP2输送的。

图3的下部曲线中的实线示出了在外部电源“开启”之后的初始阶段Tint期间，将电源开关电路PSWC的输出晶体管MP1中流动的输出电流Isup的冲流以高精度设置为随着时间改变具有大致恒定的增量。

电源开关电路PSWC还包括与电压输送节点N1连接的电平移位电路MN2、MN3、由控制电路CNTRLR控制的第三开关SW3和第四开关SW4。这些电平移位电路MN2、MN3产生电平移位输出信号，与电压输送节点N1中输出的内部源电压Vint相比，其电平更向着基础电位侧(地电位侧)偏移。在第三开关SW3的端部，施加从输出晶体管MP1向电压输送节点N1输出的内部源电压int，并且在第四开关SW4的端部施加电平移位电路MN2、MN3的电平移位输出。第三开关SW3的另一端和第四开关SW4的另一端与由调节器VReg输出的负反馈信号的输入端连接，其中所述调节器VReg由误差放大器Diff_Amp2和输出晶体管MP1构成。顺便提及，由误差放大器Diff_Amp2和输出晶体管MP1构成的调节器VReg输出的负反馈信号的输入端用作误差放大器Diff_Amp2的非反相输入端。如果输送给误差放大器Diff_Amp2的非反相输入端的负反馈信号下降到非反相输入端的参考电压Vref的电平以下，则误差放大器Diff_Amp2的输出端的电位也下降到低电平。

电源开关电路PSWC的控制电路CNTRLR包括四个反相器Inv_1、Inv_2、Inv_3和Inv_4。反相器Inv_1的输入端与误差放大器Diff_Amp1的输出端连接，反相器Inv_1的输出端与反相器Inv_2的输入端连接。反相器Inv_3的输入端与起动电压产生电路LSVG中的计数器CNTR相连，并且反相器Inv_3的输出端与反相器Inv_4的输入端相连。来自包括四个反相器Inv_1、Inv_2、Inv_3和Inv_4的控制电路CNTRLR的控制信号控制第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4的导通和截止。在外部电源刚刚开启之后，起动电压产生电路LSVG中的计数器CNTR的输出处于高电平。因此，响应这个计数器CNTR的高电平输出而由反相器Inv_3和Inv_4控制的第三开关SW3和第四开关SW4分别处于“截止”状态和“导通”状态。并且在外部电源刚刚“开启”之后，电压输送节点N1的内部源电压Vint处于非常低的电平。在外部电源刚刚“开启”之后，参考电压Vref已经被施加在误差放大器Diff_Amp1的非反相输入端上，并且低电平的电平移位电压已经通过第四开关SW4施加于非反相输入端。因此，误差放大器Diff_Amp1的输出已经下降到低电平。因此，响应误差放大器Diff_Amp1的低电平而由反相器Inv_1和Inv_2控制的第一开关SW1和第二开关SW2分别处于“导通”状态和“截止”状态。因此，由于第一开关SW1处于“导通”状态，由等式Isup＝(n/m)·Iref关系表示的输出电流Isup从电流镜电路CM流到输出晶体管MP1中。结果是，响应从起动电流产生电路LSCG输送到偏置晶体管MP2的随着时间改变的大致恒定增量的输出电流Iref，输出电流Isup也构成大致恒定增量。

外部电源“开启”之后的输出晶体管MP1的大致恒定增量的输出电流Isup给内部电路Int_Cir的负载电容C充电。因此，如图3的上部曲线所示，电压输送节点N1的内部源电压Vint以或多或少的恒定增量升高。响应这个内部源电压Vint的升高，来自电平移位电路MN2和MN3的电平移位电压也升高。电平移位电路MN2、MN3的电平移位元件MN2两端之间的电压下降ΔV。施加于误差放大器Diff_Amp1的非反相输入端上的电压Vint-ΔV升高，直到施加于非反相输入端上的参考电压Vref为止。然后，误差放大器Diff_Amp1的输出从低电平改变为高电平，并且反相器Inv_1的输出从高电平变为低电平。反相器Inv_1的输出的这个电平变化使分频信号从分频器DIV到起动电压产生电路LSVG的起动电流产生电路LSCG的电荷泵电路CPC的施加中断。因此，中断了电荷泵电路CPC的输出电压VLS的任何升高，并且输出电压VLS保持大致固定的值。作为起动电压产生电路LSVG的输出电压VLS保持在大致固定值的结果，起动电流产生电路LSCG的输出电流Iref也保持在大致固定值。因此，来自输出晶体管MP1的输出电流Isup也保持在大致固定的值，并且作为内部电路Int_Cir的负载电容C的充电电压的内部源电压Vint也保持在大致固定值。这个状态对应图3的上部曲线中的外部电源“开启”后的初始阶段Tint的最后阶段Tover。并且由于误差放大器Diff_Amp1的输出改变为高电平，第一开关SW1从“导通”状态变为“截止”状态，并且第二开关SW2从“截止”状态变为“导通”状态。由于第二开关SW2处于“导通”状态，误差放大器Diff_Amp1的输出控制输出晶体管MP1的栅极。因此，调节器VReg开始输出内部源电压Vint。另一方面，在最后阶段Tover的任意定时之前，起动电压产生电路LSVG中的计数器CNTR结束计算环形振荡器ROSC的预定数量的振荡脉冲。然后，计数器CNTR的输出从高电平变为低电平。响应计数器CNTR的输出到低电平的电平变化，反相器Inv_3和Inv_4分别控制第三开关SW3为“导通”状态和控制第四开关SW4为“截止”状态。结果是，通过处于“导通”状态的第三开关SW3，电压输送节点N1的内部源电压Vint被施加于误差放大器Diff_Amp1的非反相输入端。因此，调节器VReg开始控制内部源电压Vint的负反馈，并且内部源电压Vint结束或多或少地符合参考电压VReg。这个状态表示正常操作，其中在图3的上部曲线中、在经过外部电源“开启”之后的初始阶段Tint之后的阶段Tnorm期间，调节器VReg产生内部源电压Vint。换言之，图3的上部曲线中的实线表示内部源电压Vint升高到这样的点，其中在经过外部电源“开启”之后的初始阶段Tint期间，Vint≥Vref+ΔV的关系有效；然后在经过外部电源“开启”之后的初始阶段Tint之后的阶段Tnorm期间，保持Vint＝Vref的关系。在外部电源“开启”之后的初始阶段Tint的后半段中的阶段Tover期间，实现了过驱动操作，其中内部源电压Vint比参考电压Vref高ΔV，并且控制在电源“开启”时内部源电压Vint的建立。这样，在“开启”电源时用于起动而输出的最终内部源电压结果比在后来的正常操作期间输出的最终内部源电压更高。通过随后的正常操作，将内部源电压减小到正常操作的值。因此，可以使在“开启”电源时通过起动操作输出的内部源电压的值接近于起动之后由正常操作输出的内部源电压的值。在阶段Tover期间利用内部源电压Vint通过ΔV实现过驱动操作导致负载电容C被充分地充电。在经过外部电源“开启”之后的初始阶段Tint之后的阶段Tnorm期间，控制器电路CNTRLR分别控制第一开关SW1处于“截止”状态和第二开关SW2处于“导通”状态。因此，由输出晶体管MP1输出的输出电流Isup的电流值不是由电流镜电路CM控制而是受误差放大器Diff_Amp2的输出的控制。由于负载电容C已经被充分地充电，从输出晶体管MP1输送的输出电流Isup的电流值大致符合半导体芯片中内部电路的电流消耗Iload。如果内部电路的电流消耗Iload增加且内部源电压Vint下降，则误差放大器Diff_Amp2检测内部源电压Vint的下降。然后，误差放大器Diff_Amp2使从输出晶体管MP1输送的输出电流Isup的电流增加，将内部源电压Vint恢复为前一值，并保持内部源电压Vint为大致稳定的值。

图3的下部曲线中的实线表示在经过外部电源“开启”之后的初始阶段Tint之前和之后从输出晶体管MP1输送的输出电流Isup。这样，在外部电源“开启”之后的初始阶段Tint期间，通过随着时间改变而大致恒定增量的输出电流Iref以高精度设置“开启”电源时在输出晶体管MP1中流动的输出电流Isup的冲流值，其中所述输出电流Iref是由偏置晶体管MP2从起动电流产生电路LSCG输送的。顺便提及，图3的上部和下部曲线中的虚线分别表示在采用本发明的实施方式的情况下内部源电压Vint的输出电流Isup的变化。它们清楚地示出在“开启”电源时内部源电压Vint的上升速度太快，而且对于输出电流Isup流动着大的初级冲流。

顺便提及，在外部电源“开启”时，给起动电流产生电路LSCG输送外部源电压Vext和加电控制信号中的至少一个，并且起动电流产生电路LSCG开始工作。通过这种操作起动，具有大致恒定增量的输出电流Iref被输送给电流镜电路CM。另一方面，可以将断电控制信号输送给起动电流产生电路LSCG。这将导致起动电流产生电路LSCG中断操作并将起动电流产生电路LSCG的功耗减少到几乎为零。此外，可以省略图3所示的起动电流产生电路LSCG的计数器CNTR，并且通过在反相器Inv_2的输出和反相器Inv_3的输入之间串联连接多个反相器来连接延迟电路。在这种情况下，还可以使误差放大器Diff_Amp1的输出从低电平变为高电平，并且在经过上述延迟电路的延迟时间之后，分别控制第三开关SW3处于“导通”状态和控制第四开关SW4处于“截止”状态。

《根据其他实施方式的起动电流产生电路LSCG》

图4是根据另一实施方式的起动电流产生电路LSCG的电路图。在该图中，起动电流产生电路LSCG包括用于在外部电源“开启”之后的初始阶段Tint期间产生大致恒定增量的输出电压VLS的起动电压产生电路LSVG。起动电压产生电路LSVG包括环形振荡器ROSC、用于计算来自环形振荡器ROSC的振荡时钟的计数器CNTR、和用于将由计数器CNTR计数的数字信号转换成模拟信号的D/A转换器DA。因此，D/A转换器DA的输出在外部电源“开启”之后的初始阶段TinT期间构成大致恒定增量的输出电压VLS。这个输出电压VLS被施加于电压电流转换电路V·ICV。然后，如图3所示，可以从电压电流转换电路V·ICV得到具有等式Iref＝VLS/R所示的关系的输出电流Iref。通过这种方式，在电压电流转换电路V·ICV中，在外部电源“开启”之后的初始阶段Tint期间构成随着时间变化的大致恒定增量的输出电流Iref被输送给图3的电流镜电路CM。当控制信号Cnt_1从低电平变为高电平时，计数器CNTR停止计数。然后，输出电压VLS停止升高，并且输出电压VLS保持在大致恒定的值。

图5是根据另一实施方式的起动电流产生电路LSCG的电路图。在该图中，起动电流产生电路LSCG包括参考电压产生电路Vref_G、模拟加法器、模拟反相器、输出样本保持电路和反馈输入样本保持电路。首先，参考电压产生电路Vref_G产生电压增量。反馈输入样本保持电路包括开关SW1、运算放大器OP_4和电容C2，并且电容C2的初始电压是零伏。模拟加法器包括具有相等电阻值的电阻R1、R2和R3以及运算放大器OP_1，并执行反馈输入样本保持电路的电容C2的充电电压和参考电压产生电路Vref_G的电压增量的第一次模拟相加。通过这个模拟相加，将通过电阻R1和R2施加的两个模拟输入电压加起来。通过这个相加，相加的输出电压的极性被反相到两个模拟输入电压。因此，模拟反相器包括电阻R4和R5以及运算放大器OP_2，并且将电压增益设置为-1。输出样本保持电路包括开关SW2、运算放大器OP_3和电容C1，并且来自模拟反相器的模拟相加的结果作为样本保持在电容C1中。完成第一次相加之后，第一次相加的结果作为样本保持在反馈输入样本保持电路的电容C2中。模拟加法器通过将储存在电容C2中的第一次相加结果和准电压产生电路Vref_G的附加分频电压相加来执行第二次模拟相加。第二次模拟相加的结果作为样本被保持在输出样本保持电路的电容C1中。之后，重复类似的模拟加法，并且在外部电源“开启”之后的初始阶段Tint期间，在输出样本保持电路的电容中形成大致恒定增量的输出电压VLS。这个输出电压VLS被输入到图3所示的电压电流转换电路V·ICV。当控制信号Cnt_1从低电平变为高电平时，模拟加法器停止相加。然后，输出电压VLS停止上升，并且输出电压VLS保持在大致恒定的值。

图6是根据另一实施方式的起动电流产生电路LSCG的电路图。在该图中，起动电流产生电路LSCG包括用于产生在外部电源“开启”之后的初始阶段Tint期间具有大致恒定增量的输出电流Iref的起动电流产生电路。起动电流产生电路LSCG包括环形振荡器ROSC、用于计算从环形振荡器ROSC接收到的振荡时钟的数量的计数器CNTR和用于对由计数器CNTR计算的数字信号进行解码的解码器DEC。当计数器CNTR的计算进行时，在解码器DEC的多个输出中进行从左端到右端从“0”到“1”的变化。电阻R1和N沟道MOS晶体管MN1处于电流镜的输入侧电路中。这个电流镜的输出侧电路包括多个输出侧N沟道MOS晶体管MN2_1、MN2_2、MN2_3、…MN2_N-1、MN2_N和多个开关，即N沟道MOS晶体管MN3_1、MN3_2、MN3_3、…MN3_N-1、MN3_N。解码器DEC的多个输出被输送给多个开关即N沟道MOS晶体管MN3_2、MN3_3、…MN3_N-1、MN3_N的栅极。因此，在外部电源“开启”之后的初始阶段Tint期间从多个开关即N沟道MOS晶体管MN3_1、MN3_2、MN3_3、…MN3_N-1、MN3_N的公共连接的漏极形成具有大致恒定增量的输出电流Iref。这个输出电流Iref被输送给图3所示的电流镜电路CM。当控制信号Cnt_1从低电平变为高电平时，计数器CNTR停止计数。然后，输出电流Iref停止上升，并且输出电流Iref保持在大致恒定的值。

图7是根据另一实施方式的起动电流产生电路LSCG的电路图。在该图中，起动电流产生电路LSCG包括作为开关的P沟道MOS晶体管MP6、构成电流镜的多个P沟道MOS晶体管MP7-MP10、电阻R1和电容C1。两个二极管式连接的P沟道MOS晶体管MP7和MP9的串联连接减轻了对作为恒定电流电路的电流镜的输出恒定电流的电流和电压的依赖性。由电流镜的输出侧晶体管MP8和MP10输送的恒定电流对电容C1充电。因此，在电容C1形成在外部电源“开启”之后的初始阶段Tint期间具有大致恒定增量的输出电压VLS。这个输出电压VLS被施加于电压电流转换电路V·ICV，与图3所示的类似。顺便提及，当P沟道MOS晶体管MP6的栅极的控制信号Cnt_1从低电平变为高电平时，P沟道MOS晶体管MP6截止。然后，输出电压VLS停止上升，并且输出电压VLS保持在大致恒定的值。

《构成起动电压产生电路LSVG的元件电路》

图8是作为用于构成图3所示的起动电压产生电路LSVG的元件电路的环形振荡器ROSC的电路图。如图所示，环形振荡器ROSC利用低电平的起动信号stup_b切换起动开关pm123为“导通”。然后，起动电流从外部源电压Vext流过二极管式连接的pm122和起动开关pm123。P沟道MOS晶体管pm120和pm121、N沟道MOS晶体管nm120和nm121以及电阻R100构成参考电压和参考电流产生电路，该参考电压和参考电流产生电路用于补偿电源电压的波动和补偿芯片温度的波动。起动电流给参考电压和参考电流产生电路的N沟道MOS晶体管nm120和nm121的栅极电容充电，并且使这些N沟道MOS晶体管nm120和nm121导通。结果是，参考电压和参考电流产生电路开始工作。P沟道MOS晶体管pm100、N沟道MOS晶体管nm100和电容C100构成第一级延迟反相器。类似地，P沟道MOS晶体管pm101、N沟道MOS晶体管nm101和电容C101构成第二级延迟反相器。类似地，P沟道MOS晶体管pm102、N沟道MOS晶体管nm102和电容C102构成第三级延迟反相器。之后，类似地，P沟道MOS晶体管pmk1、N沟道MOS晶体管nmk1和电容Ck构成最后级延迟反相器。通过这个最后级延迟反相器的输出向第一级延迟反相器的输入的反馈，构成了环形振荡器ROSC的振荡回路电路。通过参考电压和参考电流产生电路的P沟道MOS晶体管pm121的稳定电流和N沟道MOS晶体管nm121的稳定电流，分别稳定地设置环形振荡器ROSC的振荡回路电路的多级延迟反相器中的每个反相器的电容的充电电流和放电电流。结果是，环形振荡器ROSC的产生频率补偿了电流和电压的波动，并且还补偿芯片温度的变化。

图9是表示用于构成图3所示的起动电压产生电路LSVG的元件电路的分频器DIV的电路图。如图所示，分频器DIV包括多个锁存器latch 200、…latch n和多个反相器inv 200、……inv n，所述锁存器具有数据输入端d、时钟输入端cp、数据输出端q、复位端rst。给第一级锁存器200的时钟输入端cp输送将被分频的环形振荡器ROSC的振荡时钟ckin。将第一级锁存器200的数据输出q通过反相器inv200输送给第一级锁存器200的数据输入端d，并且同时输送给第二级锁存器201的时钟输入端cp。第二级锁存器201的数据输出q通过反相器inv 201输送到第二级锁存器201的数据输入端d，并同时输送到第三级锁存器(未示出)的时钟输入端cp。之后，类似地，最后级锁存器n的数据输出q通过反相器inv n输送到最后级锁存器n的数据输入端d。这样，最后级锁存器n的数据输出q将是被分割的输出脉冲。

图10是表示构成图3所示的起动电压产生电路LSVG的元件电路的电荷泵电路CPC的电路图。如图所示，电荷泵电路CPC包括用于响应时钟信号CKL的反相器inv 300和inv 301、作为恒定电流源的P沟道MOS晶体管pm 300、作为开关的多个P沟道MOS晶体管pm301、pm302、pm303、pm304、……、pm1-1、pm1。并且电荷泵电路CPC还包括多个电容C300、C301、C302、C303、……C1-1、C1以及由放电指示信号Disk导通的放电N沟道MOS晶体管nm300。

当时钟信号从低电平变为高电平时，反相器inv 300的输出下降到低电平，pm 301“导通”，并且在第一级电容C300中采样第一电荷。然后，当时钟信号CLK从高电平变为低电平时，反相器inv 300的输出上升到高电平，pm 301“截止”，并且反相器inv 301的输出下降到低电平，且pm 302“导通”。然后，第一级电容C300的第一电荷中的大部分转移到第二级电容C301。然后，当时钟信号CLK从低电平变为高电平时，反相器inv 300的输出下降到低电平，pm 301“导通”，并且第二电荷在第一级电容C300中被采样。此时，反相器inv301的输出上升到高电平，并且pm 302“截止”。由于反相器inv 300的输出处于低电平，因此pm 303也“导通”，并且已经被转移到第二级电容C301的第一电荷的大部分被转移到第三级电容C302。然后，当时钟信号CLK从高电平变为低电平时，反相器inv 300的输出上升到高电平，pm 301“截止”，并且反相器inv 301的输出下降到低电平，并且pm 302“导通”。然后，第一级电容C300的第二电荷的大部分被转移到第二级电容C301。由于反相器inv 301的低电平输出，因此pm 304处于“导通”状态。已经被转移到第三级电容C302的第一电荷的大部分被转移到第四级电容C303。然后，当时钟信号CLK从低电平变为高电平时，反相器inv 300的输出下降到低电平，pm 301“导通”，并且第三电荷在第一级电容C300中被采样。此时，反相器inv 301的输出处于高电平，并且pm 302“截止”。由于反相器inv 300的低电平输出，pm 305(未示出)处于“导通”状态。已经被转移到第四级电容C303的第一电荷的大部分被转移到第五级电容C304(未示出)。由于此时pm 303也处于“导通”状态，因此已经被转移到第二级电容C301的第二电荷的大部分被转移到第三级电容C302。由于重复进行上述的电荷的转移操作，第一级电容C300中连续被采样的电荷在最后级电容C1中积累。结果是，从最后级电容C1可以获得升高的电压out。

《根据另一实施方式的电源开关电路PSWC的电路结构》

图11是示出根据本发明另一实施方式的电源开关电路PSWC的电路结构的示图。下面我们将介绍图11所示的实施方式和图2所示的实施方式之间的差别。

在图11中，增加了图2中没有的N沟道MOS晶体管MN4和P沟道MOS晶体管MP3。N沟道MOS晶体管MN4的栅极与电源开关电路PSWC的反相器IN2的输出相连，并且N沟道MOS晶体管MN4的漏源沟道连接在起动电流产生电路LSCG的电压电流转换电路V·ICV的N沟道MOS晶体管MN1的栅极和地电位之间。P沟道MOS晶体管MP3的栅极与控制器电路CNTRLR的反相器Inv_1的输出相连，P沟道MOS晶体管MP3的源漏沟道与电流镜电路CM的二极管式连接的P沟道MOS晶体管MP2的源漏沟道并联连接。当误差放大器Diff_Amp1的输出从低电平变为高电平时，由于反相器IN2的输出，N沟道MOS晶体管MN4“导通”。然后，释放输出电流Iref的N沟道MOS晶体管MN1“截止”，并且可以实现低功耗。同时，由于反相器IN1的输出，P沟道MOS晶体管MP3“导通”。然后，输出输出电流Isup的输出晶体管MP1可以被确实地“截止”。

图12是示出根据本发明的另一实施方式的电源开关电路PSWC的电路结构的示图。下面我们将介绍图12所示的实施方式和图11所示的实施方式之间的差别。

在图12中，差别是：用作电流镜电路CM的偏置晶体管的P沟道MOS晶体管MP2不是二极管式连接的，其中向该P沟道MOS晶体管MP2输送起动电流产生电路LSCG的电压电流转换电路V·ICV的具有大致恒定增量的输出电流Iref。在外部电源“开启”之后的初始阶段Tint期间，这个P沟道MOS晶体管MP2的栅极由控制器电路CNTRLR的反相器INV2的低电平输出来控制，并且处于“导通”状态。由于输出电流Iref通过处于“导通”状态的P沟道MOS晶体管MP2的源漏沟道中的相对高的“导通”电阻而产生的电压降，用作输出晶体管的P沟道MOS晶体管MP1在其源极和栅极之间被偏置。

图13是示出根据本发明另一实施方式的电源开关电路PSWC的电路结构的示图。图13中所示的电源开关电路RSWC不是我们目前为止介绍的串联调节器，而是由开关调节器构成的稳定电源电路。包括线圈L80和电容C80的平滑电容器连接在作为图13中所示的开关调节器的输出晶体管的P沟道MOS晶体管MP1的漏极和负载之间，并且MP1的漏极与另一输出晶体管，即N沟道MOS晶体管MN4的漏极相连。误差放大器Diff_Amp2的输出与开关控制器SW·CNT的输入相连。开关控制器SW·CNT驱动两个输出晶体管MP1和MN4的栅极，从而使输出晶体管即P沟道MOS晶体管MP1和另一输出晶体管即N沟道MOS晶体管MN4可以交替地处于“导通”状态。结果是，产生了内部源电压Vint，其与输出晶体管即P沟道MOS晶体管MP1的“导通”周期和另一输出晶体管即N沟道MOS晶体管MN4的“导通”周期的比率成比例关系。而且在图13中，控制电路CNTRLR、起动电流产生电路LSCG、电流镜电路CM的第一开关SW1和第二开关SW2、误差放大器Diff_Amp1等或多或少地以与图11所示实施方式相同的方式操作。

图14是示出根据本发明另一实施方式的电源开关电路PSWC的电路结构的示图。图14所示的电源开关电路PSWC也不是串联调节器，而是借助开关电容器型调节器的稳定电源电路。图14所示的开关电容器型调节器的输出晶体管即P沟道MOS晶体管MP1的漏极与N沟道MOS晶体管MN5、MN6和MN4以及两个电容C90和C91相连。开关控制器SW·CONT首先控制P沟道MOS晶体管MP1和N沟道MOS晶体管MN6处于“导通”状态，并且控制N沟道MOS晶体管MN5和MN4处于“截止”状态。然后，这两个电容C90和C91以串联连接状态在外部源电压Vext和地电位之间被充电。然后，开关控制器SW·CONT控制P沟道MOS晶体管MP1和N沟道MOS晶体管MN6处于“截止”状态，并控制N沟道MOS晶体管MN5和MN4处于“导通”状态。然后，这两个电容C90和C91以并联连接状态将电负载放电到内部源电压Vint和地电位之间的负载。而且在图14中，控制电路CNTRLR、起动电流产生电路LSCG、电流镜电路CM的第一开关SW1和第二开关SW2、误差放大器Diff_Amp1等或多或少地以与图11所示实施方式相同的方式进行操作。

图15是示出根据本发明另一实施方式的电源开关电路PSWC的电路结构的示图。图15所示的电源开关电路PSWC不是稳定电源电路，而是用于控制“开启”电源时的冲流和用于建立内部源电压Vint的电源开关。在该图中，给用作半导体集成电路的内置存储器的静态随机存取存储器SRAM输送来自亚串联调节器SUB的内部源电压Vint，用于超低功耗并用于正常操作。在“开启”电源时，电源开关电路PSWC控制冲流，并且以高速建立内部源电压Vint。此时，与静态随机存取存储器SRAM和亚串联调节器SUB连接的另一输出晶体管即P沟道MOS晶体管MP20被控制处于“截止”状态。在外部电源“开启”之后的初始阶段Tint期间，反相器INV1的输出处于高电平，并且反相器INV2的输出处于低电平。因此，由起动电流产生电路LSCG的电压电流转换电路V·ICV输出的具有大致恒定增量的输出电流Iref被输送给用作电流镜电路CM的二极管式连接偏置晶体管的P沟道MOS晶体管MP2。因此，以高精度控制从用作输出晶体管的P沟道MOS晶体管MP1输送的电流Isup的值，并且其控制大冲流。在起动电压产生电路LSVG内部的计数器CNTR达到由环形振荡器ROSC产生的振荡脉冲的计数的预定数量之前，计数器CNTR的输出处于高电平。因此，反相器Inv_3和Inv_4保持开关SW4处于“导通”状态。因此，通过处于“导通”状态的开关SW4，来自电平移位元件MN2-ΔV的输出电压Vint被施加于误差放大器Diff_Amp1的非反相输入端。因此，当施加于误差放大器Diff_Amp1的非反相输入端的电压Vint-ΔV升高到比在非反相输入端中施加的参考电压Vref稍低的电平时，输送给负载的内部源电压Vint被增大到接近于大约Vref+ΔV的电平。在这个状态下，当起动电压产生电路LSVG内部的计数器CNTR完成由环形振荡器ROSC产生的振荡脉冲的预定数量计数时，计数器CNTR的输出从高电平变为低电平。然后，反相器Inv_3和Inv_4控制与静态随机存取存储器SRAM和亚串联调节器SUB连接的另一输出晶体管即P沟道MOS晶体管MP20从“截止”状态变为“导通”状态。结果是，增大到接近于大约Vref+ΔV的电平的将要为负载输送的内部源电压Vint通过P沟道MOS晶体管MP20被输送给静态随机存取存储器SRAM和亚串联调节器SUB。通过这种方式，可以由电源开关电路PSWC补充用于超低功耗的亚串联调节器SUB的在“开启”电源时静态随机存取存储器SRAM的起动负载驱动功率的缺乏。之后，在误差放大器Diff_Amp1的非反相输入端上施加的电压Vint-ΔV升高到施加于非反相输入端上的参考电压Vref。然后，与图11所示实施方式一样，误差放大器Diff_Amp1的输出从低电平变为高电平，并且反相器INV1的输出下降到低电平，反相器INV2的输出升高到高电平。因此，N沟道MOS晶体管MN4和P沟道MOS晶体管MP3都从“截止”状态变为“导通”状态。因此，起动电流产生电路LSCG的电压电流转换电路V·ICV的N沟道MOS晶体管MN1“截止”，并且使电流镜电路CM的二极管式连接的P沟道MOS晶体管MP2无效。顺便提及，反相器Inv_2的输出从低电平变为高电平。响应这种变化，在预定延迟时间之后，可以停止构成起动调节器VReg的参考电压产生电路Vref_G和误差放大器Diff_Amp1的操作，并且可以使整个系统的功耗少。此外，将从输出晶体管即P沟道MOS晶体管MP1输送的电流Isup的值减小到大约零，并且此时，从规则地操作超低功耗的亚串联调节器SUB给静态随机存取存储器SRAM输送内部源电压Vint。顺便提及，如图15所示，另一调节器VReg 1可以与起动调节器VReg并联连接。将另外的调节器VReg设计成消耗的功率比超低功耗的亚串联调节器SUB稍多，但是消耗的功率比起动调节器VReg的少很多。可取的是，在“开启”电源时，首先可以起动起动调节器VReg，然后起动另一调节器VReg 1，之后使P沟道MOS晶体管MP20“导通”。顺便提及，根据图15所示的实施方式，施加于非反相输入端上的Vint-ΔV的电压Vint被设置成或多或少地与来自超低功耗亚串联调节器SUB的内部源电压Vint一致。这种一致可以通过协调在正常操作期间从超低功耗亚串联调节器SUB输出的内部源电压Vint与来自参考电压产生电路Vref_G的参考电压Vref来实现。

图16是根据本发明最具体实施方式的半导体芯片的顶部平面布局图。如图所示，向例如图11所示的电源开关电路PSWC输送外部源电压Vext的外部源电压输送线L_Vext沿着半导体芯片的内部的外边缘环绕设置。在环绕设置的外部源电压输送线L_Vext内部，例如，设置如图11所示的四个电源开关电路PSWC。在按照环绕方式设置的外部源电压输送线L_Vext内部，按照环绕方式设置给内部电路CPU和NVM输送从四个电源开关电路PSWC输出的内部源电压Vint的内部源电压输送线L_Vint。在按照环绕方式设置的内部源电压输送线L_Vint内部，设置内部电路CPU和NVM。内部电路包括中央处理单元CPU、非易失性存储器NVM和主序列发生器MSQ、带隙参考电压产生电路REF、作为半导体集成电路的内置存储器的静态随机存取存储器SRAM、图15所示的用于SRAM的亚超低功耗串联调节器SUB、以及用于SRAM的电源开关PSW。顺便提及，在按照环绕方式设置在外部的外部源电压输送线L_Vext和按照环绕方式设置在内部的内部源电压输送线L_Vint之间，按照环绕方式设置用于向内部电路输送参考电压Vref的参考电压输送线L_Vref。此外，在按照环绕方式设置在外部的外部源电压输送线L_Vext和按照环绕方式设置在内部的内部源电压输送线L_Vint之间，设置16个其它调节器VReg 1作为相对低功耗稳定电源电路，如图16所示。

我们已经参照实施例具体地介绍了本发明人所做的发明。然而，本发明不限于上述说明，不用说，在不脱离本发明的精神和目的的情况下可以对本发明做各种修改。

例如，在图3所示的实施方式或类似实施方式中，P沟道MOS晶体管和N沟道MOS晶体管可以分别用PNP一型双极晶体管和NPN一型双极晶体管代替。

Claims (21)

1、一种半导体集成电路，包括：

电源开关电路，用于开始从半导体芯片外部输送的外部源电压输出将要输送给所述半导体芯片的内部源电压；和

内部电路，向其输送来自所述电源开关电路的所述内部电流电压，

其中所述电源开关电路还包括：在被输送所述外部源电压的同时输出所述内部源电压的输出晶体管；起动电路，用于控制所述输出晶体管，从而使在外部电源“开启”之后的初始阶段期间被控制到预定值的输出电流可以在所述输出晶体管中流动；和用于控制所述起动电路的控制电路，并且

其中所述控制电路响应于外部电源的“开启”而控制所述起动电路，从而所述起动电路可以如下方式控制所述输出晶体管，使得在外部电源“开启”之后的初始阶段期间在所述输出晶体管中流动的所述输出电流可以有效地构成随着时间流逝的恒定增量。

2、根据权利要求1所述的半导体集成电路，

其中所述起动电路包括用于偏置所述输出晶体管的偏置元件，从而被控制到所述预定值的所述输出电流可以在所述外部电源“开启”之后的所述初始阶段期间在所述输出晶体管中流动；

其中所述起动电路包括用于在外部电源“开启”之后的初始阶段期间使所述输出晶体管的电流值与所述偏置元件的电流值相关的第一开关、以及用于产生有效地构成在所述外部电源“开启”之后的初始阶段期间随着时间流逝的恒定增量的输出电流的起动电流产生电路；并且

其中在所述外部电源“开启”之后的所述初始阶段期间来自所述起动电流产生电路的有效地构成所述恒定增量的所述输出电流被输送给所述偏置元件，所述控制电路在所述外部电源“开启”之后的初始阶段期间将所述第一开关设置为“导通”状态，从而可以使所述输出晶体管的电流值与所述偏置元件的电流值相关，并且所述控制电路在所述外部电源“开启”之后的所述初始阶段期间将所述第一开关设置为“截止”状态，从而可以有效地使所述输出晶体管的电流值与所述偏置元件的电流值不相关。

3、根据权利要求2所述的半导体集成电路，还包括用于从接收到的所述外部源电压产生将要输送给所述内部电路的内部源电压的调节器，

其中所述控制电路控制所述输出晶体管，从而可以检测以下事实：在“开启”所述外部电源之后的初始阶段期间由于所述输出晶体管的所述输出电流对所述内部电路的负载电容进行充电产生的所述内部源电压的值和由所述调节器产生的所述内部源电压的值之间的差异在预定限度范围内，并且作为该检测的结果，可以使所述输出晶体管中流动的所述输出电流随着时间流逝的任何增加停止。

4、根据权利要求3所述的半导体集成电路，还包括用于所述内部电路的连接在电压输送节点和所述调节器的输出之间的第二开关，其中向所述电压输送节点输送从来自所述电源开关电路的所述内部源电压和来自所述调节器的所述内部源电压中选择的任何一个电压，

其中基于所述检测结果在所述输出晶体管中流动的所述输出电流随时间流逝的所述增加已经被停止之后，所述控制电路控制所述第二开关处于“导通”状态，从而由所述调节器产生的所述内部源电压可以被输送给所述内部电路，因而由所述调节器产生的所述内部源电压可以作为所述被选择的一个电压输送给所述电压输送节点。

5、根据权利要求4所述的半导体集成电路，

其中所述调节器包括误差放大器，该误差放大器比较参考电压产生电路、来自所述参考电压产生电路的参考电压和将要输出到所述电压输送节点的所述内部源电压的电平，从而控制所述内部源电压的所述电平，并且

其中所述误差放大器检测在“开启”所述外部电源之后的初始阶段期间由于受所述起动电路控制的所述输出晶体管的所述输出电流对所述内部电路的负载电容的充电产生的所述内部源电压的值和由所述调节器产生的所述内部源电压的值之间的差异在预定限度范围内。

6、根据权利要求5所述的半导体集成电路，还包括：

电平移位电路，用于产生电平移位输出信号，该信号的电平已经从在所述电压输送接点中输出的所述内部源电压转移到地电位侧；和

第三开关，其连接在所述电平移位电路和所述调节器的误差放大器的负反馈端之间，

其中在所述外部电源“开启”之后的初始阶段期间，所述控制电路控制所述第三开关处于“截止”状态和“导通”状态之一，并且将由所述电平移位电路产生的所述电平移位输出信号施加于所述调节器的负反馈输入端上，从而可以在所述电压输送节点中产生在所述外部电源“开启”之后的初始阶段期间比所述参考电压更高的由所述电平移位电路的电平移位电压确定的电压。

7、根据权利要求1所述的半导体集成电路，

其中所述起动电流产生电路按照以下方式构成，从而在经过所述外部电源“开启”之后的所述初始阶段之后，可以有效地关断所述起动电流产生电路的所述输出电流。

8、根据权利要求1所述的半导体集成电路，

其中所述调节器包括串联调节器、开关调节器、和开关电容型调节器中的任何一些，并且

其中在经过所述外部电源“开启”之后的所述初始阶段之后，通过所述调节器中任何一个的作用，设置输送给所述内部电路的所述内部源电压的电压。

9、根据权利要求1所述的半导体集成电路，

其中在所述半导体芯片的内部的外边缘上按照环绕方式设置用于给所述电源开关电路输送所述外部源电压的外部源电压输送线，

其中在按照环绕方式设置的所述外部源电压输送线内部设置多个所述电源开关电路，

其中在按照环绕方式设置内部源电压输送线，其用于给所述内部电路输送由所述外部源电压输送线内的所述多个电源开关电路输出的所述内部源电压，并且

其中所述内部电路设置在按照环绕方式设置的所述内部源电压输送线内部。

10、一种半导体集成电路，包括：

电源开关电路，用于开始从半导体芯片外部输送的外部源电压将内部源电压输出到按照环绕方式设置的外部源电压输送线中；和给其输送来自所述电源开关的所述内部源电压的内部电路，其中所述电源开关电路包括：用于从输送的所述外部源电压输出所述内部源电压的输出晶体管；起动电路，用于控制所述输出晶体管，从而在所述外部电源“开启”之后的初始阶段期间输出电流可以在所述输出晶体管中流动；和用于控制所述起动电路的控制电路；以及

调节器，用于从输送的所述外部源电压产生将要输送给所述内部电路的内部源电压，

其中检测以下事实：在“开启”所述外部电源之后的初始阶段期间由于受所述起动电路控制的所述输出晶体管的所述输出电流对所述内部电路的负载电容的充电产生的所述内部源电压的值和由所述调节器产生的所述内部源电压的值之间的差异在预定限度范围内，

其中该半导体集成电路还包括用于所述内部电路的连接在电压输送节点和所述调节器的输出之间的开关，其中给所述电压输送节点输送从来自所述电源开关电路的所述内部源电压和来自所述调节器的所述内部源电压中选择的任何一个电压，并且

其中基于所述检测结果，所述控制电路控制所述开关处于“导通”状态，从而由所述调节器产生的所述内部源电压可以输送给所述内部电路，因而由所述调节器产生的所述内部源电压可以作为所述被选择的一个电压输送给所述电压输送节点。

11、根据权利要求10所述的半导体集成电路，

其中所述调节器包括误差放大器，该误差放大器比较参考电压产生电路、来自所述参考电压产生电路的参考电压和将要输出到所述电压输送节点的所述内部源电压的电平，从而控制所述内部源电压的所述电平，并且

其中所述误差放大器检测在“开启”所述外部电源之后的初始阶段期间由于受所述起动电路控制的所述输出晶体管的所述输出电流对所述内部电路的负载电容的充电产生的所述内部源电压的值和由所述调节器产生的所述内部源电压的值之间的差异在预定限度范围内。

12、根据权利要求11所述的半导体集成电路，还包括：

电平移位电路，用于产生电平移位输出信号，该信号的电平已经从在所述电压输送接点中输出的所述内部源电压转移到地电位侧；和

另一开关，其连接在所述电平移位电路和所述调节器的误差放大器的负反馈端之间，

其中在所述外部电源“开启”之后的初始阶段期间，所述控制电路控制所述另一开关处于“截止”状态和“导通”状态之一，并且将由所述电平移位电路产生的所述电平移位输出信号施加于所述调节器的负反馈输入端上，从而可以在所述电压输送节点中产生在所述外部电源“开启”之后的所述初始阶段期间比所述参考电压更高的、由所述电平移位电路的电平移位电压确定的电压。

13、根据权利要求10所述的半导体集成电路，

其中所述起动电流产生电路按照以下方式构成，从而在经过所述外部电源“开启”之后的所述初始阶段之后，可以有效地关断所述起动电流产生电路的所述输出电流。

14、根据权利要求10所述的半导体集成电路，

其中所述调节器包括串联调节器、开关调节器、和开关电容型调节器中的任何一些，并且

其中经过所述外部电源“开启”之后的所述初始阶段之后，通过所述调节器中任何一个的作用，设置输送给所述内部电路的所述内部源电压的电压。

15、根据权利要求10所述的半导体集成电路，

其中在所述半导体芯片的内部的外边缘上按照环绕各种元件的方式设置用于给所述电源开关电路输送所述外部源电压的外部源电压输送线，

其中在按照环绕方式设置的所述外部源电压输送线内部设置多个所述电源开关电路，

其中按照环绕方式设置内部源电压输送线，其用于给所述内部电路输送由所述外部源电压输送线内的所述多个电源开关电路输出的所述内部源电压，并且

其中所述内部电路设置在按照环绕方式设置的所述内部源电压输送线内部。

16、一种半导体集成电路，包括：

电源开关电路，用于开始从半导体芯片外部输送的外部源电压将环绕各种元件设置的所述外部源电压输送线内部输送的内部源电压输出；和向其输送来自所述电源开关的所述内部源电压的内部电路，

其中所述电源开关电路包括：用于从输送的所述外部源电压输出所述内部源电压的输出晶体管；起动电路，用于控制所述输出晶体管，从而被控制到预定值的输出电流在所述外部电源“开启”之后的初始阶段期间可以在所述输出晶体管中流动；和用于控制所述起动电路的控制电路，

其中响应于外部电源的“开启”，所述控制电路控制所述起动电路，从而所述起动电路按照以下方式控制所述输出晶体管，使得在所述外部电源“开启”之后的初始阶段期间在所述输出晶体管中流动的所述输出电流可以有效地构成随着时间流逝的恒定增量；

其中该半导体集成电路为了所述内部电路还包括：调节器，用于从输送的所述外部源电压产生将要输送给所述内部电路的内部源电压；和开关，其连接在电压输送节点和所述调节器的输出之间，其中给所述电压输送节点输送从来自所述电源开关电路的所述内部源电压和来自所述调节器的所述内部源电压中选择的任何一个电压，

其中检测以下事实：在“开启”所述外部电源之后的所述初始阶段期间由于受所述起动电路控制的所述输出晶体管的所述输出电流对所述内部电路的负载电容的充电产生的所述内部源电压的值和由所述调节器产生的所述内部源电压的值之间的差异在预定限度范围内，并且

其中基于所述检测结果，所述控制电路控制所述开关处于“导通”状态，从而由所述调节器产生的所述内部源电压可以输送给所述内部电路，因而由所述调节器产生的所述内部源电压可以作为所述被选择的一个电压输送给所述电压输送节点。

17、根据权利要求16所述的半导体集成电路，

其中所述调节器包括误差放大器，该误差放大器比较参考电压产生电路、来自所述参考电压产生电路的参考电压和将要输出到所述电压输送节点的所述内部源电压的电平，从而控制所述内部源电压的所述电平，并且

其中所述误差放大器检测在“开启”所述外部电源之后的所述初始阶段期间由于受所述起动电路控制的所述输出晶体管的所述输出电流对所述内部电路的负载电容的充电产生的所述内部源电压的值和由所述调节器产生的所述内部源电压的值之间的差异在预定限度范围内。

18、根据权利要求17所述的半导体集成电路，还包括：

电平移位电路，用于产生电平移位输出信号，该信号的电平已经从在所述电压输送接点中输出的所述内部源电压转移到地电位侧；和

另一开关，其连接在所述电平移位电路和所述调节器的误差放大器的负反馈输入端之间，

其中在所述外部电源“开启”之后的所述初始阶段期间，所述控制电路控制所述另一开关处于“截止”状态和“导通”状态之一，并且将由所述电平移位电路产生的所述电平移位输出信号施加于所述调节器的负反馈输入端上，从而可以在所述电压输送节点中产生在所述外部电源“开肩”之后的所述初始阶段期间比所述参考电压更高的、由所述电平移位电路的电平移位电压确定的电压。

19、根据权利要求16所述的半导体集成电路，

其中所述起动电流产生电路按照以下方式构成，从而在经过所述外部电源“开启”之后的所述初始阶段之后，可以有效地关断所述起动电流产生电路的所述输出电流。

20、根据权利要求16所述的半导体集成电路，

其中所述调节器包括串联调节器、开关调节器、和开关电容型调节器中的任何一些，并且

其中经过所述外部电源“开启”之后的所述初始阶段之后，通过所述调节器中任何一个的作用，设置输送给所述内部电路的所述内部源电压的电压。

21、根据权利要求16所述的半导体集成电路，

其中沿着所述半导体芯片的内部的外边缘按照环绕方式设置用于给所述电源开关电路输送所述外部源电压的外部源电压输送线，

其中在按照环绕方式设置的所述外部源电压输送线内部设置多个所述电源开关电路，

其中按照环绕方式设置内部源电压输送线，其用于给所述内部电路输送由所述外部源电压输送线内的所述多个电源开关电路输出的所述内部源电压，并且

其中所述内部电路设置在按照环绕方式设置的所述内部源电压输送线内部。

Images