CN1971912B - 半导体集成电路及其设计方法 - Google Patents
半导体集成电路及其设计方法 Download PDFInfo
- Publication number
- CN1971912B CN1971912B CN200610135612.7A CN200610135612A CN1971912B CN 1971912 B CN1971912 B CN 1971912B CN 200610135612 A CN200610135612 A CN 200610135612A CN 1971912 B CN1971912 B CN 1971912B
- Authority
- CN
- China
- Prior art keywords
- power supply
- ring
- wiring
- type power
- supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title abstract description 63
- 238000013461 design Methods 0.000 title abstract description 23
- 230000008569 process Effects 0.000 abstract description 19
- 230000009467 reduction Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000009825 accumulation Methods 0.000 abstract 1
- 238000012937 correction Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 208000003443 Unconsciousness Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体集成电路及其设计方法，能够使电子漂移发生的可能性降低的同时，减少所需花费的工时。端子数量的削减远不及由于制作工艺的精细化而引起的电路集积度的提高速度，由端子数决定芯片尺寸的情况在不断增加。在削减端子数时，削减的多为电源端子。削减了电源端子后，流过每个电源端子的电流值增加，则存在由于超过布置层的电流容许值而导致设计上的返工，及制品完成后发生电子漂移(EM)的可能性。在半导体集成电路的平面布置工序中，在事先没有超过电流容许值的电源结构里制作电源。还有，电源作成后出现了超过容许电流值的现象时，以容许电流值、平面布置设计规则数据库、电源布线密度为基础改变电源结构，以使其不超过容许电流值。
Description
技术领域
本发明涉及一种半导体集成电路的电源结构及电源设计方法，且此半导体集成电路的电源结构及电源设计方法是在由多层布线构成的半导体集成电路的平面布置设计中，规定出有可能发生电子漂移(EM)的部位，从而实现使电子漂移发生的可能性降低的平面布置。
背景技术
以往，在半导体集成电路平面布置的电源设计中，曾在IO端子的内侧将电源VDD及接地VSS做成一对环状电源。考虑到布线的收束性，此时所使用的布置层的纵向及横向分别属于不相同的布置层。
图1中显示的是以往的半导体集成电路的环状电源及IO-环状电源间的电源布线结构。根据图1所示，在IO端子区域1的内侧形成了环状电源3及4。纵向环状电源3和横向环状电源4之间通过接线孔(接线柱)5相互连接。在这里将内环设定为VDD，将外环设定为VSS，但也可以与之相反。连接纵向环状电源3和电源(VDD)供给端子2的电源布线7，为了避免短路被设置在和纵向环状电源3不同的布置层里。同样的，连接横向环状电4和电源供给端子的电源布线6，也为了避免短路被设置在和横向环状电源4不同的布置层里。
在图1中，当纵向电源的布置层设定为Mx，横向电源的布置层设定为Mx-1时，为了避免短路，从IO向纵向环状电源(Mx)连接的电源布线7的布置层为Mx-1，从IO向横向环状电源(Mx-1)连接的电源布线6的布置层为Mx。
并且，每个布置层的电流容许值一般来说都是靠上侧的布置层较大(即 Mx＞Mx-1)，如果流过最大电流的IO-环状电源间的电源布线所在的布置层不是靠上侧的布置层，那么一旦流过超过电流容许值的电流，就有引起电子漂移而导致断线的危险(图1中的7是危险部位)。
因此，以往，作为防止电子漂移的对策采用的是增大IO-环状电源间的布线宽度、增加接线孔数量等方法。
而另一方面，因为伴随着制作工艺的精细化，各布置层的最大布线宽度有减小的倾向，所以一般都将细小的电源制作成多孔网状，并且从制作所花费的工时方面考虑，网状及带状电源之间的间距最好是一定的(参照专利文献1)。
这时，由于电路块的设置位置、电路块内部的电源结构等原因，导致无法制作足够数量接线柱的部分产生。如上所述，当无法制作足够数量的接线柱时，也会致使超过接线孔的电流容许值，引起电子漂移的可能性提高。
因此，以往，也提出了作为防止电子漂移对策的在具有备用容量的接线孔部位上有效地进行布线设计的方法(参照专利文献2)。
【专利文献1】日本国专利公开平7-283378号公报(平7即1995年)
【专利文献2】日本国专利公开2003-318260号公报
(发明所要解决的课题)
近年来，由于半导体制作工艺的精细化，集积在芯片上的电路规模(机能)在飞跃式增大。然而，端子数量的削减远不及由于制作工艺的精细化而引起的电路集积度的提高速度，由端子数决定芯片尺寸的情况在不断增加。
在削减端子的数量时，削减的多为电源端子。在削减了电源端子后，所出现的课题有电压下降及电子漂移。
发明内容
本发明的目的在于：通过调整电源结构使电子漂移的发生降低的同时，削减因此所花费的工时。
(解决课题的方法)
为了解决上述课题，本发明提供一种半导体集成电路，具有VDD电源供给端子、VSS电源供给端子、VDD环状电源、VSS环状电源、和在同一布线层构成的多个IO-环状电源之间的电源布线，它们分别用于将所述VDD电源供给端子与所述VDD环状电源连接，将所述VSS电源供给端子与所述VSS环状电源连接，所述VDD环状电源和所述VSS环状电源各自具有多个布线层，所述VDD环状电源在所述多个布线层中至少一个布线层上与所述 多个IO-环状电源之间的电源布线之一连接，所述VSS环状电源在所述多个布线层中至少一个布线层上与所述多个IO-环状电源之间的电源布线之一连接。
为了解决上述课题，首先作为第一发明，在半导体集成电路的平面布置工序中制作电源布线时，事先用最上面的布置层(Mx)制作IO-环状电源间的电源布线，并用位于其下一层的布置层(Mx-1)制作在环状电源上容易和上述电源布线发生短路的部位。
还有，作为第二发明，在半导体集成电路的平面布置工序中制作电源布线时，通过使成为一对布线的环状电源VDD和VSS在角部十字交叉，并在其十字交叉部位设置电源供给IO，从而使环状电源的结构在以往结构的基础上不发生改变的同时，用最上面的布置层(Mx)制作IO-环状电源间的电源布线。不过，根据电流值的大小，没有必要一定要限用最上层。
还有在此结构的基础上，还能够向半导体集成电路内部均匀供电的是第三发明。
第四发明，是在半导体集成电路的平面布置工序中制作电源布线时，在从电源供给IO向环状电源连接的时候，通过使从电源供给IO引出的布线分支成多条后再与环状电源连接的方法，使电流的密度得以分散。
第五发明，是在实施第四发明时，通过在连接到环状电源之前，用多层布线层进行布线设置，并且用接线孔进行连接的方法，使电流密度较第四发明变得更为分散。
第六发明，是在半导体集成电路的平面布置工序中制作电源布线时，从电源供给IO向环状电源连接的时候，在相邻的同电位的电源布线有多条的情况下，通过在连接到环状电源之前，将相邻的同电位的电源布线连接成网状的方法，使电流的密度得以分散。
第七发明，是在实施第六发明时，通过在连接到环状电源之前，用多层布线层进行布线设置，并且用接线孔进行连接的方法，使电流密度较第四发明变得更为分散。
第八发明，是在实施第四发明时，通过也同时实施第六发明的方法，使电流的密度得以分散。
第九发明，是在实施第八发明时，通过在连接到环状电源之前，用多层布线层进行布线设置，并且用接线孔进行连接的方法，使电流密度较第四发明变得更为分散。
第十发明，是在例如以往的结构中，制作好环状电源及IO-环状电源间的电源布线后，在有超过电流容许值的部位出现时，改变电源结构，使其可容纳在容许值内的方法。
第十一发明，是在制作电源布线的工序中首先在做好电源布线后，预先确认电流容许值，根据电源布线上的接线柱的数量及形状，当有超过电流容许值的可能性时，通过选择适当的接线柱的数量及形状来制作接线柱，从而防止电子漂移发生的方法。
第十二发明，是在制作电源的工序中，事先做好电源及接线柱后，在电路块及IP等内部的电源结构和芯片为一定间距的电源结构连接时，在由于无意识做成的接线柱而有超过电流容许值的可能性发生时，通过对上述部位的接线孔的数量进行修改及将不必要的接线孔进行削除，从而使超出电流容许值的现象得以避免的方法。
第十三发明，是在发生了与第十二发明相同的状况时，不对接线柱进行修改，而是对能够确保其接线柱数可容纳在电流容许值内的区域进行检索，并使芯片为一定间距的电源结构得以改变的方法。
第十四发明，是在即使实施了第十一～第十三发明后，仍有超过电流容许值的部位出现时，通过改变发生部位的布线宽度、布线长度和布置层等，从而使其控制在电流容许值以内，并使电子漂移发生的可能性得以抑制的方法。
第十五发明，是在实施第十发明时，在事先规定的布线密度的范围内改变布线结构的方法。
(发明的效果)
根据第一发明所涉及的半导体集成电路的环状电源及IO-环状电源间的布线结构，能够使在流过最大电流部位所发生的电子漂移的几率大幅度下降。还有，在此结构中并没有因布线数的增加等原因对其面积产生影响。
还有，在第二发明中，因为环状电源的结构在以往结构的基础上没有发生改变，且能够用电流容许值大的布置层构成IO-环状电源间的布线层，则不需要再对环状电源的布置层进行更改的同时，就可以使接线柱的数量减少，所以也能够避免布线的混乱。
还有，在第三发明中，在抑制电子漂移、避免布线混乱的同时，向半导体集成电路内部均匀地供电也将成为可能。
还有，根据第四发明，分散从电源供给IO向环状电源上连接的布线 处的电流密度，从而使电子漂移产生几率的降低成为可能。
还有，根据第五发明，通过用多层布置层重叠布线的方法对从电源供给IO向环状电源上连接的布线进行布线设置，从而分散电流的密度，并能够使电子漂移产生的几率比第四发明还要低。
还有，根据第六发明，在用多条以上连接且同电位的布线相邻时，通过将从电源供给IO向环状电源上连接的布线设置成为网状的方法，使电流的密度得以分散，从而能够使电子漂移产生的几率比第四发明还要低。
还有，根据第七发明，通过用多层布置层重叠布线的方法对从电源供给IO向环状电源上连接的布线进行布线设置，能够使电子漂移产生的几率比第六发明还要低。
还有，根据第八发明，通过分散从电源供给IO引出的布线与环状电源相连接的部位、及从电源供给IO向环状电源连接的布线的电流密度，从而能够使电子漂移产生的几率比第四及第六发明还要低。
还有，根据第九发明，通过用多层布置层重叠布线的方法对从电源供给IO向环状电源上连接的布线进行布线设置，能够使电子漂移产生的几率比第八发明还要低。
还有，根据第十发明，能够削减在后面工序中因违反电流容许值而造成的电源修正、配置布线修改等所花费的工时。
还有，根据第十一发明，通过事先规定出电子漂移发生可能性高的部位并对其进行处理的方法，不仅能够抑制电子漂移，还能够削减在后面工序中因违反电流容许值而造成的电源修正、配置布线修改等花费的工时。
还有，根据第十二发明，通过规定出伴随平面布置的改变而出现的违反电流容许值的部位并对其进行处理的方法，不仅能够抑制电子漂移，还能够削减电源修正、配置布线修改等所花费的工时。
还有，根据第十三发明，不仅能够抑制电子漂移、加强对电路块及IP等的供电，还能够削减在后面工序中因违反电流容许值而造成的电源修正、配置布线修改等所花费的工时。
还有，根据第十四发明，不仅能够抑制电子漂移、加强对电路块及IP等的供电，还能够削减在后面工序中因违反电流容许值而造成的电源修正、配置布线修改等所花费的工时。
还有，根据第十五发明，因为事先确认了以往在后面工序中才需要确认的布线密度设计规则，所以能够减少返工。
附图说明
图1是显示在以往的半导体集成电路里环状电源结构的平面图。
图2是显示在本发明的半导体集成电路里其中的一个环状电源结构的平面图。
图3是显示本发明的另一个环状电源结构的平面图。
图4是显示本发明的又一个环状电源结构的平面图。
图5是显示本发明的又一个环状电源结构的放大平面图。
图6是显示本发明的又一个环状电源结构的放大平面图。
图7是显示本发明的又一个环状电源结构的放大平面图。
图8是显示本发明的又一个环状电源结构的放大平面图。
图9是显示本发明的又一个环状电源结构的放大平面图。
图10是显示本发明的又一个环状电源结构的放大平面图。
图11是本发明所涉及的半导体集成电路的设计流程图。
图12是显示根据图11的流程所设计的一个电源设计结果的平面图。
图13是显示根据图11的流程在设计进行中所示状态的平面图。
图14是显示根据图11的流程对图13进行修正后结果的平面图。
图15是显示根据图11的流程对图13的布线间距进行修改后结果的平面图。
图16是显示根据图11的流程对图15的布线宽度进行修改后结果的平面图。
(符号说明)
VDD 电源
VSS 接地
1 IO端子区域
2 电源供给端子
3 VDD、VSS金属环状电源(Mx)
4 VDD、VSS金属环状电源(Mx-1或Mx+1)
5 连接3和4的接线孔(接线柱)
6 连接电源供给端子和金属环状电源的布线(Mx)
7 连接电源供给端子和金属环状电源的布线(Mx-1或Mx+1)
8 环状电源Mx
9 连接电源供给端子和金属环的电源(Mx)
10 对布置层进行了改变的环状电源部
11 IO端子区域
12 电源供给端子
13 VDD、VSS金属环状电源(Mx)
14 VDD、VSS金属环状电源(Mx-1或Mx+1)
15 连接13和14的接线孔(接线柱)
16 连接电源供给端子和金属环的电源布线(Mx)
17 制作平面布置图的步骤
18 制作电源的步骤
19 初步布置(周密布置)步骤
20 电子漂移检测步骤
21 各布置层电流容许值表
22 平面布置设计规则
23 布线密度确认步骤
24 电源结构修正步骤
25 电路块及IP的外框
26 芯片电源1(VDD)
27 芯片电源1(VSS)
28 芯片电源2(VDD)
29 芯片电源2(VSS)
30 电路块内部的电源图案1
31 电路块内部的电源图案2
32 连接芯片电源和电路块内部电源的接线柱(VDD)
33 连接芯片电源和电路块内部电源的接线柱(VSS)
34 超过电流容许值的接线柱例(VSS)
35 超过电流容许值的接线柱例(VDD)
36 移动后的芯片电源(VDD)
37 移动后的芯片电源(VSS)
38 在移动后的芯片电源上设置的接线柱(VDD)
39 在移动后的芯片电源上设置的接线柱(VSS)
40 移动前的芯片电源间距
41、42 移动后的芯片电源间距
43 布线宽度变更后的芯片电源(VDD)
44 布线宽度变更后的芯片电源(VSS)
45 在布线宽度变更后的芯片电源上设置的接线柱(VDD)
46 在布线宽度变更后的芯片电源上设置的接线柱(VSS)
50 布线工序
具体实施方式
图2是本发明所涉及的半导体集成电路的环状电源及IO-环状电源间的电源布线结构图。与图1所示的以往的例子相比，图1中由布置层(Mx-1)构成的IO-环状电源间的电源布线7变更为由靠上的布置层(Mx)构成的IO-环状电源间的电源布线9，为了防止由靠上的布置层(Mx)构成的环状电源8和IO-环状电源间电源布线9之间的短路，环状电源8上发生短路部位10所在的布置层变更为Mx-1。
根据图2的结构，因为能够用电流容许值大的靠上的布置层构成流过最大电流值的IO-环状电源间的部位9，所以可以实现使电子漂移发生的可能性得以抑制的效果。
图3显示的是本发明的另一个环状电源结构。在图3中，11是IO端子区域、12是电源供给端子、13是VDD、VSS金属环状电源(Mx)、14是VDD、VSS金属环状电源(Mx-1或Mx+1)、15是连接13和14的接线孔(接线柱)、16是连接电源供给端子和金属环的电源布线(Mx)。与图1所示的以往的例子相比，在图3的角部(虚线圆圈部)使VDD和VSS的环状电源 13、14交叉，从而形成了在横向布线处VDD在外侧，在纵向布线处VSS在外侧的结构。在这里，环状电源的纵向布线13设置为最上侧的布置层(Mx)，横向布线14设置为位于其下一层的布置层(Mx-1)。VDD和VSS也可以相反设置。
根据图3的结构，在角部产生了环状电源13、14的高低差异，通过根据此高低差异的部分设置电源供给端子12，从而能够用最上侧的布置层(不过，根据电流值的大小，没有必要一定要限制用最上层)构成流过最大电流值的IO-环状电源间的布线16，并可以实现抑制电子漂移的效果。
图4显示的是本发明的又一个环状电源结构。在图4中，根据环状电源13、14的高低差异部位，在角部设置了VDD及VSS的电源供给端子12。通过这样设置，由于形成了从一个芯片的四个角进行供电的结构，所以在保持IO-环状电源间的布线16所在的布置层为最上层的同时，能够向半导体集成电路内部均匀地供电。
图5～图10是显示在图1的左边对连接电源供给端子2和纵向环状电源3的电源布线7进行了技术改进后的放大图。
图5是将从电源供给IO引出的布线分为两条时的图。在图5中，从电源供给IO向环状电源连接时，通过由原来的1比1变为1比2的方法，从而使电流流经的途径得以分散。按照此方法，能够分散在环状电源上集中流动的电流，并能够使电子漂移产生的几率得以降低。
图6是相对于图5而言，用多层布置层重叠布线的方法对从电源供给IO向环状电源上连接的布线进行布线设置后的图。按照此方法，由于从电源供给IO连接到环状电源上的布线所容许的电流密度较之图5有了提高，所以能够使电子漂移的发生几率比图5还要低。
图7显示的是从电源供给IO引出的同电位布线为三条布线时，将连接到环状电源上的三条布线设置为网状时的图。按照此方法，从电源供给IO向环状电源连接时，由于所容许的电流密度较之1比1时的连接状态有了提高，所以能够使电子漂移的发生几率降低。
图8是相对于图7而言，用多层布置层重叠布线的方法对从电源供给IO向环状电源上连接的布线进行布线设置后的图。按照此方法，由于从电源供给IO连接到环状电源上的布线所容许的电流密度较之图7有了提高， 所以能够使电子漂移的发生几率比图7还要低。
图9显示的是把图5及图7组合在一起时的状态。从电源供给IO向环状电源连接时，通过由原来的1比1变为1比2的方法，使电流流经的途径分散，并且通过把从电源供给IO连接到环状电源上的布线设置成网状，从而在从电源供给IO向环状电源连接时，因为所容许的电流密度较之1比1时的连接状态有了提高，所以能够分散在环状电源上集中流动的电流，并能够大幅度降低电子漂移发生的几率。
图10是相对于图9而言，用多层布置层重叠布线的方法对从电源供给IO向环状电源上连接的布线进行布线设置后的图。通过用多层布置层重叠布线的方法对从电源供给IO向环状电源上连接的布线进行布线设置，从而使从电源供给IO连接到环状电源上的布线所容许的电流密度较之图9有了提高，所以能够使电子漂移的发生几率比图9还要低。
还有，图6、图8及图10中，在用多层布置层重叠设置的电源布线7的层和层之间，用接线孔进行连接(无图示)。
图11是本发明所涉及的半导体集成电路的设计流程图。在图11中，17是制作平面布置图的步骤、18是制作电源的步骤、19是初步布置(周密布置)步骤、20是电子漂移检测步骤、21是各布置层电流容许值表、22是平面布置设计规则、23是布线密度确认步骤、24是电源结构修正步骤、50是布线工序。根据图11，在步骤18中作成了初期电源后，运用各布置层电流容许值表21规定出超过电流容许值的部位，并使用该表21及平面布置设计规则22，经过布线密度确认步骤23，在电源结构修正步骤24中实现制作出满足电流容许值、平面布置设计规则及布线密度的电源结构。以下，对于根据图11的设计方法进行设计的具体实施例进行说明。
图12显示的是根据图11的流程所设计的一个电源设计结果。图12中，显示的是对于在集成块、电路块、IP等的内部具有独自连接用电源的部件进行电源连接的方法。在图12中，25是电路块的外框、26～29是芯片的网状电源或者带状电源、30、31是电路块内部的电源图案、32、33是连接芯片电源和电路块内部电源图案的接线柱。
根据图12，在电路块及IP上制作具有一定间距40的芯片内部用电源布线26、27。电源布线做好后，在制作接线柱之前，规定出超过电流容许 值的部位，不在那些只能制作出违反电流容许值及平面布置设计规则的接线柱的部位(如图12中的电路块内部的电源图案30及31)上制作接线柱，在没有超过电流容许值的部位(如图12中的布线28、29上的接线柱32、33)上进行制作。根据此方法，因为事先避开了可能超过电流容许值的部位30、31，所以不仅能够抑制电子漂移的发生，还能够削减在后面工序中因违反电流容许值而造成的电源修正、配置布线修改等所花费的工时。
图13显示的是根据图11的流程进行设计中的状态，图14显示的是根据图11的流程对图13进行修正后的结果。首先，如图13所示，做好了电源布线后，在连接点上全都事先设置好接线柱。其后，应用图11的流程，通过削减超过电流容许值的接线柱34、35和发生DRC错误的接线柱，从而得到图14所示的结果。此方法，和图12所示的方法相比，在平面布置发生了变化时很有效果。在由于平面布置的改变而引起了电路块布置、电源布线方针、电流值的变化等情况时，对于新出现的违反电流容许值及平面布置设计规则的部位十分有效。
图15显示的是根据图11的流程对图13的布线间距进行改变后的结果。在图15中，41、42是变更后的芯片电源间距，36、37是移动后的芯片电源，38、39是在移动后的芯片电源上设置的接线柱。
在即使实施了上述的方法后仍存在超过电流容许值的部位时，改变电源布线(图13中的26、27)间一定的间距(图13中的40)，在能够制作出满足电流容许值的接线柱的部位上移动芯片一侧的电源布线(图15中的36、37)。根据此方法，电子漂移发生可能性很高的接线柱(图13中的34、35)将消失，同时还能够很好地实现从芯片内部用电源向电路块及IP的供电。还有，改变后的芯片一侧的电源间距41、42，没有必要相同。
图16显示的是根据图11的流程对图15的布线宽度进行改变后的结果。在即使实施了上述的方法后仍存在超过电流容许值的部位时，可以加大(图16中的43、44)布线的宽度(图15中的36、37、28、29)。还有，伴随着布线宽度的增大，接线柱的数量也随之增加(从图15中的38、39到图16中的45、46)。根据此方法，不仅能够抑制电子漂移的发生、加强向电路块及IP等的供电，还能够削减因违反电流容许值而造成的电源修正、配置布线修改等所花费的工时。
还有，根据图11的流程，因为在布线密度确认步骤23中事先确认了以往在后面工序中才需要确认的布线密度设计规则，所以能够减少返工。
(产业上的实用性)
如以上所说明的那样，本发明所涉及的半导体集成电路及其设计方法，在使电子漂移的发生降低的同时，还能够削减因此所花费的工时，对于由多层布线构成的半导体集成电路及其平面布置设计等是很有用的。
Claims (8)
1.一种半导体集成电路，其特征在于：
具有：
VDD电源供给端子；
VSS电源供给端子；
VDD环状电源；
VSS环状电源；和
在同一布线层构成的多个IO-环状电源之间的电源布线，它们分别用于将所述VDD电源供给端子与所述VDD环状电源连接，将所述VSS电源供给端子与所述VSS环状电源连接，
所述VDD环状电源和所述VSS环状电源各自具有多个布线层，
所述VDD环状电源在所述多个布线层中至少一个布线层上与所述多个IO-环状电源之间的电源布线之一连接，
所述VSS环状电源在所述多个布线层中至少一个布线层上与所述多个IO-环状电源之间的电源布线之一连接。
2.根据权利要求1所述的半导体集成电路，其特征在于：
连接有所述VDD环状电源与所述多个IO-环状电源之间的电源布线之一的布线层、和连接有所述VSS环状电源与所述多个IO-环状电源之间的电源布线之一的布线层各自为所述多个布线层中最上侧的布线层。
3.根据权利要求1所述的半导体集成电路，其特征在于：
在所述多个IO-环状电源之间的电源布线之一与所述VSS环状电源在俯视时交叉的部位，所述VSS环状电源的布线层与所述多个IO-环状电源之间的电源布线之一是不相同的布线层。
4.根据权利要求1所述的半导体集成电路，其特征在于：
所述VDD环状电源具有多个角部，
在多个部位存在所述VDD环状电源与所述多个IO-环状电源之间的电源布线之一的连接，
所述多个部位中至少一个部位位于所述多个角部中的任一个角部。
5.根据权利要求4所述的半导体集成电路，其特征在于：
所述VSS环状电源具有多个角部，
在多个部位存在所述VSS环状电源与所述多个IO-环状电源之间的电源布线之一的连接，
所述多个部位中至少一个部位位于所述多个角部中的任一个角部。
6.根据权利要求2所述的半导体集成电路，其特征在于：
在所述多个IO-环状电源之间的电源布线之一与所述VSS环状电源在俯视时交叉的部位，所述VSS环状电源的布线层与所述多个IO-环状电源之间的电源布线之一是不相同的布线层。
7.根据权利要求2所述的半导体集成电路，其特征在于：
所述VDD环状电源具有多个角部，
在多个部位存在所述VDD环状电源与所述多个IO-环状电源之间的电源布线之一的连接，
所述多个部位中至少一个部位位于所述多个角部中的任一个角部。
8.根据权利要求7所述的半导体集成电路，其特征在于：
所述VSS环状电源具有多个角部，
在多个部位存在所述VSS环状电源与所述多个IO-环状电源之间的电源布线之一的连接，
所述多个部位中至少一个部位位于所述多个角部中的任一个角部。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005339684 | 2005-11-25 | ||
| JP2005339684 | 2005-11-25 | ||
| JP2005-339684 | 2005-11-25 | ||
| JP2006156490A JP2007173760A (ja) | 2005-11-25 | 2006-06-05 | 半導体集積回路及びその設計方法 |
| JP2006-156490 | 2006-06-05 | ||
| JP2006156490 | 2006-06-05 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110159720.9A Division CN102222659B (zh) | 2005-11-25 | 2006-10-17 | 半导体集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1971912A CN1971912A (zh) | 2007-05-30 |
| CN1971912B true CN1971912B (zh) | 2011-07-06 |
Family
ID=37844503
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610135612.7A Active CN1971912B (zh) | 2005-11-25 | 2006-10-17 | 半导体集成电路及其设计方法 |
| CN201110159720.9A Active CN102222659B (zh) | 2005-11-25 | 2006-10-17 | 半导体集成电路 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110159720.9A Active CN102222659B (zh) | 2005-11-25 | 2006-10-17 | 半导体集成电路 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7855579B2 (zh) |
| EP (1) | EP1791179A2 (zh) |
| JP (1) | JP2007173760A (zh) |
| CN (2) | CN1971912B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5194461B2 (ja) * | 2007-01-30 | 2013-05-08 | 富士通セミコンダクター株式会社 | 電流密度制限チェック方法及び電流密度制限チェック装置 |
| US8161446B2 (en) * | 2008-09-23 | 2012-04-17 | Qualcomm Incorporated | System and method of connecting a macro cell to a system power supply |
| WO2013168354A1 (ja) * | 2012-05-10 | 2013-11-14 | パナソニック株式会社 | 電源電圧の安定化構造を持つ三次元集積回路、及びその製造方法 |
| US8839177B1 (en) | 2013-08-22 | 2014-09-16 | International Business Machines Corporation | Method and system allowing for semiconductor design rule optimization |
| JP6328974B2 (ja) * | 2014-03-28 | 2018-05-23 | 株式会社メガチップス | 半導体装置及び半導体装置の設計手法 |
| US9196598B1 (en) * | 2014-06-12 | 2015-11-24 | Freescale Semiconductor, Inc. | Semiconductor device having power distribution using bond wires |
| CN108886020B (zh) * | 2016-03-28 | 2022-09-09 | 株式会社索思未来 | 半导体集成电路装置 |
| FR3077925B1 (fr) * | 2018-02-14 | 2021-06-18 | Commissariat Energie Atomique | Circuit integre tridimensionnel face a face de structure simplifiee |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1463041A (zh) * | 2002-05-29 | 2003-12-24 | 三洋电机株式会社 | 半导体集成电路装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2776120B2 (ja) | 1992-03-10 | 1998-07-16 | 日本電気株式会社 | 集積回路の電源配線布設方法 |
| JPH07283378A (ja) | 1994-04-08 | 1995-10-27 | Sony Corp | ゲートアレイの配線構造 |
| JP3747968B2 (ja) * | 1996-12-16 | 2006-02-22 | 富士通株式会社 | 集積回路装置 |
| US6477687B1 (en) * | 1998-06-01 | 2002-11-05 | Nvidia U.S. Investment Company | Method of embedding RAMS and other macrocells in the core of an integrated circuit chip |
| US6480989B2 (en) * | 1998-06-29 | 2002-11-12 | Lsi Logic Corporation | Integrated circuit design incorporating a power mesh |
| JP3988330B2 (ja) * | 1999-08-04 | 2007-10-10 | 富士通株式会社 | 半導体設計システム及び半導体設計プログラムを記録した記録媒体 |
| US6868374B1 (en) | 2000-10-03 | 2005-03-15 | International Business Machines Corporation | Method of power distribution analysis for I/O circuits in ASIC designs |
| US6770963B1 (en) * | 2001-01-04 | 2004-08-03 | Broadcom Corporation | Multi-power ring chip scale package for system level integration |
| US7103863B2 (en) * | 2001-06-08 | 2006-09-05 | Magma Design Automation, Inc. | Representing the design of a sub-module in a hierarchical integrated circuit design and analysis system |
| JP2003092355A (ja) * | 2001-09-19 | 2003-03-28 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JP3786608B2 (ja) * | 2002-01-28 | 2006-06-14 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP2003318260A (ja) | 2002-04-23 | 2003-11-07 | Nec Micro Systems Ltd | 半導体集積回路の配線方法 |
| DE60239391D1 (de) * | 2002-06-07 | 2011-04-21 | St Microelectronics Srl | rgungsringes mit großem parasitärem Widerstand |
| JP2004111796A (ja) | 2002-09-20 | 2004-04-08 | Hitachi Ltd | 半導体装置 |
| US6687133B1 (en) * | 2002-11-15 | 2004-02-03 | Lsi Logic Corporation | Ground plane on 2 layer PBGA |
| JP4287294B2 (ja) | 2004-01-21 | 2009-07-01 | 株式会社東芝 | 自動設計方法、自動設計装置、及び半導体集積回路 |
| US7200829B2 (en) | 2004-06-24 | 2007-04-03 | International Business Machines Corporation | I/O circuit power routing system and method |
| EP1638145A1 (en) * | 2004-09-20 | 2006-03-22 | Infineon Technologies AG | Embedded switchable power ring |
-
2006
- 2006-06-05 JP JP2006156490A patent/JP2007173760A/ja active Pending
- 2006-10-17 CN CN200610135612.7A patent/CN1971912B/zh active Active
- 2006-10-17 CN CN201110159720.9A patent/CN102222659B/zh active Active
- 2006-10-24 EP EP06122829A patent/EP1791179A2/en not_active Withdrawn
- 2006-11-09 US US11/594,750 patent/US7855579B2/en active Active
-
2010
- 2010-11-10 US US12/943,549 patent/US8151238B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1463041A (zh) * | 2002-05-29 | 2003-12-24 | 三洋电机株式会社 | 半导体集成电路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007173760A (ja) | 2007-07-05 |
| EP1791179A2 (en) | 2007-05-30 |
| US20110057320A1 (en) | 2011-03-10 |
| CN102222659B (zh) | 2012-10-31 |
| US20070124715A1 (en) | 2007-05-31 |
| CN1971912A (zh) | 2007-05-30 |
| CN102222659A (zh) | 2011-10-19 |
| US8151238B2 (en) | 2012-04-03 |
| US7855579B2 (en) | 2010-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1971912B (zh) | 半导体集成电路及其设计方法 | |
| KR100740963B1 (ko) | 배선 접속부 설계 방법 및 반도체 장치 | |
| JP4882455B2 (ja) | 半導体集積回路のユニットセルおよびユニットセルを使用した配線方法および配線プログラム | |
| US7703064B2 (en) | Multilayered circuit board design support method, program, and apparatus for suppressing thermal diffusion from solid-layer conductor to through hole | |
| JP4539916B2 (ja) | 半導体集積回路、半導体集積回路の設計方法、及び半導体集積回路の設計用プログラム | |
| CN106783840B (zh) | 一种标准单元库的版图结构 | |
| US20070200238A1 (en) | Semiconductor integrated circuit apparatus and method of designing the same | |
| CN105704918B (zh) | 一种高密度印制电路板 | |
| JP2009245961A (ja) | 半導体集積回路 | |
| CN107613670A (zh) | 一种印制电路板制作方法和印制电路板结构 | |
| CN103327728A (zh) | 印刷电路板 | |
| CN114423157B (zh) | Pcb板的制作方法、装置、电路板以及pcb板 | |
| JP2000068383A (ja) | 半導体集積回路装置の設計方法および半導体集積回路装置 | |
| JP2012019161A (ja) | 回路基板の製造方法 | |
| CN101730383B (zh) | 印刷电路板 | |
| JP3790202B2 (ja) | 半導体集積回路の電源配線方法および半導体集積回路 | |
| CN219812294U (zh) | 一种ddr地址线混合拓扑的pcb结构 | |
| JP4219150B2 (ja) | 半導体集積回路設計方法および半導体集積回路 | |
| CN208047001U (zh) | 一种带有防爆结构的线路板 | |
| KR20130095971A (ko) | 고전류 및 통신 제어가 가능한 일체형 전원 분배 장치 | |
| JP2004103821A (ja) | 半導体集積回路 | |
| CN100585842C (zh) | 芯片及其制造方法 | |
| JP4222260B2 (ja) | リード形電子部品実装プリント配線基板及び空気調和機 | |
| JP3721304B2 (ja) | めっき引き出し線の配線方法 | |
| CN101203093A (zh) | 电路板金属层修正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170221 Address after: Ottawa, Ontario, Canada Patentee after: MOSAID TECHNOLOGIES Inc. Address before: Osaka Japan Patentee before: Matsushita Electric Industrial Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Ottawa, Ontario, Canada Patentee after: MOSAID TECHNOLOGIES Inc. Address before: Ottawa, Ontario, Canada Patentee before: MOSAID TECHNOLOGIES Inc. |
|
| CP01 | Change in the name or title of a patent holder |