JP2003092355A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2003092355A JP2003092355A JP2001285520A JP2001285520A JP2003092355A JP 2003092355 A JP2003092355 A JP 2003092355A JP 2001285520 A JP2001285520 A JP 2001285520A JP 2001285520 A JP2001285520 A JP 2001285520A JP 2003092355 A JP2003092355 A JP 2003092355A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- narrow
- vertical
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 230000000694 effects Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101000946889 Homo sapiens Monocyte differentiation antigen CD14 Proteins 0.000 description 1
- 102100035877 Monocyte differentiation antigen CD14 Human genes 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 素子間配線の密度が低く、同時に論理素子の
密度が低いという課題があった。 【解決手段】 第1及び第2の幅狭縦向電源配線12
a,12bに分割された縦向電源配線12と、縦向電源
配線12と並列に配置され、第1及び第2の幅狭縦向接
地配線14a,14bに分割された縦向接地配線14
と、第1の幅狭縦向電源配線12aと第2の幅狭縦向電
源配線12bとを接続する補助縦向電源配線22と、第
1の幅狭縦向接地配線14aと第2の幅狭縦向接地配線
14bとを接続する補助縦向接地配線24とを備える。
密度が低いという課題があった。 【解決手段】 第1及び第2の幅狭縦向電源配線12
a,12bに分割された縦向電源配線12と、縦向電源
配線12と並列に配置され、第1及び第2の幅狭縦向接
地配線14a,14bに分割された縦向接地配線14
と、第1の幅狭縦向電源配線12aと第2の幅狭縦向電
源配線12bとを接続する補助縦向電源配線22と、第
1の幅狭縦向接地配線14aと第2の幅狭縦向接地配線
14bとを接続する補助縦向接地配線24とを備える。
Description
【0001】
【発明の属する技術分野】この発明は半導体集積回路装
置に関するものである。
置に関するものである。
【0002】
【従来の技術】図1は半導体集積回路装置のレイアウト
図である。図1において、1はI/Oバッファが形成さ
れたI/O領域、2はROMが形成されたROM領域、
3はRAMが形成されたRAM領域、4はロジック回路
が形成されたロジック領域、5はロジック領域4内にお
ける、論理素子が形成された論理素子領域、6はロジッ
ク領域4内における、電源配線及び接地配線が形成され
た電源・接地配線領域である。
図である。図1において、1はI/Oバッファが形成さ
れたI/O領域、2はROMが形成されたROM領域、
3はRAMが形成されたRAM領域、4はロジック回路
が形成されたロジック領域、5はロジック領域4内にお
ける、論理素子が形成された論理素子領域、6はロジッ
ク領域4内における、電源配線及び接地配線が形成され
た電源・接地配線領域である。
【0003】図6は従来の半導体集積回路装置における
ロジック領域内の配線の構成を示す平面図であり、図1
中のA部分の構成に該当する。図6において、101は
横向電源配線、102は縦向電源配線、103は横向電
源配線101と並列に配置された横向接地配線、104
は縦向電源配線102と並列に配置された縦向接地配
線、105は論理素子間を接続するための横向素子間配
線、106は論理素子間を接続するための縦向素子間配
線、107は横向電源配線101と縦向電源配線102
とを接続するためのスルーホール、108は横向接地配
線103と縦向接地配線104とを接続するためのスル
ーホールである。
ロジック領域内の配線の構成を示す平面図であり、図1
中のA部分の構成に該当する。図6において、101は
横向電源配線、102は縦向電源配線、103は横向電
源配線101と並列に配置された横向接地配線、104
は縦向電源配線102と並列に配置された縦向接地配
線、105は論理素子間を接続するための横向素子間配
線、106は論理素子間を接続するための縦向素子間配
線、107は横向電源配線101と縦向電源配線102
とを接続するためのスルーホール、108は横向接地配
線103と縦向接地配線104とを接続するためのスル
ーホールである。
【0004】電源配線、接地配線及び素子間配線は、例
えばアルミニウムや銅などの金属により形成されてい
る。また、電源配線及び接地配線は、それらにエレクト
ロマイグレーション耐性を持たせるために、その幅は素
子間配線の幅より広い。
えばアルミニウムや銅などの金属により形成されてい
る。また、電源配線及び接地配線は、それらにエレクト
ロマイグレーション耐性を持たせるために、その幅は素
子間配線の幅より広い。
【0005】電源配線、接地配線及び素子間配線は、そ
れらを形成する位置の層間絶縁膜をエッチングにより溶
解して穴を形成し、その穴にアルミニウムや銅などの金
属を埋め込むことにより形成されている。図7は層間絶
縁膜をエッチングにより溶解する様子を示す断面図であ
る。図7(a)から図7(c)の順に層間絶縁膜111
のエッチングが進行する。図7(a)から図7(c)に
示すように、層間絶縁膜111のエッチングが進行する
と、穴112の入り口に異物が堆積し、穴112の断面
形状は台形になる。従って、電源配線、接地配線及び素
子間配線の断面形状は台形である。台形のテーパー部の
幅は配線の幅が広いほど広い。
れらを形成する位置の層間絶縁膜をエッチングにより溶
解して穴を形成し、その穴にアルミニウムや銅などの金
属を埋め込むことにより形成されている。図7は層間絶
縁膜をエッチングにより溶解する様子を示す断面図であ
る。図7(a)から図7(c)の順に層間絶縁膜111
のエッチングが進行する。図7(a)から図7(c)に
示すように、層間絶縁膜111のエッチングが進行する
と、穴112の入り口に異物が堆積し、穴112の断面
形状は台形になる。従って、電源配線、接地配線及び素
子間配線の断面形状は台形である。台形のテーパー部の
幅は配線の幅が広いほど広い。
【0006】図8は図6中のVIII−VIII線に沿
った断面図である。図において、102aは縦向電源配
線102のテーパー部、104aは縦向接地配線104
のテーパー部、106aは縦向素子間配線106のテー
パー部である。
った断面図である。図において、102aは縦向電源配
線102のテーパー部、104aは縦向接地配線104
のテーパー部、106aは縦向素子間配線106のテー
パー部である。
【0007】縦向電源配線102及び縦向接地配線10
4の幅a2は、縦向素子間配線106の幅b2より広
い。例えば、幅a2は約0.41μmであり、幅b2は
約0.22μmである。このため、縦向電源配線102
のテーパー部102a及び縦向接地配線104のテーパ
ー部104aの幅c2は、縦向素子間配線106のテー
パー部106aの幅d2より広い。従って、縦向電源配
線102及び縦向素子間配線106間並びに縦向接地配
線104及び縦向素子間配線106間の間隔f2は、縦
向素子間配線106間の間隔g2より広い。また、縦向
電源配線102及び縦向接地配線104間の間隔e2
は、間隔f2より広い。例えば、間隔e2は約0.5μ
mであり、間隔f2は約0.4μmであり、間隔g2は
約0.22μmである。また、縦向電源配線102に隣
接する縦向素子間配線106と縦向接地配線104に隣
接する縦向素子間配線106との間隔h2は2×a2+
e2+2×f2であり、約2.12μmである。
4の幅a2は、縦向素子間配線106の幅b2より広
い。例えば、幅a2は約0.41μmであり、幅b2は
約0.22μmである。このため、縦向電源配線102
のテーパー部102a及び縦向接地配線104のテーパ
ー部104aの幅c2は、縦向素子間配線106のテー
パー部106aの幅d2より広い。従って、縦向電源配
線102及び縦向素子間配線106間並びに縦向接地配
線104及び縦向素子間配線106間の間隔f2は、縦
向素子間配線106間の間隔g2より広い。また、縦向
電源配線102及び縦向接地配線104間の間隔e2
は、間隔f2より広い。例えば、間隔e2は約0.5μ
mであり、間隔f2は約0.4μmであり、間隔g2は
約0.22μmである。また、縦向電源配線102に隣
接する縦向素子間配線106と縦向接地配線104に隣
接する縦向素子間配線106との間隔h2は2×a2+
e2+2×f2であり、約2.12μmである。
【0008】
【発明が解決しようとする課題】従来の半導体集積回路
装置は以上のように構成され、電源配線、接地配線及び
素子間配線の断面形状は台形であり、幅の広い電源配線
及び接地配線のテーパー部の幅は幅の狭い素子間配線の
テーパー部の幅より広い。このため、素子間配線と電源
配線及び接地配線との間隔を素子間配線間の間隔より広
くする必要がある。従って、素子間配線の密度が低く、
同時に論理素子の密度が低いという課題があった。
装置は以上のように構成され、電源配線、接地配線及び
素子間配線の断面形状は台形であり、幅の広い電源配線
及び接地配線のテーパー部の幅は幅の狭い素子間配線の
テーパー部の幅より広い。このため、素子間配線と電源
配線及び接地配線との間隔を素子間配線間の間隔より広
くする必要がある。従って、素子間配線の密度が低く、
同時に論理素子の密度が低いという課題があった。
【0009】この発明は上記のような課題を解決するた
めになされたもので、素子間配線と電源配線及び接地配
線との間隔が狭く、論理素子の密度が高い半導体集積回
路装置を得ることを目的とする。
めになされたもので、素子間配線と電源配線及び接地配
線との間隔が狭く、論理素子の密度が高い半導体集積回
路装置を得ることを目的とする。
【0010】
【課題を解決するための手段】この発明に係る半導体集
積回路装置は、複数の幅狭電源配線に分割された電源配
線と、電源配線と並列に配置され、複数の幅狭接地配線
に分割された接地配線と、各幅狭電源配線を接続する補
助電源配線と、各幅狭接地配線を接続する補助接地配線
とを備えたものである。
積回路装置は、複数の幅狭電源配線に分割された電源配
線と、電源配線と並列に配置され、複数の幅狭接地配線
に分割された接地配線と、各幅狭電源配線を接続する補
助電源配線と、各幅狭接地配線を接続する補助接地配線
とを備えたものである。
【0011】この発明に係る半導体集積回路装置は、幅
狭電源配線と幅狭接地配線とが交互に配置されているも
のである。
狭電源配線と幅狭接地配線とが交互に配置されているも
のである。
【0012】この発明に係る半導体集積回路装置は、2
つの幅狭接地配線の間に電源配線が配置されているもの
である。
つの幅狭接地配線の間に電源配線が配置されているもの
である。
【0013】この発明に係る半導体集積回路装置は、電
源配線及び接地配線が2つに分割されているものであ
る。
源配線及び接地配線が2つに分割されているものであ
る。
【0014】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図2はこの発明の実施の形態1による半
導体集積回路装置におけるロジック領域内の配線の構成
を示す平面図であり、図1中のA部分の構成に該当す
る。図において、11は横向電源配線、11a,11b
は横向電源配線11を構成する第1,第2の幅狭横向電
源配線、12は縦向電源配線、12a,12bは縦向電
源配線12を構成する第1,第2の幅狭縦向電源配線、
13は横向電源配線11と並列に配置された横向接地配
線、13a,13bは横向接地配線13を構成する第
1,第2の幅狭横向接地配線、14は縦向電源配線12
と並列に配置された縦向接地配線、14a,14bは縦
向接地配線14を構成する第1,第2の幅狭縦向接地配
線、15は論理素子間を接続するための横向素子間配
線、16は論理素子間を接続するための縦向素子間配線
である。
説明する。 実施の形態1.図2はこの発明の実施の形態1による半
導体集積回路装置におけるロジック領域内の配線の構成
を示す平面図であり、図1中のA部分の構成に該当す
る。図において、11は横向電源配線、11a,11b
は横向電源配線11を構成する第1,第2の幅狭横向電
源配線、12は縦向電源配線、12a,12bは縦向電
源配線12を構成する第1,第2の幅狭縦向電源配線、
13は横向電源配線11と並列に配置された横向接地配
線、13a,13bは横向接地配線13を構成する第
1,第2の幅狭横向接地配線、14は縦向電源配線12
と並列に配置された縦向接地配線、14a,14bは縦
向接地配線14を構成する第1,第2の幅狭縦向接地配
線、15は論理素子間を接続するための横向素子間配
線、16は論理素子間を接続するための縦向素子間配線
である。
【0015】電源配線、接地配線及び素子間配線は、例
えばアルミニウムや銅などの金属により形成されてい
る。電源配線、接地配線及び素子間配線は、それらを形
成する位置の層間絶縁膜をエッチングにより溶解して穴
を形成し、その穴にアルミニウムや銅などの金属を埋め
込むことにより形成されている。
えばアルミニウムや銅などの金属により形成されてい
る。電源配線、接地配線及び素子間配線は、それらを形
成する位置の層間絶縁膜をエッチングにより溶解して穴
を形成し、その穴にアルミニウムや銅などの金属を埋め
込むことにより形成されている。
【0016】実施の形態1では、横向電源配線11、縦
向電源配線12、横向接地配線13及び縦向接地配線1
4はそれぞれ2つに分割されている。第1,第2の幅狭
横向電源配線11a,11b及び第1,第2の幅狭横向
接地配線13a,13bは、第2の幅狭横向電源配線1
1b、第1の幅狭横向電源配線11a、第2の幅狭横向
接地配線13b及び第1の幅狭横向接地配線13aの順
に配置されている。第1,第2の幅狭縦向電源配線12
a,12b及び第1,第2の幅狭縦向接地配線14a,
14bは、第2の幅狭縦向電源配線12b、第1の幅狭
縦向電源配線12a、第2の幅狭縦向接地配線14b及
び第1の幅狭縦向接地配線14aの順に配置されてい
る。
向電源配線12、横向接地配線13及び縦向接地配線1
4はそれぞれ2つに分割されている。第1,第2の幅狭
横向電源配線11a,11b及び第1,第2の幅狭横向
接地配線13a,13bは、第2の幅狭横向電源配線1
1b、第1の幅狭横向電源配線11a、第2の幅狭横向
接地配線13b及び第1の幅狭横向接地配線13aの順
に配置されている。第1,第2の幅狭縦向電源配線12
a,12b及び第1,第2の幅狭縦向接地配線14a,
14bは、第2の幅狭縦向電源配線12b、第1の幅狭
縦向電源配線12a、第2の幅狭縦向接地配線14b及
び第1の幅狭縦向接地配線14aの順に配置されてい
る。
【0017】また、17a,17bは第1,第2の幅狭
横向電源配線11a,11bと第1の幅狭縦向電源配線
12aとを接続するためのスルーホール、18a,18
bは第1,第2の幅狭横向電源配線11a,11bと第
2の幅狭縦向電源配線12bとを接続するためのスルー
ホール、19a,19bは第1,第2の幅狭横向接地配
線13a,13bと第1の幅狭縦向接地配線14aとを
接続するためのスルーホール、20a,20bは第1,
第2の幅狭横向接地配線13a,13bと第2の幅狭縦
向接地配線14bとを接続するためのスルーホールであ
る。
横向電源配線11a,11bと第1の幅狭縦向電源配線
12aとを接続するためのスルーホール、18a,18
bは第1,第2の幅狭横向電源配線11a,11bと第
2の幅狭縦向電源配線12bとを接続するためのスルー
ホール、19a,19bは第1,第2の幅狭横向接地配
線13a,13bと第1の幅狭縦向接地配線14aとを
接続するためのスルーホール、20a,20bは第1,
第2の幅狭横向接地配線13a,13bと第2の幅狭縦
向接地配線14bとを接続するためのスルーホールであ
る。
【0018】また、21は第1の幅狭横向電源配線11
aと第2の幅狭横向電源配線11bとを接続する補助横
向電源配線、22は第1の幅狭縦向電源配線12aと第
2の幅狭縦向電源配線12bとを接続する補助縦向電源
配線、23は第1の幅狭横向接地配線13aと第2の幅
狭横向接地配線13bとを接続する補助横向接地配線、
24は第1の幅狭縦向接地配線14aと第2の幅狭縦向
接地配線14bとを接続する補助縦向接地配線である。
補助横向電源配線21、補助縦向電源配線22、補助横
向接地配線23及び補助縦向接地配線24は、それぞれ
横向電源配線、縦向電源配線、横向接地配線及び縦向接
地配線の上側に、任意の間隔をおいて設けられている。
ただし、図2では、補助横向電源配線21及び補助横向
接地配線23はそれぞれ1つのみ示し、補助縦向電源配
線22及び補助縦向接地配線24はそれぞれ2つのみを
示している。
aと第2の幅狭横向電源配線11bとを接続する補助横
向電源配線、22は第1の幅狭縦向電源配線12aと第
2の幅狭縦向電源配線12bとを接続する補助縦向電源
配線、23は第1の幅狭横向接地配線13aと第2の幅
狭横向接地配線13bとを接続する補助横向接地配線、
24は第1の幅狭縦向接地配線14aと第2の幅狭縦向
接地配線14bとを接続する補助縦向接地配線である。
補助横向電源配線21、補助縦向電源配線22、補助横
向接地配線23及び補助縦向接地配線24は、それぞれ
横向電源配線、縦向電源配線、横向接地配線及び縦向接
地配線の上側に、任意の間隔をおいて設けられている。
ただし、図2では、補助横向電源配線21及び補助横向
接地配線23はそれぞれ1つのみ示し、補助縦向電源配
線22及び補助縦向接地配線24はそれぞれ2つのみを
示している。
【0019】また、25a,25bは第1,第2の幅狭
横向電源配線11a,11bと補助横向電源配線21と
を接続するためのスルーホール、26a,26bは第
1,第2の幅狭縦向電源配線12a,12bと補助縦向
電源配線22とを接続するためのスルーホール、27
a,27bは第1,第2の幅狭横向接地配線13a,1
3bと補助横向接地配線23とを接続するためのスルー
ホール、28a,28bは第1,第2の幅狭縦向接地配
線14a,14bと補助縦向接地配線24とを接続する
ためのスルーホールである。
横向電源配線11a,11bと補助横向電源配線21と
を接続するためのスルーホール、26a,26bは第
1,第2の幅狭縦向電源配線12a,12bと補助縦向
電源配線22とを接続するためのスルーホール、27
a,27bは第1,第2の幅狭横向接地配線13a,1
3bと補助横向接地配線23とを接続するためのスルー
ホール、28a,28bは第1,第2の幅狭縦向接地配
線14a,14bと補助縦向接地配線24とを接続する
ためのスルーホールである。
【0020】図3は図2中のIII−III線に沿った
断面図である。図において、12c,12dは第1,第
2の幅狭縦向電源配線12a,12bのテーパー部、1
4c,14dは第1,第2の幅狭縦向接地配線14a,
14bのテーパー部、16aは縦向素子間配線16のテ
ーパー部である。
断面図である。図において、12c,12dは第1,第
2の幅狭縦向電源配線12a,12bのテーパー部、1
4c,14dは第1,第2の幅狭縦向接地配線14a,
14bのテーパー部、16aは縦向素子間配線16のテ
ーパー部である。
【0021】第1,第2の幅狭縦向電源配線12a,1
2b及び第1,第2の幅狭縦向接地配線14a,14b
の幅a1は、縦向素子間配線16の幅b1と同じであ
る。例えば、幅a1及び幅b1は約0.22μmであ
る。このため、第1,第2の幅狭縦向電源配線12a,
12bのテーパー部12c,12d及び第1,第2の幅
狭縦向接地配線14a,14bのテーパー部14c,1
4dの幅c1は、縦向素子間配線16のテーパー部16
aの幅d1と同じである。従って、第2の幅狭縦向電源
配線12b及び縦向素子間配線16間並びに第1の幅狭
縦向接地配線14a及び縦向素子間配線16間の間隔f
1は、縦向素子間配線間の間隔g1と同じである。ま
た、第1の幅狭縦向電源配線12a及び第2の幅狭縦向
電源配線12b間、第1の幅狭縦向接地配線14a及び
第2の幅狭縦向接地配線14b間並びに第1の幅狭縦向
電源配線12a及び第2の幅狭縦向接地配線14b間の
間隔e1は、間隔g1と同じである。例えば、幅e1,
幅f1及び幅g1は約0.22μmである。また、第2
の幅狭縦向電源配線12bに隣接する縦向素子間配線1
6と第1の幅狭縦向接地配線14aに隣接する縦向素子
間配線16との間隔h1は4×a1+3×e1+2×f
1であり、約1.98μmである。この間隔h1は、従
来の場合の間隔h2より小さい。
2b及び第1,第2の幅狭縦向接地配線14a,14b
の幅a1は、縦向素子間配線16の幅b1と同じであ
る。例えば、幅a1及び幅b1は約0.22μmであ
る。このため、第1,第2の幅狭縦向電源配線12a,
12bのテーパー部12c,12d及び第1,第2の幅
狭縦向接地配線14a,14bのテーパー部14c,1
4dの幅c1は、縦向素子間配線16のテーパー部16
aの幅d1と同じである。従って、第2の幅狭縦向電源
配線12b及び縦向素子間配線16間並びに第1の幅狭
縦向接地配線14a及び縦向素子間配線16間の間隔f
1は、縦向素子間配線間の間隔g1と同じである。ま
た、第1の幅狭縦向電源配線12a及び第2の幅狭縦向
電源配線12b間、第1の幅狭縦向接地配線14a及び
第2の幅狭縦向接地配線14b間並びに第1の幅狭縦向
電源配線12a及び第2の幅狭縦向接地配線14b間の
間隔e1は、間隔g1と同じである。例えば、幅e1,
幅f1及び幅g1は約0.22μmである。また、第2
の幅狭縦向電源配線12bに隣接する縦向素子間配線1
6と第1の幅狭縦向接地配線14aに隣接する縦向素子
間配線16との間隔h1は4×a1+3×e1+2×f
1であり、約1.98μmである。この間隔h1は、従
来の場合の間隔h2より小さい。
【0022】以上のように、この実施の形態1によれ
ば、電源配線及び接地配線を2つの配線に分割するの
で、分割された個々の配線の幅が狭くなり、そのテーパ
ー部の幅も狭くなる。このため、素子間配線と電源配線
及び接地配線との間隔を狭くすることができる。従っ
て、素子間配線の密度が高くなり、論理素子の密度が高
くなる効果が得られる。その結果、半導体集積回路装置
の面積を削減することができる。
ば、電源配線及び接地配線を2つの配線に分割するの
で、分割された個々の配線の幅が狭くなり、そのテーパ
ー部の幅も狭くなる。このため、素子間配線と電源配線
及び接地配線との間隔を狭くすることができる。従っ
て、素子間配線の密度が高くなり、論理素子の密度が高
くなる効果が得られる。その結果、半導体集積回路装置
の面積を削減することができる。
【0023】実施の形態2.図4はこの発明の実施の形
態2による半導体集積回路におけるロジック領域の構成
を示す平面図であり、図1中のA部分の構成に該当す
る。図において、41は横向電源配線、41a,41b
は横向電源配線41を構成する第1,第2の幅狭横向電
源配線、42は縦向電源配線、42a,42bは縦向電
源配線42を構成する第1,第2の幅狭縦向電源配線、
43は横向電源配線41と並列に配置された横向接地配
線、43a,43bは横向接地配線43を構成する第
1,第2の幅狭横向接地配線、44は縦向電源配線42
と並列に配置された縦向接地配線、44a,44bは縦
向接地配線44を構成する第1,第2の幅狭縦向接地配
線である。その他の構成要素は、図2において同一符号
を付して示したものと同一あるいは同等である。
態2による半導体集積回路におけるロジック領域の構成
を示す平面図であり、図1中のA部分の構成に該当す
る。図において、41は横向電源配線、41a,41b
は横向電源配線41を構成する第1,第2の幅狭横向電
源配線、42は縦向電源配線、42a,42bは縦向電
源配線42を構成する第1,第2の幅狭縦向電源配線、
43は横向電源配線41と並列に配置された横向接地配
線、43a,43bは横向接地配線43を構成する第
1,第2の幅狭横向接地配線、44は縦向電源配線42
と並列に配置された縦向接地配線、44a,44bは縦
向接地配線44を構成する第1,第2の幅狭縦向接地配
線である。その他の構成要素は、図2において同一符号
を付して示したものと同一あるいは同等である。
【0024】実施の形態2では、横向電源配線41、縦
向電源配線42、横向接地配線43及び縦向接地配線4
4はそれぞれ2つに分割されている。第1,第2の幅狭
横向電源配線41a,41b及び第1,第2の幅狭横向
接地配線43a,43bは、第2の幅狭横向電源配線4
1b、第2の幅狭横向接地配線43b、第1の幅狭横向
電源配線41a及び第1の幅狭横向接地配線43aの順
に配置されている。すなわち、幅狭横向電源配線と幅狭
横向接地配線とが交互に配置されている。第1,第2の
幅狭縦向電源配線42a,42b及び第1,第2の幅狭
縦向接地配線44a,44bは、第2の幅狭縦向電源配
線42b、第2の幅狭縦向接地配線44b、第1の幅狭
縦向電源配線42a及び第1の幅狭縦向接地配線44a
の順に配置されている。すなわち、幅狭縦向電源配線と
幅狭縦向接地配線とが交互に配置されている。
向電源配線42、横向接地配線43及び縦向接地配線4
4はそれぞれ2つに分割されている。第1,第2の幅狭
横向電源配線41a,41b及び第1,第2の幅狭横向
接地配線43a,43bは、第2の幅狭横向電源配線4
1b、第2の幅狭横向接地配線43b、第1の幅狭横向
電源配線41a及び第1の幅狭横向接地配線43aの順
に配置されている。すなわち、幅狭横向電源配線と幅狭
横向接地配線とが交互に配置されている。第1,第2の
幅狭縦向電源配線42a,42b及び第1,第2の幅狭
縦向接地配線44a,44bは、第2の幅狭縦向電源配
線42b、第2の幅狭縦向接地配線44b、第1の幅狭
縦向電源配線42a及び第1の幅狭縦向接地配線44a
の順に配置されている。すなわち、幅狭縦向電源配線と
幅狭縦向接地配線とが交互に配置されている。
【0025】以上のように、この実施の形態2によれ
ば、電源配線及び接地配線を2つの配線に分割するの
で、実施の形態1と同様の効果が得られる。
ば、電源配線及び接地配線を2つの配線に分割するの
で、実施の形態1と同様の効果が得られる。
【0026】また、この実施の形態2によれば、幅狭電
源配線と幅狭接地配線とが交互に配置されているので、
幅狭電源配線と幅狭接地配線とそれらの間に位置する層
間絶縁膜とでコンデンサが構成される。従って、電源配
線に生じたパルス波形のノイズがコンデンサに吸収さ
れ、ノイズが少なくなるという効果が得られる。
源配線と幅狭接地配線とが交互に配置されているので、
幅狭電源配線と幅狭接地配線とそれらの間に位置する層
間絶縁膜とでコンデンサが構成される。従って、電源配
線に生じたパルス波形のノイズがコンデンサに吸収さ
れ、ノイズが少なくなるという効果が得られる。
【0027】実施の形態3.図5はこの発明の実施の形
態3による半導体集積回路におけるロジック領域の構成
を示す平面図であり、図1中のA部分の構成に該当す
る。図において、51は横向電源配線、51a,51b
は横向電源配線51を構成する第1,第2の幅狭横向電
源配線、52は縦向電源配線、52a,52bは縦向電
源配線52を構成する第1,第2の幅狭縦向電源配線、
53は横向電源配線51と並列に配置された横向接地配
線、53a,53bは横向接地配線53を構成する第
1,第2の幅狭横向接地配線、54は縦向電源配線52
と並列に配置された縦向接地配線、54a,54bは縦
向接地配線54を構成する第1,第2の幅狭縦向接地配
線である。その他の構成要素は、図2において同一符号
を付して示したものと同一あるいは同等である。
態3による半導体集積回路におけるロジック領域の構成
を示す平面図であり、図1中のA部分の構成に該当す
る。図において、51は横向電源配線、51a,51b
は横向電源配線51を構成する第1,第2の幅狭横向電
源配線、52は縦向電源配線、52a,52bは縦向電
源配線52を構成する第1,第2の幅狭縦向電源配線、
53は横向電源配線51と並列に配置された横向接地配
線、53a,53bは横向接地配線53を構成する第
1,第2の幅狭横向接地配線、54は縦向電源配線52
と並列に配置された縦向接地配線、54a,54bは縦
向接地配線54を構成する第1,第2の幅狭縦向接地配
線である。その他の構成要素は、図2において同一符号
を付して示したものと同一あるいは同等である。
【0028】実施の形態3では、横向電源配線51、縦
向電源配線52、横向接地配線53及び縦向接地配線5
4はそれぞれ2つに分割されている。第1,第2の幅狭
横向電源配線51a,51b及び第1,第2の幅狭横向
接地配線53a,53bは、第2の幅狭横向接地配線5
3b、第2の幅狭横向電源配線51b、第1の幅狭横向
電源配線51a及び第1の幅狭横向接地配線53aの順
に配置されている。すなわち、2つの幅狭横向接地配線
の間に横向電源配線が配置されている。第1,第2の幅
狭縦向電源配線52a,52b及び第1,第2の幅狭縦
向接地配線54a,54bは、第2の幅狭縦向接地配線
54b、第2の幅狭縦向電源配線52b、第1の幅狭縦
向電源配線52a及び第1の幅狭縦向接地配線54aの
順に配置されている。すなわち、2つの幅狭縦向接地配
線の間に縦向電源配線が配置されている。
向電源配線52、横向接地配線53及び縦向接地配線5
4はそれぞれ2つに分割されている。第1,第2の幅狭
横向電源配線51a,51b及び第1,第2の幅狭横向
接地配線53a,53bは、第2の幅狭横向接地配線5
3b、第2の幅狭横向電源配線51b、第1の幅狭横向
電源配線51a及び第1の幅狭横向接地配線53aの順
に配置されている。すなわち、2つの幅狭横向接地配線
の間に横向電源配線が配置されている。第1,第2の幅
狭縦向電源配線52a,52b及び第1,第2の幅狭縦
向接地配線54a,54bは、第2の幅狭縦向接地配線
54b、第2の幅狭縦向電源配線52b、第1の幅狭縦
向電源配線52a及び第1の幅狭縦向接地配線54aの
順に配置されている。すなわち、2つの幅狭縦向接地配
線の間に縦向電源配線が配置されている。
【0029】以上のように、この実施の形態3によれ
ば、電源配線及び接地配線を2つの配線に分割するの
で、実施の形態1と同様の効果が得られる。
ば、電源配線及び接地配線を2つの配線に分割するの
で、実施の形態1と同様の効果が得られる。
【0030】また、この実施の形態3によれば、2つの
幅狭接地配線の間に電源配線が配置されているので、電
源配線が幅狭接地配線でシールドされる。従って、電源
配線の電圧または電流が変化しても、容量結合によるノ
イズが素子間配線に生じないという効果が得られる。
幅狭接地配線の間に電源配線が配置されているので、電
源配線が幅狭接地配線でシールドされる。従って、電源
配線の電圧または電流が変化しても、容量結合によるノ
イズが素子間配線に生じないという効果が得られる。
【0031】なお、図2から図4では、電源配線及び接
地配線を2つに分割する場合について説明したが、半導
体集積回路装置の面積を削減することができるならば、
3つ以上の分割する場合であってもよい。
地配線を2つに分割する場合について説明したが、半導
体集積回路装置の面積を削減することができるならば、
3つ以上の分割する場合であってもよい。
【0032】また、図2から図4では、縦向電源配線及
び縦向接地配線に縦向素子間配線を接近させる場合につ
いて説明したが、分割された横向電源配線及び横向接地
配線に横向素子間配線を接近させることも可能である。
び縦向接地配線に縦向素子間配線を接近させる場合につ
いて説明したが、分割された横向電源配線及び横向接地
配線に横向素子間配線を接近させることも可能である。
【0033】また、図2から図4では、縦向電源配線及
び縦向接地配線だけではなく、横向電源配線及び横向接
地配線も分割する場合について説明したが、横向電源配
線及び横向接地配線に横向素子間配線を接近させる必要
がない場合には、必ずしも横向電源配線及び横向接地配
線を分割する必要はない。
び縦向接地配線だけではなく、横向電源配線及び横向接
地配線も分割する場合について説明したが、横向電源配
線及び横向接地配線に横向素子間配線を接近させる必要
がない場合には、必ずしも横向電源配線及び横向接地配
線を分割する必要はない。
【0034】また、図2から図4では、補助電源配線及
び補助接地配線を電源配線及び接地配線の上側に設ける
場合について説明したが、補助電源配線及び補助接地配
線を電源配線及び接地配線の下側に設けることも可能で
ある。
び補助接地配線を電源配線及び接地配線の上側に設ける
場合について説明したが、補助電源配線及び補助接地配
線を電源配線及び接地配線の下側に設けることも可能で
ある。
【0035】
【発明の効果】以上のように、この発明によれば、複数
の幅狭電源配線に分割された電源配線と、電源配線と並
列に配置され、複数の幅狭接地配線に分割された接地配
線と、各幅狭電源配線を接続する補助電源配線と、各幅
狭接地配線を接続する補助接地配線とを備えるように半
導体集積回路装置を構成したので、素子間配線の密度が
高く、同時に論理素子の密度が高い半導体集積回路装置
が得られる効果がある。
の幅狭電源配線に分割された電源配線と、電源配線と並
列に配置され、複数の幅狭接地配線に分割された接地配
線と、各幅狭電源配線を接続する補助電源配線と、各幅
狭接地配線を接続する補助接地配線とを備えるように半
導体集積回路装置を構成したので、素子間配線の密度が
高く、同時に論理素子の密度が高い半導体集積回路装置
が得られる効果がある。
【0036】この発明によれば、幅狭電源配線と幅狭接
地配線とを交互に配置するように半導体集積回路装置を
構成したので、電源配線に生じたパルス波形のノイズが
幅狭電源配線と幅狭接地配線とそれらの間に位置する層
間絶縁膜とで構成されるコンデンサに吸収され、ノイズ
が少ない半導体集積回路装置が得られる効果がある。
地配線とを交互に配置するように半導体集積回路装置を
構成したので、電源配線に生じたパルス波形のノイズが
幅狭電源配線と幅狭接地配線とそれらの間に位置する層
間絶縁膜とで構成されるコンデンサに吸収され、ノイズ
が少ない半導体集積回路装置が得られる効果がある。
【0037】この発明によれば、2つの幅狭接地配線の
間に電源配線を配置するように半導体集積回路装置を構
成したので、電源配線の電圧または電流が変化しても、
容量結合によるノイズが素子間配線に生じない半導体集
積回路装置が得られる効果がある。
間に電源配線を配置するように半導体集積回路装置を構
成したので、電源配線の電圧または電流が変化しても、
容量結合によるノイズが素子間配線に生じない半導体集
積回路装置が得られる効果がある。
【0038】この発明によれば、電源配線及び接地配線
を2つに分割するように半導体集積回路装置を構成した
ので、構成の簡易な半導体集積回路装置が得られる効果
がある。
を2つに分割するように半導体集積回路装置を構成した
ので、構成の簡易な半導体集積回路装置が得られる効果
がある。
【図1】 半導体集積回路装置のレイアウト図である。
【図2】 この発明の実施の形態1による半導体集積回
路装置におけるロジック領域内の配線の構成を示す平面
図である。
路装置におけるロジック領域内の配線の構成を示す平面
図である。
【図3】 図2中のIII−III線に沿った断面図で
ある。
ある。
【図4】 この発明の実施の形態2による半導体集積回
路装置におけるロジック領域内の配線の構成を示す平面
図である。
路装置におけるロジック領域内の配線の構成を示す平面
図である。
【図5】 この発明の実施の形態3による半導体集積回
路装置におけるロジック領域内の配線の構成を示す平面
図である。
路装置におけるロジック領域内の配線の構成を示す平面
図である。
【図6】 従来の半導体集積回路装置におけるロジック
領域内の配線の構成を示す平面図である。
領域内の配線の構成を示す平面図である。
【図7】 層間絶縁膜をエッチングにより溶解する様子
を示す断面図である。
を示す断面図である。
【図8】 図6中のVIII−VIII線に沿った断面
図である。
図である。
11,41,51 横向電源配線、11a,41a,5
1a 第1の幅狭横向電源配線、11b,41b,51
b 第2の幅狭横向電源配線、12,42,52 縦向
電源配線、12a,42a,52a 第1の幅狭縦向電
源配線、12b,42b,52b 第2の幅狭縦向電源
配線、13,43,53 横向接地配線、13a,43
a,53a 第1の幅狭横向接地配線、13b,43
b,53b第2の幅狭横向接地配線、14,44,54
縦向接地配線、14a,44a,54a 第1の幅狭
縦向接地配線、14b,44b,54b 第2の幅狭縦
向接地配線、15 横向素子間配線、16 縦向素子間
配線、17a,17b,18a,18b,19a,19
b,20a,20b,25a,25b,26a,26
b,27a,27b,28a,28b スルーホール、
21 補助横向電源配線、22 補助縦向電源配線、2
3 補助横向接地配線、24 補助縦向接地配線。
1a 第1の幅狭横向電源配線、11b,41b,51
b 第2の幅狭横向電源配線、12,42,52 縦向
電源配線、12a,42a,52a 第1の幅狭縦向電
源配線、12b,42b,52b 第2の幅狭縦向電源
配線、13,43,53 横向接地配線、13a,43
a,53a 第1の幅狭横向接地配線、13b,43
b,53b第2の幅狭横向接地配線、14,44,54
縦向接地配線、14a,44a,54a 第1の幅狭
縦向接地配線、14b,44b,54b 第2の幅狭縦
向接地配線、15 横向素子間配線、16 縦向素子間
配線、17a,17b,18a,18b,19a,19
b,20a,20b,25a,25b,26a,26
b,27a,27b,28a,28b スルーホール、
21 補助横向電源配線、22 補助縦向電源配線、2
3 補助横向接地配線、24 補助縦向接地配線。
─────────────────────────────────────────────────────
フロントページの続き
Fターム(参考) 5F033 HH08 HH11 JJ01 JJ08 JJ11
KK08 KK11 MM19 QQ09 QQ37
UU01 VV03 VV04 VV05 XX00
XX23
5F038 CD02 CD14 EZ20
5F064 EE09 EE14 EE19 EE45 EE52
Claims (4)
- 【請求項1】 複数の幅狭電源配線に分割された電源配
線と、該電源配線と並列に配置され、複数の幅狭接地配
線に分割された接地配線と、各幅狭電源配線を接続する
補助電源配線と、各幅狭接地配線を接続する補助接地配
線とを備えた半導体集積回路装置。 - 【請求項2】 幅狭電源配線と幅狭接地配線とが交互に
配置されていることを特徴とする請求項1記載の半導体
集積回路装置。 - 【請求項3】 2つの幅狭接地配線の間に電源配線が配
置されていることを特徴とする請求項1記載の半導体集
積回路装置。 - 【請求項4】 電源配線及び接地配線は2つに分割され
ていることを特徴とする請求項1記載の半導体集積回路
装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001285520A JP2003092355A (ja) | 2001-09-19 | 2001-09-19 | 半導体集積回路装置 |
TW091115794A TW554487B (en) | 2001-09-19 | 2002-07-16 | Semiconductor integrated circuit device |
US10/212,063 US6734547B2 (en) | 2001-09-19 | 2002-08-06 | Semiconductor wiring structure having divided power lines and ground lines on the same layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001285520A JP2003092355A (ja) | 2001-09-19 | 2001-09-19 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003092355A true JP2003092355A (ja) | 2003-03-28 |
Family
ID=19108661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001285520A Withdrawn JP2003092355A (ja) | 2001-09-19 | 2001-09-19 | 半導体集積回路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6734547B2 (ja) |
JP (1) | JP2003092355A (ja) |
TW (1) | TW554487B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6870272B2 (en) * | 1994-09-20 | 2005-03-22 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
JP2007173760A (ja) * | 2005-11-25 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 半導体集積回路及びその設計方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6370550A (ja) * | 1986-09-12 | 1988-03-30 | Nec Corp | 半導体集積回路装置 |
JPH0758301A (ja) | 1993-08-13 | 1995-03-03 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
JPH08307056A (ja) | 1995-04-28 | 1996-11-22 | Hitachi Ltd | 多層配線基板 |
JP3732927B2 (ja) * | 1997-07-31 | 2006-01-11 | 京セラ株式会社 | 多層配線基板 |
JPH11135634A (ja) * | 1997-10-28 | 1999-05-21 | Nec Ic Microcomput Syst Ltd | 半導体装置配線の処理方法、および、半導体装置配線の処理プログラムを記録した記録媒体 |
JP3017181B1 (ja) | 1998-10-12 | 2000-03-06 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路の配線方法 |
-
2001
- 2001-09-19 JP JP2001285520A patent/JP2003092355A/ja not_active Withdrawn
-
2002
- 2002-07-16 TW TW091115794A patent/TW554487B/zh active
- 2002-08-06 US US10/212,063 patent/US6734547B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW554487B (en) | 2003-09-21 |
US6734547B2 (en) | 2004-05-11 |
US20030052341A1 (en) | 2003-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4786836B2 (ja) | 配線接続部設計方法及び半導体装置 | |
JP3669219B2 (ja) | 多層プリント配線板 | |
US5672894A (en) | Semiconductor device | |
US7514795B2 (en) | Semiconductor integrated circuit having improved power supply wiring | |
JPH02165652A (ja) | 半導体集積回路装置 | |
JP2004349482A (ja) | 半導体装置及びレイアウト装置及び方法並びにプログラム | |
EP0405460A2 (en) | Semiconductor device using standard cell system | |
JP2000269211A (ja) | 半導体装置 | |
JP3258232B2 (ja) | 集積回路 | |
JP2007250933A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
JP2003092355A (ja) | 半導体集積回路装置 | |
US4908680A (en) | Semiconductor integrated circuit | |
JPH04216668A (ja) | 半導体集積回路 | |
JP2007234777A (ja) | 半導体集積回路装置およびその設計方法 | |
JP2752863B2 (ja) | 半導体装置 | |
JPH08274127A (ja) | 半導体装置 | |
JPH0590427A (ja) | 半導体集積回路装置 | |
JPS61180453A (ja) | 半導体装置の構造 | |
US4771329A (en) | Wirings in semiconductor integrated circuit and method thereof | |
JP4535311B2 (ja) | 半導体装置の配線構造 | |
JP2007067590A (ja) | 差動並走線路 | |
JPS5870554A (ja) | 半導体集積回路 | |
JPH06334157A (ja) | 集積回路とその製造方法 | |
JP2873696B2 (ja) | 半導体装置 | |
JPH02208968A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |