JP2003092355A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JP2003092355A
JP2003092355A JP2001285520A JP2001285520A JP2003092355A JP 2003092355 A JP2003092355 A JP 2003092355A JP 2001285520 A JP2001285520 A JP 2001285520A JP 2001285520 A JP2001285520 A JP 2001285520A JP 2003092355 A JP2003092355 A JP 2003092355A
Authority
JP
Japan
Prior art keywords
wiring
power supply
narrow
vertical
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001285520A
Other languages
English (en)
Inventor
Takenobu Iwao
剛宜 岩男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001285520A priority Critical patent/JP2003092355A/ja
Priority to TW091115794A priority patent/TW554487B/zh
Priority to US10/212,063 priority patent/US6734547B2/en
Publication of JP2003092355A publication Critical patent/JP2003092355A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 素子間配線の密度が低く、同時に論理素子の
密度が低いという課題があった。 【解決手段】 第１及び第２の幅狭縦向電源配線１２
ａ，１２ｂに分割された縦向電源配線１２と、縦向電源
配線１２と並列に配置され、第１及び第２の幅狭縦向接
地配線１４ａ，１４ｂに分割された縦向接地配線１４
と、第１の幅狭縦向電源配線１２ａと第２の幅狭縦向電
源配線１２ｂとを接続する補助縦向電源配線２２と、第
１の幅狭縦向接地配線１４ａと第２の幅狭縦向接地配線
１４ｂとを接続する補助縦向接地配線２４とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体集積回路装
置に関するものである。
【０００２】
【従来の技術】図１は半導体集積回路装置のレイアウト
図である。図１において、１はＩ／Ｏバッファが形成さ
れたＩ／Ｏ領域、２はＲＯＭが形成されたＲＯＭ領域、
３はＲＡＭが形成されたＲＡＭ領域、４はロジック回路
が形成されたロジック領域、５はロジック領域４内にお
ける、論理素子が形成された論理素子領域、６はロジッ
ク領域４内における、電源配線及び接地配線が形成され
た電源・接地配線領域である。
【０００３】図６は従来の半導体集積回路装置における
ロジック領域内の配線の構成を示す平面図であり、図１
中のＡ部分の構成に該当する。図６において、１０１は
横向電源配線、１０２は縦向電源配線、１０３は横向電
源配線１０１と並列に配置された横向接地配線、１０４
は縦向電源配線１０２と並列に配置された縦向接地配
線、１０５は論理素子間を接続するための横向素子間配
線、１０６は論理素子間を接続するための縦向素子間配
線、１０７は横向電源配線１０１と縦向電源配線１０２
とを接続するためのスルーホール、１０８は横向接地配
線１０３と縦向接地配線１０４とを接続するためのスル
ーホールである。
【０００４】電源配線、接地配線及び素子間配線は、例
えばアルミニウムや銅などの金属により形成されてい
る。また、電源配線及び接地配線は、それらにエレクト
ロマイグレーション耐性を持たせるために、その幅は素
子間配線の幅より広い。
【０００５】電源配線、接地配線及び素子間配線は、そ
れらを形成する位置の層間絶縁膜をエッチングにより溶
解して穴を形成し、その穴にアルミニウムや銅などの金
属を埋め込むことにより形成されている。図７は層間絶
縁膜をエッチングにより溶解する様子を示す断面図であ
る。図７（ａ）から図７（ｃ）の順に層間絶縁膜１１１
のエッチングが進行する。図７（ａ）から図７（ｃ）に
示すように、層間絶縁膜１１１のエッチングが進行する
と、穴１１２の入り口に異物が堆積し、穴１１２の断面
形状は台形になる。従って、電源配線、接地配線及び素
子間配線の断面形状は台形である。台形のテーパー部の
幅は配線の幅が広いほど広い。
【０００６】図８は図６中のＶＩＩＩ−ＶＩＩＩ線に沿
った断面図である。図において、１０２ａは縦向電源配
線１０２のテーパー部、１０４ａは縦向接地配線１０４
のテーパー部、１０６ａは縦向素子間配線１０６のテー
パー部である。
【０００７】縦向電源配線１０２及び縦向接地配線１０
４の幅ａ２は、縦向素子間配線１０６の幅ｂ２より広
い。例えば、幅ａ２は約０．４１μｍであり、幅ｂ２は
約０．２２μｍである。このため、縦向電源配線１０２
のテーパー部１０２ａ及び縦向接地配線１０４のテーパ
ー部１０４ａの幅ｃ２は、縦向素子間配線１０６のテー
パー部１０６ａの幅ｄ２より広い。従って、縦向電源配
線１０２及び縦向素子間配線１０６間並びに縦向接地配
線１０４及び縦向素子間配線１０６間の間隔ｆ２は、縦
向素子間配線１０６間の間隔ｇ２より広い。また、縦向
電源配線１０２及び縦向接地配線１０４間の間隔ｅ２
は、間隔ｆ２より広い。例えば、間隔ｅ２は約０．５μ
ｍであり、間隔ｆ２は約０．４μｍであり、間隔ｇ２は
約０．２２μｍである。また、縦向電源配線１０２に隣
接する縦向素子間配線１０６と縦向接地配線１０４に隣
接する縦向素子間配線１０６との間隔ｈ２は２×ａ２＋
ｅ２＋２×ｆ２であり、約２．１２μｍである。
【０００８】
【発明が解決しようとする課題】従来の半導体集積回路
装置は以上のように構成され、電源配線、接地配線及び
素子間配線の断面形状は台形であり、幅の広い電源配線
及び接地配線のテーパー部の幅は幅の狭い素子間配線の
テーパー部の幅より広い。このため、素子間配線と電源
配線及び接地配線との間隔を素子間配線間の間隔より広
くする必要がある。従って、素子間配線の密度が低く、
同時に論理素子の密度が低いという課題があった。
【０００９】この発明は上記のような課題を解決するた
めになされたもので、素子間配線と電源配線及び接地配
線との間隔が狭く、論理素子の密度が高い半導体集積回
路装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明に係る半導体集
積回路装置は、複数の幅狭電源配線に分割された電源配
線と、電源配線と並列に配置され、複数の幅狭接地配線
に分割された接地配線と、各幅狭電源配線を接続する補
助電源配線と、各幅狭接地配線を接続する補助接地配線
とを備えたものである。
【００１１】この発明に係る半導体集積回路装置は、幅
狭電源配線と幅狭接地配線とが交互に配置されているも
のである。
【００１２】この発明に係る半導体集積回路装置は、２
つの幅狭接地配線の間に電源配線が配置されているもの
である。
【００１３】この発明に係る半導体集積回路装置は、電
源配線及び接地配線が２つに分割されているものであ
る。
【００１４】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図２はこの発明の実施の形態１による半
導体集積回路装置におけるロジック領域内の配線の構成
を示す平面図であり、図１中のＡ部分の構成に該当す
る。図において、１１は横向電源配線、１１ａ，１１ｂ
は横向電源配線１１を構成する第１，第２の幅狭横向電
源配線、１２は縦向電源配線、１２ａ，１２ｂは縦向電
源配線１２を構成する第１，第２の幅狭縦向電源配線、
１３は横向電源配線１１と並列に配置された横向接地配
線、１３ａ，１３ｂは横向接地配線１３を構成する第
１，第２の幅狭横向接地配線、１４は縦向電源配線１２
と並列に配置された縦向接地配線、１４ａ，１４ｂは縦
向接地配線１４を構成する第１，第２の幅狭縦向接地配
線、１５は論理素子間を接続するための横向素子間配
線、１６は論理素子間を接続するための縦向素子間配線
である。
【００１５】電源配線、接地配線及び素子間配線は、例
えばアルミニウムや銅などの金属により形成されてい
る。電源配線、接地配線及び素子間配線は、それらを形
成する位置の層間絶縁膜をエッチングにより溶解して穴
を形成し、その穴にアルミニウムや銅などの金属を埋め
込むことにより形成されている。
【００１６】実施の形態１では、横向電源配線１１、縦
向電源配線１２、横向接地配線１３及び縦向接地配線１
４はそれぞれ２つに分割されている。第１，第２の幅狭
横向電源配線１１ａ，１１ｂ及び第１，第２の幅狭横向
接地配線１３ａ，１３ｂは、第２の幅狭横向電源配線１
１ｂ、第１の幅狭横向電源配線１１ａ、第２の幅狭横向
接地配線１３ｂ及び第１の幅狭横向接地配線１３ａの順
に配置されている。第１，第２の幅狭縦向電源配線１２
ａ，１２ｂ及び第１，第２の幅狭縦向接地配線１４ａ，
１４ｂは、第２の幅狭縦向電源配線１２ｂ、第１の幅狭
縦向電源配線１２ａ、第２の幅狭縦向接地配線１４ｂ及
び第１の幅狭縦向接地配線１４ａの順に配置されてい
る。
【００１７】また、１７ａ，１７ｂは第１，第２の幅狭
横向電源配線１１ａ，１１ｂと第１の幅狭縦向電源配線
１２ａとを接続するためのスルーホール、１８ａ，１８
ｂは第１，第２の幅狭横向電源配線１１ａ，１１ｂと第
２の幅狭縦向電源配線１２ｂとを接続するためのスルー
ホール、１９ａ，１９ｂは第１，第２の幅狭横向接地配
線１３ａ，１３ｂと第１の幅狭縦向接地配線１４ａとを
接続するためのスルーホール、２０ａ，２０ｂは第１，
第２の幅狭横向接地配線１３ａ，１３ｂと第２の幅狭縦
向接地配線１４ｂとを接続するためのスルーホールであ
る。
【００１８】また、２１は第１の幅狭横向電源配線１１
ａと第２の幅狭横向電源配線１１ｂとを接続する補助横
向電源配線、２２は第１の幅狭縦向電源配線１２ａと第
２の幅狭縦向電源配線１２ｂとを接続する補助縦向電源
配線、２３は第１の幅狭横向接地配線１３ａと第２の幅
狭横向接地配線１３ｂとを接続する補助横向接地配線、
２４は第１の幅狭縦向接地配線１４ａと第２の幅狭縦向
接地配線１４ｂとを接続する補助縦向接地配線である。
補助横向電源配線２１、補助縦向電源配線２２、補助横
向接地配線２３及び補助縦向接地配線２４は、それぞれ
横向電源配線、縦向電源配線、横向接地配線及び縦向接
地配線の上側に、任意の間隔をおいて設けられている。
ただし、図２では、補助横向電源配線２１及び補助横向
接地配線２３はそれぞれ１つのみ示し、補助縦向電源配
線２２及び補助縦向接地配線２４はそれぞれ２つのみを
示している。
【００１９】また、２５ａ，２５ｂは第１，第２の幅狭
横向電源配線１１ａ，１１ｂと補助横向電源配線２１と
を接続するためのスルーホール、２６ａ，２６ｂは第
１，第２の幅狭縦向電源配線１２ａ，１２ｂと補助縦向
電源配線２２とを接続するためのスルーホール、２７
ａ，２７ｂは第１，第２の幅狭横向接地配線１３ａ，１
３ｂと補助横向接地配線２３とを接続するためのスルー
ホール、２８ａ，２８ｂは第１，第２の幅狭縦向接地配
線１４ａ，１４ｂと補助縦向接地配線２４とを接続する
ためのスルーホールである。
【００２０】図３は図２中のＩＩＩ−ＩＩＩ線に沿った
断面図である。図において、１２ｃ，１２ｄは第１，第
２の幅狭縦向電源配線１２ａ，１２ｂのテーパー部、１
４ｃ，１４ｄは第１，第２の幅狭縦向接地配線１４ａ，
１４ｂのテーパー部、１６ａは縦向素子間配線１６のテ
ーパー部である。
【００２１】第１，第２の幅狭縦向電源配線１２ａ，１
２ｂ及び第１，第２の幅狭縦向接地配線１４ａ，１４ｂ
の幅ａ１は、縦向素子間配線１６の幅ｂ１と同じであ
る。例えば、幅ａ１及び幅ｂ１は約０．２２μｍであ
る。このため、第１，第２の幅狭縦向電源配線１２ａ，
１２ｂのテーパー部１２ｃ，１２ｄ及び第１，第２の幅
狭縦向接地配線１４ａ，１４ｂのテーパー部１４ｃ，１
４ｄの幅ｃ１は、縦向素子間配線１６のテーパー部１６
ａの幅ｄ１と同じである。従って、第２の幅狭縦向電源
配線１２ｂ及び縦向素子間配線１６間並びに第１の幅狭
縦向接地配線１４ａ及び縦向素子間配線１６間の間隔ｆ
１は、縦向素子間配線間の間隔ｇ１と同じである。ま
た、第１の幅狭縦向電源配線１２ａ及び第２の幅狭縦向
電源配線１２ｂ間、第１の幅狭縦向接地配線１４ａ及び
第２の幅狭縦向接地配線１４ｂ間並びに第１の幅狭縦向
電源配線１２ａ及び第２の幅狭縦向接地配線１４ｂ間の
間隔ｅ１は、間隔ｇ１と同じである。例えば、幅ｅ１，
幅ｆ１及び幅ｇ１は約０．２２μｍである。また、第２
の幅狭縦向電源配線１２ｂに隣接する縦向素子間配線１
６と第１の幅狭縦向接地配線１４ａに隣接する縦向素子
間配線１６との間隔ｈ１は４×ａ１＋３×ｅ１＋２×ｆ
１であり、約１．９８μｍである。この間隔ｈ１は、従
来の場合の間隔ｈ２より小さい。
【００２２】以上のように、この実施の形態１によれ
ば、電源配線及び接地配線を２つの配線に分割するの
で、分割された個々の配線の幅が狭くなり、そのテーパ
ー部の幅も狭くなる。このため、素子間配線と電源配線
及び接地配線との間隔を狭くすることができる。従っ
て、素子間配線の密度が高くなり、論理素子の密度が高
くなる効果が得られる。その結果、半導体集積回路装置
の面積を削減することができる。
【００２３】実施の形態２．図４はこの発明の実施の形
態２による半導体集積回路におけるロジック領域の構成
を示す平面図であり、図１中のＡ部分の構成に該当す
る。図において、４１は横向電源配線、４１ａ，４１ｂ
は横向電源配線４１を構成する第１，第２の幅狭横向電
源配線、４２は縦向電源配線、４２ａ，４２ｂは縦向電
源配線４２を構成する第１，第２の幅狭縦向電源配線、
４３は横向電源配線４１と並列に配置された横向接地配
線、４３ａ，４３ｂは横向接地配線４３を構成する第
１，第２の幅狭横向接地配線、４４は縦向電源配線４２
と並列に配置された縦向接地配線、４４ａ，４４ｂは縦
向接地配線４４を構成する第１，第２の幅狭縦向接地配
線である。その他の構成要素は、図２において同一符号
を付して示したものと同一あるいは同等である。
【００２４】実施の形態２では、横向電源配線４１、縦
向電源配線４２、横向接地配線４３及び縦向接地配線４
４はそれぞれ２つに分割されている。第１，第２の幅狭
横向電源配線４１ａ，４１ｂ及び第１，第２の幅狭横向
接地配線４３ａ，４３ｂは、第２の幅狭横向電源配線４
１ｂ、第２の幅狭横向接地配線４３ｂ、第１の幅狭横向
電源配線４１ａ及び第１の幅狭横向接地配線４３ａの順
に配置されている。すなわち、幅狭横向電源配線と幅狭
横向接地配線とが交互に配置されている。第１，第２の
幅狭縦向電源配線４２ａ，４２ｂ及び第１，第２の幅狭
縦向接地配線４４ａ，４４ｂは、第２の幅狭縦向電源配
線４２ｂ、第２の幅狭縦向接地配線４４ｂ、第１の幅狭
縦向電源配線４２ａ及び第１の幅狭縦向接地配線４４ａ
の順に配置されている。すなわち、幅狭縦向電源配線と
幅狭縦向接地配線とが交互に配置されている。
【００２５】以上のように、この実施の形態２によれ
ば、電源配線及び接地配線を２つの配線に分割するの
で、実施の形態１と同様の効果が得られる。
【００２６】また、この実施の形態２によれば、幅狭電
源配線と幅狭接地配線とが交互に配置されているので、
幅狭電源配線と幅狭接地配線とそれらの間に位置する層
間絶縁膜とでコンデンサが構成される。従って、電源配
線に生じたパルス波形のノイズがコンデンサに吸収さ
れ、ノイズが少なくなるという効果が得られる。
【００２７】実施の形態３．図５はこの発明の実施の形
態３による半導体集積回路におけるロジック領域の構成
を示す平面図であり、図１中のＡ部分の構成に該当す
る。図において、５１は横向電源配線、５１ａ，５１ｂ
は横向電源配線５１を構成する第１，第２の幅狭横向電
源配線、５２は縦向電源配線、５２ａ，５２ｂは縦向電
源配線５２を構成する第１，第２の幅狭縦向電源配線、
５３は横向電源配線５１と並列に配置された横向接地配
線、５３ａ，５３ｂは横向接地配線５３を構成する第
１，第２の幅狭横向接地配線、５４は縦向電源配線５２
と並列に配置された縦向接地配線、５４ａ，５４ｂは縦
向接地配線５４を構成する第１，第２の幅狭縦向接地配
線である。その他の構成要素は、図２において同一符号
を付して示したものと同一あるいは同等である。
【００２８】実施の形態３では、横向電源配線５１、縦
向電源配線５２、横向接地配線５３及び縦向接地配線５
４はそれぞれ２つに分割されている。第１，第２の幅狭
横向電源配線５１ａ，５１ｂ及び第１，第２の幅狭横向
接地配線５３ａ，５３ｂは、第２の幅狭横向接地配線５
３ｂ、第２の幅狭横向電源配線５１ｂ、第１の幅狭横向
電源配線５１ａ及び第１の幅狭横向接地配線５３ａの順
に配置されている。すなわち、２つの幅狭横向接地配線
の間に横向電源配線が配置されている。第１，第２の幅
狭縦向電源配線５２ａ，５２ｂ及び第１，第２の幅狭縦
向接地配線５４ａ，５４ｂは、第２の幅狭縦向接地配線
５４ｂ、第２の幅狭縦向電源配線５２ｂ、第１の幅狭縦
向電源配線５２ａ及び第１の幅狭縦向接地配線５４ａの
順に配置されている。すなわち、２つの幅狭縦向接地配
線の間に縦向電源配線が配置されている。
【００２９】以上のように、この実施の形態３によれ
ば、電源配線及び接地配線を２つの配線に分割するの
で、実施の形態１と同様の効果が得られる。
【００３０】また、この実施の形態３によれば、２つの
幅狭接地配線の間に電源配線が配置されているので、電
源配線が幅狭接地配線でシールドされる。従って、電源
配線の電圧または電流が変化しても、容量結合によるノ
イズが素子間配線に生じないという効果が得られる。
【００３１】なお、図２から図４では、電源配線及び接
地配線を２つに分割する場合について説明したが、半導
体集積回路装置の面積を削減することができるならば、
３つ以上の分割する場合であってもよい。
【００３２】また、図２から図４では、縦向電源配線及
び縦向接地配線に縦向素子間配線を接近させる場合につ
いて説明したが、分割された横向電源配線及び横向接地
配線に横向素子間配線を接近させることも可能である。
【００３３】また、図２から図４では、縦向電源配線及
び縦向接地配線だけではなく、横向電源配線及び横向接
地配線も分割する場合について説明したが、横向電源配
線及び横向接地配線に横向素子間配線を接近させる必要
がない場合には、必ずしも横向電源配線及び横向接地配
線を分割する必要はない。
【００３４】また、図２から図４では、補助電源配線及
び補助接地配線を電源配線及び接地配線の上側に設ける
場合について説明したが、補助電源配線及び補助接地配
線を電源配線及び接地配線の下側に設けることも可能で
ある。
【００３５】
【発明の効果】以上のように、この発明によれば、複数
の幅狭電源配線に分割された電源配線と、電源配線と並
列に配置され、複数の幅狭接地配線に分割された接地配
線と、各幅狭電源配線を接続する補助電源配線と、各幅
狭接地配線を接続する補助接地配線とを備えるように半
導体集積回路装置を構成したので、素子間配線の密度が
高く、同時に論理素子の密度が高い半導体集積回路装置
が得られる効果がある。
【００３６】この発明によれば、幅狭電源配線と幅狭接
地配線とを交互に配置するように半導体集積回路装置を
構成したので、電源配線に生じたパルス波形のノイズが
幅狭電源配線と幅狭接地配線とそれらの間に位置する層
間絶縁膜とで構成されるコンデンサに吸収され、ノイズ
が少ない半導体集積回路装置が得られる効果がある。
【００３７】この発明によれば、２つの幅狭接地配線の
間に電源配線を配置するように半導体集積回路装置を構
成したので、電源配線の電圧または電流が変化しても、
容量結合によるノイズが素子間配線に生じない半導体集
積回路装置が得られる効果がある。
【００３８】この発明によれば、電源配線及び接地配線
を２つに分割するように半導体集積回路装置を構成した
ので、構成の簡易な半導体集積回路装置が得られる効果
がある。
【図面の簡単な説明】
【図１】 半導体集積回路装置のレイアウト図である。
【図２】 この発明の実施の形態１による半導体集積回
路装置におけるロジック領域内の配線の構成を示す平面
図である。
【図３】 図２中のＩＩＩ−ＩＩＩ線に沿った断面図で
ある。
【図４】 この発明の実施の形態２による半導体集積回
路装置におけるロジック領域内の配線の構成を示す平面
図である。
【図５】 この発明の実施の形態３による半導体集積回
路装置におけるロジック領域内の配線の構成を示す平面
図である。
【図６】 従来の半導体集積回路装置におけるロジック
領域内の配線の構成を示す平面図である。
【図７】 層間絶縁膜をエッチングにより溶解する様子
を示す断面図である。
【図８】 図６中のＶＩＩＩ−ＶＩＩＩ線に沿った断面
図である。
【符号の説明】
１１，４１，５１ 横向電源配線、１１ａ，４１ａ，５
１ａ 第１の幅狭横向電源配線、１１ｂ，４１ｂ，５１
ｂ 第２の幅狭横向電源配線、１２，４２，５２ 縦向
電源配線、１２ａ，４２ａ，５２ａ 第１の幅狭縦向電
源配線、１２ｂ，４２ｂ，５２ｂ 第２の幅狭縦向電源
配線、１３，４３，５３ 横向接地配線、１３ａ，４３
ａ，５３ａ 第１の幅狭横向接地配線、１３ｂ，４３
ｂ，５３ｂ第２の幅狭横向接地配線、１４，４４，５４
縦向接地配線、１４ａ，４４ａ，５４ａ 第１の幅狭
縦向接地配線、１４ｂ，４４ｂ，５４ｂ 第２の幅狭縦
向接地配線、１５ 横向素子間配線、１６ 縦向素子間
配線、１７ａ，１７ｂ，１８ａ，１８ｂ，１９ａ，１９
ｂ，２０ａ，２０ｂ，２５ａ，２５ｂ，２６ａ，２６
ｂ，２７ａ，２７ｂ，２８ａ，２８ｂ スルーホール、
２１ 補助横向電源配線、２２ 補助縦向電源配線、２
３ 補助横向接地配線、２４ 補助縦向接地配線。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH11 JJ01 JJ08 JJ11 KK08 KK11 MM19 QQ09 QQ37 UU01 VV03 VV04 VV05 XX00 XX23 5F038 CD02 CD14 EZ20 5F064 EE09 EE14 EE19 EE45 EE52

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数の幅狭電源配線に分割された電源配
    線と、該電源配線と並列に配置され、複数の幅狭接地配
    線に分割された接地配線と、各幅狭電源配線を接続する
    補助電源配線と、各幅狭接地配線を接続する補助接地配
    線とを備えた半導体集積回路装置。
  2. 【請求項２】 幅狭電源配線と幅狭接地配線とが交互に
    配置されていることを特徴とする請求項１記載の半導体
    集積回路装置。
  3. 【請求項３】 ２つの幅狭接地配線の間に電源配線が配
    置されていることを特徴とする請求項１記載の半導体集
    積回路装置。
  4. 【請求項４】 電源配線及び接地配線は２つに分割され
    ていることを特徴とする請求項１記載の半導体集積回路
    装置。
JP2001285520A 2001-09-19 2001-09-19 半導体集積回路装置 Withdrawn JP2003092355A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001285520A JP2003092355A (ja) 2001-09-19 2001-09-19 半導体集積回路装置
TW091115794A TW554487B (en) 2001-09-19 2002-07-16 Semiconductor integrated circuit device
US10/212,063 US6734547B2 (en) 2001-09-19 2002-08-06 Semiconductor wiring structure having divided power lines and ground lines on the same layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001285520A JP2003092355A (ja) 2001-09-19 2001-09-19 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2003092355A true JP2003092355A (ja) 2003-03-28

Family

ID=19108661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001285520A Withdrawn JP2003092355A (ja) 2001-09-19 2001-09-19 半導体集積回路装置

Country Status (3)

Country Link
US (1) US6734547B2 (ja)
JP (1) JP2003092355A (ja)
TW (1) TW554487B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
JP2007173760A (ja) * 2005-11-25 2007-07-05 Matsushita Electric Ind Co Ltd 半導体集積回路及びその設計方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6370550A (ja) * 1986-09-12 1988-03-30 Nec Corp 半導体集積回路装置
JPH0758301A (ja) 1993-08-13 1995-03-03 Oki Electric Ind Co Ltd 半導体集積回路装置
JPH08307056A (ja) 1995-04-28 1996-11-22 Hitachi Ltd 多層配線基板
JP3732927B2 (ja) * 1997-07-31 2006-01-11 京セラ株式会社 多層配線基板
JPH11135634A (ja) * 1997-10-28 1999-05-21 Nec Ic Microcomput Syst Ltd 半導体装置配線の処理方法、および、半導体装置配線の処理プログラムを記録した記録媒体
JP3017181B1 (ja) 1998-10-12 2000-03-06 日本電気アイシーマイコンシステム株式会社 半導体集積回路の配線方法

Also Published As

Publication number Publication date
TW554487B (en) 2003-09-21
US6734547B2 (en) 2004-05-11
US20030052341A1 (en) 2003-03-20

Similar Documents

Publication Publication Date Title
JP4786836B2 (ja) 配線接続部設計方法及び半導体装置
JP3669219B2 (ja) 多層プリント配線板
US5672894A (en) Semiconductor device
US7514795B2 (en) Semiconductor integrated circuit having improved power supply wiring
JPH02165652A (ja) 半導体集積回路装置
JP2004349482A (ja) 半導体装置及びレイアウト装置及び方法並びにプログラム
EP0405460A2 (en) Semiconductor device using standard cell system
JP2000269211A (ja) 半導体装置
JP3258232B2 (ja) 集積回路
JP2007250933A (ja) 半導体集積回路およびそのレイアウト設計方法
JP2003092355A (ja) 半導体集積回路装置
US4908680A (en) Semiconductor integrated circuit
JPH04216668A (ja) 半導体集積回路
JP2007234777A (ja) 半導体集積回路装置およびその設計方法
JP2752863B2 (ja) 半導体装置
JPH08274127A (ja) 半導体装置
JPH0590427A (ja) 半導体集積回路装置
JPS61180453A (ja) 半導体装置の構造
US4771329A (en) Wirings in semiconductor integrated circuit and method thereof
JP4535311B2 (ja) 半導体装置の配線構造
JP2007067590A (ja) 差動並走線路
JPS5870554A (ja) 半導体集積回路
JPH06334157A (ja) 集積回路とその製造方法
JP2873696B2 (ja) 半導体装置
JPH02208968A (ja) 半導体集積回路

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071101

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202