CN1947237A - 通过分解光敏电介质层来形成互连结构 - Google Patents

通过分解光敏电介质层来形成互连结构 Download PDF

Info

Publication number
CN1947237A
CN1947237A CNA2005800126757A CN200580012675A CN1947237A CN 1947237 A CN1947237 A CN 1947237A CN A2005800126757 A CNA2005800126757 A CN A2005800126757A CN 200580012675 A CN200580012675 A CN 200580012675A CN 1947237 A CN1947237 A CN 1947237A
Authority
CN
China
Prior art keywords
photosensitive
dielectric layer
layer
trench
trench dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800126757A
Other languages
English (en)
Inventor
迈克尔·古德纳尔
凯文·奥布赖恩
格兰特·克罗斯特
罗伯特·米格莱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1947237A publication Critical patent/CN1947237A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Insulating Materials (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种方法，其中光敏材料层被直接图形化。然后，所述光敏材料至少被部分地分解来在所述层中留下空孔或气隙，以提供具有减少的电阻电容延迟特性的低介电常数层。

Description

通过分解光敏电介质层来形成互连结构
背景
发明背景
在诸如衬底(substrate)的微电子结构中，导体(诸如通路(via)和其他导体)被电介质材料分离开。低介电常数(“k值”)材料被用作导体之间的电介质，以减少电阻电容(“RC”)延迟并且改善器件性能。
附图简要说明
图1是根据本发明的一个实施方案的微电子结构的截面侧视图。
图2是图示用于制造微电子结构的方法的流程图。
图3是图示已经沉积在衬底上的第一通路层的截面侧视图。
图4是图示已经沉积在第一通路层上的光敏沟槽材料层的截面侧视图。
图5是图示已图形化的光敏沟槽材料层的截面侧视图。
图6是图示在已图形化的光敏沟槽材料层上形成的涂敷层的截面侧视图。
图7是图示晶种(seed)层的截面侧视图。
图8是图示互连体(interconnect)的截面侧视图。
图9是图示沉积在互连体上的盖覆(cap)的截面侧视图。
图10是图示顶层的截面侧视图。
图11是图示通过光敏沟槽材料层的分解而形成的沟槽层的截面侧视图。
详细描述
图1是根据本发明的一个实施方案的微电子结构100的截面侧视图。在一个实施方案中，所述微电子结构100可以包括衬底102。所述衬底102可以是产生的任何表面，并且可以包括，例如，在硅晶片上形成的有源和无源器件，所述有源和无源器件诸如晶体管、电容器、电阻器、局部互连体等。衬底102可以是物理结构、层或者另一材料或多种材料，所述层是通过各种工艺被转化和/或被添加到期望的微电子构造的基本工件。衬底102可以包括传导材料、绝缘材料、半导体材料和其他材料或材料组合。在一些实施方案中，衬底102可以是分层结构。衬底102可以为组件(assembly)增加结构强度和刚性，并且便利组件102与诸如印刷电路板(未示出)的外部部件的电气连接。
结构100可以包括第一通路层104。该第一通路层104可以包括具有低介电常数(低k值)的电介质材料。第一通路层104的电介质材料可以包括：二氧化硅(未掺杂的或者用磷，或硼和磷，或另一掺杂物掺杂的)；氮化硅；氮氧化硅；多孔氧化物；含有机硅氧化物；聚合物；或者另一材料。用于第一通路层104的适当材料还包括，但不仅限于基于硅氧烷的聚合物，诸如分别由JSR Microelectronics公司、Honeywell公司和Shipley公司配销的、以“LKD-5109TM”、“Nanoglass ETM”和“ZirkonTM”为商标出售的那些；氟化硅酸盐玻璃(“FSG”)；可以具有分子结构SixOYRz的多孔和非多孔的碳掺杂氧化物(“CDO”)，在所述分子结构中“R”是烷基或芳基，其中在一些实施方案中CDO可以包括约5到约50原子％碳，并且在一些实施方案中可以包括约15原子％碳；由AppliedMaterials公司配销的、以“Black DiamondTM”为商标出售的CVD沉积CDO；二氧化硅；由Dow Corning公司配销的、以“FOxTM”为商标出售的旋涂低k二氧化硅变体；由Novellus公司配销的、以“CoralTM”为商标出售的CVD沉积CDO；电子束固化CVD沉积CDO材料；基于聚亚芳基(polyarylene)的电介质，诸如分别由Dow Chemical公司和Honeywell公司配销的、以“SiLKTM”和“GX-3TM”为商标出售的那些；基于聚芳醚的聚合物电介质，诸如由Honeywell公司配销的、以“FLARETM”为商标出售的那些；旋涂聚合物，诸如由几个公司生产的聚酰亚胺，或者基于BCB的材料，诸如由Dow Chemical生产的CycloteneTM；被称为“沸石(zeolite)”的材料，诸如高度有序的介孔硅石和铝硅酸盐；或者其他材料。
结构100还可以包括沟槽层106。在一些实施方案中，沟槽层106可以包括已经被部分地或者完全地去除以留下空孔(void)或气隙(air gap)的光敏材料。沟槽层106可以最初已经包括光致抗蚀剂材料、光敏电介质材料或者另一种材料。在部分地或者完全地去除所述材料之后，所述结构的沟槽层106可以包括一个或更多个气隙，可以包括具有多个空孔或孔的基体(matrix)电介质材料，或者另一种材料。
结构100还可以包括作为沟槽层106之上的顶层108的第二通路层或者不同类型的层。尽管顶层108被描述为“顶”层，并且可以是在第一通路层104和沟槽层106的顶上，但是在顶层108之上可以存在额外的层。在其中顶层108是第二通路层的实施方案中，所述第二通路层106可以包括与第一通路层104的材料基本上相同的材料、如以上关于第一通路层104描述的另一材料或者不同的材料。在一些实施方案中，顶层108可以包括这样的材料，即，所述材料允许下面的材料中的一些或者所有分解并且透过(pass through)，留下沟槽层106的空孔和/或气隙。因此，顶层108可以是可透过的层，材料被分解的部分可以透过所述可透过的层，留下沟槽层106。在一些实施方案中，结构100可以缺少沟槽层106之上的顶层108。
结构100还可以包括一个或更多个互连体110。互连体110可以包括一个或更多个通路和/或线路，所述通路和/或线路可以为电源、信号或其他电流传播提供传导电气通道。在图示的实施方案中，互连体110可以包括延伸通过第一通路层104的较小的通路部分114，和延伸通过沟槽层106的较大的线路部分112。
在图1中图示的实施方案中，第一通路层104被安置为邻近互连体110的通路部分114并且不邻近线路部分112。这种几何构造在使线路部分112更可能被沟槽层106的空孔和/或气隙围绕的同时，可以提供对窄化的通路部分114的额外支持，由于通路部分114较小的相对大小，所述通路部分114可能比线路部分112对不期望的弯曲或变形更敏感。另外，沟槽层106的空孔和/或气隙可以将沟槽层106的k值降低到第一通路层104的k值以下。沟槽层106中比第一通路层104更低的k值可以减少线路部分112中的RC延迟，在所述线路部分112中这种延迟可以比在通路部分114中更成问题。因此，结构100可以给可能比线路部分112对机械变形更敏感的通路部分114提供更多的机械支持，并且可以在可能比通路部分114受RC延迟影响更大的线路部分112中提供k值较低的材料。
图2是图示用于制造根据本发明的一个实施方案的微电子结构(例如图1的微电子结构100)的方法的流程图200。在其他实施方案中，在流程图200中示出的步骤中的一些可以被省略，其他步骤可以被添加，和/或示出的步骤可以以不同的顺序来执行。
第一通路层104可以被沉积(202)在衬底102上。在一些实施方案中，如果衬底102是反射的，则抗反射涂敷可以首先被施加到衬底102。如以上所讨论的，第一通路层104可以包括具有低k值的相对鲁棒(robust)的电介质材料。第一通路层104的电介质材料可以包括碳掺杂氧化物、二氧化硅或者如以上讨论的另一种材料。第一通路层104可以被图形化(204)，以形成通路体(via volume)，在所述通路体中可以形成互连体110的通路部分114。图3是图示已经沉积在衬底102上，并且已经图形化以形成通路体302的第一通路层104的截面侧视图，在所述通路体302中可以形成互连体110的通路部分114。
返回到图2，光敏沟槽材料可以随后被施加(206)。图4是图示已经沉积在第一通路层104上的光敏沟槽材料层402的截面侧视图。在一些实施方案中，光敏沟槽材料层402的顶部可以是基本上平坦的。光敏沟槽材料层402可以被旋涂，以获得平的表面，或者可以在沉积之后被平坦化。在其中气隙沟槽层106是期望的以使光敏沟槽材料将大部分被去除的一些实施方案中，光致抗蚀剂材料或者其他可光限定的(photodefinable)牺牲电介质材料可以被沉积作为光敏沟槽材料层402。在其中基体材料中的多个空孔而不是气隙被期望作为沟槽层106的一些其他实施方案中，可以使用具有可分解致孔剂的光敏多孔电介质基体材料。用于光敏沟槽材料层402的适当的光敏沟槽材料包括光致抗蚀剂材料，所述光致抗蚀剂材料基于：聚降冰片烯聚合物(通常在193nm光刻中使用)，氟化聚合物(通常在157nm光刻中使用)，聚羟基苯乙烯聚合物(通常在248nm光刻中使用)，以及在400摄氏度以下的温度容易降解(degrade)的其他聚合物，在所述光敏沟槽材料层402中光敏沟槽材料将大部分被去除，留下一个或更多个气隙。适当的光敏电介质材料包括：由Clariant公司生产的SigniflowTM可光限定的低k电介质；基于含致孔剂的聚合物的光敏电介质，例如多孔、光敏聚酰亚胺；或者其他含致孔剂的光敏电介质。还可以使用其他材料。
再次参照图2，光敏沟槽材料层402可以随后被图形化(208)，以形成沟槽，在所述沟槽中可以形成互连体110的线路部分112。图5是图示具有沟槽502的已图形化(208)的光敏沟槽材料层402的截面侧视图，在所述沟槽502中可以沉积传导材料，以形成互连体110的线路部分112。
在一些实施方案中，光敏沟槽材料层402可以被“直接图形化”，而不是通过使用单独的(separate)光致抗蚀剂层被图形化。直接图形化光敏沟槽材料层402意味着不使用单独的光致抗蚀剂层。光敏沟槽材料层402它本身被曝光，并且随后光敏沟槽材料层402暴露的部分被去除(或者非暴露部分被去除，依赖于材料是正性还是负性光敏)，以形成沟槽502，留下具有其沟槽502的已图形化(208)的光敏沟槽材料层402。这可以避免在使用单独的光致抗蚀剂层图形化电介质层并且随后尝试去除剩余的光致抗蚀剂层而不损伤电介质层的时候出现的问题。因为在材料被去除以形成沟槽502之后，不需要从已图形化(208)的光敏沟槽材料层402剥离(strip)单独的光致抗蚀剂层或其他层，所以可以避免对光敏沟槽材料层402的损伤。此外，因为不需要干法蚀刻来图形化层402(如本领域中的技术人员所利用的那样，扫底(descum)步骤以后)，所以不需要开发复杂的化学制剂以去除蚀刻副产物(诸如“侧壁聚合物”)而不损伤电介质层。另外，避免使用额外的层可以降低结构100的处理成本、复杂度和时间。在一些实施方案中，光敏材料作为光敏沟槽材料层402的使用可以允许不需要光敏沟槽材料层402上的额外的层的较简单的图形化方法。在一些实施方案中，在光敏沟槽材料层402的直接图形化中除了不使用单独的光致抗蚀剂层以外，不使用牺牲光吸收材料(SLAM)层或其他抗反射层。
如在以下的讨论中将看到的，额外的层和/或材料可以被沉积在已图形化(208)的光敏沟槽材料层402上。在一些实施方案中，光敏沟槽材料层402可以被图形化，并且随后额外的层和/或材料被沉积在光敏沟槽材料层402的顶部，而无需在从光敏沟槽材料层402去除材料以形成沟槽502之后进行光致抗蚀剂剥离步骤。例如，在其中光敏沟槽材料层402被直接图形化的实施方案中，没有额外的光致抗蚀剂层被用在光敏沟槽材料层402的顶部以便图形化光敏沟槽材料层402，所以在从光敏沟槽材料层402去除材料以形成沟槽502的步骤和在已图形化(208)的光敏沟槽材料层402上沉积额外的层和/或材料的步骤之间将不会进行光致抗蚀剂剥离步骤。
再次参照图2，可以在已图形化的光敏沟槽材料层402、已图形化的第一通路层104和衬底102中的一个或更多个的表面上形成(210)涂层。所形成(210)的涂层可以被沉积，可以通过改变光敏沟槽材料层402、已图形化的第一通路层104和衬底102的薄层来形成，或者可以以其他方式来形成。图6是图示在已图形化的光敏沟槽材料层402和已图形化的第一通路层104上形成的涂敷层602的截面侧视图。涂层602可以充当例如用于随后的化学机械抛光的抛光终止层，可以提供用于更多的层的沉积的平滑表面，或者可以用于其他用途。
在一个实施方案中，可以通过电子束(e束)固化要在其上形成涂敷层的表面来形成涂敷层602，所述电子束固化步骤可以使表面韧化以创建涂敷层602。在另一实施方案中，诸如硅石纳米层状材料(silica nanolaminate)原子层沉积(ALD)的方法可以被用来生长涂敷层602。在又另一实施方案中，涂敷层602可以是聚合物涂层，所述聚合物涂层被选择性地沉积在电介质402和104上，而没有被沉积在衬底102上。在其他实施方案中，可以使用诸如无机保形抗蚀剂涂层的抗蚀剂涂层或者其他涂层。在再有的其他实施方案中，可以使用其他方法和涂层，或者可以不使用涂敷层602。在其中使用涂敷层602的一些实施方案中，涂敷层可以是可透过的，以允许光敏沟槽材料层402分解的部分通过，留下沟槽层106。在这些实施方案中，涂敷层602被选择性地形成在电介质层402和104上，而不会被形成在衬底102上，使得当通路部分(图1中的114)在后续的步骤中被填充的时候可以维持电气连接性。
再次返回到图2，晶种层可以被沉积(212)。图7是图示已经沉积的晶种层702的截面侧视图。除晶种层702外，或者代替晶种层702，阻挡层和/或附着(adhesion)层可以被沉积。因此，尽管示出单个晶种层702，但是层702可以具有多于一个材料层和/或所述材料可以用于多于一个用途。在实施方案中，阻挡层阻止在晶种层702之后沉积的层与光敏沟槽材料层402、沟槽层106、第一通路层104和衬底102中的一个或更多个交互。在实施方案中，附着层可以被沉积，以帮助晶种层702和/或随后沉积的传导材料附着到光敏沟槽材料层402、沟槽层106、第一通路层104、衬底102和阻挡层中的一个或更多个。在附着层或阻挡层的顶部可以有晶种层702。晶种层可以包括Ni、NiV、Co、Cu、Au、Ag、Ta、TaN、Ti和其他材料中的一种或更多种。在各个实施方案中，晶种层702可以通过依照双镶嵌工艺(dual damascene process)来沉积，并且可以通过溅射、物理气相沉积(“PVD”)、化学气相沉积(“CVD”)、等离子体增强型化学气相沉积(“PECVD”)、原子层沉积(“ALD”)、无电镀或者其他方法或方法组合来沉积。
现在参照图2，可以组成互连体110的主体(bulk)的传导材料可以被沉积(214)。传导材料可以包括Cu、Al、Au、Ag或其他材料，并且可以通过诸如电镀的方法或其他方法来沉积(214)。然后，沉积(214)的传导材料可以通过化学机械抛光(“CMP”)或其他方法来平坦化(216)，以基本上与光敏沟槽材料层402或涂敷层602的顶部共面，并且生成互连体110。图8是图示在沉积的传导材料已经被平坦化(216)之后的互连体110的截面侧视图。如从图8可以认识到的，每个互连体110可以包括线路部分112和线路部分114中的一个或两个，所述线路部分112延伸通过第一通路层104，所述线路部分114延伸通过光敏沟槽材料层402。在实施方案中，互连体110的线路部分112比互连体的通路部分114宽。在一些实施方案中，通路直径可以在50nm直至1微米之间，并且线路部分的厚度可以在100nm到几微米之间。
再次参照图2，盖覆(cap)或分流体(shunt)可以被沉积(218)在已平坦化(216)的互连体110导体上。图9是图示沉积(218)在互连体110上的盖覆902的截面侧视图。盖覆902可以起到将互连体110与后续的处理和材料层隔离的作用，并且阻止例如电子迁移或扩散。在铜金属传导层的情况下，包括例如钴或钨的金属分流层可以是用于隔离铜互连体110的有效盖覆902。在实施方案中，可以使用诸如无电沉积或快速(flash)沉积的选择性技术，以可以在约5纳米到约100纳米之间的范围的厚度沉积分流材料。
往回参照图2，第二通路层或其他顶层108可以随后被沉积(220)。如以上描述的，顶层108可以是第二通路层，所述第二通路层可以包括与第一通路层104的材料基本上相同的材料或另一材料。顶层108还可以是不同的层，所述不同的层不是第二通路层。顶层108可以是可透过材料层，光敏沟槽材料层402分解的部分可以透过所述可透过材料层，留下沟槽层106。在其中顶层108包括第二通路层的实施方案中，沉积的第二通路层可以被图形化(222)。图10是图示沉积在光敏沟槽材料层402、互连体110和盖覆902上的顶层108(在这种情况下为已图形化的第二通路层)的截面侧视图。在一些实施方案中，盖覆902可以在图形化第二通路层或其他已图形化层时充当蚀刻终止层。为了支持“未到位通路(unlandedvia)”(其中层108的通路开口没有与层402中的金属线路的顶部完全对准的情况)，涂敷层602还可以充当蚀刻终止层。顶层108(第二通路层或另一类型的层)可以在沟槽层106之上添加结构支撑。
往回参照图2，光敏沟槽材料层402可以被完全地或部分地分解(224)，以生成沟槽层106。注意，尽管本说明书提及光敏沟槽材料层402的分解，但是在一些实施方案中，仅部分光敏沟槽材料层402可以被分解。例如，在光敏沟槽材料层402的孔中发现的致孔剂材料可以被分解，而材料的剩余部分可以保持未分解。在其他实施方案中，材料可以被部分地分解，留下形成部分气隙的部分剩余层(所述剩余层可以是多孔的或非多孔的)。图11是图示通过光敏沟槽材料层402的分解而形成的沟槽层106的截面侧视图。转化已经发生在先前由光敏沟槽材料层402占据的位置处。当其他围绕层保持基本上完整无损时，光敏沟槽材料层402的至少部分已经被分解，以产生分解产物(未示出)，所述分解产物已经通过扩散被去除，所述扩散沿着通过顶层108和涂敷层602的扩散通道1102进行。在不同的其他实施方案(例如没有涂敷层602的实施方案)中，扩散通道1102将相应不同。生成的结构100在先前由光敏沟槽材料层402占据的体积(volume)中包括一个或更多个空孔或气隙。
给定多种适当的材料，顶层108和光敏沟槽材料层402的许多配对可以被成功地配对，以选择性地分解并且去除，依赖于分解的模式、围绕材料和环境限制。可以使用用于便利材料从光敏沟槽材料层402选择性地分解并且去除的热学和化学模态(modality)。在一个实施方案中，组成顶层108的材料除了具有关于热机械稳定性的高玻璃化转变温度外，具有比光敏沟槽材料层402高的热分解温度。在这种配对的情况下，结构或者结构的部分可以被加热到高于针对光敏沟槽材料层402的热分解温度的温度，导致光敏沟槽材料层402分解，所述针对光敏沟槽材料层402的热分解温度低于针对顶层108和其他围绕结构的热分解温度。在化学转化实施方案中，光敏沟槽层材料402可以通过化学品(chemical)被选择性地分解，所述化学品基本上不损害顶层108和其他邻近材料，使总体结构完整无损。
因此，在一些实施方案中，光敏沟槽材料层402的分解(224)可以通过加热光敏沟槽材料层402来完成。在一个实施方案中，基于来自光敏沟槽材料层402的材料和其他围绕材料之间热分解温度的差异，来自光敏沟槽材料层402的材料可以被选择性地分解并且通过顶层108去除。例如，在其中光敏沟槽材料层402包括光致抗蚀剂材料的实施方案中，光敏沟槽材料层402可以被加热到在约180摄氏度到约400摄氏度之间的温度，以分解(224)所述材料。在另一实施方案中，光敏沟槽材料层402可以被加热到在约200摄氏度到约300摄氏度之间的温度。类似地，在其中光敏沟槽材料层402包括UNITY材料的实施方案中，光敏沟槽材料层402可以被加热到在约250摄氏度到约400摄氏度之间的温度，以分解(224)所述材料。在其中光敏沟槽材料层402包括具有致孔剂的光敏基体材料的实施方案中，致孔剂可以被热分解(224)，在基体材料中留下孔或空孔。分解产物可以通过沿着通道1102的扩散来去除。在其中通道对于已分解的材料不是那么可透过(例如在涂敷层602形成较紧的密封时)的一些实施方案中，光敏沟槽材料层402可以例如在较低的温度下被较慢地分解(224)，以避免使其起泡(blister)或者以其他方式损伤沿扩散通道1102的层。
在分解(224)之后，可以进行进一步的处理。例如，另一光敏沟槽材料层可以被添加，并且随后被转化为第二沟槽层。生成的互连结构100可以被用作微电子电路的部分，例如用于微处理器管芯(die)的衬底，其中结构100和微处理器管芯共同组成微处理器模块。
为了图示说明和描述的目的，已经陈述了前面的本发明的实施方案的描述。该描述并不打算是穷举的，或者将本发明限制为所公开的明确的形式。本说明书和所附的权利要求书包括诸如左、右、顶部、底部、在……之上、在……之下、较上的、较低的、第一、第二等的术语，所述术语仅被用于描述性的目的，并且不应被解读为限制性的。在此描述的器件或制品的实施方案可以被生产、被使用或者在多个位置和方位被运输。相关领域中的技术人员可以认识到，依照以上的教导，许多修改和变体是可能的。本领域中的技术人员将发现对在附图中示出的各个部件的各种等同性组合和替换。因此，本发明的范围不是被该详细的说明书限制，而是被所附的权利要求书限制。

Claims (23)

1.一种方法，包括：
在衬底上形成第一通路电介质层；
图形化所述第一通路电介质层，以形成通过所述第一通路电介质层的通路；
在所述第一通路电介质层上形成光敏沟槽电介质层；
图形化所述光敏沟槽电介质层，以形成通过所述光敏沟槽电介质层的沟槽；
在所述通路和所述沟槽中沉积传导材料；
在所述光敏沟槽电介质层上形成顶层；以及
至少部分地分解所述光敏沟槽电介质层，来自所述光敏沟槽电介质层的已分解的材料透过所述顶层。
2.如权利要求1所述的方法，其中分解所述光敏沟槽电介质层的步骤包括将所述光敏沟槽电介质层加热到在约180摄氏度到约400摄氏度之间的温度。
3.如权利要求1所述的方法，其中图形化所述光敏沟槽电介质层的步骤包括直接图形化所述光敏沟槽电介质层。
4.如权利要求3所述的方法，其中图形化所述光敏沟槽电介质层的步骤包括图形化所述光敏沟槽电介质层而无需使用所述光敏沟槽电介质层上的单独的光致抗蚀剂层。
5.如权利要求1所述的方法，其中所述光敏沟槽电介质层基本上被完全分解，在所述第一和第二通路电介质层之间留下气隙。
6.如权利要求1所述的方法，其中所述光敏沟槽电介质层被部分地分解，在所述第一和第二通路电介质层之间留下部分气隙。
7.如权利要求1所述的方法，其中所述光敏沟槽电介质层包括基体材料和致孔剂材料，并且分解所述光敏沟槽电介质层的步骤包括从所述基体材料去除致孔剂材料中的至少一些，在所述第一和第二通路电介质层之间留下多孔沟槽电介质层。
8.如权利要求1所述的方法，其中所述光敏沟槽电介质层包括光致抗蚀剂材料、光敏聚降冰片烯材料、光敏聚硅氮烷材料、光敏苯并环丁烯、光敏聚亚芳基、光敏聚硅氧烷、光敏聚苯并噁唑、光敏聚环三硼氮或光敏稠环聚合物中的至少一种。
9.如权利要求1所述的方法，还包括：
在所述已图形化的沟槽电介质层上形成涂敷层；
在所述涂敷层上形成导体晶种层；以及
在所述通路和所述沟槽中的所述沉积的传导材料上形成盖覆层。
10.一种器件，包括：
衬底；
在所述衬底上的第一通路电介质层；
在所述第一通路电介质层上的沟槽电介质层，其中所述沟槽层包括已经至少被部分地分解的光敏沟槽材料层；
通过所述沟槽电介质层的沟槽；
导体，所述导体延伸通过所述第一通路电介质层，并且基本上填充所述光敏沟槽电介质层中的所述沟槽；以及
在所述光敏沟槽电介质层上的顶层。
11.如权利要求10所述的器件，其中所述沟槽电介质层包括多孔电介质层，其中在所述光敏沟槽材料层的至少部分分解中，致孔剂已经从所述沟槽电介质层中的孔被去除。
12.如权利要求10所述的器件，其中通过所述沟槽电介质层的所述沟槽是通过直接图形化所述光敏沟槽电介质层而形成的。
13.如权利要求10所述的器件，其中所述顶层包括直接与所述沟槽电介质层接触的第二通路电介质层。
14.如权利要求10所述的器件，其中所述第二电介质层包括光致抗蚀剂材料、光敏聚降冰片烯材料、光敏聚硅氮烷材料、光敏苯并环丁烯、光敏聚亚芳基、光敏聚硅氧烷、光敏聚苯并噁唑、光敏聚环三硼氮或光敏稠环聚合物中的至少一种。
15.一种器件，包括：
衬底；
在所述衬底上的第一通路电介质层；
在所述第一通路电介质层上的光敏沟槽材料层；
通过所述光敏沟槽材料层的沟槽；
导体，所述导体延伸通过所述第一通路电介质层，并且基本上填充所述光敏沟槽材料层中的所述沟槽；以及
在所述光敏沟槽材料层上的顶层。
16.如权利要求15所述的器件，其中所述光敏沟槽材料层包括多孔基体材料和在所述多孔基体材料的孔内的致孔剂材料。
17.如权利要求15所述的器件，其中通过所述沟槽电介质层的所述沟槽是通过直接图形化所述光敏沟槽电介质层而形成的。
18.如权利要求15所述的器件，其中所述顶层包括直接与所述光敏沟槽材料层接触的第二通路电介质层。
19.如权利要求15所述的器件，其中所述光敏沟槽材料层包括光致抗蚀剂材料、光敏聚降冰片烯材料、光敏聚硅氮烷材料、光敏苯并环丁烯、光敏聚亚芳基、光敏聚硅氧烷、光敏聚苯并噁唑、光敏聚环三硼氮或光敏稠环聚合物中的至少一种。
20.一种方法，包括：
在衬底上形成光敏沟槽电介质层；以及
直接图形化所述光敏沟槽电介质层，以形成通过所述光敏沟槽电介质层的沟槽。
21.如权利要求20所述的方法，还包括：
在所述沟槽中沉积传导材料；
在所述光敏沟槽电介质层上形成顶层；以及
至少部分地分解所述光敏沟槽电介质层，来自所述光敏沟槽电介质层的已分解的材料透过所述顶层。
22.如权利要求21所述的方法，其中图形化所述光敏沟槽电介质层的步骤包括图形化所述光敏沟槽电介质层而无需使用抗反射层。
23.如权利要求20所述的方法，其中所述光敏沟槽电介质层包括光致抗蚀剂材料、光敏聚降冰片烯材料、光敏聚硅氮烷材料、光敏苯并环丁烯、光敏聚亚芳基、光敏聚硅氧烷、光敏聚苯并噁唑、光敏聚环三硼氮或光敏稠环聚合物中的至少一种。
CNA2005800126757A 2004-04-21 2005-03-31 通过分解光敏电介质层来形成互连结构 Pending CN1947237A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/829,592 US7344972B2 (en) 2004-04-21 2004-04-21 Photosensitive dielectric layer
US10/829,592 2004-04-21

Publications (1)

Publication Number Publication Date
CN1947237A true CN1947237A (zh) 2007-04-11

Family

ID=34964185

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800126757A Pending CN1947237A (zh) 2004-04-21 2005-03-31 通过分解光敏电介质层来形成互连结构

Country Status (7)

Country Link
US (1) US7344972B2 (zh)
EP (1) EP1738408A1 (zh)
JP (1) JP4590450B2 (zh)
KR (1) KR20060135031A (zh)
CN (1) CN1947237A (zh)
TW (1) TWI283077B (zh)
WO (1) WO2005109490A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752318A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105762083A (zh) * 2007-12-31 2016-07-13 英特尔公司 为细线和空间封装应用形成高密度金属布线的方法及由此形成的结构
CN109585359A (zh) * 2017-09-29 2019-04-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910973B2 (ja) * 2004-04-22 2007-04-25 株式会社東芝 半導体装置の製造方法
KR100703968B1 (ko) * 2005-01-13 2007-04-06 삼성전자주식회사 반도체 소자의 배선 형성 방법
US7867779B2 (en) 2005-02-03 2011-01-11 Air Products And Chemicals, Inc. System and method comprising same for measurement and/or analysis of particles in gas stream
JP4878518B2 (ja) * 2006-07-28 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7619310B2 (en) * 2006-11-03 2009-11-17 Infineon Technologies Ag Semiconductor interconnect and method of making same
WO2008056295A1 (en) * 2006-11-09 2008-05-15 Nxp B.V. A semiconductor device and a method of manufacturing thereof
EP2102905A1 (en) 2007-01-05 2009-09-23 Nxp B.V. Method of making an interconnect structure
WO2008084440A1 (en) * 2007-01-11 2008-07-17 Nxp B.V. Method of forming an interconnect structure
US8173906B2 (en) * 2007-02-07 2012-05-08 Raytheon Company Environmental protection coating system and method
US7767589B2 (en) * 2007-02-07 2010-08-03 Raytheon Company Passivation layer for a circuit device and method of manufacture
DE102008016424B4 (de) 2008-03-31 2011-06-01 Amd Fab 36 Limited Liability Company & Co. Kg Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
JP2011063849A (ja) * 2009-09-17 2011-03-31 Tokyo Electron Ltd 成膜方法および記憶媒体
TWI472272B (zh) * 2011-04-08 2015-02-01 Advanced Semiconductor Eng 以感光材料形成介電層半導體結構及其製造方法
TWI590735B (zh) * 2014-12-15 2017-07-01 財團法人工業技術研究院 訊號傳輸板及其製作方法
TWI557861B (zh) * 2015-06-15 2016-11-11 欣興電子股份有限公司 線路載板及其製造方法
TWI576026B (zh) 2015-07-17 2017-03-21 財團法人工業技術研究院 電路結構
US9775246B2 (en) 2015-08-07 2017-09-26 Unimicron Technology Corp. Circuit board and manufacturing method thereof
US10910216B2 (en) * 2017-11-28 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k dielectric and processes for forming same
TW202401727A (zh) 2017-11-30 2024-01-01 美商英特爾股份有限公司 用於先進積體電路結構製造之異質金屬線組成
US11881520B2 (en) * 2017-11-30 2024-01-23 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication
CN112289775A (zh) * 2020-08-17 2021-01-29 北京蓝智芯科技中心(有限合伙) 基于硅通孔及重布线路层的空间转换基体及制备方法
CN112002685A (zh) * 2020-08-17 2020-11-27 北京蓝智芯科技中心(有限合伙) 基于硅基工艺及重布线路层的空间转换基体及制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
EP1376684B1 (en) * 1997-01-21 2008-11-26 Georgia Tech Research Corporation Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections
US6153528A (en) * 1998-10-14 2000-11-28 United Silicon Incorporated Method of fabricating a dual damascene structure
US6277765B1 (en) * 1999-08-17 2001-08-21 Intel Corporation Low-K Dielectric layer and method of making same
US6252290B1 (en) * 1999-10-25 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to form, and structure of, a dual damascene interconnect device
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
MY128644A (en) * 2000-08-31 2007-02-28 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
US6448177B1 (en) * 2001-03-27 2002-09-10 Intle Corporation Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
JP2003163265A (ja) * 2001-11-27 2003-06-06 Nec Corp 配線構造およびその製造方法
US6783862B2 (en) * 2001-12-13 2004-08-31 International Business Machines Corporation Toughness, adhesion and smooth metal lines of porous low k dielectric interconnect structures
DE10238024B4 (de) 2002-08-20 2007-03-08 Infineon Technologies Ag Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
JP2004274020A (ja) * 2002-09-24 2004-09-30 Rohm & Haas Electronic Materials Llc 電子デバイス製造
US6833320B2 (en) * 2002-11-04 2004-12-21 Intel Corporation Removing sacrificial material by thermal decomposition
US7304388B2 (en) * 2003-06-26 2007-12-04 Intel Corporation Method and apparatus for an improved air gap interconnect structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762083A (zh) * 2007-12-31 2016-07-13 英特尔公司 为细线和空间封装应用形成高密度金属布线的方法及由此形成的结构
CN104752318A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN109585359A (zh) * 2017-09-29 2019-04-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20050239281A1 (en) 2005-10-27
EP1738408A1 (en) 2007-01-03
TW200610171A (en) 2006-03-16
US7344972B2 (en) 2008-03-18
TWI283077B (en) 2007-06-21
JP4590450B2 (ja) 2010-12-01
KR20060135031A (ko) 2006-12-28
WO2005109490A1 (en) 2005-11-17
JP2007534175A (ja) 2007-11-22

Similar Documents

Publication Publication Date Title
CN1947237A (zh) 通过分解光敏电介质层来形成互连结构
US7696085B2 (en) Dual damascene metal interconnect structure having a self-aligned via
JP3057054B2 (ja) 銅線の多層相互接続を形成する方法
US7534696B2 (en) Multilayer interconnect structure containing air gaps and method for making
US9202743B2 (en) Graphene and metal interconnects
KR100642750B1 (ko) 반도체 소자 및 그 제조 방법
CN100479146C (zh) 互连结构及其形成方法
US8476758B2 (en) Airgap-containing interconnect structure with patternable low-k material and method of fabricating
US8450854B2 (en) Interconnect structures with patternable low-k dielectrics and method of fabricating same
US9484248B2 (en) Patternable dielectric film structure with improved lithography and method of fabricating same
US8916978B2 (en) Interconnect structure and method of fabricating
KR100497580B1 (ko) 응력 조정 캡층을 포함한 상호 접속 구조
US20200144107A1 (en) Method of forming barrier free contact for metal interconnects
CN101079409A (zh) 互连结构及其制造方法
WO2010133400A1 (en) Redundant metal barrier structure for interconnect applications
US8129842B2 (en) Enhanced interconnect structure
US6642139B1 (en) Method for forming interconnection structure in an integration circuit
JP2003086679A (ja) 集積回路装置およびその製造方法
CN114823499A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20070411