CN1926632B - 用于双面dimm放置的可互换连接阵列 - Google Patents

用于双面dimm放置的可互换连接阵列 Download PDF

Info

Publication number
CN1926632B
CN1926632B CN2005800066525A CN200580006652A CN1926632B CN 1926632 B CN1926632 B CN 1926632B CN 2005800066525 A CN2005800066525 A CN 2005800066525A CN 200580006652 A CN200580006652 A CN 200580006652A CN 1926632 B CN1926632 B CN 1926632B
Authority
CN
China
Prior art keywords
row
memory
array
memory module
interchangeable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800066525A
Other languages
English (en)
Other versions
CN1926632A (zh
Inventor
约翰·斯普瑞茨玛
卡尔吉特·贝恩斯
迈克尔·莱迪治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1926632A publication Critical patent/CN1926632A/zh
Application granted granted Critical
Publication of CN1926632B publication Critical patent/CN1926632B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Mutual Connection Of Rods And Tubes (AREA)
  • Structure And Mechanism Of Cameras (AREA)
  • Stroboscope Apparatuses (AREA)

Abstract

存储器模块具有连接阵列。连接阵列被排列成行和列，从而有第一和第二外围列。第一和第二外围列中的连接可以互换以使基底上的双面模块放置最优化。

Description

用于双面DIMM放置的可互换连接阵列
背景
当前，诸如双列直插存储器模块(DIMM)的存储器封装(package)可以驻留在印刷电路板(PCB)或其他基底(substrate)的两面上。这为系统增加存储器密度。用于存储器的信号可以路由通过可以具有几层的基底。当在基底的两面上都有存储器封装时，信号路由和完整性可能成为问题。
被路由通过基底的信号可以连接到封装的相对面上的球或到DIMM的连接。例如，到基底的一个面上的封装的最近侧的信号一般将无需必须到所述基底的另一个面上的封装的最远侧。用于封装的另一个面的DIMM被“颠倒”以将它安装在另一个面上，导致来自信号源的相关连接处于封装的另一个面上。
发明内容
根据本发明的一个方面，提供了一种存储器模块，包括：连接阵列，所述连接阵列被排列成行和列，从而有第一和第二外围列，并且所述第一和第二外围列中的连接被标识为供可互换信号使用，其中所述第二外围列位于所述连接阵列的与所述第一外围列所在的一侧相对的一侧。
根据本发明的另一方面，提供了一种存储器系统，包括：第一存储器模块，所述第一存储器模块被安装在基底的第一面上，所述第一存储器模块包括：连接阵列，所述连接阵列被排列成行和列，从而有第一和第二外围列，并且所述第一和第二外围列被标识为供可互换信号使用；第二存储器模块，所述第二存储器模块被安装在所述基底的第二面上，所述第二存储器模块包括：连接阵列，所述连接阵列被排列成行和列，从而有第一和第二外围列，并且所述第一和第二外围列中的连接被标识为供可互换信号使用；存储器控制器，所述存储器控制器控制所述存储器模块的第一和第二外围列之间的信号的互换；所述基底中的信号迹线，其中所述第一和第二存储器模块的所述第一和第二外围列中的所述连接被排列，从而在所述迹线上路由的信号具有一致的路由长度，其中所述第二外围列位于所述连接阵列的与所述第一外围列所在的一侧相对的一侧。
根据本发明的又一方面，提供了一种设计存储器设备的方法，包括：确定存储器信号的可互换集和存储器信号的固定集；在连接阵列的外围列中排列存储器信号的所述可互换集；以及在连接阵列的内部列中排列存储器信号的所述固定集，其中，所述内部列是位于所述连接阵列的中间处的列，且所述外围列是位于所述连接阵列的边缘处的列。
附图简要说明
通过参照附图阅读公开，本发明的实施方案可以被最好地理解，其中：
图1示出双面双列直插存储器模块安装的现有技术实施方案。
图2示出双面双列直插存储器模块安装的实施方案。
图3示出基底上存储器封装的可替换的排列。
图4示出使用双面存储器模块的存储器系统的实施方案。
图5a和5b示出堆叠存储器模块的可替换的实施方案。
图6示出用于具有互换性的双列直插存储器模块的实施方案的连接表。
图7示出用于双列直插存储器模块的可替换实施方案的连接表。
图8示出用于双列直插存储器模块的另一可替换实施方案的连接表。
图9示出设计双列直插存储器模块的方法的实施方案的框图。
具体实施方式
图1示出基底上的双面双列直插存储器模块(DIMM)安装的现有技术实施方案。双面是指存储器模块被安装在基底的相对面上。基底10可以是多层PCB，或者其上安装多个DIMM的任意其他基底。存储器模块12a和12b相对于对方被安装在基底的相对面上，存储器模块14a和14b也如此。基底10具有内部布线的信号迹线(trace)16a和16b。通过通路(via)13的短线(stub)18允许源自模块12a的焊球或其他连接被连接到第一信号迹线16a。
通路13以比信号迹线大的节距(pitch)被制造以承担特大的宽度，并且几个通路的使用可以限制迹线的数量，所述迹线可以被布线通过基底10的单个层。这可以引起附加的层和额外的成本。另外，为了避免信号短路进基底10的内部电源和接地平层，通常在电源层中使用反面焊盘，所述反面焊盘的使用妨碍模块内存储器的功率传输。
双数据率存储器(DDR)既使用时钟信号的上升沿又使用时钟信号的下降沿来操作存储器，导致两倍于使用时钟信号的前沿(leading edge)或下降沿的存储器速度。DDR3为DDR的第三个版本。在DDR3中，以及其他存储器类型中，命令/地址总线为菊链式或“飞越(fly-by)”总线。这种类型的总线可能具有由不等布线长度而产生的信号完整性问题，所述不等布线长度由双面存储器安装引起。
如图1中所示，信号16a具有连接20与26之间的第一路由长度28a。第二路由长度在模块12b上的连接26与模块14a上的球30之间。第二路由长度28b远远小于第一路由长度。对于信号16b来说也发生相似的长度差异，其中第一路由长度为从连接22到连接24，并且第二路由长度为从模块12a上的连接24到模块14b上的连接32。必须注意虽然连接20、22、24、26、30、32、34和36在这里被示为焊球，但是它们可以是用于在集成电路管芯(die)和基底之间提供连接的任意类型的连接。
路由长度中的差异导致不一致的有效信道阻抗。这限制设备接收可识别信号的能力。典型地，系统被设计为具有被非常规律和均匀地间隔的负载，并且线被调整为匹配所述负载。如果没有匹配阻抗，则信号完整性变得不确定，并且不能支持更高的数据率。
在一个途径中，现有技术已尝试在管芯本身的半导体中完成布线。使用管芯中的逻辑“镜象反射”信号，连接被重定义为不同的信号。数据通道中所需要的逻辑在通道中引入延时，并在设备制造中引入开销(overhead)。
在存储器模块级互换各个连接的物理连接性是可能的，以在提供与镜象反射相同的益处的同时，避免在数据通道中引入逻辑。实施例在图2中被示出。
在本实施方案中路由长度已变得一致。使用在此，术语“一致的”并不意味它们精确地相同，虽然情况可能是这样的。使用在此，一致意味着信号通道中的阻抗在负载之间彼此紧密匹配。路由长度1现在为从连接20到连接30的长度，并且路由长度2为从连接30到未示出的下一个设备上用于同一信号的连接的长度。负载现在被更加一致地间隔，这允许设备以良好的信号完整性支持更高的数据率。
另外，在图2中示出的配置具有数量减少的通路。来自底面存储器模块12b和14b的远侧的信号已移动到近侧的互换允许信号共享通路。减少通路的数量放松对迹线间隔的约束，允许更多的迹线被放置在给定层中。这又可以减少在基底中所需要的层的数量，减少成本，并且减轻电源面和接地面中的短路。
为了使这个途径实用，必须有一些信号可以在模块的两侧之间互换。为了允许对可互换信号的定义的更好理解，讨论通常如何在基底上布图(lay out)存储器模块是有帮助的。如图3中所示，存储器控制器38具有64字节(byte)的数据输出。基底10上的每个模块40a-40h为X8模块；每一个能接收8字节的存储器。
必须注意到在本发明的一个实施方案中，可以这样选择可互换的信号，即不同类型的封装的占地面积(footprint)可以被最优化。例如，如存储器模块40a中所示，数据线已被这样排列，即封装为X4/X8封装，数据线为用于X4存储器的DQ0-3，或者用于X8封装的DQ0-7。如果封装为X16封装，则所有数据线存在并且DQ0-15针对可互换性可用。同样地，当数据线在诸如DQ[0:7]和DQ[8:15]的字节“路(lane)”内互换时，如果可互换性被限制在诸如DQ[0:3]、DQ[4:7]、DQ[8:11]和DQ[12:15]的半字节内，则可互换信号对不同封装类型的适应性被增强。
可互换性实际上发生在控制器38处。DRAM和DIMM不具有关于数据上是什么、这个数据实际上是用于DQ1还是DQ15的“知识”。因此，这些信号是可互换的。如将要继续进一步讨论的，其他类型的信号已被标识为可互换。必须注意到当控制器的数据输出为64字节时，还有地址信号和基于等级的信号以菊链或“飞越”的方式从控制器被发送。沿总线传递信号，并且针对相关连接到这个总线之间的距离，路由长度被期望为一致。如图2中所示，从连接传送的信号的互换提供这种一致。
在大多数存储器布局中互换性是可能的。例如，图4中的存储器系统采用双面存储器基底。除了面向读者的面上的模块40a-40h外，诸如42a的模块处于背向读者的面上。一般使用诸如芯片选择(CS)信号的基于等级的信号来寻址被排列成这种系统的存储器模块。在这个特定实施方案中，地址和用于两种不同等级的基于等级的信号被示为出自控制器。基于等级的信号一般不可互换。
相似地，可以使用诸如在图5a和5b中示出的“堆叠”存储器模块实现可互换性。图5a示出一种堆叠存储器排列的实施例，其中两个存储器管芯44a与44b之间的连接处于内部，并且它们使用诸如球46的公共连接阵列。在图5b中，每个模块44a和44b具有它们自己的诸如焊球46a和46b的外部连接阵列。在这种排列中也可以采用可互换性。
模块一般以行和列的方式被排列为连接阵列。如将关于图6-8所讨论的，虽然三列是可能的，但是连接的排列被假定为至少有四列。这个假定基于15或16行乘9列的连接的典型DRAM布局。一般在中间3列中没有连接，在模块的任一“侧”保持3列。
在可互换信号的讨论中，几个不同的信号缩略词可能被使用。在下面的表格中包括这些缩略词以及它们的描述。
  WE   写使能
  RST   重置
  ZQ   阻抗校准引脚
  sCS   堆叠芯片选择
  sCKE   堆叠时钟使能
  sODT   堆叠管芯上终端器
  sZQ   堆叠阻抗校准引脚
  A[0:15]   地址
  BA[0:3]   区段地址
  VREFCA   用于命令/地址的参考电压
可互换信号一般包括字节“路”内的DQ信号，例如DQ[0:7]和DQ[8:15]。区段地址BA[0:3]可互换。可能BA[2:3]不存在，那么只有BA[0:1]可以是可互换的。诸如A[3:9]的行内的地址连接是可互换的。虽然未在本实施例中示出，VDD和VSS连接位置一般也可以到处移动以共享通路。
图6示出可以允许可互换信号的存储器模块布局的一般实施方案。如可以看到的，实施例为16×9的连接阵列。阵列已被排列为9列，其中任一侧上的外围两列51、52、58和59被标识为供可互换信号使用，并且中间两列53和56被标识为供非可互换信号使用。每一侧上的外围两列可互换，提供四个可互换列，或者每一侧上的仅外围一列可互换，提供仅两个可互换列。
连接16×9布局的更具体的实施方案在图7中被示出。在该实施例中，VDDQ和VSSQ已使它们的位置重定义以共享从正面到背面的通路。此外，A3与A4、A5与A6，以及A7与A8可以共享DIMM级的通路。这个特定布局具有更进一步的优点，即DIMM的每行只有4个信号，允许针对信号迹线的更好的迹线分离，进一步增强信号完整性。在列52、行J和L处为未来的使用保留的(RFU)连接可以用于sODT和sCS。相似地，在列58、行J的RFU可以用于sCKE，并且在列58、行D的RFU可以用于sZQ。
用这些规则的一些修改得到的15×9连接布局是可能的。如果2:1定量的信号对接地模式可以达到，并且2个连接被移除，则可能达到有可互换连接的15×9连接布局。这种的实施方案在图8中被示出。在这个实施方案中，ODT信号已被移除，并且区段地址3(BA3)和地址15(A15)共享连接。在列52、行L的RFU连接变为BA0。
想到这些可能的布局，返回到图1和2是有帮助的。想象连接20和22对应于连接阵列的列1中的一个位置，并且连接24和26对应于列9中的一个位置。在图1中，这导致不均匀的路由长度和额外的通路。如果控制器要在列1与9之间互换信号，移动先前已在使用连接22的信号到列9，并且移动先前使用连接26的信号到列1，则图2中的结果将出现。连接22和26留在与之前相同的地方，已被路由到那些列的信号被互换，从而连接20与22，以及24与26可以被连接在一起。连接阵列的外围列之间的可互换信号的可用性允许用于双面DIMM或其他模块放置的连接布局的最优化。
对可互换信号的进一步调整和变化当然是可能的。例如，可互换信号还可以被应用到堆叠DRAM技术。另外，可以采用封装类型的变体。例如，可以使用X16封装以及X4/X8封装类型。
因此，虽然用于存储器模块中的可互换连接的方法和装置的特定实施方案已经被描述到这种程度，但是除了如在所附权利要求书中所阐述的这个范围以外，这种具体的参考并不想要被认为是对本发明的范围的限制。

Claims (11)

1.一种存储器模块，包括：
连接阵列，所述连接阵列被排列成行和列，从而有第一和第二外围列，并且所述第一和第二外围列中的连接被标识为供可互换信号使用，其中所述第二外围列位于所述连接阵列的与所述第一外围列所在的一侧相对的一侧。
2.如权利要求1所述的存储器模块，其中有第三和第四外围列，所述第三和第四外围列被标识为供可互换信号使用，其中所述第四外围列位于所述连接阵列的与所述第三外围列所在的一侧相对的一侧。
3.如权利要求1所述的存储器模块，所述存储器模块还包括从由X16和X4/X8组成的组中选择的封装。
4.一种存储器系统，包括：
第一存储器模块，所述第一存储器模块被安装在基底的第一面上，所述第一存储器模块包括：
连接阵列，所述连接阵列被排列成行和列，从而有第一和第二外围列，并且所述第一和第二外围列被标识为供可互换信号使用；
第二存储器模块，所述第二存储器模块被安装在所述基底的第二面上，所述第二存储器模块包括：
连接阵列，所述连接阵列被排列成行和列，从而有第一和第二外围列，并且所述第一和第二外围列中的连接被标识为供可互换信号使用；
存储器控制器，所述存储器控制器控制所述存储器模块的第一和第二外围列之间的信号的互换；
所述基底中的信号迹线，其中所述第一和第二存储器模块的所述第一和第二外围列中的所述连接被排列，从而在所述迹线上路由的信号具有一致的路由长度，其中所述第二外围列位于所述连接阵列的与所述第一外围列所在的一侧相对的一侧。
5.如权利要求4所述的存储器系统，所述基底还包括多层印刷电路板。
6.如权利要求5所述的存储器系统，信号迹线还包括所述印刷电路板的多个层中的多条信号迹线。
7.如权利要求4所述的存储器系统，以从由X16和X4/X8组成的组中选择的封装形式封装所述存储器模块。
8.一种设计存储器设备的方法，包括：
确定存储器信号的可互换集和存储器信号的固定集；
在连接阵列的外围列中排列存储器信号的所述可互换集；以及
在连接阵列的内部列中排列存储器信号的所述固定集，
其中，所述内部列是位于所述连接阵列的中间处的列，且所述外围列是位于所述连接阵列的边缘处的列。
9.如权利要求8所述的方法，确定存储器信号的可互换集的操作还包括将行内地址连接标识为可互换。
10.如权利要求8所述的方法，确定存储器信号的可互换集的操作还包括将区段地址连接标识为可互换。
11.如权利要求8所述的方法，在外围列中排列存储器信号的所述可互换集的操作还包括在所述连接阵列的每一侧上的一个或两个外围列中排列存储器信号的所述可互换集。
CN2005800066525A 2004-03-02 2005-02-14 用于双面dimm放置的可互换连接阵列 Expired - Fee Related CN1926632B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/792,350 2004-03-02
US10/792,350 US20050195629A1 (en) 2004-03-02 2004-03-02 Interchangeable connection arrays for double-sided memory module placement
PCT/US2005/004595 WO2005093757A1 (en) 2004-03-02 2005-02-14 Interchangeable connection arrays for double-sided dimm placement

Publications (2)

Publication Number Publication Date
CN1926632A CN1926632A (zh) 2007-03-07
CN1926632B true CN1926632B (zh) 2011-08-03

Family

ID=34911834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800066525A Expired - Fee Related CN1926632B (zh) 2004-03-02 2005-02-14 用于双面dimm放置的可互换连接阵列

Country Status (8)

Country Link
US (4) US20050195629A1 (zh)
EP (1) EP1723654B1 (zh)
JP (1) JP2007525769A (zh)
CN (1) CN1926632B (zh)
AT (1) ATE472801T1 (zh)
DE (1) DE602005022053D1 (zh)
TW (1) TWI295063B (zh)
WO (1) WO2005093757A1 (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050195629A1 (en) * 2004-03-02 2005-09-08 Leddige Michael W. Interchangeable connection arrays for double-sided memory module placement
JP2006216956A (ja) * 2005-02-02 2006-08-17 Samsung Electronics Co Ltd 配線構造を有するメモリモジュール
KR100702016B1 (ko) * 2005-02-02 2007-03-30 삼성전자주식회사 양면 실장 메모리 모듈의 인쇄 회로 기판 및 이를이용하는 양면 실장 메모리 모듈
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US7590796B2 (en) * 2006-07-31 2009-09-15 Metaram, Inc. System and method for power management in memory systems
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8169233B2 (en) 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
GB2444663B (en) 2005-09-02 2011-12-07 Metaram Inc Methods and apparatus of stacking drams
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US8856434B2 (en) 2008-09-26 2014-10-07 Cypress Semiconductor Corporation Memory system and method
US8095747B2 (en) * 2008-09-26 2012-01-10 Cypress Semiconductor Corporation Memory system and method
EP2419971A4 (en) * 2009-04-17 2013-03-27 Hewlett Packard Co METHOD AND SYSTEM FOR REDUCING LENGTH AND TRACE CAPACITY IN IMPORTANT MEMORY FOOTPRINT
CN101727970B (zh) * 2009-11-03 2012-11-21 深圳市共进电子股份有限公司 一种减小sdram产生辐射的方法
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
WO2012109185A2 (en) * 2011-02-09 2012-08-16 Rambus Inc. Offsetting clock package pins in a clamshell topology to improve signal integrity
CN102289400B (zh) * 2011-09-05 2013-07-31 浪潮电子信息产业股份有限公司 一种提高dimm测试效率的方法
CN102508749B (zh) * 2011-10-19 2013-08-14 浪潮集团有限公司 一种实现dimm测试的方法
WO2013110179A1 (en) 2012-01-27 2013-08-01 Mosaid Technologies Incorporated Method and apparatus for connecting memory dies to form a memory system
KR102032887B1 (ko) * 2012-12-10 2019-10-16 삼성전자 주식회사 반도체 패키지 및 반도체 패키지의 라우팅 방법
US9786354B2 (en) * 2013-07-10 2017-10-10 Samsung Electronics Co., Ltd. Memory module
US9934143B2 (en) 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group
JP6067541B2 (ja) * 2013-11-08 2017-01-25 株式会社東芝 メモリシステムおよびメモリシステムのアセンブリ方法
US9265152B2 (en) 2013-12-17 2016-02-16 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Dual side staggered surface mount dual in-line memory module
WO2017018991A1 (en) * 2015-07-24 2017-02-02 Hewlett Packard Enterprise Development Lp Modification of a bus channel
US10492299B2 (en) * 2015-11-13 2019-11-26 Intel Corporation Electronic assembly that includes a substrate bridge
CN107180000B (zh) * 2016-03-10 2020-04-14 华为技术有限公司 存储装置及数据访问方法
US10199084B2 (en) * 2016-03-28 2019-02-05 Intel Corporation Techniques to use chip select signals for a dual in-line memory module
US10034407B2 (en) * 2016-07-22 2018-07-24 Intel Corporation Storage sled for a data center
US10216657B2 (en) 2016-09-30 2019-02-26 Intel Corporation Extended platform with additional memory module slots per CPU socket and configured for increased performance
US9818457B1 (en) 2016-09-30 2017-11-14 Intel Corporation Extended platform with additional memory module slots per CPU socket
KR102596491B1 (ko) 2016-12-13 2023-10-30 삼성전자주식회사 반도체 장치
US10217721B2 (en) * 2017-05-05 2019-02-26 Apple Inc. Dual-sided memory module with channels aligned in opposition
JP6847797B2 (ja) * 2017-09-21 2021-03-24 キオクシア株式会社 半導体記憶装置
TWM564884U (zh) * 2018-03-28 2018-08-01 緯創資通股份有限公司 主機板及電腦裝置
EP4170712A3 (en) * 2018-03-29 2023-07-12 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic assembly and electronic system with impedance matched interconnect structures
US10410950B1 (en) * 2018-05-11 2019-09-10 Micron Technology, Inc. Heat spreaders for use with semiconductor devices
US20190157253A1 (en) * 2019-01-22 2019-05-23 Intel Corporation Circuit Systems Having Memory Modules With Reverse Orientations
CN113490926B (zh) 2019-02-28 2024-06-18 拉姆伯斯公司 四通道dram
JP6833086B2 (ja) * 2020-02-26 2021-02-24 キオクシア株式会社 システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467743A (zh) * 2002-07-11 2004-01-14 ������������ʽ���� 基于选择存储单元与基准单元的电阻差读出数据的存储器

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208782A (en) * 1989-02-09 1993-05-04 Hitachi, Ltd. Semiconductor integrated circuit device having a plurality of memory blocks and a lead on chip (LOC) arrangement
KR920702024A (ko) * 1990-03-15 1992-08-12 세끼사와 요시 다수의 칩을 갖는 반도체 장치
JPH07135301A (ja) * 1993-09-16 1995-05-23 Mitsubishi Electric Corp 半導体記憶装置
JPH07288282A (ja) * 1994-04-18 1995-10-31 Hitachi Ltd 半導体装置
JP3718008B2 (ja) * 1996-02-26 2005-11-16 株式会社日立製作所 メモリモジュールおよびその製造方法
JP3904296B2 (ja) * 1996-11-12 2007-04-11 新潟精密株式会社 メモリシステム
US6202110B1 (en) * 1997-03-31 2001-03-13 International Business Machines Corporation Memory cards with symmetrical pinout for back-to-back mounting in computer system
JP2000340737A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体
US6307769B1 (en) * 1999-09-02 2001-10-23 Micron Technology, Inc. Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices
US7404032B2 (en) * 2000-01-05 2008-07-22 Rambus Inc. Configurable width buffered module having switch elements
US6574724B1 (en) * 2000-02-18 2003-06-03 Texas Instruments Incorporated Microprocessor with non-aligned scaled and unscaled addressing
US6449166B1 (en) * 2000-08-24 2002-09-10 High Connection Density, Inc. High capacity memory module with higher density and improved manufacturability
KR100454123B1 (ko) * 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
US6875930B2 (en) * 2002-04-18 2005-04-05 Hewlett-Packard Development Company, L.P. Optimized conductor routing for multiple components on a printed circuit board
JP2003338193A (ja) * 2002-05-21 2003-11-28 Mitsubishi Electric Corp 半導体メモリモジュール
JP2004055009A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp 半導体メモリモジュール
DE10238812B4 (de) * 2002-08-23 2005-05-25 Infineon Technologies Ag Halbleiterspeichervorrichtung mit veränderbarer Kontaktbelegung und entsprechende Halbleitervorrichtung
DE10343525B4 (de) * 2002-09-27 2011-06-16 Qimonda Ag Verfahren zum Betreiben von Halbleiterbausteinen, Steuervorrichtung für Halbleiterbausteine und Anordnung zum Betreiben von Speicherbausteinen
US6876562B2 (en) * 2002-10-17 2005-04-05 Micron Technology, Inc. Apparatus and method for mounting microelectronic devices on a mirrored board assembly
DE10258199B4 (de) * 2002-12-12 2005-03-10 Infineon Technologies Ag Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung
KR100585099B1 (ko) * 2003-08-13 2006-05-30 삼성전자주식회사 적층형 메모리 모듈 및 메모리 시스템.
DE10343524B4 (de) * 2003-09-19 2005-07-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Betreiben von elektronischen Halbleiterbausteinen über Signalleitungen
US7183643B2 (en) * 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
US20050195629A1 (en) 2004-03-02 2005-09-08 Leddige Michael W. Interchangeable connection arrays for double-sided memory module placement
US7260691B2 (en) * 2004-06-30 2007-08-21 Intel Corporation Apparatus and method for initialization of a double-sided DIMM having at least one pair of mirrored pins
US7417883B2 (en) * 2004-12-30 2008-08-26 Intel Corporation I/O data interconnect reuse as repeater
DE102005005064B4 (de) * 2005-02-03 2006-12-21 Infineon Technologies Ag Halbleiterspeichermodul mit Busarchitektur
US7359279B2 (en) * 2005-03-31 2008-04-15 Sandisk 3D Llc Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers
JP4321543B2 (ja) 2006-04-12 2009-08-26 トヨタ自動車株式会社 車両周辺監視装置
DE102006051514B4 (de) * 2006-10-31 2010-01-21 Qimonda Ag Speichermodul und Verfahren zum Betreiben eines Speichermoduls
US8135890B2 (en) * 2008-05-28 2012-03-13 Rambus Inc. Selective switching of a memory bus
JP2009293938A (ja) 2008-06-02 2009-12-17 Denso Corp 転回検出装置、プログラム、および車両方位検出装置
JP2011031779A (ja) 2009-08-03 2011-02-17 Kanto Auto Works Ltd クリップ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467743A (zh) * 2002-07-11 2004-01-14 ������������ʽ���� 基于选择存储单元与基准单元的电阻差读出数据的存储器

Also Published As

Publication number Publication date
TW200540876A (en) 2005-12-16
CN1926632A (zh) 2007-03-07
US20130341790A1 (en) 2013-12-26
DE602005022053D1 (de) 2010-08-12
EP1723654B1 (en) 2010-06-30
US8438515B2 (en) 2013-05-07
US8099687B2 (en) 2012-01-17
TWI295063B (en) 2008-03-21
WO2005093757A1 (en) 2005-10-06
US20050195629A1 (en) 2005-09-08
ATE472801T1 (de) 2010-07-15
JP2007525769A (ja) 2007-09-06
US20080062734A1 (en) 2008-03-13
EP1723654A1 (en) 2006-11-22
US20120199973A1 (en) 2012-08-09
US8775991B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
CN1926632B (zh) 用于双面dimm放置的可互换连接阵列
US8064222B2 (en) Semiconductor integrated circuit device
KR101257912B1 (ko) 반도체 메모리 장치와 이 장치의 단자 배치 방법, 및 이장치를 구비한 메모리 모듈과 이 모듈의 기판의 단자 및라인 배치 방법
US7791175B2 (en) Method for stacking serially-connected integrated circuits and multi-chip device made from same
US7830692B2 (en) Multi-chip memory device with stacked memory chips, method of stacking memory chips, and method of controlling operation of multi-chip package memory
US8054664B2 (en) Memory module and layout method therefor
US6856167B2 (en) Field programmable gate array with a variably wide word width memory
CN102089826B (zh) 邻近光存储器模块
JP2008251917A (ja) 半導体装置
US7649386B2 (en) Field programmable gate array utilizing dedicated memory stacks in a vertical layer format
KR101245380B1 (ko) 메모리 모듈
US8908450B1 (en) Double capacity computer memory device
US20070246257A1 (en) Memory circuit and corresponding production method
US10679956B2 (en) Semiconductor memory chip, semiconductor memory package, and electronic system using the same
US9226398B1 (en) Printed circuit board and package substrate having additional conductive pathway space

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110803

Termination date: 20210214

CF01 Termination of patent right due to non-payment of annual fee