CN102289400B - 一种提高dimm测试效率的方法 - Google Patents
一种提高dimm测试效率的方法 Download PDFInfo
- Publication number
- CN102289400B CN102289400B CN 201110260457 CN201110260457A CN102289400B CN 102289400 B CN102289400 B CN 102289400B CN 201110260457 CN201110260457 CN 201110260457 CN 201110260457 A CN201110260457 A CN 201110260457A CN 102289400 B CN102289400 B CN 102289400B
- Authority
- CN
- China
- Prior art keywords
- dimm
- logic
- read
- testing
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title abstract description 6
- 238000012795 verification Methods 0.000 claims abstract description 8
- 230000003139 buffering effect Effects 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 claims description 2
- 238000012956 testing procedure Methods 0.000 claims description 2
- 238000010998 test method Methods 0.000 claims 1
- 230000006870 function Effects 0.000 abstract description 2
- 230000009977 dual effect Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
一种提高DIMM测试效率的方法,利用FPGA验证系统编程的灵活性,实现DIMM逻辑,构建DIMM测试系统,并且具备支持UDIMM和RDIMM功能,其中,由现场可编程门阵列FPGA芯片、通用控制芯片、通用高速接口和多通道DIMM接口组成DIMM验证系统;Host主设备端通过高速接口向系统发送读写指令,控制芯片负责指令解析及通过控制DIMM逻辑来对待测试DIMM进行读写操作;DIMM逻辑中,包含DIMM选择逻辑,时钟/控制信号缓冲逻辑和DIMM控制逻辑三部分;测试步骤如下:将FPGA验证系统涉及在一块测试板上,使用时,Host主设备端通过高速接口向系统发送读写指令,控制芯片负责指令解析及通过控制DIMM逻辑来对待测试DIMM进行读写操作。
Description
技术领域
本专利涉及一种微电子技术领域,具体涉及一种提高DIMM测试效率的方法。
背景技术
DIMM(Dual Inline Memory Modules,双列直插式存储模块),即通常所讲的内存条。具体分为UDIMM(Unbuffered DIMM,无缓冲双列直插式存储模块,通常用于普通商业/家庭主机)和RDIMM(Registered DIMM,寄存器双列直插式存储模块,通常用于服务器)。
通常的内存测试,是通过计算机主板,利用专用软件进行读写测试。受限于一般计算机主板不支持RDIMM,服务器主板价格高昂,同时DIMM插槽在主板上数量有限,而且专用测试软件测试速度偏慢。这为DIMM的新产品研发带来了不方便。
发明内容
本发明提供一种DIMM测试的方法。
本发明的nudity是按以下方式实现的,利用FPGA验证系统编程的灵活性,实现DIMM逻辑构建DIMM测试系统,具备支持UDIMM和RDIMM功能,DIMM测试系统由现场可编程门阵列FPGA芯片、通用控制芯片、通用高速接口和多通道DIMM接口组成,DIMM测试系统设计在一块测试板上,测试时Host主设备端通过SATA高速接口向DIMM测试系统发送读写指令,通用控制芯片负责指令解析及通过控制DIMM逻辑来对待测试DIMM进行读写操作;
DIMM逻辑中,包含DIMM选择逻辑,时钟/控制信号缓冲逻辑和DIMM控制逻辑三部分;
测试步骤如下:
DIMM测试系统使用时,Host主设备端通过高速接口向系统发送读写指令,控制芯片负责指令解析及通过控制DIMM逻辑来对待测试DIMM进行读写操作;
FPGA芯片内部实现的逻辑由以下部分组成,AHB总线,DIMM选择逻辑,时钟/控制信号缓冲逻辑,DIMM控制逻辑,总线矩阵,DMA,SATA控制逻辑和片上存储组成,系统上电后,系统根据DIMM信号,由DIMM选择逻辑的仲裁器,来控制选择器来选择DIMM控制和时钟信号的通路,如为UDIMM则直接接入DIMM控制逻辑,如为RDIMM则通过时钟/控制信号缓冲逻辑接入DIMM控制逻辑,总线矩阵为多通道DIMM提供每条通道的独立总线来提高系统稳定,DMA支持高速读写数据传输,一块测试板,达到兼容多通道的RDIMM或UDIMM,实现高速读写,从而提高DIMM的测试效率。
附图说明
图1为一种DIMM测试的电路原理框图。
图2为FPGA中DIMM逻辑的电路原理框图。
具体实施方式
参照附图对本发明的方法做一下详细的说明;
本专利利用FPGA编程的灵活性,实现DIMM逻辑,并且具备兼容UDIMM(Unbuffered DIMM,无缓冲双列直插式存储模块)和RDIMM(Registered DIMM,寄存器双列直插式存储模块)。由FPGA(现场可编程门阵列)芯片、通用控制芯片(本例为ARM7-TestChip)、通用高速接口(本例为SATA)和多通道(本例为10个)DIMM(Dual Inline Memory Modules,双列直插式存储模块)接口组成DIMM验证系统。验证系统组成一个电子盘,Host端(主设备端)通过高速接口向系统发送读写指令,控制芯片负责指令解析及通过控制DIMM逻辑来对待测试DIMM进行读写操作。
实施例
如图1所示,FPGA平台由FPGA芯片,ARM芯片,SATA逻辑和DIMM逻辑组成。验证系统组成一个电子盘,Host主设备端通过高速接口向系统发送读写指令,控制芯片负责指令解析及通过控制DIMM逻辑来对待测试DIMM进行读写操作。
如图2所示,FPGA芯片内部实现的逻辑由以下部分组成,AHB总线,DIMM选择逻辑,时钟/控制信号缓冲逻辑,DIMM控制逻辑,总线矩阵,DMA,SATA控制逻辑和片上存储组成。系统上电后,系统根据DIMM信号,由DIMM选择逻辑的仲裁器,来控制选择器来选择DIMM控制和时钟信号的通路,如为UDIMM则直接接入DIMM控制逻辑,如为RDIMM则通过时钟/控制信号缓冲逻辑接入DIMM控制逻辑。总线矩阵为多通道DIMM提供每通道的独立总线,提高系统稳定。DMA支持高速读写数据传输。
由一块测试板,达到兼容多通道的RDIMM或UDIMM,并且可高速读写,从而提高DIMM的测试效率。
除说明书所述的技术特征外,均为本专业技术人员的已知技术。
Claims (1)
1.一种DIMM的测试方法,其特征在于,利用FPGA验证系统的编程功能,实现DIMM逻辑构建DIMM测试系统,使其具备支持UDIMM和RDIMM功能,DIMM测试系统由现场可编程门阵列FPGA芯片、通用控制芯片、通用高速接口和多通道DIMM接口组成,DIMM测试系统设计在一块测试板上,测试时Host主设备端通过SATA高速接口向DIMM测试系统发送读写指令,通用控制芯片负责指令解析及通过控制DIMM逻辑来对待测试DIMM进行读写操作;
DIMM逻辑中,包含DIMM选择逻辑,时钟/控制信号缓冲逻辑和DIMM控制逻辑三部分,测试步骤如下:
DIMM测试系统使用时,Host主设备端通过高速接口向系统发送读写指令,控制芯片负责指令解析及通过控制DIMM逻辑测试DIMM进行的读写操作;
FPGA芯片内部实现的逻辑由以下部分组成,AHB总线,DIMM选择逻辑,时钟/控制信号缓冲逻辑,DIMM控制逻辑,总线矩阵,DMA,SATA控制逻辑和片上存储组成,系统上电后,系统根据DIMM信号,由DIMM选择逻辑的仲裁器,控制选择器来选择DIMM控制和时钟信号的通路,如为UDIMM,则直接接入DIMM控制逻辑,如为RDIMM,则通过时钟/控制信号缓冲逻辑接入DIMM控制逻辑,总线矩阵为多通道DIMM提供每条通道的独立总线以提高系统的稳定性;
DMA支持高速读写数据传输,通过一块测试板兼容多通道的RDIMM或UDIMM实现高速读写,从而提高DIMM的测试效率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110260457 CN102289400B (zh) | 2011-09-05 | 2011-09-05 | 一种提高dimm测试效率的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110260457 CN102289400B (zh) | 2011-09-05 | 2011-09-05 | 一种提高dimm测试效率的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102289400A CN102289400A (zh) | 2011-12-21 |
CN102289400B true CN102289400B (zh) | 2013-07-31 |
Family
ID=45335846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110260457 Active CN102289400B (zh) | 2011-09-05 | 2011-09-05 | 一种提高dimm测试效率的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102289400B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1341910A (zh) * | 2000-09-06 | 2002-03-27 | 华硕电脑股份有限公司 | Dimm芯片组控制电路 |
CN1591476A (zh) * | 2000-09-06 | 2005-03-09 | 华硕电脑股份有限公司 | Dimm芯片组控制电路 |
CN1926632A (zh) * | 2004-03-02 | 2007-03-07 | 英特尔公司 | 用于双面dimm放置的可互换连接阵列 |
-
2011
- 2011-09-05 CN CN 201110260457 patent/CN102289400B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1341910A (zh) * | 2000-09-06 | 2002-03-27 | 华硕电脑股份有限公司 | Dimm芯片组控制电路 |
CN1591476A (zh) * | 2000-09-06 | 2005-03-09 | 华硕电脑股份有限公司 | Dimm芯片组控制电路 |
CN1926632A (zh) * | 2004-03-02 | 2007-03-07 | 英特尔公司 | 用于双面dimm放置的可互换连接阵列 |
Also Published As
Publication number | Publication date |
---|---|
CN102289400A (zh) | 2011-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9804989B2 (en) | Systems, devices, and methods for selective communication through an electrical connector | |
US9026870B2 (en) | Memory module and a memory test system for testing the same | |
CN103518193A (zh) | 数据去重复 | |
CN105741883A (zh) | 测试方法和装置 | |
CN104461977A (zh) | 记忆卡存取装置、其控制方法与记忆卡存取系统 | |
TW201344444A (zh) | 主機板及應用於該主機板的資料處理方法 | |
CN102289400B (zh) | 一种提高dimm测试效率的方法 | |
CN202134002U (zh) | 一种多通道ssd控制器 | |
WO2020063483A1 (en) | Chip test method, apparatus, device, and system | |
CN204462995U (zh) | 一种板载内存加固计算机平台 | |
CN102508749B (zh) | 一种实现dimm测试的方法 | |
CN101539785A (zh) | 集成闪存存储单元的主板 | |
CN204086415U (zh) | 故障录波装置 | |
CN104679172A (zh) | 支持混合式存储设备的主板 | |
CN100444133C (zh) | 计算机访问扩充内存的方法 | |
CN201654759U (zh) | 一种消除存储介质信息的装置 | |
CN111143145B (zh) | 一种sata错误处理调试中制造错误的方法及电子设备 | |
CN104765700A (zh) | 半导体器件和包括半导体器件的半导体系统 | |
CN114610549A (zh) | 一种串口闪存芯片测试系统和测试方法 | |
CN102610276A (zh) | Smbus接口存储芯片烧录装置 | |
CN101159077A (zh) | 一种嵌入式多媒体自助终端设备 | |
CN101489124B (zh) | 一种同步动态存储器的使用方法 | |
CN102253812A (zh) | 一种基于龙芯处理器的提高软raid性能的方法 | |
CN102446132B (zh) | 一种模拟本地总线进行板级管理的方法和装置 | |
CN101494090B (zh) | 存储器存取控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |