CN1897265A - 包括一个或多个嵌入式通孔的互联器件及其生产方法 - Google Patents

包括一个或多个嵌入式通孔的互联器件及其生产方法 Download PDF

Info

Publication number
CN1897265A
CN1897265A CN200610121498.2A CN200610121498A CN1897265A CN 1897265 A CN1897265 A CN 1897265A CN 200610121498 A CN200610121498 A CN 200610121498A CN 1897265 A CN1897265 A CN 1897265A
Authority
CN
China
Prior art keywords
district
inter
level dielectric
hole
basic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610121498.2A
Other languages
English (en)
Other versions
CN1897265B (zh
Inventor
A·塔拉尔耶夫斯基
E·巴尔-萨德
S·土布尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1897265A publication Critical patent/CN1897265A/zh
Application granted granted Critical
Publication of CN1897265B publication Critical patent/CN1897265B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

简而言之，本发明的一些说明性实施例包括一个或多个通孔一个互联器件，例如系统级封装(SIP)器件或者系统级芯片(SIC)器件，包括一个或多个嵌入式通孔。本发明的一些说明性实施例包括制造该互联器件的工艺。也描述并要求了其它实施例。

Description

包括一个或多个嵌入式通孔的互联器件及其生产方法
背景技术
互联器件，例如半导体应用互联器件，可包括例如系统级封装(SIP)器件或者系统级芯片(SIC)器件。该互联器件可能包括支持一个或多个电子元件的硅衬底，例如电子机械器件，比如，微电子-机械系统(MEMS)器件；和/或嵌入式电子器件，例如导体，电阻与/或电容。
这种互联器件也可包括在衬底内形成的用于将电子元件与一个或多个别的，例如外部器件，电连接起来的一个或多个穿硅通孔(TSV)。
生产互联器件的传统工艺可包括通过一个干法或湿法的深度硅蚀刻工艺在高电阻硅衬底内形成一个或多个沟道；在沟道表面上形成隔离层，例如通过在沟道表面上淀积或喷涂介电材料；以及在沟道内淀积一个或者更多导体。
生产互联器件的传统工艺相对复杂，昂贵，和/或耗费时间。此外，传统过程可能需要相对高的精确度，例如要保证在TSV和硅衬底之间足够的隔离。
附图说明
在包括实施例部分中具体指出并直接要求了本发明的主题。然而，当结合附图阅读时通过参考下面的详细描述，可最佳理解本发明作为操作的组织和方法，以及其具有的特点和优点，其中：
图1是根据本发明一些说明性实施例的互联器件的示意图；
图2是用于生产根据本发明一些说明性实施例的互联器件的工艺的示意性流程图；以及
图3A-3I是在图2的工艺中不同阶段的互联器件的示意图。
可理解为简化和清楚描述，在图中所示的单元并不必按照比例画出。例如，为清楚起见相对别的单元可能夸大一些单元的尺寸。进而，如果合适，在图中重复附图标记以表示对应的或者类似的单元。
具体实施例
在以下详细描述中，为了提供本发明的透彻的理解阐述了许多具体细节。然而，本领域技术人员可理解，可在没有这些具体细节的情况下实践本发明。在别的例子中，可能没有详细描述公知的方法、程序、元件和电路，从而不会使本发明模糊。
虽然本发明的一些说明性实施例在这里是关于系统级封装(SIP)器件描述的，但是本领域技术人员应该懂得，本发明的那些方面也可以应用于任何别的互联器件，例如，任何别的半导体应用互联器件，如系统级芯片(SIC)器件。
虽然本发明并不受限于这一点，但是在这里使用的术语“MEMS器件”应可理解为其中包括任何适当的微电子机械-系统器件，例如，薄膜体声谐振器(FBAR)滤波器，FBAR无线频率(RF)滤波器，RF开关，变容二极管，可调电容，或者任何别的可能与应用本发明的原理相关的MEMS器件。
可理解在此使用的术语“顶部的”和“底部的”仅为说明性目的，以描述特定元件的相对设置和位置，和/或表明第一个和第二个元件。在此使用的术语“顶部的”和“底部的”并不必表示“顶部的”元件是在“底部的”元件之上，因为这些方向和/或元件可能颠倒、旋转、在空间移动、在对角方向或者位置放置，水平或者垂直放置，或者类似改变。
虽然本发明并不受限于这一点，但是在此使用的术语“层间介质(ILD)区，，可指一层，区，部分，片段，部件，和/或包括以相对低的介电常数为特征的材料或者物质的区，例如具有低-k介电常数的材料或者物质。例如，ILD的介电常数小于二氧化硅的介电常数，比如小于3.9。
虽然本发明并不受限于这一点，但是在本发明的一些说明性实施例中ILD可包括多孔材料或者物质，例如氧化多孔硅(OPS)，它包括，例如多个间隙，比如空气隙；并且具有很低的介电常数，例如小于2的介电常数，比如1.3的介电常数。
参照图1，其中示意性描述了根据本发明说明性实施例的互联器件100。
虽然本发明并不受限于这方面，但是器件100可包括，例如，SIP。
根据本发明的一些说明性实施例，器件100可包括基衬底102。基衬底102可包括至少一个ILD区104；和如下详细描述的，嵌入在基衬底102中并且和ILD区104直接接触的一个或多个通孔116。
根据本发明的一些说明性实施例，ILD区104可由任何合适的材料，如OPS形成。虽然本发明并不受限于这一点，但是在本发明说明性实施例中，ILD区104可具有小于3.9的介电常数，例如小于3的介电常数，比如在2.3和2.7之间的介电常数。在本发明的一些实施例中，ILD区104可具有任何合适的介电常数，例如在1和2.3之间的介电常数，如在1和1.5之间的介电常数。
虽然本发明并不受限于这一点，但是在本发明实施例中，ILD区104可具有超过5微米的厚度，例如，超过50微米的厚度。ILD区104可具有任何其它合适的厚度，例如，超过200微米的厚度。
根据本发明的一些说明性实施例，通孔116可由任何合适的导电材料，例如任何合适的金属，如铝或者铜形成。
通孔116可以任何合适的外形或形式构成，并且可根据专门的应用和/或设计的要求包括任何合适的元件。可确定通孔的纵横比(AR)，例如，如本领域所熟知的，作为通孔的长度和通孔的直径或者宽度之间的比。虽然本发明并不受限于这一点，但是在本发明实施例中，一个或者多个通孔116的AR可大于1，例如，大于2，比如大于10。
根据本发明的一些说明性实施例，基衬底102也可包括一个或多个低电阻区，例如，区112和/或113。例如，区112和/或113可由任何合适的具有低电阻的半导体材料，比如本领域所知的低电阻硅形成。可通过ILD区104将这一个或者多个低电阻区和通孔116隔离开。例如，可通过IDL区104的部分108和109将区112和通孔116隔离开。
根据本发明的一些说明性实施例，器件100也可包括一个或者多个由基衬底102支撑的电子元件。例如，器件100可包括至少一个MEMS器件118；至少一个嵌入式电器件，如嵌入式电器件120和122；和/或与基衬底102相连的任何别的电器件，如器件123。嵌入式器件120和/或122可包括，例如，一个或者多个电容，电阻，和/或电感，比如本领域所知的包括一个或者多个无线频率(RF)电容，电阻，和/或电感。
在本发明的一些说明性实施例中，例如，通孔106可用于将MEMS器件118；嵌入式器件120和/或122；和/或器件123与别的元件和/或将互联器件100合并在内的器件和/或系统的电路进行电连接。在一些说明性实施例中，一个或者多个通孔116可包括一个在衬底102的第一侧182和衬底102的第二侧183之间延伸的通孔。
在本发明的一些说明性实施例中，基衬底102也可包括一个或者多个将低电阻区，比如区112和/或113，与电子元件，比如器件118，120，和/或122分开的低导电段139。段139可由，例如，任何合适的具有相对较低电导性的材料，例如本领域所知的二氧化硅形成。
在本发明的一些说明性实施例中，器件100也可如本领域所知地包括一个盖子169，和/或绝缘层168，例如，如本领域所熟知地，它们可应用于由基衬底102所支撑的一个或多个电子元件之上。
本领域技术人员可以理解，虽然以上参考图1的原理性图示的描述表示大致为平面的互联器件和/或彼此大致平行放置的元件，但是本发明并不受限于这一点。本发明的实施例可包括非平面的互联器件，和/或彼此不平行或者大体上彼此不平行的元件。
参照图2，其中原理性图示了生产互联器件，例如根据本发明的一些说明性实施例的器件100(图1)的工艺流程图；和参考图3A-3J，其中原理性图示了在图2的工艺中的示例性阶段和在理解这一工艺中有用的示例性元件。
虽然本发明并不限制于这一点，但是如在此对一物品使用的术语“生产”可理解为包括，和其他事物，生产或制备该物品，提供一个预制备的物品，或者处理一个部分成型的物品。
根据本发明的一些说明性实施例，如图2的框200所示，该工艺可包括在基衬底内形成至少一个ILD区。
根据本发明的一些说明性实施例，如图2的框202所示，形成ILD区可包括在低电阻衬底内形成至少一个多孔硅(PS)区。
如图2的框203所示，在低电阻衬底内形成PS部分可包括，例如，如根据PS区的一个期望的外形、结构和/或安排，在低电阻衬底的第一面上形成一个掩模图样。如图3A中所示，以上操作的一个所得到的部件300可包括一个低电阻衬底302，和一个形成于衬底302的第一表面305上的掩模图样303。例如，衬底302可由低电阻硅形成。例如，掩模图样303可由任何合适的材料形成，比如硅氮化合物。例如，形成掩模图样303可包括使用任何合适的方法沉淀一层硅氮化合物到表面305之上，比如如本领域所知的低压化学蒸汽淀积(LPCVD)。形成掩模图样303也可包括使用任何材料去除方法形成图样303，例如，如本领域所知的任何合适的照相平版印刷术和/或蚀刻工艺
例如，如图2框204所示，在低电阻衬底内形成PS部分也可包括在低阻衬底的第二面上形成导电层。如图3B所示，以上操作的一个所得到的部件310可包括在衬底302的第二面312—比如相反的表面305上形成的导电层311。例如，层311可由任何合适的金属性材料形成，比如硼，砷，磷，硅化钛(TitaniumSiliside)，和/或硅化钴(Cobalt Siliside)。层311可使用任何合适的过程形成，例如如本领域所知的淀积、电镀、蒸发、注入和/或硅化(silidization)。
如图2的框205所示，在低电阻衬底内形成PS部分也可包括，例如将部件310放置在合适的溶液中，比如如本领域所知的包括任何合适的氟化氢(HF)和乙醇的组合的溶液。如图3C所示，以上操作的一个所得到的部件320可包括一个或多个在衬底302内形成的PS区322。
如图2的框206所示，形成ILD区也可包括氧化至少一个PS区。例如，如本领域所知，氧化PS区可包括对部件310应用一个湿氧化工艺。如图3D所示，以上操作所得到的基衬底330可包括至少一个OPS区332。虽然，本发明并不受限于这一点，但是在本发明的一些说明性实施例中，OPS区332可具有超过5微米的厚度，例如，超过50微米的厚度，比如超过200微米的厚度。在一些说明性实施例中，基衬底330也可包括在表面312的至少部分之上形成的二氧化硅层334(“背面层”)，和/或一个或多个比如在表面305的至少部分之上形成的二氧化硅部分336。例如，比如在湿氧化工艺期间，层334和/或部分336可通过氧化衬底302的一个或多个部分形成。
如图2的框208所示，该工艺也可包括在OPS区之上形成一个导体的图样。如图3E所示，以上操作的一个所得到的部件340可包括一个或多个比如由基衬底330所支撑的导体342。例如，导体342可连接到OPS区332。导体可由任何合适的导电材料构成，比如铝，铜，和/或银。例如，导体342可使用如本领域所知的任何合适的沉淀和/或图案形成工艺形成。
如图2的框210所示，该工艺也可包括将一个或多个电子元件附着于基衬底。电子元器件可包括任何合适的电子元器件，比如一个或多个MEMS器件和/或嵌入式电器件。如图3F所示，以上操作所得到的一个部件350可包括一个或多个嵌入式集成电路352和/或一个或多个比如电连接到导体342的MEMS器件354。嵌入式集成电路352和/或MEMS器件354可使用例如如本领域所知的任何合适的制备工艺附着于基衬底330。
如图2的框212所示，该工艺可进一步包括应用一个盖子、封装和/或绝缘层于该一个或多个电子元件之上。应用该盖子、封装和/或绝缘层可包括使用如本领域所知的任何合适的封装工艺。
如图2的框214所示，该工艺可继续基本去除背面层334，例如使用任何如本领域所知的合适的研磨工艺。如图3G所示，上述操作形成的部件360可包括覆盖器件352和/或354的封装362。部件360也可包括一个或者多个附加的嵌入式集成电路356，其可例如使用任何适合的制备工艺附着于部件350。
如图2的框216所示，该工艺也可包括在基衬底中并且直接和ILD区接触地形成一个或多个嵌入式通孔。
如框218所示，形成通孔可包括例如通过选择性蚀刻ILD区，在ILD区中形成一个或多个通路。选择性蚀刻ILD区可包括，例如，使用任何适合的蚀刻工艺，比如本领域所知的深蚀刻工艺。如图3H所示，以上操作所得到的部件370可包括在OPS区332中形成的一个或多个通路。
如图2的框220所示，形成嵌入式通孔也可包括在一个或多个通路中淀积一个或多个导体以分别形成一个或多个通孔。如图3I所示，以上操作所得到的部件380可包括嵌入在基衬底330中并与OPS区332直接接触的一个或多个通孔382。例如，可将通孔382电连接到电子元件352、354和/或356。例如，通孔382可用任何合适的导电材料形成，例如铜。例如，通孔382可使用任何例如本领域所知的合适的导体图样和/或电镀工艺来形成。
尽管本发明不限于这一方面，但在本发明的一些说明性实施例中，一个或多个通孔382的AR可大于1，例如大于2，比如大于10。
注意本发明实施例包括单元和/或子单元，其可彼此分离或结合在一起，并且可通过使用具体的多用途或本领域公知的通用器件来实现。
当在此说明并描述本发明的特定特征时，对本领域普通技术人员，可进行许多修改，替换，变换，以及等同物。因此，可理解附加的权利要求用于覆盖所有落在本发明精神中的这些修改和变换。

Claims (22)

1.一种装置，包括：
包括至少一个层间介质区的基衬底；以及
嵌入在所述基衬底内并与所述层间介质区直接接触的一个或多个通孔。
2.根据权利要求1所述的装置，其特征在于，所述层间介质区包括氧化多孔硅区。
3.根据权利要求1所述的装置，其特征在于，至少一个所述通孔包括在所述基衬底的第一和第二侧之间延伸的通孔。
4.根据权利要求1所述的装置，其特征在于，所述层间介质区的介电常数小于3.9。
5.根据权利要求1所述的装置，其特征在于，所述基衬底包括通过所述至少一个层间介质区与所述一个或多个通孔隔离的低电阻硅区。
6.根据权利要求1所述的装置，其特征在于，至少一个所述通孔的纵横比大于1。
7.根据权利要求6所述的装置，其特征在于，至少一个所述通孔的纵横比至少是10。
8.根据权利要求1所述的装置，其特征在于，所述层间介质区具有大于5微米的厚度。
9.根据权利要求1所述的装置，其特征在于，所述基衬底能支撑与至少一个所述通孔电连接的嵌入式集成电路元件。
10.根据权利要求1所述的装置，其特征在于，所述基衬底能支撑与至少一个所述通孔电连接的微电机系统器件。
11.一种互联器件，包括：
包括至少一个层间介质区的基衬底；
嵌入在所述基衬底内并与所述层间介质区直接接触的一个或多个通孔；以及
由所述基衬底支撑并与所述一个或多个通孔电连接的至少一个电子元件。
12.根据权利要求11所述的互联器件，其特征在于，所述电子元件包括嵌入式集成电路元件。
13.根据权利要求11所述的互联器件，其特征在于，所述电子元件包括微电机系统器件的元件。
14.根据权利要求11所述的互联器件，其特征在于，所述的层间介质区包括氧化多孔硅区。
15.一种工艺，包括：
在基衬底内形成至少一个层间介质区；
在所述基衬底内形成一个或多个与所述层间介质区直接接触的通孔。
16.根据权利要求15所述的工艺，其特征在于，形成所述层间介质区包括：
在低电阻硅衬底内形成多孔硅区；以及
氧化所述多孔硅区。
17.根据权利要求15所述的工艺，其特征在于，形成所述通孔包括：
通过选择性蚀刻所述层间介质区在所述层间介质区内形成一个或多个通路；以及
分别在所述一个或多个通路内淀积一个或多个导体。
18.根据权利要求15所述的工艺，其特征在于，所述工艺包括附着一个或多个电子元件到所述基衬底上。
19.根据权利要求18所述的工艺，其特征在于，附着所述一个或多个电子元件包括在形成所述通孔前附着所述一个或多个电子元件。
20.根据权利要求18所述的工艺，其特征在于，附着所述一个或多个电子元件包括附着一个嵌入式集成电路的一个或多个元件。
21.根据权利要求18所述的工艺，其特征在于，附着所述一个或多个电子元件包括附着一个微电机系统器件的一个或多个元件。
22.根据权利要求18所述的工艺，其特征在于，所述工艺包括将一个封装施加于所述一个或多个电子元件。
CN200610121498.2A 2005-06-28 2006-06-28 包括一个或多个嵌入式通孔的互联器件及其生产方法 Expired - Fee Related CN1897265B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/167,124 2005-06-28
US11/167,124 US7608470B2 (en) 2005-06-28 2005-06-28 Interconnection device including one or more embedded vias and method of producing the same

Publications (2)

Publication Number Publication Date
CN1897265A true CN1897265A (zh) 2007-01-17
CN1897265B CN1897265B (zh) 2010-12-08

Family

ID=37056810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610121498.2A Expired - Fee Related CN1897265B (zh) 2005-06-28 2006-06-28 包括一个或多个嵌入式通孔的互联器件及其生产方法

Country Status (3)

Country Link
US (1) US7608470B2 (zh)
CN (1) CN1897265B (zh)
WO (1) WO2007002955A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407537B (zh) * 2010-09-07 2013-09-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
CN101714539B (zh) * 2008-10-03 2016-05-04 台湾积体电路制造股份有限公司 用于tsv铜附着的z形结构

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009044142A1 (de) 2009-09-30 2011-03-31 Saint-Gobain Sekurit Deutschland Gmbh & Co. Kg Dünnschicht-Bauelement auf Glas, ein Verfahren zu dessen Herstellung und dessen Verwendung
US8847375B2 (en) * 2010-01-28 2014-09-30 Qualcomm Incorporated Microelectromechanical systems embedded in a substrate
US8624374B2 (en) * 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
CN102157394A (zh) * 2011-03-22 2011-08-17 南通富士通微电子股份有限公司 高密度系统级封装方法
US8940616B2 (en) * 2012-07-27 2015-01-27 Globalfoundries Singapore Pte. Ltd. Bonding method using porosified surfaces for making stacked structures
US9793874B2 (en) 2014-05-28 2017-10-17 Avago Technologies General Ip Singapore (Singapore) Pte. Ltd. Acoustic resonator with electrical interconnect disposed in underlying dielectric
KR102317743B1 (ko) * 2015-07-21 2021-10-27 삼성전자 주식회사 전자기 유도 소자, 이를 구비한 전원공급장치 및 디스플레이장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0829993B2 (ja) 1991-09-23 1996-03-27 インターナショナル・ビジネス・マシーンズ・コーポレイション セラミツク複合構造及びその製造方法
US5455445A (en) 1994-01-21 1995-10-03 Kulite Semiconductor Products, Inc. Multi-level semiconductor structures having environmentally isolated elements
JPH10256363A (ja) 1997-03-13 1998-09-25 Sony Corp 半導体装置およびその製造方法
JP3725991B2 (ja) * 1999-03-12 2005-12-14 株式会社日立グローバルストレージテクノロジーズ 磁気ディスク装置
JP3084367B1 (ja) 1999-03-17 2000-09-04 キヤノン販売株式会社 層間絶縁膜の形成方法及び半導体装置
US6759257B2 (en) * 2001-11-13 2004-07-06 Fujitsu Limited Structure and method for embedding capacitors in z-connected multi-chip modules
JP3846284B2 (ja) * 2001-11-26 2006-11-15 株式会社トッパンＮｅｃサーキットソリューションズ 光導波路の製造方法
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP2004103665A (ja) 2002-09-05 2004-04-02 Toshiba Corp 電子デバイスモジュール
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
JP2004292636A (ja) * 2003-03-27 2004-10-21 Shin Etsu Chem Co Ltd 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
DE60320391D1 (de) * 2003-07-04 2008-05-29 St Microelectronics Srl Herstellungsverfahren für eine Halbleitervorrichtung mit einem hängenden Mikrosystem und entsprechende Vorrichtung
CN1226774C (zh) 2003-08-11 2005-11-09 中国科学院上海技术物理研究所 含氧化多孔硅的低阻硅衬底及其制备
US7335972B2 (en) * 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US6936918B2 (en) * 2003-12-15 2005-08-30 Analog Devices, Inc. MEMS device with conductive path through substrate
US7183622B2 (en) 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714539B (zh) * 2008-10-03 2016-05-04 台湾积体电路制造股份有限公司 用于tsv铜附着的z形结构
TWI407537B (zh) * 2010-09-07 2013-09-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法

Also Published As

Publication number Publication date
US7608470B2 (en) 2009-10-27
US20060289995A1 (en) 2006-12-28
CN1897265B (zh) 2010-12-08
WO2007002955A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
CN1897265A (zh) 包括一个或多个嵌入式通孔的互联器件及其生产方法
CN1230887C (zh) 一种具有多孔绝缘层和空气隙的半导体设备的制造方法
CN1716640A (zh) 微电动机械系统可变电容器的制造方法
US7329585B2 (en) Method of manufacturing semiconductor device
US6373087B1 (en) Methods of fabricating a metal-oxide-metal capacitor and associated apparatuses
US9006061B2 (en) Vertical metal insulator metal capacitor
TWI279888B (en) A capacitor for a semiconductor device and method for fabrication therefor
CN1881559A (zh) 低电感通孔结构
TWI377618B (en) Dry etchback of interconnect contacts
TW201036104A (en) Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme
CN1947234A (zh) 在线后端处理中形成悬空传输线结构的方法
CN1783709A (zh) 电子器件及其制造方法
CN1874955A (zh) 电子器件的制造方法和电子器件
US20060234464A1 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
CN1707788A (zh) 半导体器件及其制造方法
WO2005104212A2 (en) Wiring structure for integrated circuit with reduced intralevel capacitance
KR20030072145A (ko) 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법
CN100461393C (zh) 用于将铜与金属-绝缘体-金属电容器结合的方法和结构
CN1754258A (zh) 铅直结构中具特制纳米管的集成电子组件
CN112466842B (zh) 一种多功能tsv结构及其制备方法
US20080157277A1 (en) Mim capacitor
JP2006503717A (ja) 微小電気機械装置を製造するための方法及びこの方法により得られる微小電気機械装置
JP6021914B2 (ja) Ｍｅｍｓキャビティ底からのシリコン残留物の消去
JPH11312682A (ja) 含フッ素誘電体を用いた金属配線構造及びその製造方法
JP2004519867A (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20210628

CF01 Termination of patent right due to non-payment of annual fee